CN117636962A - 增强3d nand存储器的读取性能和稳定性的读取重试方法 - Google Patents

增强3d nand存储器的读取性能和稳定性的读取重试方法 Download PDF

Info

Publication number
CN117636962A
CN117636962A CN202211109065.0A CN202211109065A CN117636962A CN 117636962 A CN117636962 A CN 117636962A CN 202211109065 A CN202211109065 A CN 202211109065A CN 117636962 A CN117636962 A CN 117636962A
Authority
CN
China
Prior art keywords
read
memory
memory devices
values
read retry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211109065.0A
Other languages
English (en)
Inventor
叶光昶
郭路
霍仲辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN117636962A publication Critical patent/CN117636962A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Retry When Errors Occur (AREA)

Abstract

本公开内容提供了一种存储器系统，该存储器系统用于基于元数据从多个读取重试例程中进行选择。存储器系统可以包括一个或多个存储器设备和存储器控制器。存储器控制器还可以检测读取操作的失败。存储器控制器还可以对与读取操作的效应器的集合相对应的值的集合进行分析。存储器控制器可以基于分析从多个读取重试例程中选择一个或多个读取重试例程。多个读取重试例程中的每一个读取重试例程可以与效应器的集合中的不同效应器以及对应于不同效应器的读取电压相关联。存储器控制器还可以在一个或多个存储器设备的部分处执行选择的一个或多个读取重试例程，以使读取操作的失败失效。

Description

增强3D NAND存储器的读取性能和稳定性的读取重试方法
技术领域
本公开内容总体上涉及半导体技术领域，并且更特别地，涉及一种用于增强3DNAND存储器中的读取性能的方法。
背景技术
随着存储器设备缩小到较小管芯大小以降低制造成本并且增加存储密度，平面存储器单元的缩小面临归因于工艺技术限制和可靠性问题的挑战。三维(3D)存储器架构可以解决平面存储器单元中的密度和性能限制。
在3D NAND闪存存储器中，可以垂直堆叠多层存储器单元，使得每单位面积的存储密度可以大大增加。垂直堆叠的存储器单元可以形成存储器串，其中存储器单元的沟道在每个存储器串中连接。可以通过字线和位线寻址每个存储器单元。可以同时读取或编程共享同一字线的整个存储器页中的存储器单元的数据(即，逻辑状态)。然而，由于积极主动的缩小，可靠性可能是3D NAND闪存存储器所关心的问题。
发明内容
本公开内容中描述了用于存储器设备中的数据保护的方法和系统的实施方式。
本公开内容描述一种存储器系统，该存储器系统用于基于元数据从多个读取重试例程中进行选择，以增强由存储器系统使用的读取操作。在一些实施方式中，存储器系统可以包括一个或多个存储器设备和耦接到一个或多个存储器设备的存储器控制器。一个或多个存储器设备可以存储数据。存储器控制器可以对在一个或多个存储器设备的一部分处执行的读取操作的失败进行检测。存储器控制器还可以对与读取操作的效应器的集合相对应的值的集合进行分析。存储器控制器还可以基于分析从多个读取重试例程中选择一个或多个读取重试例程。多个读取重试例程中的每一个读取重试例程可以与效应器的集合中的不同效应器以及对应于不同效应器的读取电压相关联。存储器控制器还可以对一个或多个存储器设备的部分执行选择的一个或多个读取重试例程，以使读取操作的失败失效。
在一些实施方式中，存储器控制器还可以对一个或多个存储器设备的部分处的值的集合进行感测。存储器控制器还可以基于感测将值的集合存储在存储器系统中。引用值的集合可以包括引用所存储的值的集合。
在一些实施方式中，存储器控制器还可以在一个或多个存储器设备的指定触发器部分处执行对值的集合的感测。
在一些实施方式中，对值的集合的感测可以包括：将时间戳指派给一个或多个存储器设备的部分处的过去编程事件。
在一些实施方式中，对值的集合的感测可以包括：感测一个或多个存储器设备的部分处的温度。
在一些实施方式中，对值的集合的感测可以包括：记录一个或多个存储器设备的部分处的读取计数。
在一些实施方式中，存储器控制器还可以包括：非暂时性存储介质，以存储多个读取重试例程。
在一些实施方式中，一个或多个存储器设备可以包括三维(3D)NAND存储器设备。
在一些实施方式中，效应器的值的集合可以包括在一个或多个存储器设备的部分处的过去编程事件的时间戳。选择的一个或多个读取重试例程可以包括使用与读取操作的基于时间的效应器相对应的读取电压的读取重试例程。
在一些实施方式中，效应器的值的集合可以包括在一个或多个存储器设备的部分处的温度。选择的一个或多个读取重试例程可以包括使用与读取操作的基于温度的效应器相对应的读取电压的读取重试例程。
在一些实施方式中，效应器的值的集合可以包括在一个或多个存储器设备的部分处的读取计数。选择的一个或多个读取重试例程可以包括使用与读取操作的基于读取计数的效应器相对应的读取电压的读取重试例程。
本公开内容提供一种操作方法，该方法用于基于元数据从多个读取重试例程中进行选择，以增强存储器系统中的读取操作。在一些实施方式中，操作方法可以包括将数据存储在存储器系统的一个或多个设备中。操作方法还可以包括对在一个或多个存储器设备的一部分处执行的读取操作的失败进行检测。操作方法还可以包括对与读取操作的效应器的集合相对应的值的集合进行分析。操作方法还可以包括基于分析从多个读取重试例程中选择一个或多个读取重试例程。多个读取重试例程中的每一个读取重试例程可以与效应器的集合中的不同效应器以及对应于不同效应器的读取电压相关联。操作方法还可以包括在一个或多个存储器设备的部分处执行选择的一个或多个读取重试例程，以使读取操作的失败失效。
在一些实施方式中，操作方法还可以包括：对一个或多个存储器设备的部分处的值的集合进行感测。操作方法还可以包括：基于感测将值的集合存储在存储器系统中。引用值的集合可以包括引用所存储的值的集合。
在一些实施方式中，操作方法还可以包括在一个或多个存储器设备的指定触发器部分处执行对值的集合的感测。
在一些实施方式中，对值的集合的感测可以包括：将时间戳指派给一个或多个存储器设备的部分处的过去编程事件。
在一些实施方式中，对值的集合的感测可以包括：一个或多个存储器设备的部分处的温度。
在一些实施方式中，对值的集合的感测可以包括：记录一个或多个存储器设备的部分处的读取计数。
在一些实施方式中，操作方法还可以包括：将用于执行多个读取重试例程的指令存储在存储器控制器的非暂时性存储介质处。
在一些实施方式中，效应器的值的集合可以包括在一个或多个存储器设备的部分处的过去编程事件的时间戳。选择的一个或多个读取重试例程可以包括使用与读取操作的基于时间的效应器相对应的读取电压的读取重试例程。
在一些实施方式中，效应器的值的集合可以包括在一个或多个存储器设备的部分处的温度。选择的一个或多个读取重试例程可以包括使用与读取操作的基于温度的效应器相对应的读取电压的读取重试例程。
在一些实施方式中，效应器的值的集合可以包括在一个或多个存储器设备的部分处的读取计数。选择的一个或多个读取重试例程可以包括使用与读取操作的基于读取计数的效应器相对应的读取电压的读取重试例程。
本公开内容提供一种存储器系统，该存储器系统用于基于元数据从多个读取重试例程中进行选择，以增强存储器系统中的读取操作。存储器系统可以包括耦接到一个或多个存储器设备的存储器控制器。存储器系统还可以包括非暂时性计算机可读介质。非暂时性计算机可读介质可以包括存储在其上的指令，当由存储器控制器执行指令时时，指令可以使一个或多个计算设备执行上述操作方法的操作。
本领域技术人员根据本公开内容的说明书、权利要求书和附图可以理解本公开内容的其他方面。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开内容的实施方式，并且附图与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够制成和使用本公开内容。
图1和图2A-2B示出了根据一些实施方式的具有一个或多个存储器设备的存储系统。
图3示出了根据一些实施方式的存储器管芯的示意图。
图4示出了根据一些实施方式的三维(3D)存储器管芯的示意图。
图5示出了根据一些实施方式的3D存储器结构的一部分的透视图。
图6示出了根据一些实施方式的NAND闪存存储器的阈值电压Vth分布。
图7示出了根据一些实施方式的3D NAND存储器的页和管芯的图表。
图8示出了根据一些实施方式的用于感测读取操作的效应器的值的集合的方法。
图9示出了根据一些实施方式的用于从多个读取重试例程中进行选择的方法。
当结合附图时，根据下面阐述的具体实施方式，本发明的特征和优点将变得更加明显，在附图中，相同的附图标记始终标识对应的元件。在附图中，相同的附图标记通常表示相同的、功能上类似的和/或结构上类似的元件。元件首次出现的附图由对应附图标记中最左侧的(一个或多个)数字表示。
将参考附图描述本公开内容的实施方式。
具体实施方式
尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员来说，显然本公开内容也可以用于各种其他应用。
注意，在本说明书中对“一个实施方式”、“实施方式”、“示例实施方式”、“一些实施方式”等的引用指示所描述的实施方式可以包括特定的特征、结构或特性，但是每个实施方式可以不必包括特定的特征、结构或特性。此外，这样的短语未必是指同一实施方式。此外，当结合实施方式描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施方式实现这样的特征、结构或特性都将在相关领域的技术人员的知识范围之内。
通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的因素的集合，而是可以允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。应当容易理解，元件的“集合”的含义可以指一个或多于一个的元件。
应当容易理解，在本公开内容中的“在…上”、“在…之上”和“在…上方”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着直接在某物“上”，而且还包括在某物“上”并且其间具有中间特征或层的含义。此外，“在…之上”或“在…上方”不仅意味着在某物“之上”或“上方”，而且还可以包括在某物“之上”或“上方”并且其间不具中间特征或层(即，直接在某物上)的含义。
此外，空间相对术语，例如“在…下面”、“在…下方”、“下”、“在…之上”、“上”等在本文中为了便于描述可以用于描述一个元件或特征与另一个(或多个)元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在设备使用或工艺步骤中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所使用的空间相对描述词也可以被相应地进行解释。
如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底包括“顶”表面和“底”表面。除非另有说明，衬底的顶表面通常是形成半导体设备的位置，并且因此半导体设备形成在衬底的顶侧处。底表面与顶表面相对，并且因此衬底的底侧与衬底的顶侧相对。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化，也可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶圆等非导电材料制成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对接近衬底，并且顶侧相对远离衬底。层可以在整个下层结构或上层结构上方延伸，或者可以拥有小于下层结构或上层结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面与底表面之间的或在连续结构的顶表面和底表面处的任何一组水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其之上和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导电和触点层(其中形成触点、互连线、和/或垂直互连通路(VIA，verticalinterconnect access))以及一个或多个电介质层。
在本公开内容中，为了便于描述，“层级(tier)”用于指沿着垂直方向具有基本相同高度的元件。例如，字线和下层栅极电介质层可以被称为“层级”，字线和下层绝缘层可以一起被称为“层级”，具有基本相同高度的字线可以被称为“字线层级”或类似术语，等等。
如本文所用，术语“标称/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺步骤的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可能由于制造工艺或公差的微小变化而产生。如本文所用，术语“大约”或“近似”指示可以基于与主题半导体设备相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“大约”或“近似”可以指示在例如值的10％到30％内变化的给定量的值(例如，值的±10％、±20％或±30％)。
在本公开内容中，术语“水平/水平地/横向/横向地”意味着标称地平行于衬底的横向表面，并且术语“垂直”或“垂直地”意味着标称地垂直于衬底的横向表面。
如本文所用，术语“3D存储器”是指三维(3D)半导体设备，其在横向定向的衬底上具有垂直定向的存储器单元晶体管串(本文称为“存储器串”，例如NAND串)，使得存储器串在相对于衬底的垂直方向上延伸。
图1示出了根据一些实施方式的具有存储器系统10的系统S1的框图。在一些实施方式中，系统S1可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR，virtualreality)设备、增强现实(AR，argument reality)设备、或其中具有储存器的任何其他合适的电子设备。存储器系统10(例如，NAND存储器系统)可以包括存储器控制器20和一个或多个半导体存储器设备25-1、25-2、25-3、…、25-n。每个半导体存储器设备25(此后仅称为“存储器设备”)可以是NAND芯片(例如，“闪存”、“NAND闪存”或“NAND”)。存储器系统10可以通过存储器控制器20与主机计算机15通信，其中存储器控制器20可以经由一个或多个存储器通道30-1、30-2、30-3、…、30-n连接到一个或多个存储器设备25-1、25-2、25-3、…、25-n。在一些实施方式中，每个存储器设备25可以由存储器控制器20经由一个或多个存储器通道30-1、30-2、30-3、…、30-n来管理。
在一些实施方式中，主机计算机15可以包括电子设备的处理器，例如中央处理单元(CPU，central processing unit)，或者片上系统(SoC，system-on-chip)，例如应用处理器(AP，application processor)。主机计算机15可以发送要存储在存储器系统10处的数据和/或可以从存储在存储器系统10中数据的取回数据。
在一些实施方式中，存储器控制器20可以处理从主机计算机15接收的I/O请求，确保数据完整性和高效存储，并且管理存储器设备25。为了执行这些任务，存储器控制器20可以运行固件21，固件21可以由存储器控制器20的一个或多个处理器22(例如，微控制器单元，CPU)执行。例如，存储器控制器20可以运行固件21以将逻辑地址(例如，由与主机数据相关联的主机利用的地址)映射到存储器设备25中的物理地址(例如，存储数据的实际位置)。控制器20还运行固件21以管理存储器设备25中的有缺陷存储器块，其中固件21可以将逻辑地址重新映射到不同物理地址，即，将数据移动到不同物理地址。控制器20还可以包括一个或多个存储器23(例如DRAM、SRAM、EPROM等)，存储器23可以用于存储固件21所使用的各种元数据，在一些实施方式中，存储器控制器20还可以通过纠错码(ECC，error correctioncode)引擎29来执行错误恢复。ECC用于检测和校正在每个存储器设备25内发生的原始位错误。
在一些实施方式中，存储器通道30可以经由数据总线提供存储器控制器20与每个存储器设备25之间的数据通信和控制通信。存储器控制器20可以根据使能信号选择存储器设备25中的一个存储器设备。
在一些实施方式中，图1中的每个存储器设备25可以包括一个或多个存储器管芯100，其中每个存储器管芯可以为3D NAND存储器。
在一些实施方式中，存储器控制器20和一个或多个存储器设备25可以集成到各种类型的存储设备中，例如，包括在相同的封装中，例如通用闪存存储(UFS，universal Flashstorage)封装或eMMC封装。即，可以将存储器系统10实施并且封装到不同类型的终端电子产品中。在如图2A中所示的一个示例中，存储器控制器20和单个存储器设备25可以集成到存储卡26中。存储器卡26可以包括PC卡(PCMCIA(personal computer memory cardinternational association)，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM，smartmedia)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡26还可以包括将存储器卡26与主机(例如，图1中的主机计算机15)耦接的存储器卡连接器24。在如图2B所示的另一示例中，存储器控制器20和多个存储器设备25可以集成到固态驱动器(SSD，solid state drive)27中。SSD 27还可以包括将SSD 27与主机(例如，图1中的主机计算机15)耦接的SSD连接器28。
图3示出了根据一些实施方式的存储器管芯100的俯视图。图3中所示的示例配置作为非限制性示例给出，并且应当理解，存储器是可缩小的。在一些实施方式中，存储器管芯100可以包括一个或多个存储器面101，其中的每个存储器面可以包括多个存储器块103。在每个存储器面101处可以发生相同的和并发的操作。存储器块103的大小可以是兆字节(MB)，MB是执行擦除操作的最小大小。存储器管芯100可以包括例如四个存储器面101。每个存储器面101可以包括例如六个存储器块103。每个存储器块103可以包括多个存储器单元，其中可以通过诸如位线和字线的互连来寻址每个存储器单元。位线和字线可以垂直地(例如，分别以行和列)布设，从而形成金属线的阵列。位线和字线的方向在图3中被标记为“BL”和“WL”。在本公开内容中，存储器块103还被称为“存储器阵列”或“阵列”。存储器阵列是存储器设备中的执行存储功能的核心区域。
在一些实施方式中，存储器管芯100还可以包括外围电路区域105，即围绕存储器面101的区域。外围电路区域105可以包括许多数字、模拟和/或混合信号电路以支持存储器阵列的功能，例如，页缓冲器、行解码器和列解码器、以及感测放大器。外围电路使用有源半导体设备和/或无源半导体设备，例如晶体管、二极管、电容器、电阻器等，这对于本领域的普通技术人员来说是显而易见的。
在另一实施方式中，存储器管芯100中的外围电路区域105不围绕存储器面101，但是可以通过将用于形成外围电路区域105的第一晶圆和用于形成存储器面101的第二晶圆键合在一起而将存储器管芯100中的外围电路区域105设置在存储器面101下方。
在一些实施方式中，图3中所示的存储器管芯100中的存储器面101的布置和每个存储器面101中的存储器块103的布置仅用作示例，其不限制本公开内容的范围。
图4示出了根据一些实施方式的存储器管芯100的示意图。在一些实施方式中，存储器管芯100可以包括一个或多个存储器块103(例如，103-1、103-2、103-3)。每个存储器块103可以包括多个存储器串212。每个存储器串212包括多个存储器单元340。共享相同字线的存储器单元340形成存储器页432。存储器串212还可以在每一端处包括至少一个场效应晶体管(例如，MOSFET)，至少一个场效应晶体管分别由下部选择栅极(“LSG”，lower selectgate)332和顶部选择栅极(“TSG”，top select gate，)334控制。下部选择栅极(“LSG”)也可以称为底部选择栅极(“BSG”，bottom select gate)。顶部选择晶体管334-T的漏极端子可以连接到位线341，并且下部选择晶体管332-T的源极端子可以连接到阵列公共源极(“ACS”，array common source)430。ACS 430可以由整个存储器块中的存储器串212共享，并且还被称为公共源极线。
在一些实施方式中，存储器管芯100还可以包括外围电路，外围电路可以包括许多数字、模拟和/或混合信号电路以支持存储器块103的功能，例如，页缓冲器/感测放大器50、行解码器/字线驱动器40、列解码器/位线驱动器52、控制电路70、电压发生器65和输入/输出缓冲器55。这些电路可以包括有源半导体设备和/或无源半导体设备，例如晶体管、二极管、电容器、电阻器等，这对于本领域普通技术人员来说是显而易见的。
在一些实施方式中，存储器块103可以经由字线(“WL”，word line)333、下部选择栅极(“LSG”)332和顶部选择栅极(“TSG”)334与行解码器/字线驱动器40耦接。存储器块103可以经由位线(“BL”，bit line)341与页缓冲器/感测放大器50耦接。行解码器/字线驱动器40可以响应于由控制电路70提供的X路径控制信号来选择存储器管芯100上的存储器块103中的一个存储器块。行解码器/字线驱动器40可以根据X路径控制信号将从电压发生器65提供的电压传输到字线。在读取和编程操作期间，行解码器/字线驱动器40可以根据从控制电路70接收的X路径控制信号将读取电压Vread和编程电压Vpgm传输到选择的字线，并且将通过电压Vpass传输到非选择的字线。
在一些实施方式中，列解码器/位线驱动器52可以根据从控制电路70接收的Y路径控制信号将禁用电压Vinhibit传输到非选择的位线并且将选择的位线连接到地。即，列解码器/位线驱动器52可以被配置为根据来自控制电路70的Y路径控制信号来选择或不选择一个或多个存储器串212。页缓冲器/感测放大器50可以被配置为根据来自控制电路70的Y路径控制信号从存储块103读取数据和向存储块103编程(写入)数据。例如，页缓冲器/感测放大器50可以存储要编程到一个存储器页432中的一页数据。在另一示例中，页缓冲器/感测放大器50可以执行验证操作以确保数据已经被正确地编程到每个存储器单元340中。在又一示例中，在读取操作期间，页缓冲器/感测放大器50可以感测反映存储器单元340的逻辑状态(即，数据)的流过位线341的电流，并且将小信号放大到可测量的放大率。
在一些实施方式中，输入/输出缓冲器55可以从/向页缓冲器/感测放大器50传输I/O数据，以及向控制电路70传输地址ADDR或命令CMD。在一些实施方式中，输入/输出缓冲器55可以用作存储器控制器20(图1中)与存储器设备25上的存储器管芯100之间的接口。
在一些实施方式中，控制电路70可以响应于由输入/输出缓冲器55传输的命令CMD来控制页缓冲器/感测放大器50和行解码器/字线驱动器40。在编程操作期间，控制电路70可以控制行解码器/字线驱动器40和页缓冲器/感测放大器50以对选择的存储器单元进行编程。在读取操作期间，控制电路70可以控制行解码器/字线驱动器40和页缓冲器/感测放大器50以读取选择的存储器单元。X路径控制信号和Y路径控制信号包括行地址X-ADDR和列地址Y-ADDR，行地址X-ADDR和列地址Y-ADDR可以用于定位存储器块103中的选择的存储器单元。行地址X-ADDR可以包括页索引PD、块索引BD和面索引PL，以分别标识存储器页432、存储器块103和存储器面101(图3中)。列地址Y-ADDR可以标识存储器页432的数据中的字节或字。
在一些实施方式中，电压发生器65可以在控制电路70的控制下生成要供应到字线和位线的电压。由电压发生器65生成的电压包括读取电压Vread、编程电压Vpgm、通过电压Vpass、禁用电压Vinhibit等。
注意，图1、图2A-2B和图3-4中的存储器系统10和存储器管芯100中的电子部件的布置被作为非限制性示例示出。在一些实施方式中，存储器系统10和存储器管芯100可以具有其他布设并且可以包括附加部件。图4中所示的存储器管芯100上的部件(例如，控制电路70、I/O缓冲器55)也可以作为存储器系统10中的独立电部件而被移出存储器管芯100。图4中所示的存储器管芯100上的部件(例如，控制电路70、I/O缓冲器55)也可以移动到存储器系统10中的其他部件，例如，控制电路70的一部分可以与存储器控制器20组合，或反之亦然。
图5示出了根据一些实施方式的3D存储器结构500的透视图。在一些实施方式中，存储器管芯100可以是3D NAND存储器，并且3D存储器结构500可以是存储器管芯100的一部分，例如，3D存储器结构500在图3中的区域108中。3D存储器结构500可以包括阶梯区域210和沟道结构区域211。沟道结构区域211可以包括多个存储器串212，每个存储器串包括多个堆叠的存储器单元340。阶梯区域210可以包括阶梯结构。
在一些实施方式中，3D存储器结构500可以包括衬底330、衬底330上方的绝缘膜331、绝缘膜331上方的下部选择栅极(LSG)332的层级，以及堆叠在LSG 332的顶部上以形成交替的导电层和电介质层的膜堆叠体335的控制栅极333(也称为“字线(WL)”)的多个层级。为清晰起见，在图5中未示出与控制栅极的层级相邻的电介质层。
在一些实施方式中，每个层级的控制栅极由穿过膜堆叠体335的缝隙结构216-1和216-2分离。3D存储器结构500还可以包括在控制栅极333的堆叠体上方的顶部选择栅极(TSG)334的层级。TSG 334、控制栅极333和LSG 332的堆叠体也可以被称为“栅极电极”。3D存储器结构500还可以包括衬底330在相邻LSG 332之间的部分中的掺杂源极线区域344。3D存储器结构500的每个存储器串212可以包括延伸穿过绝缘膜331和交替的导电层和电介质层的膜堆叠体335的沟道孔336。存储器串212还可以包括沟道孔336的侧壁上的存储器膜337、存储器膜337上方的沟道层338、以及被沟道层338围绕的芯填充膜339。存储器单元340(例如，340-1、340-2、340-3)可以形成在控制栅极333(例如，333-1、333-2、333-3)与存储器串212的交叉点处。沟道层338的一部分可以响应于相应的控制栅极，并且也被称为存储器单元的沟道338。3D存储器结构500还包括多条位线(BL)341，多条BL在TSG 334上方与存储器串212连接。3D存储器结构500也可以包括通过多个触点结构214与栅极电极连接的多条金属互连线343。膜堆叠体335的边缘被配置为阶梯形状以允许到栅极电极的每个层级的电连接。
在图5中，出于说明性目的，连同TSG 334的一个层级和LSG 332的一个层级一起示出了控制栅极333-1、333-2和333-3的三级层级。在此示例中，每个存储器串212可以包括分别对应于控制栅极333-1、333-2和333-3的三个存储器单元340-1、340-2和340-3。在一些实施方式中，控制栅极的数量和存储器单元的数量可以大于三以增加存储容量。3D存储器结构500还可以包括其他结构，例如TSG切口、公共源极触点(即，阵列公共源极)和虚设存储器串。为了简化，这些结构未在图5中示出。注意，图5所示的3D存储器结构500仅用作示例，其并不限定本公开内容的范围，可以可以采用任何其他适合的3D存储器结构。
返回参考图4，在一些实施方式中，可以基于浮栅极技术形成存储器块103。在一些实施方式中，可以基于电荷俘获技术形成存储器块103。基于电荷俘获的NAND闪存存储器可以提供高存储密度和高固有可靠性。逻辑状态(“状态”，例如存储器单元340的阈值电压Vth)形式的存储数据取决于存储器单元340的存储器膜337中俘获的电荷载流子的数量。
在一些实施方式中，在NAND闪存存储器中，可以针对存储器页432执行读取操作和写入操作(也称为编程操作)，并且可以针对存储器块103执行擦除操作。
在一些实施方式中，在NAND存储器中，存储器单元340可以处于擦除状态ER或编程状态P1。最初，通过在控制栅极333与沟道338之间实施负电压差使得可以去除存储器单元340的存储器膜中的俘获电荷载流子，可以将存储器块103中的存储器单元340重置到作为逻辑“1”的擦除状态ER。例如，可以通过将存储器单元340的控制栅极333设置为接地并且将高正电压(擦除电压Verase)施加到ACS 430来引起负电压差。在擦除状态ER(“状态ER”)下，存储器单元340的阈值电压Vth可以被重置为最低值。
在一些实施方式中，在编程(即，写入)期间，可以通过例如在控制栅极333上施加编程电压Vpgm(例如，10V与20V之间的正电压脉冲)并将对应的位线341接地，来建立控制栅极333和沟道338之间的正电压差。结果，可以将电荷载流子(例如，电子)注入到存储器单元340的存储器膜中，由此增加存储器单元340的阈值电压Vth。因此，存储器单元340可以被编程到编程状态P1(“状态P1”或逻辑“0”)。
在一些实施方式中，可以通过测量或感测存储器单元的阈值电压Vth来确定存储器单元的状态(例如，状态ER或状态P1)。在读取操作期间，可以将读取电压Vread施加在存储器单元的控制栅极333上，并且可以在位线341处测量流过存储器单元的电流。可以将通过电压Vpass施加在非选择的字线上以接通非选择的存储器单元。
在一些实施方式中，NAND闪存存储器可以被配置为以单级单元(SLC，single-level cell)模式操作。为了增加存储容量，NAND闪存存储器可以被配置为以多级单元(MLC，multi-level cell)模式、三级单元(TLC，triple-level cell)模式、四级单元(QLC，quad-level cell)模式或这些模式中的任一个的组合来操作。在SLC模式中，存储器单元存储1位，并且具有两个逻辑状态(“状态”)：逻辑{1和0}，即，状态ER和P1。在MLC模式中，存储器单元存储2位，并且具有四个逻辑状态：逻辑{11、10、01和00}，即，状态ER、P1、P2和P3。在TLC模式中，存储器单元存储3位，并且具有八个逻辑状态：逻辑{111,110,101,100,011,010,001,000}，即，状态ER和状态P1-P7。在QLC模式中，存储器单元存储4位并且具有16个逻辑状态。存储器系统10的存储器控制器20(参见图1)可以将从主机计算机15接收的数据转换为存储器管芯100上的存储器单元的对应逻辑状态，反之亦然。
图6示出了根据一些实施方式的以三级单元(TLC)模式编程的NAND闪存存储器的阈值电压Vth分布。在一些实施方式中，存储器单元的每个状态可以对应于阈值电压Vth的特定范围，其中每个状态的阈值电压Vth分布可以由概率密度表示。在一些实施方式中，可以通过使用递增阶跃脉冲编程(ISPP，incremental step pulse programming)方案来编程八个TLC状态，其中可以通过添加阶跃脉冲Vstep来递增地增加编程电压Vpgm。因此，八个TLC状态可以从具有较低阈值电压的状态P1被编程到具有最高阈值电压的状态P7。
在一些实施方式中，在编程之后，可以在验证过程期间通过使用一个或多个读取参考电压VR1-VR7来验证八个TLC状态ER和P1-P7。通过将一个或多个读取参考电压VR1-VR7施加到目标存储器单元的控制栅极，可以确定存储器单元的阈值电压Vth的范围。例如，为了验证存储器单元是否处于状态ER，可以使用读取参考电压VR1。如果目标存储器单元处于状态ER，则目标存储器单元的阈值电压Vth低于读取参考电压VR1。目标存储器单元可以被接通并且在沟道中形成导电路径。如果目标存储器单元处于状态P1-P7中的任何一个，则目标存储器单元的阈值电压Vth高于读取参考电压VR1。目标存储器单元由此被关断。通过经由页缓冲器/感测放大器50测量或感测在对应位线处通过目标存储器单元的电流，可以验证目标存储器单元的阈值电压Vth或状态。
在一些实施方式中，如上文所描述，为了确定在SLC模式中存储的两个状态ER和P1，仅依赖于读取参考电压VR1就足够了。为了确定MLC模式中的四个状态ER和P1-P3可以使用读取参考电压VR1、VR2和VR3。为了确定TLC模式的八个状态ER和P1-P7，可以使用读取参考电压VR1-VR7。例如，在TLC模式中，状态ER的阈值电压低于VR1，并且状态P7的阈值电压高于VR7，其中状态P1的阈值电压在VR1与VR2之间。可以类似地确定状态P2-P6。
在一些实施方式中，期望提供可靠并且便利的读取操作以从(一个或多个)存储器单元取回经编程数据。实际上，3D NAND存储器中的不期望的电子行为可能导致读取操作失败。读取错误的可能性可能随着层的增加(例如，从SLC到MLC或TLC)而增加。再次参考图6，3D NAND存储器的一些条件(例如，温度改变)可能干扰阈值电压的分布。例如，状态ER的阈值电压的分布可以如分布602所示被干扰。更高的状态也可能被类似地干扰。图6示出了与状态P1、P2和P3的分布对应的阈值电压分布604、606和608的变形的非限制性示例(较高状态可能被类似地影响)。如果对阈值电压分布的影响足够显著，则读取操作可能失败(例如，读取与存储器单元中编程的值不同的不正确的值)。
在一些实施方式中，存储器系统10(图1)或其子部件可以经历电力循环(例如，断电、休眠模式、唤醒等)。当断电或以有限功率操作时，3D NAND存储器的(一个或多个)存储器单元可能经历温度的相当大的改变(例如，从远高于室温到接近室温)。在一个非限制性示例中，操作温度可以是约70-100℃并且室温可以是约20-30℃(可以取决于环境条件而改变)。当3D NAND重新通电时，温度差可能影响阈值电压分布，注意，即使当存储器单元中的编程数据未被破坏时，读取失败也可能按上述方式失败。在这种情况下，编程数据不会丢失，并且可以修改和/或重试读取操作以取回编程数据。
在一些实施方式中，一种解决读取错误的方法可以包括执行读取重试例程集合。示例性读取重试例程可以仅包括重复导致读取失败的读取操作。替代体，稍微更复杂的读取重试例程可以包括寻址读取操作的不同效应器的读取操作的修改版本。读取操作的效应器可以包括影响读取操作的现象。读取操作的效应器可以包括例如：自存储器单元的最后编程以来所经过的时间、自前一次读取操作以来所经过的时间、存储器单元的温度、自前一次温度检查以来所经过的时间、先前对存储器单元执行的读取次数等。本领域技术人员将理解，可以设想读取操作的其他效应器。可以针对3DNAND存储器的不同条件优化读取重试尝试。优化可以基于3D NAND存储器的各个方面的元数据(例如，时间戳(time stamp)、温度、读取干扰等)的收集。
图7示出根据一些实施方式的3D NAND存储器700的页和管芯的图表。在一些实施方式中，3D NAND存储器700可以是存储器系统10(图1)的另一表示。除非另有说明，否则先前针对图1(以及其他相关附图)的元件描述的结构和功能也可以应用于参考图7描述的类似元件。
在一些实施方式中，3D NAND存储器700可以包括多个管芯(例如，存储器管芯100(图1、3、4))。每个管芯被标记为管芯-n，其中n从0到N。每个管芯可以包括多个页(例如，存储器页432(图4))。每个页被标记为页-m，其中m从0到M。从n个管芯的每一个管芯中的m个页的每一个页感测和存储元数据可能花费大量的时间和存储空间。本文描述的实施方式针对改进NAND存储器设备的读取速度和操作效率。因此，在一些实施方式中，可以将感测和存储元数据设置为在3DNAND存储器700的指定触发器部分处发生。例如，可以选择给定管芯的给定页作为触发点。作为触发点的给定页的关联可以被编程在例如固件21(图1)中。图7示出了作为非限制性示例的触发点702和704。通常，3D NAND存储器700的多个部分可以与对应触发点相关联。
在一些实施方式中，可以在触发点702和/或704(例如，也称为“NAND存储器系统或设备的触发部分”或“指定触发部分”)处执行操作。操作可以是例如读取操作(感测存储在页中的数据)或编程操作(将数据编程到页中)。由于读取/编程操作遇到触发点，因此可以感测和记录读取/编程操作的一个或多个效应器。
图8示出了根据一些实施方式的用于感测读取操作的效应器的值的集合的方法800。在一些实施方式中，读取操作可以是在包括3D NAND存储器(例如，3D NAND存储器700(图7))的数据存储系统(例如，存储器系统10(图1))的一部分处执行的读取操作。
在一些实施方式中，在步骤S802，方法800可以包括检查操作是否要与触发点(例如，图7的触发点702)交互。如先前所描述，当在3D NAND存储器的与触发点相关联的部分处执行读取操作或编程操作时，可以触发检查。如果是，则在步骤S804，方法800可以包括感测和记录与触发点相关联的时间戳。触发点可以是例如3D NAND存储器的一部分(例如，如参考图7所限定的与(n，m)相关联的位置)。例如，触发点可以是给定的页、块、超级块(例如，多个块)等。时间戳还可以与编程事件、温度感测事件、读取事件和/或其他事件相关联。
在一些实施方式中，在步骤S806，方法800可以包括感测并且记录与触发点(例如，在3D NAND存储器的给定部分处)相关联的温度。如果步骤S802检查触发点并且发现它不是触发点，则方法800可以跳到步骤S808并且在下一位置处进行(一个或多个)操作(例如，进行到下一页)。
在一些实施方式中，如果在触发点处执行的操作是读取操作，则方法800可以包括记录读取事件(例如，跟踪对3D NAND存储器的特定部分执行的读取计数的数量)。读取操作可能轻微地干扰存储器单元(例如，读取干扰)。大量的读取计数可能积聚对存储器单元的干扰。
在一些实施方式中，可以将读取操作的不同效应器的感测值作为元数据记录在RAM 23(图1)中。
图9示出了根据一些实施方式的用于从多个读取重试例程中进行选择的方法900。在一些实施方式中，可以基于使用方法800收集的元数据来执行从多个读取重试例程的选择和后续执行。在一些实施方式中，例如，当读取操作失败时，可以触发方法900的步骤。方法900的步骤可以访问并比较与最接近3D NAND存储器的读取操作失败的部分的触发点(例如，图7的触发点702)相关联的元数据。读取操作的效应器的值的集合(作为元数据存储(例如，在列表或表格中))可以包括时间戳、温度、读取计数、(一个或多个)其他效应器或其组合。
在一些实施方式中，当标准读取操作失败时，可以使用读取重试例程。读取重试例程可以包括用于读取重新尝试的修改的读取操作，修改的读取操作专门用于克服标准读取操作的不同失败条件(例如，由于温度引起的失败、由于读取干扰引起的失败等)。
在一些实施方式中，在步骤S902，方法900可以包括检查或确定是否已经满足数据保持条件的集合。术语“数据保持”可以指存储器单元保持其数据的能力。随着时间的过去，电子可能泄漏(例如，电子隧穿)到电荷捕获层(例如，存储器膜337(图4))或从电荷捕获层泄漏。电子泄漏可能导致编程的分布(例如，见图6)变宽和/或移位。为了解决这种影响，与利用未调整的读取电压执行常规读取重试相反，基于数据保持元数据的读取重试可以使用调整的读取电压进行读取重试。
在一些实施方式中，存储器控制器20(图1)可以对自在与触发点相关联的存储器单元处执行的最后操作以来所经过的时间长度进行分析(例如，将当前时间与来自元数据的时间戳进行比较)。如果不满足数据保持条件的集合，则方法900可以跳过步骤S904。如果满足数据保持条件的集合，则方法900可以进行到步骤S904，S904用于选择与数据保持相关联的多个读取重试例程中的一个(例如，使用调整的读取电压)。步骤S904的多个读取重试例程中的选择的一个读取重试例程可以包括基于与存储器系统10(图1)的一部分相关联的时间戳的读取操作(例如，读取电压调整可以基于时间戳)。存储器系统的该部分可以是例如触发点702(图7)。读取重试例程可以包括例如读取操作，该读取操作包括与失败的读取操作中使用的预脉冲持续时间不同的经调整的预脉冲持续时间。
在一些实施方式中，基于数据保持的读取重试的(一个或多个)参数可以基于大规模实验(例如，在工厂)来确定。例如，可以测试存储器设备和存储器单元的大样本以确定用于保持数据大约1年、2年、3年等的存储器单元的最佳读取电压(经调整的读取电压)。测试可以进一步利用温度数据来细化。例如，可以针对在40℃的温度下保持数据1年、在55℃的温度下保持数据1年、在40℃的温度下保持数据3年、在55℃的温度下保持数据3年等的存储器单元确定最佳读取电压。所得电压调整和触发条件(例如，数据保持条件)可以存储在存储器控制器20(图1)的非暂时性存储介质中或NAND存储器设备的页中。
在一些实施方式中，在步骤S906，方法900可以包括检查是否已经满足温度条件的集合。例如，所关注的参数可以是温度差。温度差的示例可基于：对具有升高温度的存储器单元执行的编程操作与存储器单元处于低于升高的温度的温度时对存储器单元执行的读取操作的比较。另一示例可以是：对具有低温的存储器单元执行的编程操作与在存储器单元处于升高的温度时对存储器单元执行的读取操作的比较。可以设想其他的温度差情景。温度差可能导致编程的分布(例如，见图6)变宽和/或移位。为了解决这种影响，与利用未调整的读取电压执行常规读取重试相比，基于温度条件元数据的读取重试可以使用特别针对温度条件定制的经调整的读取电压。
在一些实施方式中，存储器控制器20(图1)可以在对存储器单元进行编程时记录存储器单元的温度(例如，在触发点处)。在稍后从存储器单元读回数据时，存储器控制器20(图1)可以通过将与触发点相关联的温度条件的集合进行比较来分析存储器单元的当前温度和较早记录的编程温度。如果不满足温度条件的集合，则方法900可以跳过步骤S908。如果满足温度条件的集合，则方法900可以进行到步骤S908，S908用于选择与温度相关联的多个读取重试例程中的一个读取重试例程。步骤S908的多个读取重试例程中的选择的一个读取重试例程可以包括基于与存储器系统10(图1)的一部分(例如，触发点702(图7))相关联的记录的温度的读取操作。
在一些实施方式中，基于温度条件的读取重试的(一个或多个)参数可以基于大规模实验(例如，在工厂)来确定。例如，可以测试存储器设备和存储器单元的大样本以确定用于具有与编程操作和读取操作相关联的温度差范围的存储器单元的最佳读取电压(经调整的读取电压)。所得电压调整和触发条件(例如，温度条件)可以存储在存储器控制器20(图1)的非暂时性存储介质中或NAND存储器设备的页中。
在一些实施方式中，在步骤S910，方法900可以包括检查是否已经满足读取干扰条件的集合。例如，对同一物理块上的NAND页的读取可以执行多次。这可能导致编程的分布(例如，见图6)移位。为了解决这种影响，与利用未调整的读取电压执行常规读取重试相反，基于读取干扰元数据的读取重试可以使用特别针对不同量值的读取干扰定制的经调整的读取电压。
在一些实施方式中，存储器控制器20(图1)可以记录对存储器单元执行读取操作时(例如，在触发点处)的计数。在稍后从存储器单元读回数据时，存储器控制器20(图1)可以对与触发点相关联的记录的读取计数进行分析。也可以使用擦除计数。如果不满足读取干扰条件的集合，则方法900可以跳过步骤S912。如果满足读取干扰条件的集合，则方法900可以进行到步骤S912，S912用于选择与读取干扰相关联的多个读取重试例程中的一个读取重试例程。在此情形下，多个读取重试例程中的选择的一个读取重试例程可以包括基于与存储器系统10(图1)的一部分(例如触发点702(图7))相关联的记录的读取计数的读取操作。
在一些实施方式中，基于读取干扰的读取重试的(一个或多个)参数可以基于大规模实验(例如，在工厂)来确定。例如，可以测试存储器设备和存储器单元的大样本以确定用于具有3000的读取计数、10000的读取计数等的存储器单元的最佳读取电压(经调整的读取电压)。也可以使用擦除计数。所得电压调整和触发条件(例如，读取干扰条件)可以存储在存储器控制器20(图1)的非暂时性存储介质中或NAND存储器设备的页中。
在一些实施方式中，在步骤S914，方法900可以包括检查是否已经满足给定的其他类别条件的集合。例如，例程可以对与触发点相关联的记录的时间戳和温度进行分析。如果不满足给定的其他类别条件的集合，则方法900可以跳过步骤S916。如果满足了给定的其他类别条件的集合，则方法900可以进行到步骤S916，S916用于选择与其他类别相关联的多个读取重试例程中的一个读取重试例程。在此情形下，多个读取重试例程中的选择的一个读取重试例程可以包括基于与存储器系统10(图1)的一部分(例如，触发点702(图7))处的另一类别相关联的元数据的读取操作。步骤S916中的读取操作可以具有不同于步骤S904、S908和/或S912中的(一个或多个)读取操作的一个或多个参数。
在一些实施方式中，通过使用方法900来选择读取重试例程，可以显著地提高数据存储系统(例如，企业级固态驱动器)的性能。相比之下，在不使用与元数据相关的方法的数据存储系统中，可能需要使用所有读取重试例程，或者甚至需要从读取重试例程中进行随机选择，这可能严重影响读回速度并增加读取等待时间。
在本文中公开的实施方式中的方法步骤可以以任何可想到的顺序执行，并且不要求执行所有步骤。
总之，本公开内容描述一种存储器系统，该存储器系统用于基于元数据从多个读取重试例程中进行选择，以增强由存储器系统使用的读取操作。在一些实施方式中，存储器系统可以包括一个或多个存储器设备和耦接到一个或多个存储器设备的存储器控制器。一个或多个存储器设备可以存储数据。存储器控制器可以对在一个或多个存储器设备的一部分处的读取操作的失败进行检测。存储器控制器还可以对与读取操作的效应器的集合相对应的值的集合进行分析。存储器控制器还可以基于分析从多个读取重试例程中选择一个或多个读取重试例程。多个读取重试例程中的每一个读取重试例程可以与效应器的集合中的不同效应器以及对应于不同效应器的读取电压相关联。存储器控制器还可以对一个或多个存储器设备的部分执行选择的一个或多个读取重试例程，以使读取操作的失败失效。
本公开内容还提供一种操作方法，该方法用于基于元数据从多个读取重试例程中进行选择，以增强存储器系统中的读取操作。在一些实施方式中，操作方法可以包括将数据存储在存储器系统的一个或多个设备中。操作方法还可以包括对在一个或多个存储器设备的一部分处执行的读取操作的失败进行检测。操作方法还可以包括对与读取操作的效应器的集合相对应的值的集合进行分析。操作方法还可以包括基于分析从多个读取重试例程中选择一个或多个读取重试例程，多个读取重试例程中的每一个读取重试例程与效应器的集合中的不同效应器以及对应于不同效应器的读取电压相关联。操作方法还可以包括在一个或多个存储器设备的部分处执行选择的一个或多个读取重试例程，以使读取操作的失败失效。
本公开内容还提供一种存储器系统，该存储器系统用于基于元数据从多个读取重试例程中进行选择，以增强存储器系统中的读取操作。存储器系统可以包括耦接到一个或多个存储器设备的存储器控制器。存储器系统还可以包括非暂时性计算机可读介质。非暂时性计算机可读介质可以包括存储在其上的指令，当由存储器控制器执行时，指令可以使一个或多个计算设备执行上述操作方法的操作。
具体实施方式的前述描述将如此充分地揭示本公开内容的一般性质，使得其他人可以通过应用本领域的技术内的知识而在不进行过度实验的情况下、并且在不脱离本公开内容的一般概念的情况下容易地修改和/或调整此些具体实施方式以用于各种应用。因此，基于本文所呈现的公开内容和指导，此类调整和修改旨在处于所公开的实施方式的等同物的含义和范围内。应当理解，本文的措辞或术语是为了描述而非限制的目的，使得本说明书的术语或措辞由技术人员根据本公开内容和指导来解释。
以上已经借助于示出了指定功能及其关系的实施方式的功能构建块描述了本公开内容的实施方式。为了便于描述，本文已经任意地限定了这些功能性构建块的边界。只要适当地执行指定的功能及其关系，就可以限定替代的边界。
发明内容和摘要部分可以阐述(一个或多个)发明人所设想的本公开内容的一个或多个但不是所有示例性实施方式，并且因此，不旨在以任何方式限制本公开内容和所附权利要求。
本公开内容的广度和范围不应由上述示例性实施方式中的任何一个限制，而应仅根据所附权利要求及其等同物来限定。

Claims (22)

1.一种存储器系统，包括：
一个或多个存储器设备，被配置为存储数据；以及
存储器控制器，耦接到所述一个或多个存储器设备，并且被配置为：
对在所述一个或多个存储器设备的一部分处执行的读取操作的失败进行检测；
对与所述读取操作的效应器的集合相对应的值的集合进行分析；
基于所述分析从多个读取重试例程中选择一个或多个读取重试例程，其中，所述多个读取重试例程中的每一个读取重试例程与以下相关联：来自所述效应器的集合中的不同效应器、以及对应于所述不同效应器的读取电压；以及
在所述一个或多个存储器设备的所述部分处执行选择的所述一个或多个读取重试例程，以使所述读取操作的所述失败失效。
2.根据权利要求1所述的存储器系统，其中，所述存储器控制器还被配置为：
对所述一个或多个存储器设备的所述部分处的所述值的集合进行感测；以及
基于所述感测将所述值的集合存储在所述存储器系统中。
3.根据权利要求2所述的存储器系统，其中，所述存储器控制器还被配置为：在所述一个或多个存储器设备的指定触发器部分处执行对所述值的集合的所述感测。
4.根据权利要求2所述的存储器系统，其中，对所述值的集合的所述感测包括：将时间戳指派给所述一个或多个存储器设备的所述部分处的过去编程事件。
5.根据权利要求2所述的存储器系统，其中，对所述值的集合的所述感测包括：感测所述一个或多个存储器设备的所述部分处的温度。
6.根据权利要求2所述的存储器系统，其中，对所述值的集合的所述感测包括：记录所述一个或多个存储器设备的所述部分处的读取计数。
7.根据权利要求1所述的存储器系统，其中，所述存储器控制器包括被配置为存储所述多个读取重试例程的非暂时性存储介质。
8.根据权利要求1所述的存储器系统，其中，所述一个或多个存储器设备包括三维(3D)NAND存储器设备。
9.根据权利要求1所述的存储器系统，其中：
效应器的所述值的集合包括在所述一个或多个存储器设备的所述部分处的过去编程事件的时间戳；并且
选择的所述一个或多个读取重试例程包括使用与所述读取操作的基于时间的效应器相对应的读取电压的读取重试例程。
10.根据权利要求1所述的存储器系统，其中：
效应器的所述值的集合包括在所述一个或多个存储器设备的所述部分处的温度；并且
选择的所述一个或多个读取重试例程包括使用与所述读取操作的基于温度的效应器相对应的读取电压的读取重试例程。
11.根据权利要求1所述的存储器系统，其中：
效应器的所述值的集合包括在所述一个或多个存储器设备的所述部分处的读取计数；并且
选择的所述一个或多个读取重试例程包括使用与所述读取操作的基于读取计数的效应器相对应的读取电压的读取重试例程。
12.一种用于存储器系统的操作方法，包括：
将数据存储在所述存储器系统的一个或多个存储器设备中；
对在所述一个或多个存储器设备的一部分处执行的读取操作的失败进行检测；
对与所述读取操作的效应器的集合相对应的值的集合进行分析；
基于所述分析从多个读取重试例程中选择一个或多个读取重试例程，其中，所述多个读取重试例程中的每一个读取重试例程与以下相关联：来自所述效应器的集合中的不同效应器、以及对应于所述不同效应器的读取电压；以及
对所述一个或多个存储器设备的所述部分执行选择的所述一个或多个读取重试例程，以使所述读取操作的所述失败失效。
13.根据权利要求12所述的操作方法，还包括：
对所述一个或多个存储器设备的所述部分处的所述值的集合进行感测；以及
基于所述感测将所述值的集合存储在所述存储器系统中，其中，引用所述值的集合包括引用所存储的所述值的集合。
14.根据权利要求13所述的操作方法，还包括：在所述一个或多个存储器设备的指定触发器部分处执行对所述值的集合的所述感测。
15.根据权利要求13所述的操作方法，其中，对所述值的集合的所述感测包括：将时间戳指派给所述一个或多个存储器设备的所述部分处的过去编程事件。
16.根据权利要求13所述的操作方法，其中，对所述值的集合的所述感测包括：感测所述一个或多个存储器设备的所述部分处的温度。
17.根据权利要求13所述的操作方法，其中，对所述值的集合的所述感测包括：记录所述一个或多个存储器设备的所述部分处的读取计数。
18.根据权利要求12所述的操作方法，还包括：将用于执行所述多个读取重试例程的指令存储在存储器控制器的非暂时性存储介质处。
19.根据权利要求12所述的操作方法，其中：
效应器的所述值的集合包括在所述一个或多个存储器设备的所述部分处的过去编程事件的时间戳；并且
选择的所述一个或多个读取重试例程包括使用与所述读取操作的基于时间的效应器相对应的读取电压的读取重试例程。
20.根据权利要求12所述的操作方法，其中：
效应器的所述值的集合包括在所述一个或多个存储器设备的所述部分处的温度；并且
选择的所述一个或多个读取重试例程包括使用与所述读取操作的基于温度的效应器相对应的读取电压的读取重试例程。
21.根据权利要求12所述的操作方法，其中：
效应器的所述值的集合包括在所述一个或多个存储器设备的所述部分处的读取计数；并且
选择的所述一个或多个读取重试例程包括使用与所述读取操作的基于读取计数的效应器相对应的读取电压的读取重试例程。
22.一种存储器系统，包括：
存储器控制器，耦接到所述存储器系统的一个或多个存储器设备；以及
非暂时性计算机可读介质，具有存储在其上的指令，当由所述存储器控制器执行所述指令时，所述指令使所述存储器控制器执行根据权利要求12至21中任一项所述的操作方法。
CN202211109065.0A 2022-08-16 2022-09-13 增强3d nand存储器的读取性能和稳定性的读取重试方法 Pending CN117636962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/889,212 2022-08-16
US17/889,212 US20240061606A1 (en) 2022-08-16 2022-08-16 Read retry method for enhancing read performance and stability of 3d nand memory

Publications (1)

Publication Number Publication Date
CN117636962A true CN117636962A (zh) 2024-03-01

Family

ID=89906748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211109065.0A Pending CN117636962A (zh) 2022-08-16 2022-09-13 增强3d nand存储器的读取性能和稳定性的读取重试方法

Country Status (4)

Country Link
US (1) US20240061606A1 (zh)
KR (1) KR20240023995A (zh)
CN (1) CN117636962A (zh)
TW (1) TW202410048A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
KR20160005264A (ko) * 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
TWI663512B (zh) * 2018-05-17 2019-06-21 慧榮科技股份有限公司 重讀頁面資料方法
WO2020240226A1 (en) * 2019-05-31 2020-12-03 Micro Technology, Inc. Memory device and method for monitoring the performances of a memory device
US11307799B2 (en) * 2019-08-27 2022-04-19 Micron Technology, Inc. Managing threshold voltage drift based on operating characteristics of a memory sub-system
JP2021044043A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム
KR20230007881A (ko) * 2021-07-06 2023-01-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20230056333A (ko) * 2021-10-20 2023-04-27 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 그의 동작 방법

Also Published As

Publication number Publication date
TW202410048A (zh) 2024-03-01
US20240061606A1 (en) 2024-02-22
KR20240023995A (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
US9741444B2 (en) Proxy wordline stress for read disturb detection
US9653157B1 (en) Memory system and operating method thereof
US9952784B2 (en) Multichip dual write
US9484098B1 (en) Smart reread in nonvolatile memory
US10146480B2 (en) Memory system and operating method of memory system
US9401216B1 (en) Adaptive operation of 3D NAND memory
US9384845B2 (en) Partial erase of nonvolatile memory blocks
US20230004297A1 (en) Data protection for three-dimensional nand memory
US20160085455A1 (en) Nonvolatile Memory Adaptive to Host Boot Up Routine
US9859013B2 (en) Data operations in non-volatile memory
US20240161789A1 (en) Page buffer circuits in three-dimensional memory devices
US20170115914A1 (en) Memory system and operating method thereof
WO2022247775A1 (zh) 存储器及其擦除验证方法、操作方法、存储器系统
US11984193B2 (en) Page buffer circuits in three-dimensional memory devices
CN117636962A (zh) 增强3d nand存储器的读取性能和稳定性的读取重试方法
US20240087654A1 (en) 3d nand memory device and control method thereof
US20240160356A1 (en) Method of reducing vpass disturb in 3d nand systems
US20240168640A1 (en) Method of improving programming operations in 3d nand systems
US20230282285A1 (en) Method for programming memory device, memory device and memory system
US20240046980A1 (en) Systems, methods and media of optimization of temporary read errors in 3d nand memory devices
US20240185925A1 (en) Memory device, memory system, and program method thereof
KR20230113693A (ko) 내부 펌웨어에 의한 자체-검증을 사용하는 ｎａｎｄ 메모리를 위한 이중 프로그램 디버그 방법
CN116129965A (zh) 用于改善保留性能的半导体器件及其操作方法
CN117995244A (zh) 3d nand系统中的控制方法和系统
KR20230012640A (ko) 3-차원 메모리 디바이스에서 비동기식 다중-평면 독립 기법 동적 아날로그 리소스 공유

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination