KR20230007881A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230007881A
KR20230007881A KR1020210088744A KR20210088744A KR20230007881A KR 20230007881 A KR20230007881 A KR 20230007881A KR 1020210088744 A KR1020210088744 A KR 1020210088744A KR 20210088744 A KR20210088744 A KR 20210088744A KR 20230007881 A KR20230007881 A KR 20230007881A
Authority
KR
South Korea
Prior art keywords
voltage
read
memory
temperature
memory device
Prior art date
Application number
KR1020210088744A
Other languages
English (en)
Inventor
김정애
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210088744A priority Critical patent/KR20230007881A/ko
Priority to US17/570,323 priority patent/US20230010029A1/en
Priority to CN202210250982.4A priority patent/CN115588451A/zh
Publication of KR20230007881A publication Critical patent/KR20230007881A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 기술은, 프로그램 동작 또는 소거 동작 시에 측정된 온도를 기초로 리드 동작을 수행하는 저장 장치는, 복수의 메모리 블록들을 포함하고, 프로그램 동작 또는 소거 동작 시 온도를 측정하는 메모리 장치 및 상기 메모리 장치 내 상기 온도가 저장될 영역을 설정하고, 상기 메모리 장치에 수행될 리드 동작을 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러로부터 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 선택된 페이지에 대한 리드 커맨드를 수신하면, 상기 메모리 장치는 상기 선택된 페이지에 대응되는 상기 온도를 기초로 결정된 리드 전압 및 패스 전압으로 리드 동작을 수행한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 프로그램 동작 또는 소거 동작 시에 측정된 온도를 기초로 리드 동작을 수행하는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는, 복수의 페이지들을 각각 포함하는 복수의 메모리 블록들, 상기 복수의 페이지들에 대한 프로그램 동작 또는 소거 동작 시 온도를 측정하는 온도 회로, 상기 복수의 페이지들 별로 상기 온도를 저장하는 온도 정보 저장부 및 상기 복수의 페이지들 중 선택된 페이지에 대한 리드 동작 시, 상기 온도를 기초로 리드 전압 및 패스 전압을 결정하는 전압 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치의 동작 방법은, 복수의 메모리 블록들을 포함하는 메모리 장치의 동작 방법에 있어서, 프로그램 동작 또는 소거 동작 시 온도를 측정하고, 측정된 상기 온도를 페이지 별로 저장하는 단계, 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 선택된 페이지에 대응되는 상기 온도를 기초로 리드 전압 및 패스 전압을 결정하는 단계 및 상기 리드 전압 및 상기 패스 전압으로 리드 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 장치의 영역들 중 프로그램 동작 또는 소거 동작 시 측정된 온도가 저장될 영역을 설정하는 저장 영역 제어부 및 상기 측정된 온도를 기초로 결정된 리드 전압 및 패스 전압에 관한 전압 정보를 상기 메모리 장치로부터 수신하고, 상기 전압 정보를 기초로 상기 메모리 장치에 수행될 리드 동작을 제어하는 리드 동작 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 저장 장치는, 복수의 메모리 블록들을 포함하고, 프로그램 동작 또는 소거 동작 시 온도를 측정하는 메모리 장치 및 상기 메모리 장치 내 상기 온도가 저장될 영역을 설정하고, 상기 메모리 장치에 수행될 리드 동작을 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러로부터 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 선택된 페이지에 대한 리드 커맨드를 수신하면, 상기 메모리 장치는 상기 선택된 페이지에 대응되는 상기 온도를 기초로 결정된 리드 전압 및 패스 전압으로 리드 동작을 수행할 수 있다.
본 기술에 따르면, 프로그램 동작 또는 소거 동작 시의 온도를 기초로 리드 전압 및 패스 전압을 결정함으로써 데이터의 신뢰성이 확보될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 메모리 셀들의 문턱 전압 분포 변화를 나타낸 도면이다.
도 5는 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 6은 메모리 장치의 동작 시 측정된 온도가 저장되는 과정을 나타낸 도면이다.
도 7은 온도 정보 저장부에 저장된 온도를 나타낸 도면이다.
도 8은 기준 전압 테이블에 저장된 전압들을 나타낸 도면이다.
도 9는 전압 제어부가 리드 전압 및 패스 전압을 결정하는 방법을 설명하기 위한 도면이다.
도 10은 전압 정보를 메모리 컨트롤러에 제공하는 방법을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, Automotive향 저장 장치(50)는 -40℃~105℃에서 동작할 수 있다. Automotive향 저장 장치(50)가 동작 가능한 온도 범위는 Mobile향 저장 장치(50)가 동작 가능한 온도 범위보다 상대적으로 넓을 수 있다.
따라서, Automotive향 저장 장치(50)의 경우, 리텐션 또는 메모리 셀들의 문턱 전압 분포의 시프팅이 발생될 수 있고, 이로 인해 메모리 장치(100) 및 메모리 컨트롤러(200)가 오동작할 수 있다. 또한, 메모리 셀들의 문턱 전압 분포의 시프팅이 발생됨에 따라, 리드 동작 시 에러 정정 동작(예를 들면, 리드 리트라이 동작 등)이 수행되어 레이턴시(latency)가 증가될 수 있다. 나아가, 에러 정정 동작을 수행했음에도 불구하고 리드된 데이터의 에러가 정정되지 못하면, UECC(uncorrectable error correction codes)가 발생될 수 있다.
따라서, 본 발명에서, 메모리 장치(100)가 동작 시 온도를 측정 및 저장하고, 저장된 온도를 기초로 리드 동작을 수행함으로써 에러 정정 동작이 수행되는 횟수를 최소화하고 신뢰성을 확보하는 방법이 제시된다.
실시 예에서, 메모리 장치(100)는 온도 회로(150)를 포함할 수 있다. 온도 회로(150)는 메모리 컨트롤러(200) 및/또는 메모리 장치(100)의 동작 시 온도를 측정할 수 있다. 온도 회로(150)는 측정된 온도에 관한 정보를 포함하는 온도 정보를 생성하여 출력할 수 있다. 이 때, 온도 정보는 랜더마이즈되지 않은 데이터일 수 있다.
예를 들면, 온도 회로(150)는 메모리 장치(100)의 프로그램 동작 또는 소거 동작 시의 온도를 측정할 수 있다. 또한, 온도 회로(150)는 측정된 온도를 페이지 별로 저장하기 위해 온도 정보를 생성하여 출력할 수 있다.
실시 예에서, 메모리 장치(100)는 온도 정보 저장부(160)를 포함할 수 있다. 온도 정보 저장부(160)는 온도 회로(150)로부터 수신된 온도 정보를 저장할 수 있다. 이 때, 온도 정보의 신뢰성을 확보하기 위해, 온도 정보 저장부(160)는 온도 정보를 특정 횟수만큼(예를 들면, 8회) 저장할 수 있다. 온도 정보가 특정 횟수로 저장되면, 온도 정보의 유효성은 Majority Check를 통해 확인될 수 있다.
실시 예에서, 온도 정보 저장부(160)는 각 메모리 블록에 포함된 페이지들 중 특정 위치의 페이지거나(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 데이터가 저장되는 레지스터를 의미할 수 있다. 온도 정보 저장부(160)는 부팅 시 또는 초기화 동작 시 메모리 컨트롤러(200)로부터 수신된 셋 파라미터 커맨드에 대응하는 동작을 통해 지정될 수 있다.
실시 예에서, 메모리 장치(100)는 기준 전압 테이블(170)을 포함할 수 있다. 기준 전압 테이블(170)은 프로그램 동작 시의 온도 또는 소거 동작 시의 온도에 대응하는 기준 리드 전압 및 기준 패스 전압에 관한 정보를 포함할 수 있다. 기준 전압 테이블(170)에 포함된 기준 리드 전압들 및 기준 패스 전압들은 각 온도에서 리텐션에 따른 문턱 전압 분포의 예측 값에 따라 실험적으로 결정될 수 있다.
기준 전압 테이블(170)은 one-time programmable(OTP) memory로 구성될 수 있다. 따라서, 메모리 장치(100)뿐만 아니라 메모리 컨트롤러(200)도 기준 전압 테이블(170)에 액세스할 수 있다.
다른 실시 예에서, 기준 전압 테이블(170)은 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 캠 블록으로 구성될 수도 있다.
실시 예에서, 메모리 장치(100)는 전압 제어부(180)를 포함할 수 있다. 전압 제어부(180)는 리드 동작 시 리드 전압 및 패스 전압을 제어할 수 있다.
예를 들면, 메모리 컨트롤러(200)로부터 리드 커맨드가 수신되면, 전압 제어부(180)는 리드 커맨드가 수행될 페이지에 대응하는 온도 정보를 온도 정보 저장부(160)로부터 수신할 수 있다. 즉, 전압 제어부(180)는 리드 커맨드가 수행될 페이지가 프로그램될 때 또는 소거될 때의 온도 정보를 온도 정보 저장부(160)로부터 수신할 수 있다. 전압 제어부(180)는 온도 정보 저장부(160)로부터 수신된 온도 정보를 기초로 기준 전압 테이블(170)에 저장된 전압들 중 해당 온도 정보에 대응하는 리드 전압 및 패스 전압을 리드 커맨드를 수행할 전압들로 결정할 수 있다. 메모리 장치(100)는 결정된 리드 전압 및 패스 전압으로 리드 커맨드에 대응하는 리드 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 저장 영역 제어부(210)를 포함할 수 있다. 저장 영역 제어부(210)는 부팅 시 또는 초기화 동작 시 셋 파라미터 커맨드를 메모리 장치(100)에 출력할 수 있다. 여기서, 셋 파라미터 커맨드는 온도 회로(150)가 측정한 온도에 관한 온도 정보가 저장될 영역을 지정할 것을 지시하는 커맨드일 수 있다. 즉, 저장 영역 제어부(210)는 셋 파라미터 커맨드를 출력함으로써 온도 정보가 저장될 온도 정보 저장부(160)를 지정할 수 있다.
저장 영역 제어부(210)로부터 출력된 셋 파라미터 커맨드에 응답하여, 각 메모리 블록에 포함된 페이지들 중 특정 위치의 페이지(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 레지스터가 온도 정보 저장부(160)로 결정될 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 리드 동작 제어부(220)를 포함할 수 있다. 리드 동작 제어부(220)는 메모리 장치(100)에 수행될 리드 동작을 제어할 수 있다.
예를 들면, 리드 동작 제어부(220)는 전압 제어부(180)로부터 결정된 전압 정보를 수신할 수 있다. 전압 정보는 전압 제어부(180)로부터 직접 출력될 수 있다. 또는, 전압 정보는 리드 데이터 또는 상태 정보 등을 통해 제공될 수 있다.
메모리 장치(100)로부터 전압 정보를 수신하면, 이후 해당 페이지에 대한 리드 동작 시 리드 동작 제어부(220)는 전압 정보를 기초로 리드 커맨드를 메모리 장치(100)에 출력할 수 있다. 즉, 리드 동작 제어부(220)는 전압 정보에 포함된 리드 전압 및 패스 전압으로 리드 동작을 수행할 것을 지시하는 리드 커맨드를 메모리 장치(100)에 출력할 수 있다.
결과적으로, 리드 동작 제어부(220)가 전압 정보를 기초로 리드 전압 및 패스 전압을 미리 결정함으로써, 전압 제어부(180)가 리드 전압 및 패스 전압을 결정하기 위한 동작이 생략될 수 있다. 따라서, 리드 동작 속도가 증가될 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
실시 예에서, 제어 로직(130)은 온도 회로(150), 온도 정보 저장부(160), 기준 전압 테이블(170) 및 전압 제어부(180)를 포함할 수 있다. 다른 실시 예에서, 온도 회로(150), 온도 정보 저장부(160), 기준 전압 테이블(170) 및 전압 제어부(180)는 제어 로직(130) 외부에 위치할 수도 있다.
실시 예에서, 온도 회로(150)는 메모리 장치(100)의 온도를 측정할 수 있다. 예를 들면, 온도 회로(150)는 메모리 장치(100)가 프로그램 동작 또는 소거 동작을 수행할 때의 온도를 측정할 수 있다. 구체적으로, 온도 회로(150)는 프로그램 동작 또는 소거 동작이 개시될 때, 프로그램 동작 또는 소거 동작이 종료된 후 또는 프로그램 동작 또는 소거 동작 중 특정 시점에서 온도를 측정할 수 있다.
실시 예에서, 온도 정보 저장부(160)는 온도 회로(150)가 측정한 온도에 관한 정보를 포함하는 온도 정보를 저장할 수 있다. 온도 정보 저장부(160)는 복수의 메모리 블록들(BLK1~BLKz)의 각 페이지 별로 온도 정보를 저장할 수 있다.
도 2에서, 온도 정보 저장부(160)는 제어 로직(130)에 포함된 것으로 도시되었으나, 복수의 메모리 블록들(BLK1~BLKz) 중 특정 메모리 블록이거나, 복수의 메모리 블록들(BLK1~BLKz)에 각각 포함된 복수의 페이지들 중 특정 위치의 페이지들일 수도 있다.
실시 예에서, 기준 전압 테이블(170)은 프로그램 동작 시의 온도 또는 소거 동작 시의 온도에 대응하는 기준 리드 전압 및 기준 패스 전압에 관한 정보를 포함할 수 있다. 기준 전압 테이블(170)에 포함된 기준 리드 전압들 및 기준 패스 전압들은 각 온도에서 리텐션에 따른 문턱 전압 분포의 예측 값에 따라 실험적으로 결정될 수 있다.
실시 예에서, 전압 제어부(180)는 리드 동작 시 리드 전압 및 패스 전압을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(도 1의 200)로부터 리드 커맨드가 수신되면, 전압 제어부(180)는 리드 커맨드에 대응하는 리드 동작이 수행될 페이지에 대응하는 온도 정보를 온도 정보 저장부(160)로부터 수신할 수 있다. 전압 제어부(180)는 온도 정보에 대응하는 기준 리드 전압 및 기준 패스 전압을 기준 전압 테이블(170)로부터 수신하고, 해당 기준 리드 전압 및 기준 패스 전압을 리드 동작에 사용되리 전압들로 결정할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2 및 도 3을 참조하면, 도 3은 도 2의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 4는 메모리 셀들의 문턱 전압 분포 변화를 나타낸 도면이다.
도 4를 참조하면, 도 4는 메모리 장치(도 1의 100)가 싱글 레벨 셀(single level cell; SLC) 방식으로 프로그램 동작을 수행할 때 메모리 셀들의 문턱 전압 분포를 도시한다. 도 4는 메모리 장치(도 1의 100)가 멀티 레벨 셀(multi level cell; MLC), 트리플 레벨 셀(triple level cell; TLC) 또는 쿼드러플 레벨 셀(quadruple level cell; QLC) 방식으로 프로그램 동작을 수행하는 경우에도 적용될 수 있다.
도 4의 (a)는 온도가 상대적으로 낮을 때 메모리 셀들의 문턱 전압 분포를 도시하고, 도 4의 (b)는 온도가 상대적으로 높을 때 메모리 셀들의 문턱 전압 분포를 도시하고, 도 4의 (c)는 리텐션에 의한 메모리 셀들의 문턱 전압 분포를 도시한다. 도 4에서, 가로축은 메모리 셀들의 문턱 전압 크기, 세로축은 메모리 셀의 개수를 나타낸다.
실시 예에서, 메모리 장치(도 1의 100)가 싱글 레벨 셀(SLC) 방식으로 프로그램 동작을 수행하면, 메모리 셀들은 소거 상태(E) 또는 프로그램 상태(P) 중 어느 하나의 상태를 가질 수 있다. 이 때, 소거 상태(E) 및 프로그램 상태(P)를 구분하는 전압은 R1 전압일 수 있다. 즉, 리드 동작 시, 소거 상태(E) 및 프로그램 상태(P)를 구분하기 위해 R1 전압으로 리드 동작이 수행될 수 있다.
실시 예에서, 메모리 장치(도 1의 100)가 소거 동작을 수행하면, 프로그램 상태(P)의 메모리 셀들은 소거 상태(E)로 변경될 수 있다.
실시 예에서, 메모리 장치(도 1의 100)가 프로그램 동작 또는 소거 동작을 수행할 때의 온도로 인해, 또는 리텐션으로 인해 메모리 셀들의 문턱 전압 분포가 변경될 수 있다.
도 4의 (a)를 참조하면, 메모리 장치(도 1의 100)가 프로그램 동작 또는 소거 동작을 수행할 때 온도가 낮을 수 있다. 메모리 장치(도 1의 100)가 프로그램 동작 또는 소거 동작을 수행할 때 온도가 상대적으로 낮으면, 메모리 셀들의 전하 이동 속도는 상대적으로 감소될 수 있다.
따라서, 메모리 셀들의 전하 이동 속도가 감소됨에 따라, 프로그램 동작 시 메모리 셀들은 P_L1 상태로 프로그램 되고, 소거 동작 시 메모리 셀들은 E_R1 상태로 소거될 수 있다.
도 4의 (b)를 참조하면, 메모리 장치(도 1의 100)가 프로그램 동작 또는 소거 동작을 수행할 때 온도가 높을 수 있다. 메모리 장치(도 1의 100)가 프로그램 동작 또는 소거 동작을 수행할 때 온도가 상대적으로 높으면, 메모리 셀들의 전하 이동 속도는 상대적으로 증가될 수 있다.
따라서, 메모리 셀들의 전하 이동 속도가 증가됨에 따라, 프로그램 동작 시 메모리 셀들은 P_R2 상태로 프로그램 되고, 소거 동작 시 메모리 셀들은 E_L2 상태로 소거될 수 있다.
도 4의 (c)를 참조하면, 리텐션으로 인해 메모리 셀들의 문턱 전압 분포는 왼쪽으로 시프팅될 수 있다. 즉, 메모리 장치(도 1의 100)에 데이터가 저장된 후 긴 시간이 지나면, 메모리 셀들의 전하의 이동으로 인해 메모리 셀들의 문턱 전압 분포는 낮아질 수 있다.
따라서, 리텐션으로 인해, 프로그램 상태(P)의 메모리 셀들의 문턱 전압 분포는 P_L3로 변경되고, 소거 상태(E)의 메모리 셀들의 문턱 전압 분포는 E_L3로 변경될 수 있다.
결과적으로, 메모리 장치(도 1의 100)의 프로그램 동작 또는 소거 동작 시의 온도 및/또는 리텐션으로 인해 메모리 셀들의 문턱 전압 분포는 변경될 수 있다. 메모리 셀들의 문턱 전압 분포가 변경됨에 따라, R1 전압으로 리드 동작을 수행하더라도, 프로그램 상태(P) 및 소거 상태(E)가 구분되지 않을 수 있다.
따라서, 리드 동작 시, 메모리 장치(도 1의 100)의 프로그램 동작 또는 소거 동작 시의 온도 및/또는 리텐션을 기초로 한 리드 전압들이 설정될 필요가 있다.
도 5는 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 도 5는 도 1의 메모리 컨트롤러(도 1의 200)에 포함된 저장 영역 제어부(210) 및 리드 동작 제어부(220)의 동작을 도시한다.
실시 예에서, 저장 장치(도 1의 50)의 부팅 시 또는 초기화 동작 시, 저장 영역 제어부(210)는 메모리 장치(100) 내 온도 정보가 저장될 영역을 설정할 수 있다. 여기서, 온도 정보는 메모리 장치(100)가 프로그램 동작 시 또는 소거 동작 시 측정한 온도에 관한 정보일 수 있다. 구체적으로, 저장 영역 제어부(210)는 온도 정보가 저장될 영역을 설정할 것을 지시하는 셋 파라미터 커맨드(SET_PARA_CMD)를 메모리 장치(100)에 출력할 수 있다.
실시 예에서, 메모리 장치(100)는 셋 파라미터 커맨드(SET_PARA_CMD)에 응답하여 온도 정보가 저장될 영역을 설정할 수 있다. 예를 들면, 메모리 장치(100)는 셋 파라미터 커맨드(SET_PARA_CMD)에 응답하여 각 메모리 블록에 포함된 페이지들 중 특정 위치의 페이지(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 레지스터를 온도 정보가 저장될 영역으로 설정할 수 있다.
온도 정보가 저장될 영역이 설정되면, 메모리 장치(100)는 프로그램 동작 시 또는 소거 동작 시의 온도를 측정하고, 설정된 영역에 온도 정보를 저장할 수 있다.
실시 예에서, 리드 동작 제어부(220)는 메모리 장치(100)에 수행될 리드 동작을 제어할 수 있다.
예를 들면, 메모리 컨트롤러(200)로부터 리드 커맨드(READ_CMD)를 수신하면, 메모리 장치(100)는 리텐션 및/또는 프로그램 동작 시 또는 소거 동작 시 측정된 온도를 기초로 리드 동작에 사용될 리드 전압 및 패스 전압을 결정할 수 있다. 또, 메모리 장치(100)는 결정된 리드 전압 및 패스 전압에 관한 정보를 포함하는 전압 정보(VT_INF)를 리드 동작 제어부(220)에 제공할 수 있다.
메모리 장치(100)로부터 전압 정보(VT_INF)를 수신하면, 리드 동작 제어부(220)는 결정된 리드 전압 및 패스 전압으로 수행된 페이지에 대한 리드 동작을 제어할 수 있다.
예를 들면, 전압 정보(VT_INF)를 수신한 후 호스트(도 1의 300)로부터 전압 정보(VT_INF)에 대응하는 페이지에 대한 리드 요청을 수신하면, 전압 정보(VT_INF)에 포함된 리드 전압 및 패스 전압으로 리드 동작을 수행할 것을 지시하는 리드 커맨드(READ_CMD)를 메모리 장치(100)에 출력할 수 있다.
메모리 장치(100)는 리드 커맨드(READ_CMD)에 응답하여, 리텐션 및/또는 프로그램 동작 시 또는 소거 동작 시 측정된 온도를 기초로 리드 동작에 사용될 리드 전압 및 패스 전압을 결정하는 동작을 생략하고 바로 리드 동작을 수행할 수 있다. 따라서, 리드 동작의 속도가 증가될 수 있다.
도 6은 메모리 장치의 동작 시 측정된 온도가 저장되는 과정을 나타낸 도면이다.
도 1 및 도 6을 참조하면, 도 6은 도 1의 온도 회로(도 1의 150) 및 온도 정보 저장부(도 1의 160)를 도시한다. 또, 도 2를 참조하면, 도 6의 동작 신호(OPSIG)는 도 2의 동작 신호(OPSIG)와 동일한 신호일 수 있다. 동작 신호(OPSIG)는 프로그램 수행할 것을 지시하는 신호 또는 소거 동작을 수행할 것을 지시하는 신호일 수 있다.
실시 예에서, 온도 회로(150)는 동작 신호(OPSIG)를 기초로 온도를 측정할 수 있다. 구체적으로, 온도 회로(150)는 동작 신호(OPSIG)를 기초로, 프로그램 동작 또는 소거 동작이 개시될 때, 프로그램 동작 또는 소거 동작이 종료된 후 또는 프로그램 동작 또는 소거 동작 중 특정 시점에서 온도를 측정할 수 있다.
실시 예에서, 온도 회로(150)는 측정된 온도에 관한 정보를 포함하는 온도 정보(TEM_INF)를 페이지 별로 생성할 수 있다. 즉, 프로그램 동작은 페이지 별로 수행되므로, 온도 정보(TEM_INF)는 페이지 별로 생성될 수 있다. 단, 소거 동작은 메모리 블록 별로 수행되므로, 온도 정보(TEM_INF)는 소거 동작이 수행된 메모리 블록 내 모든 페이지들에 대해 생성될 수 있다.
여기서, 온도 정보(TEM_INF)는 랜더마이즈되지 않은 데이터일 수 있다. 만약, 메모리 장치(도 1의 100) 내 랜더마이저가 존재하고, 랜더마이저가 메모리 컨트롤러(도 1의 200)에 포함된 랜더마이저와 동일한 구조라면, 온도 정보(TEM_INF)는 랜더마이즈된 데이터일 수 있다.
온도 회로(150)는 생성된 온도 정보(TEM_INF)를 온도 정보 저장부(160)에 출력할 수 있다.
도 5를 참조하면, 실시 예에서, 온도 정보 저장부(160)는 저장 영역 제어부(도 5의 210)로부터 출력된 셋 파라미터 커맨드(SET_PARA_CMD)에 응답하여 설정될 수 있다.
온도 정보 저장부(160)는 온도 회로(150)로부터 출력된 온도 정보(TEM_INF)를 페이지 별로 저장할 수 있다. 이 때, 온도 정보 저장부(160)는 온도 정보(TEM_INF)를 특정 횟수만큼(예를 들면, 8회) 저장할 수 있다. 온도 정보(TEM_INF)가 특정 횟수로 저장되면, 온도 정보(TEM_INF)의 유효성은 Majority Check를 통해 확인될 수 있다.
도 7은 온도 정보 저장부에 저장된 온도를 나타낸 도면이다.
도 6 및 도 7을 참조하면, 도 7은 도 6의 온도 정보 저장부(도 6의 160)에 저장된 제1_1 내지 제1_4 페이지(PAGE1_1~PAGE1_4)에 대응하는 온도 정보(TEM_INF)를 도시한다. 도 2를 참조하면, 제1_1 내지 제1_4 페이지(PAGE1_1~PAGE1_4)는 도 2의 복수의 메모리 블록들(BLK1~BLKz) 중 제1 메모리 블록(BLK1)에 포함된 페이지들을 의미할 수 있다.
도 7에서, 제1 메모리 블록(BLK1)에 제1_1 내지 제1_4 페이지(PAGE1_1~PAGE1_4)가 포함된 것으로 도시되었으나, 더 적은 수 또는 더 많은 수의 페이지들이 제1 메모리 블록(BLK1)에 포함될 수 있다. 또, 도 7은 제1 메모리 블록(BLK1) 내 페이지들만 도시하나, 다른 메모리 블록들에도 적용될 수 있다.
실시 예에서, 메모리 장치(도 1의 100)가 각 페이지에 대한 프로그램 동작 또는 소거 동작 시, 온도 회로(도 6의 150)는 동작 신호(OPSIG)를 기초로 온도를 측정하고, 측정된 온도에 관한 정보를 포함하는 온도 정보(TEM_INF)를 생성할 수 있다. 생성된 온도 정보(TEM_INF)는 온도 정보 저장부(도 6의 160)에 저장될 수 있다.
예를 들면, 메모리 장치(도 1의 100)가 제1_1 페이지(PAGE1_1)에 대한 프로그램 동작 시, 측정된 온도는 T_PGM11일 수 있다. 또, 메모리 장치(도 1의 100)가 제1_3 페이지(PAGE1_3)에 대한 프로그램 동작 시, 측정된 온도는 T_PGM31일 수 있다.
각각의 측정된 온도는 각각의 프로그램 동작 시 온도 정보 저장부(도 6의 160) 내 해당 페이지에 대응하는 온도로 저장될 수 있다. 즉, 제1_1 페이지(PAGE1_1)에 대한 프로그램 동작 시 제1_1 페이지(PAGE1_1)에 대응하는 온도로 T_PGM11, 제1_3 페이지(PAGE1_3)에 대한 프로그램 동작 시 제1_3 페이지(PAGE1_3)에 대응하는 온도로 T_PGM31이 온도 정보 저장부(도 6의 160)에 저장될 수 있다.
제1_1 페이지(PAGE1_1) 및 제1_3 페이지(PAGE1_3)에 대한 프로그램 동작 후, 메모리 장치(도 1의 100)는 제1 메모리 블록(BLK1)에 대한 소거 동작을 수행할 수 있다. 제1 메모리 블록(BLK1)에 대한 소거 동작 시, 측정된 온도는 T_ERS1일 수 있다. 소거 동작은 메모리 블록 단위로 수행되므로, 측정된 온도인 T_ERS1은 온도 정보 저장부(도 6의 160) 내 제1_1 내지 제1_4 페이지(PAGE1_1~PAGE1_4)에 각각 대응하는 온도로 저장될 수 있다.
이 후, 메모리 장치(도 1의 100)가 제1_1 페이지(PAGE1_1)에 대한 프로그램 동작 시, 측정된 온도는 T_PGM13일 수 있다. 따라서, 제1_1 페이지(PAGE1_1)에 대응하는 온도로 T_PGM13이 온도 정보 저장부(도 6의 160)에 저장될 수 있다.
또, 메모리 장치(도 1의 100)가 제1_2 페이지(PAGE1_2)에 대한 프로그램 동작 시, 측정된 온도는 T_PGM21일 수 있다. 따라서, 제1_2 페이지(PAGE1_2)에 대응하는 온도로 T_PGM21이 온도 정보 저장부(도 6의 160)에 저장될 수 있다.
이 후, 메모리 장치(도 1의 100)가 제1_2 페이지(PAGE1_2)에 대한 프로그램 동작을 다시 수행하고, 이 때 측정된 온도는 T_PGM22일 수 있다. 따라서, 제1_2 페이지(PAGE1_2)에 대응하는 온도로 T_PGM22이 온도 정보 저장부(도 6의 160)에 저장될 수 있다.
실시 예에서, 온도 정보 저장부(도 6의 160)는 온도 정보 요청에 따라 각 페이지에 대응하는 온도 정보(TEM_INF)를 제공할 수 있다. 이 때, 온도 정보 저장부(도 6의 160)는 각 페이지 대응하는 온도 중 가장 마지막에 저장된 온도를 온도 정보(TEM_INF)로써 제공할 수 있다.
예를 들면, 제1_1 페이지(PAGE1_1)에 대한 온도 정보 요청 시, 온도 정보 저장부(도 6의 160)는 가장 마지막에 저장된 T_PGM13을 제1_1 페이지(PAGE1_1)에 대응하는 온도 정보(TEM_INF)로 제공할 수 있다.
위에서 설명된 바와 같이, 제1_2 페이지(PAGE1_2)에 대한 온도 정보 요청 시, 온도 정보 저장부(도 6의 160)는 가장 마지막에 저장된 T_PGM22를 제1_2 페이지(PAGE1_2)에 대응하는 온도 정보(TEM_INF)로 제공할 수 있다.
또, 제1_3 페이지(PAGE1_3) 또는 제1_4 페이지(PAGE1_4)에 대한 온도 정보 요청 시, 온도 정보 저장부(도 6의 160)는 가장 마지막에 저장된 T_ERS1을 제1_3 페이지(PAGE1_3) 또는 제1_4 페이지(PAGE1_4)에 대응하는 온도 정보(TEM_INF)로 제공할 수 있다.
도 8은 기준 전압 테이블에 저장된 전압들을 나타낸 도면이다.
도 1 및 도 8을 참조하면, 도 8은 도 1의 기준 전압 테이블(도 1의 170)에 포함된 기준 리드 전압들 및 기준 패스 전압들을 도시한다.
도 8을 참조하면, 도 8의 (a)는 프로그램 동작 시 측정된 온도에 따른 기준 리드 전압들 및 기준 패스 전압들을 도시하고, 도 8의 (b)는 소거 동작 시 측정된 온도에 따른 기준 리드 전압들 및 기준 패스 전압들을 도시한다. 기준 리드 전압들은 리드 동작이 수행될 선택된 페이지에 연결된 선택된 워드 라인에 인가되는 전압들이고, 기준 패스 전압들은 선택된 워드 라인을 제외한 비선택된 워드 라인들에 인가되는 전압들일 수 있다.
실시 예에서, 기준 전압 테이블(도 1의 170)은 리텐션 및 프로그램 동작 시의 온도 또는 리텐션 및 소거 동작 시의 온도를 반영한 최적의 리드 전압들 및 패스 전압들에 관한 정보를 포함할 수 있다. 즉, 기준 전압 테이블(도 1의 170)은 리텐션 및 각 동작에서의 온도를 기초로 실험적으로 결정된 기준 리드 전압들 및 기준 패스 전압들을 포함할 수 있다.
도 8의 (a)를 참조하면, 메모리 장치(도 1의 100)가 프로그램 동작 시 측정된 온도에 따라 기준 리드 전압들 및 기준 패스 전압들이 결정될 수 있다.
예를 들면, 메모리 장치(도 1의 100)가 프로그램 동작 시 측정된 온도가 T11이면, 해당 페이지에 대한 리드 동작 시, 리드 전압은 VREADR11으로 결정되고, 패스 전압은 VPASSR11으로 결정될 수 있다.
메모리 장치(도 1의 100)가 프로그램 동작 시 측정된 온도가 T12이면, 해당 페이지에 대한 리드 동작 시, 리드 전압은 VREADR12로 결정되고, 패스 전압은 VPASSR12로 결정될 수 있다.
메모리 장치(도 1의 100)가 프로그램 동작 시 측정된 온도가 T13이면, 해당 페이지에 대한 리드 동작 시, 리드 전압은 VREADR13으로 결정되고, 패스 전압은 VPASSR13으로 결정될 수 있다.
메모리 장치(도 1의 100)가 프로그램 동작 시 측정된 온도가 T14이면, 해당 대한 리드 동작 시, 리드 전압은 VREADR14로 결정되고, 패스 전압은 VPASSR14로 결정될 수 있다.
도 8의 (b)를 참조하면, 메모리 장치(도 1의 100)가 소거 동작 시 측정된 온도에 따라 기준 리드 전압들 및 기준 패스 전압들이 결정될 수 있다.
예를 들면, 메모리 장치(도 1의 100)가 소거 동작 시 측정된 온도가 T21이면, 소거 동작이 수행된 메모리 블록 내 페이지들에 대한 리드 동작 시, 리드 전압은 VREADR21으로 결정되고, 패스 전압은 VPASSR21으로 결정될 수 있다. 소거 동작이 수행된 메모리 블록 내 페이지들에 대한 리드 동작은, 데이터가 프로그램되었음을 나타내는 맵 정보에 오류가 발생되거나 맵 정보가 업데이트되지 않은 경우 또는 유효 데이터 및 무효 데이터를 구분하기 위해 수행될 수 있다. 또, 소거 동작이 수행된 메모리 블록 내 페이지들에 대한 리드 동작은 에러 발생 가능성이 있는 페이지를 검출하기 위해 수행될 수 있다.
메모리 장치(도 1의 100)가 소거 동작 시 측정된 온도가 T22이면, 소거 동작이 수행된 메모리 블록 내 페이지들에 대한 리드 동작 시, 리드 전압은 VREADR22로 결정되고, 패스 전압은 VPASSR22로 결정될 수 있다.
메모리 장치(도 1의 100)가 소거 동작 시 측정된 온도가 T23이면, 소거 동작이 수행된 메모리 블록 내 페이지들에 대한 리드 동작 시, 리드 전압은 VREADR23으로 결정되고, 패스 전압은 VPASSR23으로 결정될 수 있다.
메모리 장치(도 1의 100)가 소거 동작 시 측정된 온도가 T24이면, 소거 동작이 수행된 메모리 블록 내 페이지들에 대한 리드 동작 시, 리드 전압은 VREADR24로 결정되고, 패스 전압은 VPASSR24로 결정될 수 있다.
도 9는 전압 제어부가 리드 전압 및 패스 전압을 결정하는 방법을 설명하기 위한 도면이다.
도 1 및 도 9를 참조하면, 도 9는 도 1의 온도 정보 저장부(160), 기준 전압 테이블(170) 및 전압 제어부(180)의 동작을 도시한다.
실시 예에서, 전압 제어부(180)는 메모리 컨트롤러(도 1의 200)로부터 리드 커맨드(READ_CMD)를 수신할 수 있다. 리드 커맨드(READ_CMD)는 호스트(도 1의 300)로부터 수신된 리드 요청에 대응하는 커맨드로서, 선택된 페이지의 데이터를 리드할 것을 지시하는 커맨드일 수 있다. 전압 제어부(180)가 리드 커맨드(READ_CMD)를 수신하면, 리드 커맨드(READ_CMD)에 대응하는 선택된 페이지의 온도 정보(TEM_INF)를 획득하기 위한 온도 정보 요청(TEM_INF_REQ)을 온도 정보 저장부(160)에 출력할 수 있다.
실시 예에서, 온도 정보 저장부(160)는 온도 정보 요청(TEM_INF_REQ)에 응답하여, 선택된 페이지에 대응되는 온도 정보(TEM_INF)를 전압 제어부(180)에 제공할 수 있다. 이 때, 온도 정보(TEM_INF)는 선택된 페이지에 대응하는 온도 중 가장 마지막으로 온도 정보 저장부(160)에 저장된 온도에 관한 정보를 포함할 수 있다. 온도 정보(TEM_INF)는 프로그램 동작 시 측정된 온도 또는 소거 동작 시 측정된 온도에 관한 정보를 포함할 수 있다.
실시 예에서, 전압 제어부(180)는 온도 정보 저장부(160)로부터 수신된 온도 정보(TEM_INF)를 기준 전압 테이블(170)에 제공할 수 있다.
기준 전압 테이블(170)은 전압 제어부(180)로부터 수신된 온도 정보(TEM_INF)에 대응하는 기준 전압들에 관한 전압 정보(VT_INF)를 전압 제어부(180)에 제공할 수 있다. 예를 들면, 온도 정보(TEM_INF)가 프로그램 동작 시에 측정된 온도에 관한 정보를 포함하면, 기준 전압 테이블(170)은 해당 프로그램 동작 시의 온도에 대응하는 기준 리드 전압 및 기준 패스 전압에 관한 정보를 전압 정보(VT_INF)로써 전압 제어부(180)에 제공할 수 있다.
실시 예에서, 전압 제어부(180)는 전압 정보(VT_INF)를 기초로 리드 커맨드(READ_CMD)에 대응하는 리드 동작이 수행되도록 전압 정보(VT_INF)를 출력할 수 있다.
메모리 장치(도 1의 100)는 전압 제어부(180)로부터 출력된 전압 정보(VT_INF)를 기초로 리드 동작을 수행할 수 있다. 즉, 메모리 장치(도 1의 100)는 전압 정보(VT_INF)에 포함된 기준 리드 전압을 선택된 페이지에 연결된 선택된 워드 라인에 인가하고, 전압 정보(VT_INF)에 포함된 기준 패스 전압을 선택된 워드 라인을 제외한 비선택된 워드 라인들에 인가함으로써 리드 동작을 수행할 수 있다.
실시 예에서, 전압 제어부(180)는 전압 정보(VT_INF)를 메모리 컨트롤러(도 1의 200)에 출력할 수 있다. 메모리 컨트롤러(도 1의 200)는 전압 정보(VT_INF)를 기초로 리드 동작이 수행된 페이지에 다시 리드 동작을 수행하도록 메모리 장치(도 1의 100)를 제어할 수 있다.
즉, 리드 동작이 수행된 후, 호스트(도 1의 300)로부터 해당 페이지에 대한 리드 요청을 다시 수신하면, 메모리 컨트롤러(도 1의 200)는 전압 정보(VT_INF)에 포함된 기준 리드 전압 및 기준 패스 전압으로 리드 동작을 수행할 것을 지시하는 리드 커맨드(READ_CMD)를 메모리 장치(도 1의 100)에 출력할 수 있다.
메모리 장치(도 1의 100)가 전압 정보(VT_INF)를 제공하는 다른 실시 예에 대해서는, 도 10을 통해 보다 상세히 설명하도록 한다.
도 10은 전압 정보를 메모리 컨트롤러에 제공하는 방법을 설명하기 위한 도면이다.
도 9 및 도 10을 참조하면, 도 10은 도 9의 전압 제어부(도 9의 180)가 리드 동작에 사용될 기준 리드 전압 및 기준 패스 전압을 결정한 후, 기준 리드 전압 및 기준 패스 전압에 관한 정보를 포함하는 전압 정보(VT_INF)를 메모리 컨트롤러(도 1의 200)에 제공하는 방법을 도시한다.
도 10의 (a)를 참조하면, 전압 정보(VT_INF)는 상태 정보(STATUS_INF)에 포함되어 메모리 컨트롤러(도 1의 200)에 제공될 수 있다. 도 10의 (a)에서, 상태 정보(STATUS_INF)는 레디 비지 정보(RB_INF) 및 전압 정보(VT_INF)를 포함하는 것으로 도시되었으나, 다른 실시 예에서, 더 많은 정보가 상태 정보(STATUS_INF)에 포함될 수 있다.
도 10의 (a)에서, 레디 비지 정보(RB_INF)는 메모리 장치(도 1의 100)의 상태가 레디 상태인지 또는 비지 상태인지를 나타내고, 전압 정보(VT_INF)는 메모리 장치(도 1의 100)가 선택된 페이지에 대한 리드 동작 시 사용된 기준 리드 전압 및 기준 패스 전압에 관한 정보를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(도 1의 200)는 메모리 장치(도 1의 100)의 상태에 관한 정보를 요청할 수 있다. 메모리 장치(도 1의 100)는 메모리 컨트롤러(도 1의 200)로부터 수신된 요청에 응답하여, 메모리 장치(도 1의 100)의 상태를 나타내는 상태 정보(STATUS_INF)를 메모리 컨트롤러(도 1의 200)에 출력할 수 있다. 이 때, 메모리 장치(도 1의 100)는 전압 정보(VT_INF)를 포함하는 상태 정보(STATUS_INF)를 생성하여 메모리 컨트롤러(도 1의 200)에 출력할 수 있다.
도 10의 (b)를 참조하면, 전압 정보(VT_INF)는 리드 데이터(READ_DATA)에 포함되어 메모리 컨트롤러(도 1의 200)에 제공될 수 있다. 리드 데이터(READ_DATA)는 메모리 컨트롤러(도 1의 200)로부터 수신된 리드 커맨드에 응답하여 제공되는 데이터일 수 있다.
도 10의 (b)에서, 리드 데이터(READ_DATA)는 선택된 페이지에 저장된 데이터인 페이지 데이터(PAGE_DATA) 및 전압 정보(VT_INF)를 포함하는 것으로 도시되었으나, 다른 실시 예에서, 더 많은 정보가 리드 데이터(READ_DATA)에 포함될 수 있다. 리드 데이터(READ_DATA)에 포함된 전압 정보(VT_INF)는 메모리 장치(도 1의 100)가 선택된 페이지에 대한 리드 동작 시 사용된 기준 리드 전압 및 기준 패스 전압에 관한 정보를 포함할 수 있다.
위에서 설명된 바와 같이, 상태 정보(STATUS_INF) 또는 리드 데이터(READ_DATA)를 통해 전압 정보(VT_INF)가 메모리 컨트롤러(도 1의 200)에 제공될 수 있다. 전압 정보(VT_INF)가 메모리 컨트롤러(도 1의 200)에 제공되면, 메모리 컨트롤러(도 1의 200)는 전압 정보(VT_INF)를 기초로 리드 동작이 수행된 페이지에 다시 리드 동작을 수행하도록 메모리 장치(도 1의 100)를 제어할 수 있다.
즉, 리드 동작이 수행된 후, 호스트(도 1의 300)로부터 해당 페이지에 대한 리드 요청을 다시 수신하면, 메모리 컨트롤러(도 1의 200)는 전압 정보(VT_INF)에 포함된 기준 리드 전압 및 기준 패스 전압으로 리드 동작을 수행할 것을 지시하는 리드 커맨드(READ_CMD)를 메모리 장치(도 1의 100)에 출력할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 11을 참조하면, S1101 단계에서, 메모리 장치는 프로그램 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 요청에 대응하는 프로그램 커맨드가 메모리 컨트롤러로부터 수신되면, 메모리 장치는 프로그램 커맨드에 대응하는 페이지에 데이터를 프로그램하는 프로그램 동작을 수행할 수 있다. 또는 소거 요청에 대응하는 소거 커맨드가 메모리 컨트롤러부터 수신되면, 메모리 장치는 소거 커맨드에 대응하는 메모리 블록에 대한 소거 동작을 수행할 수 있다.
S1103 단계에서, 메모리 장치는 프로그램 동작 시 또는 소거 동작 시 온도를 측정하고, 측정된 온도를 저장할 수 있다. 예를 들면, 메모리 장치는 프로그램 동작 또는 소거 동작이 개시될 때, 프로그램 동작 또는 소거 동작이 종료된 후 또는 프로그램 동작 또는 소거 동작 중 특정 시점에서 온도를 측정하고, 측정된 온도를 저장할 수 있다.
S1105 단계에서, 메모리 장치는 측정된 온도를 기초로 리드 동작을 수행할 수 있다. 구체적으로, 리드 요청에 대응하는 리드 커맨드가 메모리 컨트롤러부터 수신되면, 메모리 장치는 리드 커맨드가 수행될 페이지에 대응되는 온도를 기초로 해당 페이지에 대한 리드 동작을 수행할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 도면이다.
도 11 및 도 12를 참조하면, 도 12는 도 11의 S1105 단계를 세분화한 단계들을 도시한다.
S1201 단계에서, 메모리 장치는 메모리 컨트롤러로부터 리드 커맨드를 수신할 수 있다. 리드 커맨드는 메모리 장치에 포함된 복수의 페이지들 중 선택된 페이지에 저장된 데이터를 리드할 것을 지시하는 커맨드일 수 있다.
S1203 단계에서, 메모리 장치는 선택된 페이지에 대응되는 온도 정보를 획득할 수 있다. 구체적으로, 선택된 페이지에 대한 프로그램 동작 시 또는 소거 동작 시 측정된 온도가 저장된 후, 선택된 페이지에 대한 리드 커맨드가 수신되면, 해당 페이지에 마지막으로 저장된 온도가 온 정보로 획득될 수 있다. 따라서, 온도 정보는 프로그램 동작 시에 측정된 온도 또는 소거 동작 시에 측정된 온도에 관한 정보를 포함할 수 있다.
S1205 단계에서, 메모리 장치는 온도 정보를 기초로 결정된 리드 전압 및 패스 전압으로 선택된 페이지에 대한 리드 동작을 수행할 수 있다.
구체적으로, 선택된 페이지에 대한 온도 정보가 수신되면, 메모리 장치는 해당 온도 정보에 대응되는 기준 리드 전압 및 기준 패스 전압을 기준 전압 테이블로부터 획득할 수 있다. 기준 전압 테이블은 프로그램 동작 시 측정된 온도 또는 소거 동작 시 측정된 온도를 기초로 실험적으로 결정되는 최적의 리드 전압들 및 패스 전압들에 관한 정보를 포함할 수 있다.
온도 정보가 프로그램 동작 시에 측정된 온도에 관한 정보를 포함하면, 메모리 장치는 기준 전압 테이블로부터 프로그램 동작 시의 온도에 대응하는 기준 리드 전압 및 기준 패스 전압을 획득할 수 있다. 또, 온도 정보가 소거 동작 시에 측정된 온도에 관한 정보를 포함하면, 메모리 장치는 기준 전압 테이블로부터 소거 동작 시의 온도에 대응하는 기준 리드 전압 및 기준 패스 전압을 획득할 수 있다.
실시 예에서, 기준 전압 테이블로부터 기준 리드 전압 및 기준 패스 전압이 획득되면, 메모리 장치는 기준 리드 전압 및 기준 패스 전압을 각각 리드 전압 및 패스 전압으로 설정하여 리드 동작을 수행할 수 있다.
S1207 단계에서, 메모리 장치는 전압 정보를 메모리 컨트롤러에 출력할 수 있다. 전압 정보는 S1205 단계에서 결정된 리드 전압 및 패스 전압에 관한 정보를 포함할 수 있다. 메모리 장치는 S1205 단계에서 리드 전압 및 패스 전압이 결정되면, 전압 정보 자체를 메모리 컨트롤러에 출력할 수 있다. 또는, 메모리 장치는 전압 정보를 상태 정보에 포함시켜 메모리 컨트롤러에 출력하거나 리드 데이터에 포함시켜 메모리 컨트롤러에 출력할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13을 참조하면, S1301 단계에서, 메모리 컨트롤러는 호스트로부터 리드 요청을 수신할 수 있다. 리드 요청은 메모리 장치에 포함된 복수의 페이지들 중 선택된 페이지에 저장된 데이터를 획득하기 위한 요청일 수 있다.
S1303 단계에서, 메모리 컨트롤러는 선택된 페이지에 대한 전압 정보를 메모리 장치로부터 수신했는지를 판단할 수 있다. 즉, 메모리 컨트롤러는 호스트로부터 선택된 페이지에 대한 리드 요청을 수신하기 전, 선택된 페이지에 대한 마지막 리드 동작 시에 사용된 전압들에 관한 정보가 수신되었는지 판단할 수 있다.
메모리 장치로부터 전압 정보가 수신되지 않은 경우(N), S1305 단계로 진행하여, 메모리 컨트롤러는 리드 요청에 대응하는 리드 커맨드를 생성하여 메모리 장치에 출력할 수 있다. 메모리 장치는 리드 커맨드에 응답하여, 선택된 페이지에 대응되는 온도 정보를 기초로 리드 전압 및 패스 전압을 결정한 후, 결정된 전압들로 리드 동작을 수행할 수 있다.
그러나, 메모리 장치로부터 전압 정보가 수신된 경우(Y), S1307 단계로 진행하여, 메모리 컨트롤러는 전압 정보에 포함된 리드 전압 및 패스 전압으로 선택된 페이지에 대한 리드 동작을 수행할 것을 지시하는 리드 커맨드를 생성하여 메모리 장치에 출력할 수 있다. 메모리 장치는 리드 커맨드에 응답하여 전압 정보에 포함된 리드 전압 및 패스 전압으로 리드 동작을 수행할 수 있다. 즉, 선택된 페이지에 대응되는 온도 정보를 기초로 리드 전압 및 패스 전압을 결정하는 동작이 생략됨으로써, 리드 동작의 속도가 향상될 수 있다.
도 14는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 14를 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
실시 예에서, 프로세서(1010)는 부팅 시 또는 초기화 동작 시, 메모리 장치(도 1의 100)에 온도 정보가 저장될 영역을 할당할 수 있다. 온도 정보는 메모리 장치(도 1의 100)가 프로그램 동작 시 또는 소거 동작 시 측정된 온도에 대한 정보를 포함할 수 있다.
구체적으로, 프로세서(1010)는 메모리 장치(도 1의 100)에 포함된 복수의 페이지들 중 특정 위치의 페이지(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 레지스터를 온도 정보가 저장될 영역으로 할당할 수 있다. 프로세서(1010)는 온도 정보가 저장될 영역을 할당할 것을 지시하는 셋 파라미터 커맨드를 메모리 장치(도 1의 100)에 출력할 수 있다.
실시 예에서, 프로세서(1010)는 메모리 장치(도 1의 100)로부터 수신된 전압 정보를 기초로 메모리 장치(도 1의 100)에 수행될 리드 동작을 제어할 수 있다. 전압 정보는 메모리 장치(도 1의 100)가 리드 동작 시 선택된 페이지에 대응되는 온도 정보를 기초로 결정한 리드 전압 및 패스 전압에 관한 정보를 포함할 수 있다.
예를 들면, 선택된 페이지에 대응되는 온도 정보를 기초로 리드 전압 및 패스 전압이 결정된 후, 호스트(도 1의 300)로부터 다시 선택된 페이지에 대한 리드 요청을 수신하면, 프로세서(1010)는 전압 정보를 기초로 리드 요청에 대응하는 리드 커맨드를 생성하여 메모리 장치에 출력할 수 있다.
즉, 메모리 장치(도 1의 100)로부터 선택된 페이지에 대응되는 전압 정보를 수신하면, 프로세서(1010)는 전압 정보에 포함된 전압들로 다시 리드 동작이 수행되도록 리드 커맨드를 생성하여 메모리 장치(도 1의 100)에 출력할 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(도 1의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(spin transfer torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 부팅 시 또는 초기화 동작 시, 메모리 장치(2200)에 온도 정보가 저장될 영역을 할당할 수 있다. 온도 정보는 메모리 장치(2200)가 프로그램 동작 시 또는 소거 동작 시 측정된 온도에 대한 정보를 포함할 수 있다.
구체적으로, 메모리 컨트롤러(2100)는 메모리 장치(2200)에 포함된 복수의 페이지들 중 특정 위치의 페이지(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 레지스터를 온도 정보가 저장될 영역으로 할당할 수 있다. 메모리 컨트롤러(2100)는 온도 정보가 저장될 영역을 할당할 것을 지시하는 셋 파라미터 커맨드를 메모리 장치(2200)에 출력할 수 있다.
실시 예에서, 메모리 장치(2200)는 프로그램 동작 또는 소거 동작 시의 온도를 측정하고, 측정된 온도를 온도 정보로 저장할 수 있다. 이 때, 저장되는 온도 정보는 페이지 별로 저장될 수 있다. 또, 메모리 장치(2200)는 온도 정보를 미리 결정된 횟수만큼 저장할 수 있다.
실시 예에서, 온도 정보가 저장된 후, 메모리 장치(2200)는 메모리 컨트롤러(2100)로부터 리드 커맨드를 수신할 수 있다. 메모리 컨트롤러(2100)로부터 리드 커맨드가 수신되면, 메모리 장치(2200)는 리드 커맨드에 대응하는 리드 동작이 수행될 선택된 페이지에 대한 온도 정보를 기초로 리드 동작을 수행할 수 있다.
구체적으로, 리드 동작이 수행될 페이지에 대응하는 온도 정보를 획득하면, 메모리 장치(2200)는 기준 전압 테이블로부터 온도 정보에 대응하는 기준 리드 전압 및 기준 패스 전압을 수신하여 각 전압을 리드 동작에 사용될 리드 전압 및 패스 전압으로 결정할 수 있다.
예를 들면, 온도 정보가 프로그램 동작 시의 온도에 관한 정보를 포함하면, 메모리 장치(2200)는 기준 전압 테이블로부터 프로그램 동작 시의 온도에 대응되는 기준 리드 전압 및 기준 패스 전압을 수신하고, 각각을 리드 전압 및 패스 전압으로 결정하여 리드 동작을 수행할 수 있다.
온도 정보가 소거 동작 시의 온도에 관한 정보를 포함하면, 메모리 장치(2200)는 기준 전압 테이블로부터 소거 동작 시의 온도에 대응되는 기준 리드 전압 및 기준 패스 전압을 수신하고, 각각을 리드 전압 및 패스 전압으로 결정하여 리드 동작을 수행할 수 있다.
실시 예에서, 메모리 장치(2200)는 전압 정보를 메모리 컨트롤러(2100)에 제공할 수 있다. 전압 정보는 메모리 장치(2200)가 리드 동작 시 선택된 페이지에 대응되는 온도 정보를 기초로 결정한 리드 전압 및 패스 전압에 관한 정보를 포함할 수 있다. 이 때, 전압 정보는 그 자체로 제공되거나, 상태 정보 또는 리드 데이터에 포함되어 메모리 컨트롤러(2100)에 제공될 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 메모리 장치(2200)로부터 수신된 전압 정보를 기초로 메모리 장치(2200)에 수행될 리드 동작을 제어할 수 있다.
예를 들면, 선택된 페이지에 대응되는 온도 정보를 기초로 리드 전압 및 패스 전압이 결정된 후, 호스트(도 1의 300)로부터 다시 선택된 페이지에 대한 리드 요청을 수신하면, 메모리 컨트롤러(2100)는 전압 정보를 기초로 리드 요청에 대응하는 리드 커맨드를 생성하여 메모리 장치(2200)에 출력할 수 있다.
즉, 메모리 장치(2200)로부터 선택된 페이지에 대응되는 전압 정보를 수신하면, 메모리 컨트롤러(2100)는 전압 정보에 포함된 전압들로 다시 리드 동작이 수행되도록 리드 커맨드를 생성하여 메모리 장치(2200)에 출력할 수 있다.
결과적으로, 메모리 컨트롤러(2100)로부터 전압 정보에 포함된 전압들로 다시 리드 동작을 수행할 것을 지시하는 리드 커맨드를 수신하면, 메모리 장치(2200)는 온도 정보를 기초로 리드 전압 및 패스 전압을 결정하는 동작을 생략하고 바로 리드 동작을 수행할 수 있다. 따라서, 리드 동작의 속도가 증가될 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 부팅 시 또는 초기화 동작 시, 복수의 플래시 메모리들(3221~322n)에 온도 정보가 저장될 영역을 할당할 수 있다. 온도 정보는 복수의 플래시 메모리들(3221~322n)이 각각 프로그램 동작 시 또는 소거 동작 시 측정된 온도에 대한 정보를 포함할 수 있다.
구체적으로, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)에 각각 포함된 복수의 페이지들 중 특정 위치의 페이지(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 레지스터를 온도 정보가 저장될 영역으로 할당할 수 있다. SSD 컨트롤러(3210)는 온도 정보가 저장될 영역을 할당할 것을 지시하는 셋 파라미터 커맨드를 복수의 플래시 메모리들(3221~322n)에 출력할 수 있다.
실시 예에서, 복수의 플래시 메모리들(3221~322n)은 프로그램 동작 또는 소거 동작 시의 온도를 측정하고, 측정된 온도를 온도 정보로 저장할 수 있다. 이 때, 저장되는 온도 정보는 페이지 별로 저장될 수 있다. 또, 복수의 플래시 메모리들(3221~322n)은 온도 정보를 미리 결정된 횟수만큼 저장할 수 있다.
실시 예에서, 온도 정보가 저장된 후, 복수의 플래시 메모리들(3221~322n)은 SSD 컨트롤러(3210)로부터 리드 커맨드를 수신할 수 있다. SSD 컨트롤러(3210)로부터 리드 커맨드가 수신되면, 복수의 플래시 메모리들(3221~322n)은 리드 커맨드에 대응하는 리드 동작이 수행될 선택된 페이지에 대한 온도 정보를 기초로 리드 동작을 수행할 수 있다.
구체적으로, 리드 동작이 수행될 페이지에 대응하는 온도 정보를 획득하면, 복수의 플래시 메모리들(3221~322n)은 기준 전압 테이블로부터 온도 정보에 대응하는 기준 리드 전압 및 기준 패스 전압을 수신하여 각 전압을 리드 동작에 사용될 리드 전압 및 패스 전압으로 결정할 수 있다.
예를 들면, 온도 정보가 프로그램 동작 시의 온도에 관한 정보를 포함하면, 복수의 플래시 메모리들(3221~322n)은 기준 전압 테이블로부터 프로그램 동작 시의 온도에 대응되는 기준 리드 전압 및 기준 패스 전압을 수신하고, 각각을 리드 전압 및 패스 전압으로 결정하여 리드 동작을 수행할 수 있다.
온도 정보가 소거 동작 시의 온도에 관한 정보를 포함하면, 복수의 플래시 메모리들(3221~322n)은 기준 전압 테이블로부터 소거 동작 시의 온도에 대응되는 기준 리드 전압 및 기준 패스 전압을 수신하고, 각각을 리드 전압 및 패스 전압으로 결정하여 리드 동작을 수행할 수 있다.
실시 예에서, 복수의 플래시 메모리들(3221~322n)은 전압 정보를 SSD 컨트롤러(3210)에 제공할 수 있다. 전압 정보는 복수의 플래시 메모리들(3221~322n)이 리드 동작 시 선택된 페이지에 대응되는 온도 정보를 기초로 결정한 리드 전압 및 패스 전압에 관한 정보를 포함할 수 있다. 이 때, 전압 정보는 그 자체로 제공되거나, 상태 정보 또는 리드 데이터에 포함되어 SSD 컨트롤러(3210)에 제공될 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)로부터 수신된 전압 정보를 기초로 복수의 플래시 메모리들(3221~322n)에 수행될 리드 동작을 제어할 수 있다.
예를 들면, 선택된 페이지에 대응되는 온도 정보를 기초로 리드 전압 및 패스 전압이 결정된 후, 호스트(3100)로부터 다시 선택된 페이지에 대한 리드 요청을 수신하면, SSD 컨트롤러(3210)는 전압 정보를 기초로 리드 요청에 대응하는 리드 커맨드를 생성하여 복수의 플래시 메모리들(3221~322n)에 출력할 수 있다.
즉, 복수의 플래시 메모리들(3221~322n)로부터 선택된 페이지에 대응되는 전압 정보를 수신하면, SSD 컨트롤러(3210)는 전압 정보에 포함된 전압들로 다시 리드 동작이 수행되도록 리드 커맨드를 생성하여 복수의 플래시 메모리들(3221~322n)에 출력할 수 있다.
결과적으로, SSD 컨트롤러(3210)로부터 전압 정보에 포함된 전압들로 다시 리드 동작을 수행할 것을 지시하는 리드 커맨드를 수신하면, 복수의 플래시 메모리들(3221~322n)은 온도 정보를 기초로 리드 전압 및 패스 전압을 결정하는 동작을 생략하고 바로 리드 동작을 수행할 수 있다. 따라서, 리드 동작의 속도가 증가될 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 17을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2 및 도 3을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 부팅 시 또는 초기화 동작 시, 스토리지 모듈(4400)에 온도 정보가 저장될 영역을 할당할 수 있다. 온도 정보는 스토리지 모듈(4400)이 프로그램 동작 시 또는 소거 동작 시 측정된 온도에 대한 정보를 포함할 수 있다.
구체적으로, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)에 포함된 복수의 페이지들 중 특정 위치의 페이지(예를 들면, 각 메모리 블록의 마지막 페이지), 복수의 메모리 블록들 중 특정 메모리 블록 또는 레지스터를 온도 정보가 저장될 영역으로 할당할 수 있다. 애플리케이션 프로세서(4100)는 온도 정보가 저장될 영역을 할당할 것을 지시하는 셋 파라미터 커맨드를 스토리지 모듈(4400)에 출력할 수 있다.
실시 예에서, 스토리지 모듈(4400)은 프로그램 동작 또는 소거 동작 시의 온도를 측정하고, 측정된 온도를 온도 정보로 저장할 수 있다. 이 때, 저장되는 온도 정보는 페이지 별로 저장될 수 있다. 또, 스토리지 모듈(4400)은 온도 정보를 미리 결정된 횟수만큼 저장할 수 있다.
실시 예에서, 온도 정보가 저장된 후, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 리드 커맨드를 수신할 수 있다. 애플리케이션 프로세서(4100)로부터 리드 커맨드가 수신되면, 스토리지 모듈(4400)은 리드 커맨드에 대응하는 리드 동작이 수행될 선택된 페이지에 대한 온도 정보를 기초로 리드 동작을 수행할 수 있다.
구체적으로, 리드 동작이 수행될 페이지에 대응하는 온도 정보를 획득하면, 스토리지 모듈(4400)은 기준 전압 테이블로부터 온도 정보에 대응하는 기준 리드 전압 및 기준 패스 전압을 수신하여 각 전압을 리드 동작에 사용될 리드 전압 및 패스 전압으로 결정할 수 있다.
예를 들면, 온도 정보가 프로그램 동작 시의 온도에 관한 정보를 포함하면, 스토리지 모듈(4400)은 기준 전압 테이블로부터 프로그램 동작 시의 온도에 대응되는 기준 리드 전압 및 기준 패스 전압을 수신하고, 각각을 리드 전압 및 패스 전압으로 결정하여 리드 동작을 수행할 수 있다.
온도 정보가 소거 동작 시의 온도에 관한 정보를 포함하면, 스토리지 모듈(4400)은 기준 전압 테이블로부터 소거 동작 시의 온도에 대응되는 기준 리드 전압 및 기준 패스 전압을 수신하고, 각각을 리드 전압 및 패스 전압으로 결정하여 리드 동작을 수행할 수 있다.
실시 예에서, 스토리지 모듈(4400)은 전압 정보를 애플리케이션 프로세서(4100)에 제공할 수 있다. 전압 정보는 스토리지 모듈(4400)이 리드 동작 시 선택된 페이지에 대응되는 온도 정보를 기초로 결정한 리드 전압 및 패스 전압에 관한 정보를 포함할 수 있다. 이 때, 전압 정보는 그 자체로 제공되거나, 상태 정보 또는 리드 데이터에 포함되어 애플리케이션 프로세서(4100)에 제공될 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)로부터 수신된 전압 정보를 기초로 스토리지 모듈(4400)에 수행될 리드 동작을 제어할 수 있다.
예를 들면, 선택된 페이지에 대응되는 온도 정보를 기초로 리드 전압 및 패스 전압이 결정된 후, 호스트(도 1의 300)로부터 다시 선택된 페이지에 대한 리드 요청을 수신하면, 애플리케이션 프로세서(4100)는 전압 정보를 기초로 리드 요청에 대응하는 리드 커맨드를 생성하여 스토리지 모듈(4400)에 출력할 수 있다.
즉, 스토리지 모듈(4400)로부터 선택된 페이지에 대응되는 전압 정보를 수신하면, 애플리케이션 프로세서(4100)는 전압 정보에 포함된 전압들로 다시 리드 동작이 수행되도록 리드 커맨드를 생성하여 스토리지 모듈(4400)에 출력할 수 있다.
결과적으로, 애플리케이션 프로세서(4100)로부터 전압 정보에 포함된 전압들로 다시 리드 동작을 수행할 것을 지시하는 리드 커맨드를 수신하면, 스토리지 모듈(4400)은 온도 정보를 기초로 리드 전압 및 패스 전압을 결정하는 동작을 생략하고 바로 리드 동작을 수행할 수 있다. 따라서, 리드 동작의 속도가 증가될 수 있다.
50: 저장 장치
100: 메모리 장치
150: 온도 회로
160: 온도 정보 저장부
170: 기준 전압 테이블
180: 전압 제어부
200: 메모리 컨트롤러
210: 저장 영역 제어부
220: 리드 동작 제어부
300: 호스트

Claims (20)

  1. 복수의 페이지들을 각각 포함하는 복수의 메모리 블록들;
    상기 복수의 페이지들에 대한 프로그램 동작 또는 소거 동작 시 온도를 측정하는 온도 회로;
    상기 복수의 페이지들 별로 상기 온도를 저장하는 온도 정보 저장부; 및
    상기 복수의 페이지들 중 선택된 페이지에 대한 리드 동작 시, 상기 온도를 기초로 리드 전압 및 패스 전압을 결정하는 전압 제어부;를 포함하는 메모리 장치.
  2. 제 1항에 있어서, 상기 온도 회로는,
    상기 프로그램 동작 또는 상기 소거 동작이 개시될 때 또는 상기 프로그램 동작 또는 상기 소거 동작이 종료된 후 상기 온도를 측정하는 메모리 장치.
  3. 제 1항에 있어서, 상기 온도 정보 저장부는,
    상기 복수의 메모리 블록들 중 어느 하나의 메모리 블록 또는 상기 복수의 페이지들 중 특정 위치의 페이지들로 구성되는 메모리 장치.
  4. 제 1항에 있어서,
    상기 프로그램 동작 시의 온도들에 각각 대응하는 제1 기준 리드 전압들 및 제1 기준 패스 전압들, 상기 소거 동작 시의 온도들에 각각 대응하는 제2 기준 리드 전압들 및 제2 기준 패스 전압들을 포함하는 기준 전압 테이블을 포함하는 메모리 장치.
  5. 제 4항에 있어서, 상기 기준 전압 테이블은,
    일회성 프로그램 가능 메모리(one-time programmable memory)로 구성되는 메모리 장치.
  6. 제 4항에 있어서, 상기 전압 제어부는,
    상기 온도가 상기 프로그램 동작 시에 측정된 온도면, 상기 제1 기준 리드 전압들 및 상기 제1 기준 패스 전압들 중 상기 온도에 대응하는 전압들을 상기 리드 전압 및 상기 패스 전압으로 결정하고,
    상기 온도가 상기 소거 동작 시에 측정된 온도면, 상기 제2 기준 리드 전압들 및 상기 제2 기준 패스 전압들 중 상기 온도에 대응하는 전압들을 상기 리드 전압 및 상기 패스 전압으로 결정하는 메모리 장치.
  7. 제 1항에 있어서, 상기 전압 제어부는,
    상기 리드 전압 및 상기 패스 전압에 관한 정보를 포함하는 전압 정보를 외부 컨트롤러에 제공하는 메모리 장치.
  8. 제 7항에 있어서, 상기 전압 제어부는,
    상기 외부 컨트롤러로부터 상태 정보 요청을 수신하면, 상기 상태 정보 요청에 응답하여 상기 전압 정보를 포함하는 상태 정보를 출력하는 메모리 장치.
  9. 제 7항에 있어서, 상기 전압 제어부는,
    상기 선택된 페이지에 저장된 데이터 및 상기 전압 정보를 포함하는 데이터를 리드 데이터로 출력하는 메모리 장치.
  10. 복수의 메모리 블록들을 포함하는 메모리 장치의 동작 방법에 있어서,
    프로그램 동작 또는 소거 동작 시 온도를 측정하고, 측정된 상기 온도를 페이지 별로 저장하는 단계;
    상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 선택된 페이지에 대응되는 상기 온도를 기초로 리드 전압 및 패스 전압을 결정하는 단계; 및
    상기 리드 전압 및 상기 패스 전압으로 리드 동작을 수행하는 단계;를 포함하는 메모리 장치의 동작 방법.
  11. 제 10항에 있어서,
    상기 리드 전압 및 상기 패스 전압에 관한 정보를 포함하는 전압 정보를 외부 컨트롤러에 출력하는 단계를 더 포함하는 메모리 장치의 동작 방법.
  12. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 메모리 장치의 영역들 중 프로그램 동작 또는 소거 동작 시 측정된 온도가 저장될 영역을 설정하는 저장 영역 제어부; 및
    상기 측정된 온도를 기초로 결정된 리드 전압 및 패스 전압에 관한 전압 정보를 상기 메모리 장치로부터 수신하고, 상기 전압 정보를 기초로 상기 메모리 장치에 수행될 리드 동작을 제어하는 리드 동작 제어부;를 포함하는 메모리 컨트롤러.
  13. 제 12항에 있어서, 상기 리드 동작 제어부는,
    호스트로부터 상기 전압 정보에 대응되는 페이지에 대한 리드 요청을 수신하면, 상기 전압 정보에 포함된 상기 리드 전압 및 상기 패스 전압으로 상기 리드 동작을 수행할 것을 지시하는 리드 커맨드를 상기 메모리 장치에 출력하는 메모리 컨트롤러.
  14. 복수의 메모리 블록들을 포함하고, 프로그램 동작 또는 소거 동작 시 온도를 측정하는 메모리 장치; 및
    상기 메모리 장치 내 상기 온도가 저장될 영역을 설정하고, 상기 메모리 장치에 수행될 리드 동작을 제어하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러로부터 상기 복수의 메모리 블록들에 각각 포함된 복수의 페이지들 중 선택된 페이지에 대한 리드 커맨드를 수신하면, 상기 메모리 장치는 상기 선택된 페이지에 대응되는 상기 온도를 기초로 결정된 리드 전압 및 패스 전압으로 리드 동작을 수행하는 저장 장치.
  15. 제 14항에 있어서, 상기 메모리 장치는,
    상기 메모리 컨트롤러로부터 상기 측정된 온도를 저장할 영역을 설정할 것을 지시하는 셋 파라미터 커맨드를 수신하면, 상기 복수의 메모리 블록들 중 어느 하나의 메모리 블록 또는 상기 복수의 페이지들 중 특정 위치의 페이지들을 상기 측정된 온도를 저장할 영역으로 설정하는 저장 장치.
  16. 제 14항에 있어서, 상기 메모리 장치는,
    상기 프로그램 동작 또는 상기 소거 동작이 개시될 때 또는 상기 프로그램 동작 또는 상기 소거 동작이 종료된 후 상기 온도를 측정하는 저장 장치.
  17. 제 14항에 있어서, 상기 메모리 장치는,
    상기 메모리 컨트롤러로부터 상태 정보 요청을 수신하면, 상기 리드 전압 및 상기 패스 전압에 관한 전압 정보를 포함하는 상태 정보를 출력하는 저장 장치.
  18. 제 14항에 있어서, 상기 메모리 장치는,
    상기 리드 커맨드에 응답하여 상기 선택된 페이지에 저장된 데이터 및 상기 리드 전압 및 상기 패스 전압에 관한 전압 정보를 포함하는 리드 데이터를 출력하는 저장 장치.
  19. 제 14항에 있어서, 상기 메모리 컨트롤러는,
    상기 리드 전압 및 상기 패스 전압에 관한 전압 정보를 상기 메모리 장치로부터 수신하고, 상기 전압 정보를 기초로 상기 메모리 장치에 수행될 리드 동작을 제어하는 저장 장치.
  20. 제 19항에 있어서, 상기 메모리 컨트롤러는,
    호스트로부터 상기 전압 정보에 대응되는 페이지에 대한 리드 요청을 수신하면, 상기 전압 정보에 포함된 상기 리드 전압 및 상기 패스 전압으로 상기 리드 동작을 수행할 것을 지시하는 리드 커맨드를 상기 메모리 장치에 출력하는 저장 장치.
KR1020210088744A 2021-07-06 2021-07-06 저장 장치 및 그 동작 방법 KR20230007881A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210088744A KR20230007881A (ko) 2021-07-06 2021-07-06 저장 장치 및 그 동작 방법
US17/570,323 US20230010029A1 (en) 2021-07-06 2022-01-06 Storage device and operating method thereof
CN202210250982.4A CN115588451A (zh) 2021-07-06 2022-03-15 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210088744A KR20230007881A (ko) 2021-07-06 2021-07-06 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230007881A true KR20230007881A (ko) 2023-01-13

Family

ID=84771956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210088744A KR20230007881A (ko) 2021-07-06 2021-07-06 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20230010029A1 (ko)
KR (1) KR20230007881A (ko)
CN (1) CN115588451A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817168B2 (en) * 2021-11-30 2023-11-14 Micron Technology, Inc. Environmental condition tracking for a memory system
US20240061606A1 (en) * 2022-08-16 2024-02-22 Yangtze Memory Technologies Co., Ltd. Read retry method for enhancing read performance and stability of 3d nand memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102211126B1 (ko) * 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR102311916B1 (ko) * 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치

Also Published As

Publication number Publication date
CN115588451A (zh) 2023-01-10
US20230010029A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US10910070B2 (en) Storage device and operating method thereof
US11119950B2 (en) Storage device and method of operating the same
US11687450B2 (en) Storage device for translating address and operating method thereof
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
US11360886B2 (en) Storage device and operating method thereof
KR20210077451A (ko) 저장 장치 및 그 동작 방법
US20230010029A1 (en) Storage device and operating method thereof
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
US11449277B2 (en) Memory controller and method of operating the same
US11294596B2 (en) Memory controller and operating method thereof
KR20230037240A (ko) 호스트 장치, 메모리 컨트롤러 및 이를 포함하는 컴퓨팅 시스템
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200136738A (ko) 메모리 컨트롤러 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11886314B2 (en) Memory system and operating method thereof
US11868658B2 (en) Memory controller including first processor for generating commands and second processor for generating logging information and method of operating the memory controller
US11650924B2 (en) Memory controller and method of operating the same
US11294590B2 (en) Storage device with fail page replacement capability and operating method thereof
KR102556276B1 (ko) 저장 장치 및 그 동작 방법
KR20220120019A (ko) 메모리 장치 및 그 동작 방법