JP2007164892A - 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2007164892A JP2007164892A JP2005359337A JP2005359337A JP2007164892A JP 2007164892 A JP2007164892 A JP 2007164892A JP 2005359337 A JP2005359337 A JP 2005359337A JP 2005359337 A JP2005359337 A JP 2005359337A JP 2007164892 A JP2007164892 A JP 2007164892A
- Authority
- JP
- Japan
- Prior art keywords
- data
- threshold value
- threshold
- read
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】 精度の高いしきい値読み出しを可能とする不揮発性半導体記憶装置のしきい値読み出し方法を提供する。
【解決手段】 選択ゲートを遮断した状態でワード線に第1のベリファイ読み出し電圧を与えた後、選択ゲートを導通させて第1のデータをベリファイし、選択ゲートを導通させた状態で第1のベリファイ読み出し電圧を第2のベリファイ電圧に切り替えてベリファイする不揮発性半導体記憶装置のしきい値読み出し方法であって、第1のデータのしきい値を読み出す時(ST.2〜ST.6)、選択ゲートを遮断した状態でワード線に第1のしきい値測定用読み出し電圧を与え、選択ゲートを導通させて前記第1のデータのしきい値を読み出し、第2のデータのしきい値を読み出す時(ST.7〜ST.12)、選択ゲートを導通させた状態でワード線に第2のしきい値測定用読み出し電圧を与え、第2のデータのしきい値を読み出す。
【選択図】 図3
【解決手段】 選択ゲートを遮断した状態でワード線に第1のベリファイ読み出し電圧を与えた後、選択ゲートを導通させて第1のデータをベリファイし、選択ゲートを導通させた状態で第1のベリファイ読み出し電圧を第2のベリファイ電圧に切り替えてベリファイする不揮発性半導体記憶装置のしきい値読み出し方法であって、第1のデータのしきい値を読み出す時(ST.2〜ST.6)、選択ゲートを遮断した状態でワード線に第1のしきい値測定用読み出し電圧を与え、選択ゲートを導通させて前記第1のデータのしきい値を読み出し、第2のデータのしきい値を読み出す時(ST.7〜ST.12)、選択ゲートを導通させた状態でワード線に第2のしきい値測定用読み出し電圧を与え、第2のデータのしきい値を読み出す。
【選択図】 図3
Description
この発明は、不揮発性半導体記憶装置に係わり、特に、データ書き換えが可能な不揮発性半導体記憶装置のしきい値を読み出すしきい値読み出し方法と、その読み出し方法を実行する不揮発性半導体記憶装置に関する。
近時、データ書き換えが可能な不揮発性半導体記憶装置の記憶容量、例えば、NAND型フラッシュメモリの記憶容量は、増加の一途を辿っている。記憶容量を増加するための技術としては、メモリセルの微細化とともに、記憶データの多値化がある。多値化されたフラッシュメモリのメモリセルのしきい値分布は、二値メモリのそれに比較して狭い。そのしきい値制御は、二値メモリに比較して厳しい。しかも、ワード線に与える読み出し電圧は複数必要であるから、厳しいしきい値制御を、正確に行わなければならない。
しきい値制御を正確に行うためには、例えば、データ書き込み回路、例えば、ページバッファの、精度の高い回路設計が重要である。精度の高い回路設計を行うためには、デバイス自体から実際の情報を得て、実際の情報を回路設計にフィードバックすることが良い。
実際の情報を得る一例をあげると、“メモリセルのしきい値分布の測定”、という項目がある。メモリセルに実際にデータを書き込んだ後、そのしきい値分布がどのような分布になっているかを、デバイス自体から実際に読み出して調べる項目である。ここで得た情報は、書き込みベリファイや読み出し動作におけるタイミング設定や、ワード線やビット線に印加する電圧など、しきい値を制御する種々の制御パラメータの決定に役立てられる。
しかしながら、読み出したしきい値の精度が高くない場合や、しきい値分布を評価する機能に乏しい場合には、多値記憶するフラッシュメモリの最適化に影響を与えることとなる。
この発明は、精度の高いしきい値読み出しを可能とする不揮発性半導体記憶装置のしきい値読み出し方法と、その読み出し方法を実行する不揮発性半導体記憶装置を提供する。
この発明の第1態様に係る不揮発性半導体記憶装置のしきい値読み出し方法は、選択ゲートと、3以上のデータをしきい値に応じて記憶可能なメモリセルとを含むメモリセルユニットを有し、前記選択ゲートを遮断した状態でワード線に第1のベリファイ読み出し電圧を与えた後、前記選択ゲートを導通させて前記3以上のデータのうちの第1のデータをベリファイし、前記選択ゲートを導通させた状態で前記第1のベリファイ読み出し電圧を第2のベリファイ電圧に切り替え、前記3以上のデータのうちの第2のデータを前記第1のデータに続いてベリファイする不揮発性半導体記憶装置のしきい値読み出し方法であって、前記第1のデータのしきい値読み出し時、前記選択ゲートを遮断した状態で前記ワード線に第1のしきい値測定用読み出し電圧を与え、前記選択ゲートを導通させて前記第1のデータのしきい値を読み出し、前記第2のデータのしきい値読み出し時、前記選択ゲートを導通させた状態で前記ワード線に第2のしきい値測定用読み出し電圧を与え、前記第2のデータのしきい値を読み出す。
この発明の第2態様に係る不揮発性半導体記憶装置は、選択ゲートと、3以上のデータをしきい値レベルに応じて記憶可能なメモリセルとを含むメモリセルユニットと、前記メモリセルにデータを書き込む書き込み動作を制御する書き込み制御回路と、を備え、前記書き込み制御回路は、ベリファイ読み出し動作時に、前記選択ゲートを遮断した状態でワード線に第1のベリファイ読み出し電圧を与え、前記選択ゲートを導通させ、前記選択ゲートを導通させた状態で前記第1のベリファイ読み出し電圧を第2のベリファイ電圧に切り替え、前記第1のデータのしきい値読み出し時に、前記選択ゲートを遮断した状態で前記ワード線に第1のしきい値測定用読み出し電圧を与え、前記選択ゲートを導通させ、前記第2のデータのしきい値読み出し時に、前記選択ゲートを導通させた状態で前記ワード線に第2のしきい値測定用読み出し電圧を与える。
この発明によれば、精度の高いしきい値読み出しを可能とする不揮発性半導体記憶装置のしきい値読み出し方法と、その読み出し方法を実行する不揮発性半導体記憶装置を提供できる。
実施形態の説明に先立ち、この発明の実施形態の参考例に係る半導体集積回路装置のしきい値読み出しを説明する。
(参考例)
参考例に係る半導体集積回路装置は多値メモリである。そのメモリセルのしきい値の分布図を図5に示す。本例では、消去状態のしきい値は負の電圧とされ、書き込み状態のしきい値には、“A”レベル、“B”レベル、及び“C”レベルの3つがある。
参考例に係る半導体集積回路装置は多値メモリである。そのメモリセルのしきい値の分布図を図5に示す。本例では、消去状態のしきい値は負の電圧とされ、書き込み状態のしきい値には、“A”レベル、“B”レベル、及び“C”レベルの3つがある。
<ベリファイ読み出し>
図7は参考例に係る半導体集積回路装置のベリファイ読み出し動作を示す動作波形図である。
図7は参考例に係る半導体集積回路装置のベリファイ読み出し動作を示す動作波形図である。
ここで、“B”レベル、及び“C”レベルを書き込む際、図7に示すベリファイ読み出しを用いた、とする。
“B”レベルに書き込むべきビットは、選択したワード線の電圧がV_BVの期間にチェックされ、“C”レベルに書き込むべきビットは、選択したワード線の電圧がV_CVの期間にチェックされる。具体的には、“B”レベルに書き込まれるビットの書き込み完了は、時刻T1から時刻T4までの期間に、ビット線の電位がVpreからVsenまで下がるか否かで判定される。時刻T4においてビット線の電位がVsen未満になった場合には、しきい値電圧を定義する所定のセル電流よりも大きいセル電流が流れている。このため、そのビットは書き込み不十分と判定されて、時刻T4においてVsen以上のビット線電位が残るように書き込み制御される。同様に、“C”レベルに書き込まれるビットの書き込み完了は、タイミングT6からT7までの期間に、ビット線の電位がVpreからVsenまで下がるか否かで判定される。“C”レベルに関しても、時刻T7においてビット線の電圧がVsen以上になるように書き込み制御される。
図6は、参考例に係る半導体集積回路装置のメモリセルアレイを示す図である。これはNAND型フラッシュメモリのメモリセルとロウデコーダの接続関係を示すものである。
図6に示すように、ワード線WLはロウデコーダ100によって駆動される。ロウデコーダ100はメモリセルアレイ102の片側に配置され、ワード線WLの一端が接続される。NAND型フラッシュメモリは高密度大容量に特化したメモリ構造および動作を実現している。このため、例えば2kByteや4kByteという他の半導体メモリ装置に比べて非常に長いワード線WLを有する。つまり、ワード線WLは非常に大きなCR時定数を持つ。ワード線WLが大きなCR時定数を持つ結果、ワード線WLの、ロウデコーダ100から近い部分ニアエンド(near end)の電圧の上がり方と、遠い部分ファーエンド(far end)の電圧の上がり方には数μsという大きな差が生ずる。図7中に、ニアエンドの電圧の上がり方を参照符号“C_near”、ファーエンドの電圧の上がり方を“C_far”で示す。
“B”レベルのベリファイ読み出しは、選択ゲートSG1が導通する時刻T1以後に行われる。時刻T1は、ワード線WLに、“B”レベルベリファイ読み出し電圧V_BVが印加される時刻T0の後である。時刻T1においては、ワード線WLの電圧は、ニアエンド、及びファーエンドの双方とも、ベリファイ読み出し電圧V_BVに達する。
対して、“C”レベルのベリファイ読み出しは、選択ゲートSG1が導通した状態で、ワード線WLの電圧を、“B”レベルベリファイ読み出し電圧V_BVから“C”レベルベリファイ読み出し電圧V_CVに上げることで行う。ワード線WLの電圧を電圧V_CVに上げる時刻はT6である。時刻T6においては、ワード線WLの電圧は、ニアエンドにおいては短時間で電圧V_CVに達するが、ファーエンドが電圧V_CVに達するまでには時間がかかる。このため、ファーエンドに近いビット(以下ファービット(far bit))のビット線BLの電圧が下がりだす時刻は、ニアエンドに近いビット(以下ニアビット(near bit))のビット線BLの電圧が下がりだす時刻から遅れる。図9に、この現象を拡大して示す。
このようにファービットにおけるビット線BLの放電タイミングが遅れる結果としては、読み出し時刻T7までの正味のビット線放電時間がいくらか短縮される。その正味のビット線放電時間でビット線BLの電圧がVpreからVsenまで低下するビット線放電状態がファービットにおける書き込みベリファイ判定状態となる。
なお、このようなベリファイ読み出し動作でメモリセルのしきい値が書き込まれる場合には、読み出し動作においても同じような動作波形を用いて読み出し動作が行われる。すなわち、図7のタイミングをそのまま用いて、選択ワード線WLの電圧をV_BVの代わりにV_BR、V_CVの代わりにV_CRとすることによって、図5に示すようなデータ読み出しのためのマージンを相対的に確保する。
したがって、V_CVがワード線WLに印加された状態の読み出し動作においては、ニアビットとファービットとでは正味のビット線放電時間がいくらか異なるが、Bのしきい値に対して、このベリファイ動作で制御されるしきい値電圧が著しく接近しなければ相対的な読み出しマージンは保たれる。
<しきい値読み出し>
図8は参考例に係る半導体集積回路装置のしきい値読み出し動作を示す動作波形図である。
図8は参考例に係る半導体集積回路装置のしきい値読み出し動作を示す動作波形図である。
しきい値読み出しは、半導体集積回路装置の外から、ワード線WLに、しきい値測定用読み出し電圧V_cgextを与える。そして、電圧V_cgextの値を所定の電圧刻みで変化させながらこの読み出し動作を繰り返し行う事によって、電圧V_cgextの値がどの値のときにビット線BLの電圧がセンス電圧Vsen以下、あるいは未満になったかを観測することで、メモリセルのしきい値分布を知ることができる。
図8には、“C”レベルのしきい値分布を調べるときの、しきい値読み出し動作を示す。
図8に示すように、本例の“C”レベルしきい値読み出し動作は、選択ゲートSG1が導通する時刻T1以後に行われる。時刻T1は、ワード線WLに、電圧V_cgextが印加される時刻T0の後である。時刻T1においては、ワード線WLの電圧は、ニアエンド、及びファーエンドの双方とも、電圧V_cgextに達する。つまり、“C”レベルしきい値読み出し動作であるにも関わらず、ファービットのビット線BLの電圧が下がりだす時刻は、ニアビットのビット線BLの電圧が下がりだす時刻から遅れることがない。図10に、この現象を拡大して示す。
“下がりだす時間が遅れない”、ということは、ベリファイ読み出し動作とは違う条件によってデータが読み出された、ということである。この影響は、以下説明するように、観測されたしきい値分布と、通常の読み出し動作やベリファイ読み出し動作でセンスアンプが判定するしきい値分布とが違ってしまう、という状況を招く。
図11〜図13は、ビット線の電圧と時間との関係を示す図である。図11〜図13には、センスアンプが通常のチップ内での読み出し動作やベリファイ動作で読み取っているしきい値分布が目視化される。図11はニアビットの場合、図12はファービットの場合、図13はニアビット、及びファービットの双方の場合を示す。
実際には、メモリセルのしきい値は、ある電圧の一点に分布するのではなく、ある程度の電圧の幅を有して分布する。図11、12に示すVtwはそのしきい値分布に対応するビット線放電波形の差をイメージしたものである。
しきい値分布Vtwの下限はVtlowであり、その上限はVthighである。図11〜図13に示すように、Vtlowはビット線BLの電圧の下がり方が速く、Vthighはビット線BLの電圧の下がり方が遅い。しきい値読み出しでは、例えば、Vtlowは、ワード線WLの電圧V_cgextが低いレベルのときに、ビット線BLの電圧がセンス電圧Vsenに達することで観測される。対して、Vthighは、ワード線WLの電圧V_cgextが高いレベルのときに、ビット線BLの電圧がセンス電圧Vsenに達することで観測される。
つまり、前述の図7を使って説明したチップ内の通常のベリファイ読み出し動作においては、センスアンプは、図11〜図13に示すビット線BLの電圧の下がり方の範囲(VtlowからVthighまで)を、メモリセルのしきい値分布Vtw_chipとして感じ取る。実際には図13のVt_chipは、図5のしきい値分布Vtw_chipに対応するビット線の放電波形の差をイメージしたものである。ここで重要なことはニアビットとファービットのビット線放電波形の重なり具合が、ビット線電圧をセンスするタイミング付近で大きいということである。
ファービットのビット線BLの電圧が下がりだす時刻が、ニアビットのビット線BLの電圧が下がりだす時刻から遅れることがない場合を、図14に示す。
“下がりだす時刻が遅れない”場合には、図14に示すように、ビット線BLの電圧の下がり方の範囲が拡大する。ここで、T6からT7で設定されるビット線放電時間が、しきい値読み出しにおけるT1からT4で設定されるビット線放電時間にほぼ等しいと仮定して、これを、一般的なしきい値分布図に表すと、しきい値分布の下限Vtlowが、“C”レベルベリファイ読み出し電圧V_CV未満になることを指す。これを図15に示す。
すなわち、この場合、ニアビットのビット線放電時間はしきい値読み出しのビット線放電時間とほぼ等しい状態になるため、ニアビットはベリファイ読み出し電圧V_CVに対応する位置に読み出されるが、ファービットは正味のビット線放電時間がしきい値読み出し動作のビット線放電時間よりも短くなるため、しきい値が低く見えることになる。
逆にT6からT7で設定されるビット線放電時間が長めに設定されて、すなわち、ファービットの正味のビット線放電時間がしきい値読み出しにおけるビット線放電時間とほぼ等しくなるように設定された場合には、図16に示すようにニアビットのしきい値が高く見えるようになる。この場合には図17に示すように、Cレベルのしきい値読み出しの結果はしきい値分布が高めに広がるように観測される。
このような状態となってもしきい値読み出し動作は必要である。なぜならば、BレベルのベリファイとCレベルのベリファイは読み出し時の状態が異なるため、同一条件の読み出し方法で比較した場合に、二つの分布の間隔が十分かどうか、分布間のマージンが十分にあるか否かを確認する必要があるためである。しかし、前述のようにしきい値読み出しの状態が異なるために図15や図17のように下に広がったり上に広がったりして見えることになり、言い換えると、ベリファイ電圧V_CVと分布の位置の関係がわかり難く、厳密にしきい値分布の評価をすることができない。
以下、この発明の一実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
図1は、この発明の一実施形態に係る半導体集積回路装置の一例を示すブロック図である。本例は、半導体集積回路装置の一例とし、NAND型フラッシュメモリを示すが、この発明はNAND型フラッシュメモリ以外のメモリにも適用することができる。
図1に示すように、NAND型フラッシュメモリチップ101には、参考例において示したロウデコーダ100、同じく参考例において示したメモリセルアレイ102の他、I/Oバッファ104、ページバッファ106、制御回路108、電圧発生回路110、及びスイッチ112が配置される。
I/Oバッファ104はI/Oパッド114に接続され、読み出しデータの出力、書き込みデータの入力、及びコマンドデータの入力を行う。
ページバッファ106は、IO線を介してI/Oバッファに接続され、1ページ分の読み出しデータの一時的な保持、及び1ページ分の書き込みデータの一時的な保持を行う。
ここで、ブロック図を非常に簡略化して示したためページバッファとI/Oバッファが直接接続されているような形になっているが実際には、カラムデコーダやデータ出力経路の回路、およびデータ入力経路のバッファ回路などが介在している。
また、ページバッファ106には、データラッチ(センスアンプ)回路が設けられている。データラッチ回路は、読み出しデータの一時的な保持とともに、データ読み出し時には読み出しデータの判別を行う。また、データラッチ回路は、書き込みデータの一時的な保持とともに、データ書き込み時には書き込みデータが正しく書き込まれたか否かの判別を行う(ベリファイ)。
制御回路108は制御信号パッド116、及びI/Oバッファに接続され、チップ101全体の管理を行う。制御回路108は、例えば、制御信号(CLE、/CE、/WE、ALE、/RE)、I/Oバッファ104を介してコマンドデータを受け、読み出し、書き込み、消去、及びデータの入出力管理を行う。図1には、制御回路108のうち、書き込み制御回路118を示す。
電圧発生回路110は、チップ101内で使用される電圧を発生する。本例では、電圧の一例として、読み出し時、及び書き込み時に、行選択線(ワード線、及び選択ゲート線)に与える電圧(V_read、V_BV、V_CV、V_BR、V_CR)を示す。
スイッチ112は、電圧発生回路110と、ロウデコーダ100との間に設けられる。スイッチ112は、しきい値読み出し時に、選択したワード線に対して、しきい値測定用電圧V_cgextを、例えば、電圧V_BV、V_CV、V_BR、V_CRに代えて与える。しきい値測定用電圧V_cgextは、スイッチ112に、例えば、チップ101の外から与える。本例では、しきい値測定用電圧V_cgextは、テストパッド120を介してスイッチ112に与える。
図2は、図1に示すメモリセルアレイ102の一例を示す図である。
図2に示すように、メモリセルアレイ102は複数のブロック、例えば、1024個のブロックBLOCK0〜BLOCK1023に分割される。ブロックは、消去の最小単位である。各ブロックBLOCKiは複数のNAND型メモリユニット、例えば、33792個のNAND型メモリユニットを含む。この例では、各NAND型メモリユニットは2つの選択トランジスタSTD、STSと、これらの間に、直列に接続された複数のメモリセルM(本例では32個)を含む。メモリセルMは、2以上のデータをしきい値レベルに応じて記憶可能なメモリセルである。
NAND型メモリユニットの一端は選択ゲート線SG2に繋がる選択トランジスタSTDを介してビット線BLに接続され、その他端は選択ゲート線SG1に繋がる選択ゲートSTSを介して共通ソース線CELSRCに接続される。各メモリセルMはワード線WLに繋がる。0から数えて偶数番目のビット線BLeと、奇数番目のビット線BLoとは、互いに独立してデータの書き込みと読み出しとが行われる。1本のワード線WLに繋がる33792個のメモリセルのうち、例えば、ビット線BLeに接続される16896個のメモリセルに対して同時にデータの書き込みと読み出しとが行われる。各メモリセルMが記憶する1ビットのデータが16896個のメモリセル分集まって、ページという単位を構成する。ページは、読み出しや書き込みの最小単位であり、I/Oピン数が8の時、ページ長は2112Byteと表現される。1つのメモリセルMで2ビットのデータを記憶する場合、16896個のメモリセルは2ページ分のデータを記憶する。同様に、ビット線BLoに接続される16896個のメモリセルで別の2ページが構成され、ページ内のメモリセルに対して同時にデータの書き込みと読み出しとが行われる。
次に、一実施形態に係る半導体集積回路装置の動作を説明する。
一実施形態に係る半導体集積回路装置の読み出し動作、及び消去動作は、一般的なNAND型フラッシュメモリと同じで良いので、本明細書では、その説明を省略する。
また、書き込み動作も、一般的なNAND型フラッシュメモリと同じで良いが、ベリファイ読み出しについては参考例で説明した動作を行うものとする。その説明は、参考例を引用することにして、ここでは省略する。
<しきい値読み出し>
図3はこの発明の一実施形態に係る半導体集積回路装置のしきい値読み出し動作の流れの一例を示す流れ図である。
図3はこの発明の一実施形態に係る半導体集積回路装置のしきい値読み出し動作の流れの一例を示す流れ図である。
まず、図3に示すように、“C”レベル(図5参照)のデータのしきい値読み出しであるか否かを判断する(ST1)。
“C”レベルのしきい値読み出しではないとき(NO)、選択ワード線WLに、しきい値測定用電圧V_cgextを与える(ST.2)。次いで、選択ゲートSG1をオンし(ST.3)ビット線放電を開始する。ここで、図3では選択ゲートSG2に関して簡略化のため記載していないが、選択ゲートSG2はSG1をオンする前に既にオン状態になっているとする。ビット線の放電が可能になる状態を、SG1をオンさせるタイミングで決めているため、“SG1オン“が重要である。それから、ビット線の電位をセンスしてラッチにデータを取り込み、続けて、1ページ分のデータをページバッファからチップ外に読み出す(ST.4)。これを、設定回数まで、電圧V_cgextを変更しながら繰り返す(ST.5、ST.6)。例えば、V_cgextを10mVずつ3Vの範囲でしきい値読み出しする場合には、300回繰り返す。それぞれのV_cgextの電圧変化の前後で、ページバッファから読み出された”0“データの数の変化量をY軸にして、V_cgextをX軸にしてグラフを書くと図5のようなしきい値分布を得ることができる。読み出し動作の回数が設定回数に達したら(YES)、このしきい値読み出しは終了する。
“C”レベルのしきい値読み出しであるとき(YES)、選択ワード線WLに、電圧V_BR、もしくはV_BVを印加し(ST.7)、次いで、選択ゲートSG1をオンする(ST.8)。次いで、ワード線WLに、しきい値測定用電圧V_cgextを与える(ST.9)。V_cgextが印加されるタイミングは、図7のタイミングと同じになるようにすることが望ましい。また、SG1をオンにして、ビット線の放電が可能な状態にした後で選択ワード線をV_cgextに変化させることが重要である。このようにすると、実際のチップ内のベリファイ動作や読み出し動作におけるワード線波形に近づけることができる。それから、所定のタイミングでビット線電位をセンスしてデータをページバッファにラッチに取り込む。続けて、ページバッファから1ページ分のデータをチップ外に読み出す(ST.10)。それから、設定回数まで、電圧V_cgextを変更しながら繰り返す(ST.11、ST.12)。このようにすると、V_cgextを変更した時、SG1をオンする前後の選択ワード線WLのレベルはV_BRあるいはV_BVとなっていて一定の電圧であるが、V_cgextが印加されるタイミング期間のみ異なる電圧が選択ワード線に印加されるようになる。
設定回数に達したら(YES)、“C”レベルのしきい値読み出しは終了する。図4に、しきい値読み出し動作の動作波形の一例を示す。
このように一実施形態に係る半導体集積回路装置によれば、しきい値を読み出すとき、ベリファイ読み出しとほとんど同じ動作を行ってしきい値を読み出す。このため、“C”レベルのしきい値を読み出す際、ワード線WLにおける遅延が反映される。ワード線WLにおける遅延を反映させることで、図10に示したように、ワード線WLにおける遅延を反映せずにしきい値を読み出す場合に比較して、読み出したしきい値の分布は、センスアンプが感じ取るしきい値の分布により近くすることができる。従って、一実施形態によれば、精度の高いしきい値読み出しを可能とする不揮発性半導体記憶装置を得ることができる。
以上、この発明を一実施形態により説明したが、この発明の実施形態は、一実施形態が唯一の実施形態ではない。また、その実施にあたっては発明の要旨を逸脱しない範囲で種々に変形することが可能である。
また、上記実施形態は種々の段階の発明を含んでおり、一実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することが可能である。
例えば、図3においては、“C”レベルのしきい値分布の評価であるか否かでしきい値読み出し動作方法を分けているが、“B”レベル、“C”レベル両方に対して、図4の動作波形でしきい値分布を評価するようにしてもよい。つまり、“C”の分布がチップの中で実際にベリファイ動作しているときと同じように読み出されるときの“B”分布の見え方がどのようになるかを確認することができる。このようにして、“B”分布と“C”分布が異なる読み出し条件下で制御される場合に、二つの分布の位置関係や実際にチップ内の動作で判定されているしきい値状態を正しく読み取ることができれば、しきい値分布が得られた後の考察が深められ、これを制御する種々の設定パラメータの最適化に役立てることができる。
また、実施形態は、この発明をNAND型フラッシュメモリに適用した例に基づき説明したが、この発明はNAND型フラッシュメモリに限られるものではなく、AND型、NOR型等、NAND型以外のフラッシュメモリにも適用することができる。さらに、これらフラッシュメモリを内蔵した半導体集積回路装置、例えば、プロセッサ、システムLSI等もまた、この発明の範疇である。
M…メモリセル、STD、STS…選択ゲート、118…書き込み制御回路
Claims (5)
- 選択ゲートと、3以上のデータをしきい値に応じて記憶可能なメモリセルとを含むメモリセルユニットを有し、前記選択ゲートを遮断した状態でワード線に第1のベリファイ読み出し電圧を与えた後、前記選択ゲートを導通させて前記3以上のデータのうちの第1のデータをベリファイし、前記選択ゲートを導通させた状態で前記第1のベリファイ読み出し電圧を第2のベリファイ電圧に切り替え、前記3以上のデータのうちの第2のデータを前記第1のデータに続いてベリファイする不揮発性半導体記憶装置のしきい値読み出し方法であって、
前記第1のデータのしきい値読み出し時、
前記選択ゲートを遮断した状態で前記ワード線に第1のしきい値測定用読み出し電圧を与え、前記選択ゲートを導通させて前記第1のデータのしきい値を読み出し、
前記第2のデータのしきい値読み出し時、
前記選択ゲートを導通させた状態で前記ワード線に第2のしきい値測定用読み出し電圧を与え、前記第2のデータのしきい値を読み出すことを特徴とする不揮発性半導体記憶装置のしきい値読み出し方法。 - 前記第1、第2のデータのしきい値読み出し時、
前記第1のデータのしきい値読み出しであるか、前記第2のデータのしきい値読み出しであるかを判断し、
前記第1のデータのしきい値読み出しである、と判断されたとき、前記選択ゲートを遮断した状態で前記ワード線に前記第1のしきい値測定用読み出し電圧を与え、前記選択ゲートを導通させて前記第1のデータのしきい値を読み出し、
前記第1のデータのしきい値読み出しの回数が設定回数に達したか否かを判断し、
前記設定回数に達していない、と判断されたとき、前記第1のしきい値測定用読み出し電圧を変更して前記第1のデータのしきい値読み出しを繰り返し、前記設定回数に達した、と判断されたとき、前記第1のデータのしきい値読み出しを終了し、
前記第2のデータのしきい値読み出しである、と判断されたとき、前記選択ゲートを導通させた状態で前記ワード線に第2のしきい値測定用読み出し電圧を与え、前記第2のデータのしきい値を読み出し、
前記第2のデータのしきい値読み出しの回数が設定回数に達したか否かを判断し、
前記設定回数に達していない、と判断されたとき、前記第2のしきい値測定用読み出し電圧を変更して前記第2のデータのしきい値読み出しを繰り返し、前記設定回数に達した、と判断されたとき、前記第2のデータのしきい値読み出しを終了することを特徴とする請求項1に記載の不揮発性半導体記憶装置のしきい値読み出し方法。 - 前記第2のデータのしきい値読み出し時、
前記第2のデータのしきい値を読み出す前に、前記第1のデータをベリファイするときの動作と同じ動作を行い、この動作の後、前記第2のデータのしきい値を読み出すことを特徴とする請求項1及び請求項2いずれかに記載の不揮発性半導体記憶装置のしきい値読み出し方法。 - 選択ゲートと、3以上のデータをしきい値レベルに応じて記憶可能なメモリセルとを含むメモリセルユニットと、
前記メモリセルにデータを書き込む書き込み動作を制御する書き込み制御回路と、を備え、
前記書き込み制御回路は、ベリファイ読み出し動作時に、前記選択ゲートを遮断した状態でワード線に第1のベリファイ読み出し電圧を与え、前記選択ゲートを導通させ、前記選択ゲートを導通させた状態で前記第1のベリファイ読み出し電圧を第2のベリファイ電圧に切り替え、
前記第1のデータのしきい値読み出し時に、前記選択ゲートを遮断した状態で前記ワード線に第1のしきい値測定用読み出し電圧を与え、前記選択ゲートを導通させ、
前記第2のデータのしきい値読み出し時に、前記選択ゲートを導通させた状態で前記ワード線に第2のしきい値測定用読み出し電圧を与えることを特徴とする不揮発性半導体記憶装置。 - 前記書き込み制御回路は、前記第2のデータのしきい値読み出し時に、
前記第2のデータのしきい値を読み出す前に、前記第1のデータをベリファイするときの動作と同じ動作を行うことを特徴とする請求項4に記載の不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359337A JP2007164892A (ja) | 2005-12-13 | 2005-12-13 | 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置 |
US11/485,483 US7405975B2 (en) | 2005-12-13 | 2006-07-13 | Threshold value read method of nonvolatile semiconductor memory device and nonvolatile semiconductor memory device |
KR1020060126144A KR100873539B1 (ko) | 2005-12-13 | 2006-12-12 | 비휘발성 반도체 메모리 장치의 임계값 판독 방법 및비휘발성 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359337A JP2007164892A (ja) | 2005-12-13 | 2005-12-13 | 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007164892A true JP2007164892A (ja) | 2007-06-28 |
Family
ID=38139116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005359337A Pending JP2007164892A (ja) | 2005-12-13 | 2005-12-13 | 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7405975B2 (ja) |
JP (1) | JP2007164892A (ja) |
KR (1) | KR100873539B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514283A (ja) * | 2008-12-31 | 2012-06-21 | サンディスク コーポレイション | 連続操作時間領域検知をともなう不揮発性メモリおよび方法 |
US9966146B2 (en) | 2014-08-13 | 2018-05-08 | Toshiba Memory Corporation | Memory system and method of controlling non-volatile memory |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4832767B2 (ja) * | 2005-02-03 | 2011-12-07 | 株式会社東芝 | 半導体集積回路装置及びそのデータプログラム方法 |
DE102006010979B3 (de) * | 2006-03-09 | 2007-04-12 | Infineon Technologies Flash Gmbh & Co. Kg | Verfahren zum Einstellen einer Lesespannung und Halbleiterschaltungsanordnung |
US8698727B2 (en) * | 2007-01-05 | 2014-04-15 | Apple Inc. | Backlight and ambient light sensor system |
JP2010123211A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Corp | 半導体記憶装置の書き込み方法 |
US7813181B2 (en) | 2008-12-31 | 2010-10-12 | Sandisk Corporation | Non-volatile memory and method for sensing with pipelined corrections for neighboring perturbations |
KR102238579B1 (ko) * | 2014-08-06 | 2021-04-09 | 삼성전자주식회사 | 메모리 장치의 프로그램 방법 |
US10541031B2 (en) | 2018-06-15 | 2020-01-21 | Sandisk Technologies Llc | Single pulse SLC programming scheme |
US10825513B2 (en) | 2018-06-26 | 2020-11-03 | Sandisk Technologies Llc | Parasitic noise control during sense operations |
CN114566207B (zh) * | 2022-04-29 | 2022-07-19 | 长鑫存储技术有限公司 | 存储器的测试方法及测试装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914655A (en) | 1986-06-20 | 1990-04-03 | American Telephone And Telegraph Company | Multiplexing arrangement for a digital transmission system |
JP2982676B2 (ja) | 1995-12-08 | 1999-11-29 | 日本電気株式会社 | 不揮発性半導体記憶装置の過消去救済方法 |
JP4270832B2 (ja) | 2002-09-26 | 2009-06-03 | 株式会社東芝 | 不揮発性半導体メモリ |
US6859397B2 (en) * | 2003-03-05 | 2005-02-22 | Sandisk Corporation | Source side self boosting technique for non-volatile memory |
US7009889B2 (en) * | 2004-05-28 | 2006-03-07 | Sandisk Corporation | Comprehensive erase verification for non-volatile memory |
-
2005
- 2005-12-13 JP JP2005359337A patent/JP2007164892A/ja active Pending
-
2006
- 2006-07-13 US US11/485,483 patent/US7405975B2/en not_active Expired - Fee Related
- 2006-12-12 KR KR1020060126144A patent/KR100873539B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514283A (ja) * | 2008-12-31 | 2012-06-21 | サンディスク コーポレイション | 連続操作時間領域検知をともなう不揮発性メモリおよび方法 |
US9966146B2 (en) | 2014-08-13 | 2018-05-08 | Toshiba Memory Corporation | Memory system and method of controlling non-volatile memory |
Also Published As
Publication number | Publication date |
---|---|
KR20070062924A (ko) | 2007-06-18 |
KR100873539B1 (ko) | 2008-12-11 |
US7405975B2 (en) | 2008-07-29 |
US20070133287A1 (en) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007164892A (ja) | 不揮発性半導体記憶装置のしきい値読み出し方法及び不揮発性半導体記憶装置 | |
JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
JP4909670B2 (ja) | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
KR100554998B1 (ko) | 불휘발성 반도체 기억 장치 및 그 데이터 기입 방법 | |
KR100890017B1 (ko) | 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법 | |
US7907446B2 (en) | Nonvolatile semiconductor memory device and method of driving the same | |
KR101669550B1 (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 | |
US20110267892A1 (en) | Semiconductor memory device and method of operating the same | |
JP3672435B2 (ja) | 不揮発性メモリ装置 | |
US8902666B2 (en) | Programming method for nonvolatile memory device | |
US8520435B2 (en) | Nonvolatile memory device and method of operating the same | |
JP2009266349A (ja) | 不揮発性半導体記憶装置 | |
KR101278103B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
JP2005108303A (ja) | 不揮発性半導体記憶装置 | |
KR20100004767A (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
JP2007004892A (ja) | 半導体集積回路装置 | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
JP2006155871A (ja) | 不揮発性メモリ装置 | |
JP2007200530A (ja) | フラッシュメモリ装置のプログラム方法 | |
JP4270898B2 (ja) | 不揮発性半導体記憶装置 | |
US7796441B2 (en) | Method of reading configuration data in flash memory device | |
JP5201840B2 (ja) | フラッシュメモリ装置のプログラム方法 | |
JP2010135023A (ja) | 半導体記憶装置 | |
JP2008262623A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |