CN117334634A - 存储器的测试方法及测试装置 - Google Patents

存储器的测试方法及测试装置 Download PDF

Info

Publication number
CN117334634A
CN117334634A CN202210729475.9A CN202210729475A CN117334634A CN 117334634 A CN117334634 A CN 117334634A CN 202210729475 A CN202210729475 A CN 202210729475A CN 117334634 A CN117334634 A CN 117334634A
Authority
CN
China
Prior art keywords
memory
failure
data
row hammer
curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210729475.9A
Other languages
English (en)
Inventor
蓝国华
吴耆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210729475.9A priority Critical patent/CN117334634A/zh
Priority to PCT/CN2022/109932 priority patent/WO2023245824A1/zh
Publication of CN117334634A publication Critical patent/CN117334634A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种存储器的测试方法及测试装置，所述方法包括：向所述存储器写入第一拓扑图形对应的第一数据；在对所述存储器执行行锤操作的过程中获取第一读取数据；向所述存储器写入第二拓扑图形对应的第二数据；其中，所述第一拓扑图形与所述第二拓扑图形不同；在对所述存储器执行行锤操作的过程中获取第二读取数据；根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。通过上述方法，能够准确判断存储器的失效模式。

Description

存储器的测试方法及测试装置
技术领域
本公开实施例涉及半导体制造技术，涉及但不限于一种存储器的测试方法及测试装置。
背景技术
在存储器的研发与制造过程中，往往需要对存储器进行大量的测试以确定是否存在制造过程中产生的异常。例如，由于产品制造过程中产生的线路短路、接触不良等等情况造成的漏电或者读写异常等现象。由于存储器产品的结构精密且复杂，需要通过一系列电性测试来识别出异常。然而，存储器在存储不同数据的情况下容易引起的失效模式不同，对于单一的测试方法难以准确确定存储器的失效模式。因此，需要一些更为可靠的测试方法，以准确识别出各种类型的异常情况。
发明内容
有鉴于此，本公开实施例提供一种存储器的测试方法及测试装置。
第一方面，本公开实施例提供一种存储器的测试方法，包括：
向所述存储器写入第一拓扑图形对应的第一数据；
在对所述存储器执行行锤操作的过程中获取第一读取数据；
向所述存储器写入第二拓扑图形对应的第二数据；其中，所述第一拓扑图形与所述第二拓扑图形不同；
在对所述存储器执行行锤操作的过程中获取第二读取数据；
根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；
根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；
根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。
在一些实施例中，所述方法还包括：
根据所述第一读取数据与所述第一数据的差异，确定所述第一失效数量；
根据所述第二读取数据与所述第二数据的差异，确定所述第二失效数量。
在一些实施例中，在对所述存储器执行所述行锤操作的过程中，所述方法还包括：
依次增加所述存储器的衬底偏压；其中，所述预设行锤参数包括所述衬底偏压；所述第一失效曲线为所述第一失效数量与所述衬底偏压的关系曲线；所述第二失效曲线为所述第二失效数量与所述衬底偏压的关系曲线。
在一些实施例中，所述第一数据为全1数据；所述第二数据为全0数据。
在一些实施例中，所述根据比较结果，确定所述存储器的失效模式的步骤包括：
在所述衬底偏压的预定范围内，若第一失效曲线位于第二失效曲线上，则确定所述存储器中，字线开关诱导存储单元失效的程度大于隔字线开关诱导存储单元失效的程度。
在一些实施例中，所述根据比较结果，确定所述存储器的失效模式的步骤包括：
在所述衬底偏压的预定范围内，若第一失效曲线位于第二失效曲线下，则确定所述存储器中，隔字线开关诱导存储单元失效的程度大于字线开关诱导存储单元失效的程度。
在一些实施例中，所述存储器包括多条位线，每一所述位线耦接多个有源区，每一所述有源区上耦接多个存储单元。
在一些实施例中，向所述存储器写入第一拓扑图形对应的第一数据的步骤，包括：
向位于同一所述有源区上的不同存储单元分别写入不同数据；
其中，与同一所述位线耦接的相邻所述有源区中的数据相同。
在一些实施例中，在对所述存储器执行行锤操作的过程中获取第一读取数据的步骤，包括：
依次对所述存储器中的偶数字线执行所述行锤操作；
依次对所述存储器中的奇数字线执行所述行锤操作；
在执行所述行锤操作的过程中获取所述第一读取数据。
在一些实施例中，向所述存储器写入第二拓扑图形对应的第二数据的步骤，包括：
向位于同一所述有源区上的不同存储单元分别写入相同数据；
其中，与同一所述位线耦接的相邻所述有源区中的数据不同。
在一些实施例中，在对所述存储器执行行锤操作的过程中获取第二读取数据的步骤，包括：
依次对所述存储器中的偶数字线执行所述行锤操作；
依次对所述存储器中的奇数字线执行所述行锤操作；
在执行所述行锤操作的过程中获取所述第二读取数据。
在一些实施例中，所述预设行锤参数为行锤操作开关字线的次数。
在一些实施例中，所述根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式的步骤包括：
在所述行锤操作开关字线的次数的预定范围内，若所述第一失效曲线位于所述第二失效曲线上，则确定所述存储器中，字线开关诱导存储单元失效的程度大于隔字线开关诱导存储单元失效的程度。
在一些实施例中，所述根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式的步骤包括：
在所述行锤操作开关字线的次数的预定范围内，若所述第一失效曲线位于所述第二失效曲线下，则确定所述存储器中，字线开关诱导存储单元失效的程度小于隔字线开关诱导存储单元失效的程度。
第二方面，本公开实施例提供一种存储器的测试装置，包括：
数据写入单元，用于向所述存储器写入第一拓扑图型对应的第一数据和第二拓扑图型对应的第二数据；
行锤操作单元，用于向所述存储器进行行锤操作；
数据读取单元，用于在所述行锤操作的过程中获取第一读取数据以及获取第二读取数据；
失效分析单元，用于根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；以及根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。
本公开实施例的技术方案，通过在存储器中写入不同拓扑图形的数据，并分别执行行锤操作；在写入有不同的拓扑图形的数据的情况下分别统计行锤操作造成的失效数量，并根据失效数量与预设行锤参数的失效曲线比较不同拓扑图形下的失效情况，从而确定出存储器的失效模式。通过上述方法，能够有效确定存储器容易产生的失效模式，从而便于对存储器性能进行准确分析，并得到有利于产线良率提升的分析结果。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1A为本公开实施例提供的一种系统的结构示意图；
图1B为本公开实施例提供的一种存储器卡的结构示意图；
图1C为本公开实施例提供的一种固态驱动器(SSD，Solid State Disk)的结构示意图；
图1D为本公开实施例提供的一种存储器的结构示意图；
图2为本公开实施例的一种存储器的测试方法的流程图；
图3为本公开实施例中存储单元存储不同数据的情况下的漏电原理示意图；
图4为本公开实施例提供的不同拓扑图形的数据示意图一；
图5为本公开实施例提供的不同拓扑图形的数据示意图二；
图6为本公开实施例中存储器存储不同拓扑图形的数据的情况下，行锤操作造成的失效情况的对比示意图；
图7为本公开实施例中存储器存储不同拓扑图形的数据的情况下，行锤操作造成的失效与衬底偏压的关系图；
图8为本公开实施例中存储器在存储全0数据和全1数据的情况下，针对不同衬底偏压行锤操作造成的失效数与行锤操作开关次数的关系曲线示意图；
图9A为本公开实施例中存储器存储不同拓扑图形的数据的情况下，行锤操作造成的失效与衬底偏压的关系曲线的对比示意图一；
图9B为本公开实施例中存储器存储不同拓扑图形的数据的情况下，行锤操作造成的失效与衬底偏压的关系曲线的对比示意图二；
图10A为本公开实施例中的一种拓扑图形在存储阵列的分布示意图；
图10B为本公开实施例中的另一种拓扑图形在存储阵列的分布示意图；
图11为本公开实施例中的一种拓扑图形数据对应的漏电情况示意图；
图12为本公开实施例中的另一种拓扑图形数据对应的漏电情况示意图；
图13为本公开实施例中STI(Shallow Trench Isolation，浅沟槽隔离)深度对行锤操作造成的失效的关系示意图；
图14为本公开实施例中两种拓扑图形的情况下，行锤操作造成的失效情况的对比示意图；
图15为本公开实施例提供的一种测试装置的结构框图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求书指出。下面结合附图和实施例对本公开的技术方案进一步详细阐述。
如图1A所示，本公开实施例示出了一种示例性的电子设备系统10，该系统10可以包括主机20和存储系统30。其中，系统10可以包括但不限于移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有存储器34的任何其他合适的电子设备；主机20可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上系统(SoC)(例如，应用处理器(AP))。
在本公开实施例中，主机20可以被配置为将数据发送到存储系统30或者从存储系统30接收数据。这里，存储系统30可以包括控制器32和一个或多个存储器34。其中，存储器34可以包括但不限于NAND闪存(NAND Flash Memory)、垂直NAND闪存(Vertical NANDFlash Memory)、NOR闪存(NOR Flash Memory)、动态随机存储器(Dynamic Random AccessMemory，DRAM)、铁电随机存储器(Ferroelectric Random Access Memory，FRAM)、磁性随机存储器(Magnetoresistive Random Access Memory，MRAM)、相变随机存储器(PhaseChange Random Access Memory，PCRAM)、阻变随机存储器(Resistive Random AccessMemory，RRAM)、纳米随机存储器(Nano Random Access Memory，NRAM)等。
另一方面，控制器32可以耦合到存储器34和主机20，且用于控制存储器34。示例性地，控制器32可以被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器或者用于在诸如个人计算器、数字相机、移动电话等电子设备中使用的其他介质。在一些实施例中，控制器还可以被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等移动设备的数据储存器以及企业存储阵列。进一步地，控制器可以管理存储器中的数据，并且与主机通信。控制器可以被配置为控制存储器读取、擦除和编程等操作；还可以被配置为管理关于存储在或要存储在存储器中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等；还可以被配置为处理关于从存储器读取的或者被写入到存储器中的数据的纠错码(ECC)。此外，控制器还可以执行任何其他合适的功能，例如格式化存储器，或者根据特定通信协议与外部设备(例如，图1A中主机20)通信。示例性地，控制器可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。
在本公开实施例中，控制器和一个或多个存储器可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储系统可以实施并且封装到不同类型的终端电子产品中。如图1B所示，控制器32和单个存储器34可以集成到存储器卡40中。存储器卡40可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡40还可以包括将存储器卡40与主机(例如，图1A中的主机20)耦合的存储器卡连接器42。在如图1C中所示的另一实施例中，控制器32和多个存储器34可以集成到SSD 50中。SSD 50还可以包括将SSD 50与主机(例如，图1A中的主机20)耦合的SSD连接器52。在一些实施方式中，SSD 50的存储容量和/或操作速度大于存储器卡40的存储容量和/或操作速度。
需要说明的是，本公开实施例涉及的存储器可以是半导体存储器，是用半导体集成电路工艺制成的存储数据信息的固态电子器件。示例性地，图1D为本公开实施例中一种可选的存储器60的示意图。其中，存储器60可以是图1A至图1C中的存储器34。如图1D所示，存储器60可以由存储单元阵列62和耦合到存储单元阵列62的外围电路64等组成。这里，存储单元阵列62可以是NAND闪存存储单元阵列，也可以是由字线和位线交叉分布并由MOS器件及存储电容构成的DRAM存储单元阵列等。
本公开实施例涉及DRAM阵列存储单元的安全性能分析，例如针对行锤(RH，RowHammer)攻击带来的影响进行测试和分析。行锤攻击是指利用行锤效应对存储单元进行频繁读写操作，使临近存储单元之间的电子产生相互影响，从而在不访问特定目标存储区域的前提下使数据翻转产生错误的攻击操作。行锤效应具有高准确性和可控的特点，这种精心设计的方法容易被利用来进行系统攻击，导致安全问题。
随着DRAM存储阵列的集成度提高，存储单元之间的排列更加紧密，字线与隔字线对临近存储单元的干扰会更强。DRAM的信息安全会受到行锤效应的严重威胁。行锤效应利用临近的存储单元之间电子的互相影响，使得袭击者能够在不访问特定目标存储路径的前提下，破坏或者控制存储系统，从而危害信息安全。
因此，针对行锤攻击造成的存储器失效的分析对于存储器的性能测试是不可缺少的。
本公开实施例旨在精确分析行锤效应造成临近单元故障复杂行为的失效模式，通过本公开实施例的方法，利用多种拓扑图形，实现精准定位以及区分行锤攻击导致的字线以及隔字线的漏电行为。
示例性地，如图2所示，本公开实施例提供一种存储器的测试方法，包括：
步骤S101、向所述存储器写入第一拓扑图形对应的第一数据；
步骤S102、在对所述存储器执行行锤操作的过程中获取第一读取数据；
步骤S103、向所述存储器写入第二拓扑图形对应的第二数据；其中，所述第一拓扑图形与所述第二拓扑图形不同；
步骤S104、在对所述存储器执行行锤操作的过程中获取第二读取数据；
步骤S105、根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；
步骤S106、根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；
步骤S107、根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。
上述步骤即利用行锤操作对存储器进行性能评估的方法，对存储器进行测试以进行性能评估，分析存储器容易出现的异常以及容易造成异常的情形，可以便于改善和预防行锤攻击。
在本公开实施例的测试过程中，可以利用上述行锤效应，对存储器进行定向的攻击操作，使得存储器出现一定程度的异常，然后通过对异常数据的统计和分析，可以有效判断存储器容易出现的失效模式，进而实现存储器的性能评估。示例性地，本公开实施例中利用行锤效应的测试方法可以实现对字线(Word Line，WL)以及隔字线(Passing Word Line，PWL)行锤效应造成的漏电失效机制进行分析。
行锤效应导致的DRAM存储单元故障的失效，主要包括两个方面，一是字线WL和隔字线PWL开关中，对临近存储单元存储的电子吸引和释放，导致存储单元故障；二是字线WL在开态时存在沟道漏电流。隔字线PWL(相当于寄生晶体管)在开态时，会使寄生晶体管侧面形成空间电荷区电流，与底部处于近似的亚阈值区，有沟道漏电流形成，造成隔字线临近的存储单元漏电。
在本公开实施例中，可以利用不同的拓扑图形的数据，对存储器进行行锤操作，通过行锤操作，造成的异常，分析出存储器对于以上哪个方面的异常比较严重，从而确定存储器的失效模式。
如图3所示，存储单元c内存储数据1与存储数据0的情况下，行锤操作产生的失效机制是不同的。例如，存储单元c内存储数据1的情况下，由于存储单元c下方空间电荷区的电场对电子的吸引，会导致存储数据1的存储单元c受到字线WL开关次数影响，从而容易得电子导致数据失效。
示例性地，如图3中的左图所示，在存储器中的各存储单元均存储数据1，以图中示出的与位线BL1耦接的存储单元c为例，该存储单元c容易获取WL1下方空间电荷区的电子e-。而隔字线PWL由开态切换到关态，存储单元c总电子不发生改变或者改变较少。
WL1在开态时，会吸引电子e-聚集在WL1下方，WL1由开态切换至关态时，聚集的电子会被释放掉，同时由于存储单元c与WL1之间具有较大的电压差，由此释放的部分电子会被吸引至存储单元c内，从而导致存储单元c内的数据发生翻转。
相应地，隔字线PWL(WL3位于STI中的部分)从开态到关态时，由于PWL(WL3)与存储单元较近，使得存储单元吸收和释放的电子数量基本一致，故PWL(WL3)不会导致存储单元的电子发生变化。
因此，在全存储数据1的情况下，WL1导致的存储单元失效问题比较突出。图中虚线箭头与实线箭头表示电子方向。在WL1切换为关态时，WL1下方的电子会被释放掉，由此BL1和存储单元c会吸引部分电子，由此存储单元c内的电荷会发生变化，从而导致数据翻转。
而对于存储单元c内存储数据0的情况，由于隔字线PWL(WL3)开态会吸引存储单元c的电子，隔字线PWL(WL3)的关态会影响存储单元c释放电子。同时，位线下方空间电荷区电场对电子有明显的吸引能力，致使存储单元c主要受到隔字线PWL(WL3)开关次数的影响。
示例性地，如图3中的右图所示，隔字线PWL(WL3)在开态时，会从存储单元吸收电子，如图中的实线箭头和虚线箭头所示出的电子方向。而在隔字线PWL(WL3)的关态时，由于位线BL1与隔字线PWL(WL3)之间存在电场，会吸引PWL处的部分电子e-，此时会有部分电子回充到存储单元c。也就是说，PWL(WL3)在开态吸引的电子多，而在关态回到存储单元的电子少。因此，PWL(WL3)的行锤开关切换容易造成存储单元失效。
相对地，存储单元c内存储数据0的情况，WL1从开态切换到关态，存储单元的数据为0，存储单元与WL1之间的电场较弱，因此不具有吸收WL1下方空间电荷区电子的能力。
因此，在本公开实施例中，可以利用上述原理分别对存储器写入不同拓扑图形的数据，并通过在不同数据的情况下执行行锤操作，来分析存储器的失效模式。示例性地，上述第一拓扑图形与第二拓扑图形为互补数据，例如，第一拓扑图形为全0数据，第二拓扑图形为全1数据，如图4所示。又如第一拓扑图形和第二拓扑图形均为棋盘格数据，但两者的0与1的分布是互补的，如图5所示。在一些实施例中，第一拓扑图形为全1数据，第二拓扑图形为全0数据。数据“1”表示高电平数据，数据“0”表示低电平数据。
这里，针对写入有第一拓扑图形的第一数据的存储器执行行锤操作，并可以在行锤操作的过程中获取第一读取数据。行锤操作是指对一条字线进行多次反复的开关操作，由于重复多次的开关操作会产生上述行锤效应，因此，行锤操作的开关次数需要足够多次，存储单元才能被翻转，例如存储的数据由1变成0，或者由0变成1。在本公开实施例中，可以依次对每一条字线或者上述隔字线执行行锤操作，也可以同时对多条字线或者隔字线执行行锤操作。
需要说明的是，行锤操作会对临近的存储单元产生影响而并非开关操作的字线耦接的存储单元。因此，可以分奇数字线和偶数字线分别进行行锤操作。奇数字线为第1、第3、第5、第7条字线等，偶数字线为第2、第4、第6、第8条字线等等。奇数字线与奇数字线耦接的存储单元之间不存在共用的有源区，偶数字线与偶数字线之间也不具有共用的有源区，如图11所示，WL1与WL3为奇数字线，WL0、WL2与WL4为偶数字线，WL1耦接的存储单元c1与WL2耦接的存储单元c0共用同一有源区，而WL2耦接的存储单元c0与WL4耦接的存储单元c2不共用有源区。
示例性地，可以对所有的偶数字线同步进行行锤操作，并在此过程中读取奇数字线耦接的各存储单元的数据；然后再对奇数字线同步进行行锤操作，并在此过程中读取偶数字线耦接的各存储单元的数据。当然，也可以依次对偶数字线或者奇数字线分别执行上述行锤操作，并获取相应的读取数据。
示例性地，上述步骤S102以及S104可以包括：依次对所述存储器中的偶数字线执行所述行锤操作；再依次对所述存储器中的奇数字线执行所述行锤操作；在执行所述行锤操作的过程中获取所述第一读取数据或者所述第二读取数据。
在行锤操作的过程中获取第一读取数据的操作可以是多次读取数据，例如，随着开关字线的次数增长，读取数据的次数也在增长，在行锤操作结束后就可以得到多组第一读取数据。
再向存储器写入第二拓扑图形的第二数据，然后再进行行锤操作并同步获取第二读取数据。行锤操作以及获取第二读取数据的过程与上述写入第一拓扑图形后的操作可以是相同的。
如此，就可以分别得到第一读取数据以及第二读取数据。
针对第一读取数据和第二读取数据，可以分别与写入的原始数据，即上述第一数据和第二数据进行比较，得到失效数量的数据。示例性地，上述方法可以包括：根据所述第一读取数据与所述第一数据的差异，确定所述第一失效数量；根据所述第二读取数据与所述第二数据的差异，确定所述第二失效数量。
需要说明的是，由于获取的第一读取数据以及第二读取数据是多次读取操作得到的多组数据，每组数据与写入的数据进行比较后都会得到一个失效数量的数值，这样，失效数量就会与行锤操作的开关次数有一个对应关系。这里，可以通过如图6所示的曲线来表示失效数量FC(Fail Count)与行锤操作的开关次数FR(Frequency)的对应关系。
示例性地，上述预设行锤参数可以为行锤操作的开关次数。可以理解的是，上述步骤S105中的第一失效曲线可以为针对第一读取数据可以得到其第一失效数量与开关次数的对应关系；上述步骤S106中的第二失效曲线可以为针对第二读取数据可以得到其第二失效数量与开关次数的对应关系。
在一些实施例中，在对所述存储器执行所述行锤操作的过程中，还可以依次增加所述存储器的衬底偏压。
由于不同的衬底偏压也可以对行锤效应产生的异常造成影响，例如，增大衬底偏压，隔字线吸引电子的能力增强，使得失效数量发生明显恶化。
因此，上述预设行锤参数还可以是衬底偏压；第一失效曲线则为所述第一失效数量与衬底偏压的关系曲线；第二失效曲线则为所述第二失效数量与衬底偏压的关系曲线。示例性地，第一拓扑图形的第一数据为全1数据，第二拓扑图形的第二数据为全0数据。即第一拓扑图形为向存储器的所有存储单元中写入数据1；第二拓扑图形为向存储器中所有存储单元写入数据0。如图7所示，对于第一数据，第一失效曲线则为第一失效数量FC1与衬底偏压的关系曲线，其变化规律是对于全1数据的情形；而第二失效曲线则为第二失效数量FC2与衬底偏压的关系曲线，其变化规律是对于全0数据的情形。显然，两者的变化曲线存在差异，通过比较上述第一失效曲线与第二失效曲线，可以判断哪一种情形的失效更为明显，从而判断存储器的失效模式。
如图8所示，施加不同衬底偏压的情况下，开关次数与失效单元数的关系表现也是不同的。图8中，曲线中的实线表示全1数据的情况下，衬底偏压分别为-0.5V、-0.6V、-0.7V以及-0.8V(曲线在开关次数300K时由低到高的顺序)时对应的关系曲线；虚线表示全0数据的情况下，衬底偏压分别为-0.5V、-0.6V、-0.7V以及-0.8V(曲线在开关次数300K时由高到低的顺序)时对应的关系曲线。从图上可以看出，对于衬底偏压为-0.5V的情况，在200K之前全1数据的情况存储单元失效数量占主导地位，全0数据的情况存储单元的失效数量比较低；而在200K之后全1数据的情况存储单元的失效数量增多的速率变缓，全0数据的情况失效数显著增加并且占主导地位。而对于衬底偏压为-0.8V的情形，在行锤次数大于100K后，全1数据时失效数始终大于全0数据时的存储单元的失效数量。
从图8还可以看出，对于200K之后，衬底偏压从-0.8V到-0.5V的变化对全1数据与全0数据的影响是不同的。对于全1数据，随着衬底偏压的升高，行锤效应造成存储单元的失效数量的影响逐渐降低，即失效数量减少；对于全0数据，随着衬底偏压的降低，行锤效应造成存储单元的失效数量的影响逐渐增强，即失效数量增多。
这是由于针对全1数据，衬底偏压逐渐增加，存储单元与衬底的电压差降低，导致存储单元吸引电子的能力减弱，存储单元内的电子增加缓慢，由此使得行锤效应造成存储单元的失效数量的影响减弱；对于全0数据，衬底偏压逐渐增加，存储单元与衬底的电压差降低，导致存储单元吸引电子的能力减弱，存储单元内的电子丢失变快，由此行锤效应造成存储单元的失效数量的影响增强。
在本公开实施例中，还可以将衬底偏压与失效数分别作为坐标轴，并得到全1数据与全0数据的失效曲线。即上述第一失效曲线与第二失效曲线。
将第一失效曲线与第二失效曲线在同一坐标系中进行比较，则可以确定相应的比较结果。示例性地，如图9A所示，在所述衬底偏压的预定范围内，若第一失效曲线位于第二失效曲线上，则确定所述存储器中，字线开关诱导存储单元失效的程度大于隔字线开关诱导存储单元失效的程度。
相对地，如图9B所示，在所述衬底偏压的预定范围内，若第一失效曲线位于第二失效曲线下，则确定所述存储器中，隔字线开关诱导存储单元失效的程度大于字线开关诱导存储单元失效的程度。
需要说明的是，上述预定范围可以是行锤操作过程中衬底偏压变化的范围，也可以是截取其中一部分的范围，通过在该预定范围内比较两条失效曲线，可以清晰地确认哪种情况下的失效更加明显，从而确定存储器的失效模式。
在一些实施例中，该存储器中的存储单元还可以同时存储有数据1和数据0时，当对该存储器进行行锤操作时，通过上述分析就可以得到存储单元的失效数量，并能够得到存储数据1的失效数量和存储数据0的失效数量的比例关系，从而有利于后续对这些存储单元(失效的存储单元)的数据恢复或刷新。
本公开实施例中的存储器包括多条位线，每一所述位线耦接多个有源区，每一所述有源区上耦接多个存储单元。并且，每一有源区可以跨越两条字线并耦接在同一位线上。
基于这种存储器结构，可以向存储器中写入特定的拓扑图形，包括如图10A所示的ADD(AA Data Difference)拓扑图形，即相同有源区(AA，Active Area)的两个存储单元分别写入“0和1”或者“1和0”的不同数据。并且不同有源区的临近存储单元写入“0和0”或者“1和1”的相同数据。
此外，还可以写入如图10B所示的ADS(AA Data Same)拓扑图形，即相同有源区的两个存储单元分别写入“0和0”或者“1和1”的相同数据，并且不同有源区的临近存储单元写入“0和1”或者“1和0”的不同数据。
图10A与图10B中分别示出了XX’的位置及方向，其中，图11为在图10A对应的情况XX’位置所在的截面；图12为在图10B对应的情况下XX’位置所在的截面。图10A以及图10B中示出了AA区以及STI区。WL位于STI区的部分则为上述PWL。
在存储器存储有ADD拓扑图形数据的情况下，其漏电原理如图11所示，图中的箭头示出了漏电流的方向。存储单元c0耦接在位线BL4上，与其共用有源区的存储单元c1也耦接在同一条位线BL4上，存储单元c0由字线WL2控制，存储单元c1由字线WL1控制；存储单元c2与存储单元c0位于相邻的不同有源区(AA区)，耦接在位线BL3上，并由字线WL4控制，此时字线WL3作为这两个有源区之间的隔字线PWL(也就是WL3位于STI中的部分)。存储单元c0存储数据D1＝1，相同有源区上的存储单元c1存储数据D0＝0；存储单元c2存储数据D1＝1。
对字线WL1，WL3执行开关操作，由于BL4上的电压低于存储单元c0的电压，由此在WL2两侧形成电压差，从而WL2处会形成沟道漏电(Channel Leakage)，如图11中弯曲的箭头所示。PWL(WL3)在开态时，存储单元c0和衬底也会产生电压差，由此隔离线节也会产生漏电(Passing WL Junction Leakage，PWLJ)，但是存储单元c0与c2上的电压基本一致，不会产生隔字线节诱导的漏电(Passing WL induced Channel Leakage，PWLC)。
在存储器存储有ADS拓扑图形数据的情况下，其漏电原理如图12所示，图中各箭头示出了漏电流的方向。在ADS模型中，存储单元c0存储数据D1＝1，相同有源区上的存储单元c1存储数据D1＝1；存储单元c2存储数据D0＝0。
由于存储单元c0与c2之间有电压差，且由于隔字线PWL(WL3)下方的氧化层较厚，阈值电压较高。在PWL(WL3)开启时，等效于一个寄生MOS器件，进入亚阈值区。同时左右两边相当于源/漏，有1V左右的压降，形成PWL诱导的沟道漏电(Passing WL induced Channelleakage，PWLC)，如图12中PWL下方的箭头所示。
也就是说，对字线WL1，WL3执行开关操作，存储单元c0除了会产生上述沟道漏电以及隔字线节漏电，还容易产生隔字线诱导的沟道漏电，如图12所示。此外，此种情况下相对于ADD拓扑图形的沟道漏电以及隔字线节漏电较弱，而隔字线诱导的沟道漏电较强。
隔字线诱导的沟道漏电是一种寄生晶体管漏电，与浅沟槽隔离深度相关。PWL(WL3)与STI之间的栅氧厚度越薄，寄生晶体管的阈值电压降低。当对隔字线施加高电压时(如3.0V)，隔字线下方寄生晶体管会有一定程度的开启。隔字线相邻两侧存储不同的位单元数据时，容易出现PWLC漏电，导致存储数据失效。
可以理解的是，由于隔字线位于浅沟槽隔离内部，浅沟槽隔离的深度越深，电子迁移的路径越长，也就使得存储单元吸收电子的能力减弱，从而减弱行锤效应带来的影响。因此，浅沟槽的深度越深，行锤效应导致存储单元的失效比特数量会减少，由此行锤效应被改善，如图13所示。
因此基于上述原理，在一些实施例中，向存储器写入第一拓扑图形对应的第一数据的步骤可以包括：向位于同一所述有源区上的不同存储单元分别写入不同数据；其中，与同一所述位线耦接的相邻所述有源区中的数据相同。如此便写入了ADD拓扑图形的数据作为上述第一数据。
可以理解的是，同一有源区即如图10A中所示的位于连接的同一个AA区，其上连接有两个存储单元。同一位线耦接的相邻有源区，则是相邻位置上的两个不同的AA区，他们在位线方向上相邻且与同一位线连接。
在另一些实施例中，向存储器写入第二拓扑图形对应的第二数据的步骤可以包括：向位于同一所述有源区上的不同存储单元分别写入相同数据；其中，与同一所述位线耦接的相邻所述有源区中的数据不同。如此便写入了ADS拓扑图形的数据作为上述第二数据。
针对上述ADD拓扑图形的第一数据的情形执行上述行锤操作并获取第一读取数据；然后针对ADS拓扑图形的第二数据的情形执行上述行锤操作并获取第二读取数据。将行锤操作开关字线的次数作为预设行锤参数，得到对应的第一失效曲线和第二失效曲线。
如图14所示，将两条曲线在所述行锤操作开关字线的次数的预定范围内，若所述第一失效曲线位于所述第二失效曲线上，则确定所述存储器中，字线开关诱导存储单元失效的程度大于隔字线开关诱导存储单元失效的程度。
相对地，在所述行锤操作开关字线的次数的预定范围内，若所述第一失效曲线位于所述第二失效曲线下，则确定所述存储器中，字线开关诱导存储单元失效的程度小于隔字线开关诱导存储单元失效的程度。
这里的预定范围可以是行锤操作的开关次数由0次到总次数(如15万次)的范围，也可以是截取其中一部分的范围，如2万次到8万次之间的范围。在实际应用中，可以根据实际情况调整范围，例如，可以将尽可能明显地表现出两条曲线区别的范围作为该预定范围。
通过本公开实施例的上述方法，可以在存储器存储有多种不同拓扑图形数据的情况下，对存储器执行行锤操作，并获取行锤操作带来的异常数据。通过对比不同情况下异常情况的严重程度，可以准确分析存储器的性能特点，评估存储器容易被行锤攻击的情况，从而便于有针对性地进行改善。
除此之外，如图15所示，本公开实施例还提供一种存储器的测试装置100，包括：
数据写入单元110，用于向所述存储器写入第一拓扑图型对应的第一数据和第二拓扑图型对应的第二数据；
行锤操作单元120，用于向所述存储器进行行锤操作；
数据读取单元130，用于在所述行锤操作的过程中获取第一读取数据以及获取第二读取数据；
失效分析单元140，用于根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；以及根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。
通过上述测试装置，可以执行本公开任一实施例中的测试方法。该测试装置可以位于存储器中，如被配置在存储器的外围电路中；也可以为独立的测试装置，在使用时与存储器连接，并对存储器执行上述测试方法中的各步骤，这里不做限定。
本公开实施例还提供一种存储器，如图1D所示，该存储器60包括：
存储阵列62，包括多个存储单元；每一存储单元连接有字线WL和位线BL；其中，每个存储器可以有多个存储面，每个存储面可以包含一个或多个存储阵列；
外围电路64，连接所述存储阵列，用于将对存储阵列中各存储单元进行读写操作以及检测操作时所需的电压施加到相应的字线和/或位线上，并用于将存储阵列输出信号传递出来。
这里，外围电路520可以被配置为执行上述任一实施例所述的存储器的测试方法。或者，外围电路520可以与外部的测试装置连接，并由测试装置控制以执行上述任一实施例所述的存储器的测试方法。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本公开各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种存储器的测试方法，其特征在于，包括：
向所述存储器写入第一拓扑图形对应的第一数据；
在对所述存储器执行行锤操作的过程中获取第一读取数据；
向所述存储器写入第二拓扑图形对应的第二数据；其中，所述第一拓扑图形与所述第二拓扑图形不同；
在对所述存储器执行行锤操作的过程中获取第二读取数据；
根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；
根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；
根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。
2.根据权利要求1所述的测试方法，其特征在于，所述方法还包括：
根据所述第一读取数据与所述第一数据的差异，确定所述第一失效数量；
根据所述第二读取数据与所述第二数据的差异，确定所述第二失效数量。
3.根据权利要求1所述的测试方法，其特征在于，在对所述存储器执行所述行锤操作的过程中，所述方法还包括：
依次增加所述存储器的衬底偏压；其中，所述预设行锤参数包括所述衬底偏压；所述第一失效曲线为所述第一失效数量与所述衬底偏压的关系曲线；所述第二失效曲线为所述第二失效数量与所述衬底偏压的关系曲线。
4.根据权利要求3所述的测试方法，其特征在于，所述第一数据为全1数据；所述第二数据为全0数据。
5.根据权利要求4所述的测试方法，其特征在于，所述根据比较结果，确定所述存储器的失效模式的步骤包括：
在所述衬底偏压的预定范围内，若第一失效曲线位于第二失效曲线上，则确定所述存储器中，字线开关诱导存储单元失效的程度大于隔字线开关诱导存储单元失效的程度。
6.根据权利要求4所述的测试方法，其特征在于，所述根据比较结果，确定所述存储器的失效模式的步骤包括：
在所述衬底偏压的预定范围内，若第一失效曲线位于第二失效曲线下，则确定所述存储器中，隔字线开关诱导存储单元失效的程度大于字线开关诱导存储单元失效的程度。
7.根据权利要求1所述的测试方法，其特征在于，所述存储器包括多条位线，每一所述位线耦接多个有源区，每一所述有源区上耦接多个存储单元。
8.根据权利要求7所述的测试方法，其特征在于，向所述存储器写入第一拓扑图形对应的第一数据的步骤，包括：
向位于同一所述有源区上的不同存储单元分别写入不同数据；
其中，与同一所述位线耦接的相邻所述有源区中的数据相同。
9.根据权利要求8所述的测试方法，其特征在于，在对所述存储器执行行锤操作的过程中获取第一读取数据的步骤，包括：
依次对所述存储器中的偶数字线执行所述行锤操作；
依次对所述存储器中的奇数字线执行所述行锤操作；
在执行所述行锤操作的过程中获取所述第一读取数据。
10.根据权利要求7所述的测试方法，其特征在于，向所述存储器写入第二拓扑图形对应的第二数据的步骤，包括：
向位于同一所述有源区上的不同存储单元分别写入相同数据；
其中，与同一所述位线耦接的相邻所述有源区中的数据不同。
11.根据权利要求10所述的测试方法，其特征在于，在对所述存储器执行行锤操作的过程中获取第二读取数据的步骤，包括：
依次对所述存储器中的偶数字线执行所述行锤操作；
依次对所述存储器中的奇数字线执行所述行锤操作；
在执行所述行锤操作的过程中获取所述第二读取数据。
12.根据权利要求8-11任一所述的测试方法，其特征在于，所述预设行锤参数为行锤操作开关字线的次数。
13.根据权利要求12所述的测试方法，其特征在于，所述根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式的步骤包括：
在所述行锤操作开关字线的次数的预定范围内，若所述第一失效曲线位于所述第二失效曲线上，则确定所述存储器中，字线开关诱导存储单元失效的程度大于隔字线开关诱导存储单元失效的程度。
14.根据权利要求12所述的测试方法，其特征在于，所述根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式的步骤包括：
在所述行锤操作开关字线的次数的预定范围内，若所述第一失效曲线位于所述第二失效曲线下，则确定所述存储器中，字线开关诱导存储单元失效的程度小于隔字线开关诱导存储单元失效的程度。
15.一种存储器的测试装置，其特征在于，包括：
数据写入单元，用于向所述存储器写入第一拓扑图型对应的第一数据和第二拓扑图型对应的第二数据；
行锤操作单元，用于向所述存储器进行行锤操作；
数据读取单元，用于在所述行锤操作的过程中获取第一读取数据以及获取第二读取数据；
失效分析单元，用于根据所述第一读取数据的第一失效数量与预设行锤参数，确定第一失效曲线；根据所述第二读取数据的第二失效数量与预设行锤参数，确定第二失效曲线；以及根据所述第一失效曲线和所述第二失效曲线，确定所述存储器的失效模式。
CN202210729475.9A 2022-06-24 2022-06-24 存储器的测试方法及测试装置 Pending CN117334634A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210729475.9A CN117334634A (zh) 2022-06-24 2022-06-24 存储器的测试方法及测试装置
PCT/CN2022/109932 WO2023245824A1 (zh) 2022-06-24 2022-08-03 存储器的测试方法及测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210729475.9A CN117334634A (zh) 2022-06-24 2022-06-24 存储器的测试方法及测试装置

Publications (1)

Publication Number Publication Date
CN117334634A true CN117334634A (zh) 2024-01-02

Family

ID=89276052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210729475.9A Pending CN117334634A (zh) 2022-06-24 2022-06-24 存储器的测试方法及测试装置

Country Status (2)

Country Link
CN (1) CN117334634A (zh)
WO (1) WO2023245824A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210119678A (ko) * 2020-03-25 2021-10-06 에스케이하이닉스 주식회사 멀티 칩 패키지 및 그것의 테스트 방법
US11276456B2 (en) * 2020-05-29 2022-03-15 Micron Technology, Inc. Systems and methods for capture and replacement of hammered word line address
CN114283870B (zh) * 2022-01-14 2023-06-30 长鑫存储技术有限公司 测试方法、装置、计算机设备及存储介质
CN114566207B (zh) * 2022-04-29 2022-07-19 长鑫存储技术有限公司 存储器的测试方法及测试装置

Also Published As

Publication number Publication date
WO2023245824A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
US9558847B2 (en) Defect logging in nonvolatile memory
US9997258B2 (en) Using non-volatile memory bad blocks
US9257195B2 (en) Memory controller operating method and memory system including memory controller
US9378824B2 (en) Memory system and operation method thereof
US8942028B1 (en) Data reprogramming for a data storage device
CN111292792B (zh) 3d存储器中的晶体管阈值电压维持
US9652167B2 (en) Memory system and method of controlling nonvolatile memory
US9053790B1 (en) Counter for write operations at a data storage device
CN114566207B (zh) 存储器的测试方法及测试装置
US9910730B2 (en) System for handling erratic word lines for non-volatile memory
CN105551521B (zh) 存储系统及其操作方法
TW201511024A (zh) 在三維非揮發性記憶體中之有效後寫入讀取
Zambelli et al. Cross-temperature effects of program and read operations in 2D and 3D NAND flash memories
US9711227B1 (en) Non-volatile memory with in field failure prediction using leakage detection
TWI720985B (zh) 記憶體系統及其操作方法
KR20170076878A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US9859013B2 (en) Data operations in non-volatile memory
CN105718378A (zh) 存储系统及其操作方法
US20160133322A1 (en) Disturb condition detection for a resistive random access memory
US11894092B2 (en) Memory system including a nonvolatile memory device, and an erasing method thereof
US20230146041A1 (en) Non-volatile memory device including multi-stack memory block and operating method thereof
US11735278B2 (en) Non-volatile memory device, controller for controlling the same, storage device having the same, and method of operating the same
TW202331728A (zh) 用於nand快閃記憶體設備的編程方法、nand快閃記憶體設備及記憶體系统
CN117334634A (zh) 存储器的测试方法及测试装置
US20210366539A1 (en) Non-volatile memory device and operating method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination