CN112394879A - 操作存储设备的方法、存储设备及操作存储系统的方法 - Google Patents

操作存储设备的方法、存储设备及操作存储系统的方法 Download PDF

Info

Publication number
CN112394879A
CN112394879A CN202010812374.9A CN202010812374A CN112394879A CN 112394879 A CN112394879 A CN 112394879A CN 202010812374 A CN202010812374 A CN 202010812374A CN 112394879 A CN112394879 A CN 112394879A
Authority
CN
China
Prior art keywords
reference value
storage device
current
memory
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010812374.9A
Other languages
English (en)
Other versions
CN112394879B (zh
Inventor
方光奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112394879A publication Critical patent/CN112394879A/zh
Application granted granted Critical
Publication of CN112394879B publication Critical patent/CN112394879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G06F11/2074—Asynchronous techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一种操作存储设备的方法包括：感测流过存储设备的维持电流；基于感测的维持电流和至少一个参考值来确定在存储设备内是否已经发生产品异常；并且当确定已经发生产品异常时，执行其中顺序地执行与存储设备的操作相关联的两个或更多控制处理的步进式控制操作。

Description

操作存储设备的方法、存储设备及操作存储系统的方法
对相关申请的交叉引用
该申请要求在韩国知识产权局(KIPO)于2019年8月13日提交的第10-2019-0098846号韩国专利申请的优先权，其公开通过引用被整体合并于此。
技术领域
示例性实施例总体上涉及半导体集成电路，并且更具体地涉及用于提高产品可靠性的操作存储设备的方法、执行该方法的存储设备以及操作包括存储设备的存储系统的方法。
背景技术
一些类型的数据存储设备包括一个或多个半导体存储器设备。此类数据存储设备的示例包括固态驱动器(SSD)。相比硬盘驱动器(HDD)，这些类型的数据存储设备可以具有各种设计和/或性能优点。这些优点的示例包括没有活动机械部分、更高的数据存取速度、稳定性、耐久性和/或更低的功耗。
SSD可以包括分别以控制器芯片和存储器芯片的形式实施的存储控制器和非易失性存储器。控制器芯片和/或存储器芯片可能随着SSD的使用时间增加，或当接收到冲击电压时而受损。在这种情况下，产品异常、机能不良和/或缺陷可能出现，并且尤其是在渐进性的缺陷的情况下，可能难以检测这些故障。
发明内容
本公开的至少一个示例性实施例提供一种操作存储设备的方法，其能够高效地检测异常操作并且提高产品可靠性。
本公开的至少一个示例性实施例提供一种存储设备，其执行所述方法并且具有提高的产品可靠性。
本公开的至少一个示例性实施例提供一种操作包括存储设备的存储系统的方法。
根据本发明构思的示例性实施例，一种操作存储设备的方法包括：感测流过存储设备的维持电流；基于感测的维持电流和至少一个参考值来确定在存储设备内是否已经发生产品异常；并且当确定已经发生产品异常时，执行步进式控制操作，在步进式控制操作中顺序地执行与存储设备的操作相关联的两个或更多控制处理。
根据本发明构思的示例性实施例，一种存储设备包括多个非易失性存储器、存储控制器和控制电路。存储控制器控制多个非易失性存储器的操作。控制电路感测存储设备的维持电流，基于感测的维持电流和至少一个参考值来确定在存储设备内是否已经发生产品异常，并且当已经发生产品异常时，执行步进式控制操作，在步进式控制操作中顺序地执行与存储设备的操作相关联的两个或更多控制处理。维持电流表示流过存储控制器的电流和流过多个非易失性存储器的电流的总和。
根据本发明构思的示例性实施例，提供一种操作包括存储设备和主机设备的存储系统的方法。该方法包括：在存储设备和主机设备之间不交换输入/输出信号的空闲间隔期间感测流过存储设备的维持电流。基于感测的维持电流、第一参考值、第二参考值和第三参考值来确定在存储设备内是否已经发生产品异常。第一、第二和第三参考值不同于彼此。当感测的维持电流超过第一参考值并且已经发生产品异常时，该方法包括执行第一控制处理，包括：使用异步事件请求(AER)命令向主机设备通知已经发生产品异常的操作；将已经发生产品异常的操作记入日志；以及在存储设备中所包括的多个芯片当中识别有缺陷芯片的位置的操作。当感测的维持电流超过大于第一参考值的第二参考值时，该方法包括执行第二控制处理，包括：控制施加到有缺陷芯片的操作电压的操作；以及使能用于有缺陷芯片的动态节流操作的操作。当感测的维持电流超过大于第二参考值的第三参考值时，该方法包括执行第三控制处理，包括终止有缺陷芯片的驱动的操作。
在根据本发明构思的至少一个示例性实施例的操作存储设备的方法、存储设备以及操作包括存储器的存储系统的方法中，可以感测流过存储设备的维持电流，并且然后当根据感测结果检测到产品异常时，可以执行用于存储设备的步进式控制操作。可以通过周期性地感测维持电流来防止存储设备的机能不良，可以在存储设备完全地关闭之前将存储在被检测到具有异常的存储设备中的用户数据移动到另一个存储设备以高效地保留用户数据，并且感测结果可以用作用于产品生命周期和故障预测的指示符。通过如上所述利用维持电流，可以提高或增强存储设备的整体产品可靠性。
附图说明
将从结合附图所采取的以下详细描述更清楚地理解本发明构思的说明性示例性实施例。
图1是图示出根据本发明构思的示例性实施例的、操作存储设备的方法的流程图。
图2是图示出根据本发明构思的示例性实施例的、存储设备以及包括存储设备的存储系统的框图。
图3是图示出根据本发明构思的示例性实施例的存储设备中所包括的存储控制器的示例的框图。
图4是图示出根据本发明构思的示例性实施例的存储设备中所包括的非易失性存储器的示例的框图。
图5是图示出根据本发明构思的示例性实施例的、在图1中感测维持电流的方法的流程图。
图6是用于描述图5的感测维持电流的操作的图。
图7是图示出在图1中感测维持电流的另一个示例的流程图。
图8是根据本发明构思的示例性实施例的、图示出确定在存储设备上是否已经出现产品异常以及当在图1中的存储设备上检测到产品异常时执行步进式控制操作的方法的流程图。
图9是图示出根据本发明构思的示例性实施例的、执行图8中的第一控制处理的方法的流程图。
图10A、图10B、图10C、图10D、图10E、图10F、图10G、图11A、图11B、图11C和图11D是用于描述在图9中执行第一控制处理的操作的图。
图12是图示出根据本发明构思的示例性实施例的、执行图8中的第二控制处理的方法的流程图。
图13是图示出根据本发明构思的示例性实施例的、操作存储设备的方法的流程图。
图14是图示出根据本发明构思的示例性实施例的、图13中的设置至少一个参考值的方法的流程图。
图15是用于描述图14中的设置至少一个参考值的操作的图。
图16是图示出根据本发明构思的示例性实施例的、操作存储设备的方法的流程图。
图17是图示出根据本发明构思的示例性实施例的、图16中的设置至少一个参考值的方法的流程图。
图18是用于描述图17中的设置至少一个参考值的操作的图。
图19是根据本发明构思的示例性实施例的、图示出在图16中产品异常是否已经出现在存储设备上以及当在存储设备上检测到产品异常时执行步进式控制操作的方法的流程图。
图20和图21是图示出根据本发明构思的示例性实施例的存储设备以及包括存储设备的存储系统的框图。
图22是图示出根据本发明构思的示例性实施例的电子系统的框图。
示例性实施例的具体实施方式
将参考示出本发明构思的示例实施例的附图来中更全面地描述本发明构思。然而，可以以许多不同的形式来体现本公开，并且本公开不应当被理解为限于在本文阐述的示例。贯穿本申请，相同附图标记指的是相同要素。
图1是图示出根据本发明构思的示例性实施例的、操作存储设备的方法的流程图。
参考图1，根据示例性实施例的存储设备包括多个非易失性存储器和存储控制器(例如，存储器控制器或控制电路)。多个非易失性存储器包括存储数据的多个存储块，并且存储控制器控制多个非易失性存储器的操作。在示例性实施例中，存储设备另外包括感测和控制块(例如，控制电路)，其感测维持电流(standby current)并且基于维持电流来执行控制操作。将参考图2来描述存储设备和包括存储设备的存储系统的配置。
在根据本发明构思的示例性实施例的操作存储设备的方法中，感测或检测流过存储设备的维持电流(步骤S100)。维持电流可以被称为无功电流(idle current)或泄漏电流，并且可以表示在存储设备不执行正常操作时流过存储控制器和多个非易失性存储器的电流。将参考图5至图7来描述感测维持电流的详细操作。
基于感测的维持电流和至少一个参考值，确定、检查或判断在存储设备内是否已经出现产品异常(步骤S200)。当在存储设备内检测到产品异常时，对于存储设备执行步进式控制操作(步骤S300)。步进式控制操作表示顺序地执行与存储设备的操作相关联的两个或更多控制处理的操作。例如，当感测的维持电流超过一个参考值时，可以执行一个控制处理，并且因此参考值的数量可以基本上等于控制处理的数量。将参考图8至图12来描述检测产品异常和执行步进式控制操作的详细操作。
在根据本发明构思的示例性实施例的操作存储设备的方法中，感测流过存储设备的维持电流以生成感测结果，并且然后当感测结果指示已经发生产品异常时，执行用于存储设备的步进式控制操作。可以通过周期性地感测维持电流来防止存储设备的机能不良，可以在存储设备完全地关闭之前将存储在存储设备中的用户数据移动到另一个存储设备以高效地保留用户数据，并且感测结果可以用作用于产品生命周期和故障预测的指示符。通过如上所述利用维持电流，可以提高或增强存储设备的整体产品可靠性。
图2是图示出根据本发明构思的示例性实施例的、存储设备以及包括存储设备的存储系统的框图。
参考图2，存储系统100包括主机设备200和存储设备300。
主机设备200控制存储系统100的总体操作。尽管在图2中未图示，但是主机设备200可以包括主机处理器和主机存储器。主机处理器可以控制主机设备200的操作。例如，主机处理器可以执行操作系统(OS)。主机存储器可以存储由主机处理器执行和/或处理的指令和/或数据。例如，由主机处理器执行的操作系统可以包括用于文件管理的文件系统和用于在操作系统级控制包括存储设备300的外围设备的设备驱动器。
通过主机设备200访问存储设备300。存储设备300包括存储控制器310(例如，控制电路)、多个非易失性存储器(NVM)320a、320b和320c、缓冲器存储器330、电源管理集成电路(PMIC)340、感测和控制块345(例如，控制电路)和温度传感器360(例如，温度传感器)。
存储控制器310可以基于从主机设备200接收的命令和数据来控制存储设备300的操作和/或多个非易失性存储器320a、320b和320c的操作。
多个非易失性存储器320a、320b和320c可以存储多个数据。例如，多个非易失性存储器320a、320b和320c可以存储元数据或用户数据。
在示例性实施例中，多个非易失性存储器320a、320b和320c中的每一个包括NAND闪存存储器。在其他示例性实施例中，多个非易失性存储器320a、320b和320c中的每一个可以包括电可擦除可编程序只读存储器(EEPROM)、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)，或铁电随机存取存储器(FRAM)之一。
缓冲器存储器330可以存储由存储控制器310执行和/或处理的指令和/或数据，并且可以暂时地存储从多个非易失性存储器320a、320b和320c中读取的数据或将被存储到多个非易失性存储器320a、320b和320c中的数据。例如，缓冲器存储器330可以包括诸如动态随机存取存储器(DRAM)等等的各种易失性存储器中的至少一个。
PMIC 340可以基于外部电源电压VEXT来生成和控制向存储控制器310、多个非易失性存储器320a、320b和320c和缓冲器存储器330供应的电力信号。换句话说，可以通过PMIC 340来控制和调节用于驱动存储控制器310、多个非易失性存储器320a、320b和320c和缓冲器存储器330的电源电压。
感测和控制块345可以被包括在PMIC 340中并且可以执行参考图1描述的方法。例如，感测和控制块345感测流过存储设备300的维持电流ISTBY，基于感测的维持电流ISTBY和至少一个参考值来确定在存储设备300内是否已经出现产品异常，并且当在存储设备300内检测到产品异常时，执行步进式控制操作。换句话说，感测和控制块345可以使用或利用由它本身内部地感测的维持电流ISTBY，并且因此可以提高或增强存储设备300的整体产品可靠性。另外，感测和控制块345可以执行将参考图13和图16描述的方法。
在一些示例性实施例中，感测和控制块345的至少一部分被实施为硬件。例如，感测和控制块345的至少一部分可以被包括在基于计算机的电子系统中。在另一个示例性实施例中，感测和控制块345的至少一部分被实施为指令代码或程序例程(例如，软件程序)。例如，指令代码或程序例程可以由基于计算机的电子系统来执行，并且可以被存储在位于基于计算机的电子系统内部或外部的任何存储设备中。
在本发明构思的示例性实施例中，如将参考图13和图16描述的，至少一个参考值在制造存储设备300的处理期间被确定并且可以被内部地存储在存储设备300中。
在示例性实施例中，维持电流ISTBY表示在存储设备300不执行正常操作时流过存储控制器310的电流、流过多个非易失性存储器320a、320b和320c的电流和流过缓冲器存储器330的电流的总和。在示例性实施例中，正常操作是读取、写入或擦除操作。在示例性实施例中，缓冲器存储器330被省略，并且维持电流ISTBY表示流过存储控制器310的电流和流过多个非易失性存储器320a、320b和320c的电流的总和。在示例性实施例中，即使当存在缓冲存储器300时，因为忽略流过缓冲存储器的电流，所以也通过流过存储控制器310的电流和流过多个非易失性存储器320a、320b和320c的电流的总和来表示维持电流ISTBY。
在示例性实施例中，以至少一个控制器芯片的形式来实施存储控制器310，以多个非易失性存储器芯片的形式来实施多个非易失性存储器320a、320b和320c，并且以至少一个缓冲器存储器芯片的形式来实施缓冲器存储器330。在该实施例中，维持电流ISTBY可以表示流过控制器芯片的电流、流过多个非易失性存储器芯片的电流和流过缓冲器存储器芯片的电流的总和。在示例性实施例中，缓冲器存储器330和缓冲器存储器芯片被省略，并且维持电流ISTBY表示流过控制器芯片的电流和流过多个非易失性存储器芯片的电流的总和。
温度传感器360可以感测存储设备300的操作温度。在示例性实施例中，感测的操作温度用于执行将参考图12所描述的动态节流操作，或用于将参考图16所描述的确定是否已经出现产品异常。
例如，温度传感器360可以与存储控制器310、多个非易失性存储器320a、320b和320c、缓冲器存储器330、PMIC 340以及感测和控制块345分开地形成，并且可以被安装在印刷电路板(PCB)上。在另一个示例中，温度传感器360可以被包括在存储控制器310、多个非易失性存储器320a、320b和320c、缓冲器存储器330、PMIC 340以及感测和控制块345中的至少一个中，并且可以是包括片上金属电阻器的片上传感器(或管芯上传感器)。
在本发明构思的示例性实施例中，存储设备300是固态驱动器(SSD)。在其他示例性实施例中，存储设备300可以是通用闪存存储(UFS)、多媒体卡(MMC)或嵌入多媒体卡(eMMC)。在又一些其他示例性实施例中，存储设备300可以是安全数字(SD)卡、微SD卡、记忆棒、芯片卡、通用串行总线(USB)卡、智能卡，或紧凑式闪存(CF)卡之一。
在一些示例性实施例中，存储设备300可以经由例如可以包括UFS、eMMC、串行高级技术附件(SATA)总线、高速非易失性存储器(NVMe)总线，或串行连接SCSI(SAS)总线的块可存取的接口而连接到主机设备200。存储设备300可以使用与多个非易失性存储器320a、320b和320c的存取尺寸相对应的块可存取地址空间来向主机设备200提供块可存取的接口，用于允许关于存储在多个非易失性存储器320a、320b和320c中的数据通过存储块的单元进行的存取。
在一些示例性实施例中，存储系统100可以是任何移动系统，诸如移动式电话、智能电话、平板式计算机、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放机(PMP)、数字照相机、便携式游戏控制台、音乐播放器、录像摄像机、视频播放机、导航设备、可穿戴设备、物联网(IoT)设备、万物互联(IoE)设备、电子书阅读器、虚拟现实(VR)设备、增强现实(AR)设备、机器人设备，或无人航空载具。在其他示例性实施例中，存储系统100可以是任何计算系统，诸如个人计算机(PC)、服务器计算机、数据中心、工作站、数字电视、机顶盒，或导航系统。
图3是图示出根据本发明构思的示例性实施例的存储设备中所包括的存储控制器的示例的框图。
参考图3，存储控制器400包括至少一个处理器410、存储器420、主机接口430(例如，接口电路)、纠错码(ECC)块440(例如，误差校正和/或检查电路)和存储器接口450(例如，接口电路)。
处理器410可以响应于从主机设备(例如，图2中的主机设备200)经由主机接口430接收的命令来控制存储控制器400的操作。在一些示例性实施例中，处理器410可以通过采用用于操作存储设备(例如，图2中的存储设备300)的固件来控制存储控制器400的各个组件。
存储器420可以存储由处理器410执行和处理的指令和数据。例如，可以利用具有相对小容量和高速的易失性存储器设备(诸如静态随机存取存储器(SRAM)或高速缓存存储器)来实施存储器420。
用于错误校正的ECC块440可以使用博斯－乔赫里－霍克文黑(Bose-Chaudhuri-Hocquenghem，BCH)码、低密度奇偶校验(LDPC)码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归系统码(RSC)、格栅编码调制(TCM)、块编码调制(BCM)，等等来执行编码调制，或可以使用以上描述的码或其他错误校正码来执行ECC编码和ECC解码。
主机接口430可以提供主机设备200和存储设备300之间的物理连接。主机接口430可以提供与主机的总线格式相对应的接口，用于主机设备200和存储设备300之间的通信。在一些示例性实施例中，主机设备200的总线格式可以是小型计算机系统接口(SCSI)或串行连接SCSI(SAS)接口。在其他示例性实施例中，主机设备200的总线格式可以是USB格式、外部组件互联(PCI)表示(PCIe)格式、先进技术附件(ATA)格式、并行ATA(PATA)格式、串行ATA(SATA)格式，或高速非易失性存储器(NVM)(NVMe)格式。
存储器接口450可以与非易失性存储器(例如，图2中的非易失性存储器320a、320b和320c)交换数据。存储器接口450可以向非易失性存储器320a、320b和320c传递数据，或可以接收从非易失性存储器320a、320b和320c中读取的数据。在一些示例性实施例中，存储器接口450可以经由一个通道连接到非易失性存储器320a、320b和320c。在其他示例性实施例中，存储器接口450可以经由两个或更多通道连接到非易失性存储器320a、320b和320c。
图4是图示出根据本发明构思的示例性实施例的存储设备中所包括的非易失性存储器的示例的框图。
参考图4，非易失性存储器500包括存储单元阵列510、行译码器520(例如，译码电路)、页缓冲电路530、数据输入/输出(I/O)电路540、电压生成器550和控制电路560。
存储单元阵列510经由多个串选择线SSL、多个字线WL和多个地选择线GSL连接到行译码器520。存储单元阵列510进一步经由多个位线BL连接到页缓冲电路530。存储单元阵列510可以包括连接到多个字线WL和多个位线BL的多个存储单元(例如，多个非易失性存储单元)。存储单元阵列510可以被划分为每个包括存储单元的多个存储块BLK1、BLK2,...,BLKz。此外，多个存储块BLK1、BLK2,...,BLKz中的每一个可以被划分为多个页。
在一些示例性实施例中，可以以二维(2D)阵列结构或三维(3D)垂直阵列结构来布置多个存储单元。三维垂直阵列结构可以包括被垂直地定向的垂直单元串，使得至少一个存储单元位于另一个存储单元之上。至少一个存储单元可以包括电荷陷阱层。通过引用被整体合并于此的以下专利文献描述了用于包括3D垂直阵列结构的存储单元阵列的适当配置，其中三维存储阵列被配置为多个层级，其中在层级之间共享字线和/或位线：US专利号7,679,133；8,553,466；8,654,587；8,559,235；以及US专利公开号2011/0233648。
控制电路560从外部(例如，图2中的主机设备200和/或存储控制器310)接收命令CMD和地址ADDR，并且基于命令CMD和地址ADDR来控制非易失性存储器500的擦除、编程(例如，写入)和读取操作。擦除操作可以包括执行擦除循环的序列，并且编程操作可以包括执行编程循环的序列。每个编程循环可以包括编程操作(例如，写入操作)和编程验证操作。每个擦除循环可以包括擦除操作和擦除验证操作。读取操作可以包括正常读取操作和数据恢复读取操作。
例如，控制电路560可以生成用于控制电压生成器550的控制信号CON，并且，可以基于命令CMD生成用于控制页缓冲电路530的控制信号PBC，并且可以基于地址ADDR生成行地址R_ADDR和列地址C_ADDR。控制电路560可以向行译码器520提供行地址R_ADDR并且可以向数据I/O电路540提供列地址C_ADDR。
行译码器520可以经由多个串选择线SSL、多个字线WL和多个地选择线GSL连接到存储单元阵列510。
例如，在数据擦除/写入/读取操作中，行译码器520可以基于行地址R_ADDR确定多个字线WL中的至少一个作为被选择的字线，并且可以确定多个字线WL中被选择的字线以外的其余或剩余字线作为未被选择的字线。
此外，在数据擦除/写入/读取操作中，行译码器520可以基于行地址R_ADDR确定多个串选择线SSL中的至少一个作为被选择的串选择线，并且可以确定多个串选择线SSL中被选择的串选择线以外的其余或剩余串选择线作为未被选择的串选择线。
此外，在数据擦除/写入/读取操作中，行译码器520可以基于行地址R_ADDR确定多个地选择线GSL中的至少一个作为被选择的地选择线，并且可以确定多个地选择线GSL中被选择的地选择线以外的其余或剩余地选择线作为未被选择的地选择线。
电压生成器550可以基于电力PWR(例如，电源电压)和控制信号CON来生成非易失性存储器500的操作所需要的电压VS。电压VS可以经由行译码器520被施加到多个串选择线SSL、多个字线WL和多个地选择线GSL。在示例性实施例中，电压生成器550基于电力PWR和控制信号CON来生成数据擦除操作所需要的擦除电压VERS。擦除电压VERS可以直接地或经由位线BL被施加到存储单元阵列510。例如，电压生成器550可以直接地使用将电压生成器550连接到存储单元阵列510的信号线向存储单元阵列510提供擦除电压VERS。
例如，在擦除操作期间，电压生成器550可以向存储块(例如，被选择的存储块)的公共源线和/或位线BL施加擦除电压VERS并且可以经由行译码器520向存储块的所有字线或字线的一部分施加擦除许可电压(例如，接地电压)。此外，在擦除验证操作期间，电压生成器550可以同时地向存储块的所有字线或顺序地一个接一个地向字线施加擦除验证电压。
例如，在编程操作期间，电压生成器550可以经由行译码器520向被选择的字线施加编程电压并且可以向未被选择的字线施加编程通过电压。此外，在编程验证操作期间，电压生成器550可以经由行译码器520向被选择的字线施加编程验证电压并且可以向未被选择的字线施加检验通过电压。
此外，在正常读取操作期间，电压生成器550可以经由行译码器520向被选择的字线施加读取电压并且可以向未被选择的字线施加读取通过电压。在数据恢复读取操作期间，电压生成器550可以经由行译码器520向与被选择的字线相邻的字线施加读取电压并可以向被选择的字线施加恢复读取电压。
页缓冲电路530可以经由多个位线BL连接到存储单元阵列510。页缓冲电路530可以包括多个页缓冲器。在示例性实施例中，每个页缓冲器连接到一个位线。在另一个示例性实施例中，每个页缓冲器连接到两个或更多位线。
页缓冲电路530可以存储将被编程到存储单元阵列510中的数据DAT或可以读取从存储单元阵列510中读出的数据DAT。换句话说，页缓冲电路530可以根据非易失性存储器500的操作模式而操作为写入驱动器或读出放大器。
数据I/O电路540可以经由数据线DL连接到页缓冲电路530。数据I/O电路540可以经由页缓冲电路530向存储单元阵列510提供来自位于非易失性存储器500外部的源的数据DAT或可以基于列地址C_ADDR向位于非易失性存储器500外部的源提供来自存储单元阵列510的数据DAT。
图5是图示出根据本发明构思的示例性实施例的、在图1中感测维持电流的方法的流程图。图6是用于描述图5的感测维持电流的操作的图。
参考图1、图5和图6，当感测维持电流(步骤S100)时，可以在空闲间隔(或时段)期间执行感测维持电流的操作，在空闲间隔(或时段)期间，在存储设备被驱动时在存储设备和外部主机设备之间不交换输入/输出信号。
在存储设备(例如，实时地或在运行时期间)被驱动或运行时，检查在存储设备和外部主机设备之间交换的输入/输出信号(步骤S110)。例如，当主机设备200向存储设备300发送命令时，当存储设备300响应于来自主机设备200的读取命令向主机设备200输出读取数据时，或当存储设备300响应于来自主机设备200的命令向主机设备200发送状态信息(例如，指示擦除或写入完成的状态信息)时，可以在主机设备200和存储设备300之间交换输入/输出信号。可以在一时间段期间一次或多次地执行检查。通过分析出现在时间段期间的对应的输入/输出信号，可以推断出已经在该时间段期间执行的一个或多个输入/输出操作。例如，可以从时间段的长度和在时间段期间出现的输入/输出操作的数量来确定每秒的输入/输出操作的数量。
从检查的结果确定存储设备是否进入空闲间隔(步骤S120)。例如，当如图6中所图示地检查关于存储设备的每秒的输入/输出操作(IOPS)和带宽(BW)使用时，可能存在其中根本不出现输入/输出操作的空闲间隔T_IDLE。例如，空闲间隔T_IDLE的长度可以长于或等于大约一秒。例如，当IOPS或BW在一时段的持续时间期间低于一阈值或0时，可以得出在该持续时间期间已经出现空闲间隔T_IDLE的结论。
当存储设备不进入空闲间隔(步骤S120：否)时，可以反复地执行在步骤S110中的检查输入/输出信号的操作。
当存储设备进入空闲间隔(步骤S120：是)时，可以停止命令取出(fetch)操作(步骤S130)，并且可以停止内部后台操作(步骤S140)。例如，可以挂起在命令队列中排队的执行命令(例如，写入命令)的操作，并且可以挂起诸如在执行命令的操作之后的后续操作(例如，在执行写入命令的操作之后实际上内部地存储写入数据的操作)等等的后台操作和/或无用单元收集(garbage collection)操作。例如，无用单元收集操作可以包括将有效数据从第一存储块移动或复制到第二存储块以释放第一存储块。在示例性实施例中，省略步骤S130和S140之一。
可以在空闲间隔期间测量维持电流(步骤S150)。例如，可以测量与外部电源电压VEXT相关联的总电流，可以在多个非易失性存储器320a、320b和320c的电力块被关闭之后测量由电力块消耗的电流，并且可以基于总电流和由电力块消耗的电流来测量维持电流。
在示例性实施例中，在存储设备被驱动时周期性地出现空闲间隔。因而，可以对于每个空闲间隔周期性地执行感测维持电流的操作，并且也可以周期性地执行基于感测结果来确定在存储设备内是否已经发生产品异常的操作。在示例性实施例中，当维持电流大于或等于特定阈值时，已经发生产品异常，并且当维持电流小于该特定阈值时，产品异常还没有发生。
图7是图示出根据本发明构思的示例性实施例的、感测图1中的维持电流的方法的流程图。
参考图1和图7，当感测维持电流(步骤S100)时，可以在紧接存储设备通电之后的上电复位(POR)间隔期间执行感测维持电流的操作。
可以在紧接存储设备通电之后的用于电源电压的通电间隔期间(或在通电模式中)检查电力循环(步骤S160)，并且可以在通电间隔期间测量维持电流(步骤S170)。图7中的步骤S170可以基本上与图5中的步骤S150相同。在用于电源电压的POR间隔或通电间隔期间在存储设备和外部主机设备之间不交换输入/输出信号，并且因此可以在没有检查输入/输出操作的额外操作的情况下立即测量维持电流。例如，电力循环的检查可以包括确定是否已经刚刚将存储设备通电。
尽管图5至图7图示出在空闲间隔或POR间隔期间执行感测维持电流的操作的示例，但本发明构思的示例性实施例不限于此，并且可以在其中在存储设备和外部主机设备之间不交换输入/输出信号的任何间隔期间执行感测维持电流的操作。
图8是根据本发明构思的示例性实施例的、图示出在图1中确定在存储设备内是否已经发生产品异常并且当已经在存储设备内检测到产品异常时执行步进式控制操作的方法的流程图。
参考图1和图8，当基于感测的维持电流和至少一个参考值确定在存储设备内是否已经发生产品异常(步骤S200)时，并且当在已经在存储设备内检测到产品异常时执行步进式控制操作(步骤S300)时，至少一个参考值可以包括彼此不同的第一参考值、第二参考值和第三参考值，并且可以基于第一参考值、第二参考值和第三参考值来执行控制操作的三个步骤。
当感测的维持电流超过第一参考值(步骤S210：是)时，确定或判断已经发生产品异常，并且执行包括识别有缺陷芯片的位置的操作的第一控制处理(步骤S310)。将参考图9来描述第一控制处理。
当感测的维持电流小于或等于第一参考值(步骤S210：否)时，不执行任何后续动作，并且可以周期性地重复步骤S100和S210。
当感测的维持电流超过大于第一参考值的第二参考值(步骤S220：是)时，确定或判断产品异常已经变得更糟，并且执行包括控制有缺陷芯片的执行的操作的第二控制处理(步骤S320)。将参考图12来描述第二控制处理。
当感测的维持电流超过第一参考值但是小于或等于第二参考值(步骤S220：否)时，可以在执行步骤S310之后周期性地重复步骤S100和S220。
当感测的维持电流超过大于第二参考值的第三参考值(步骤S230：是)时，确定或判断产品异常已经变得如此严重，以致没有进一步的动作能够缓解过多的维持电流，并执行包括终止或停止驱动有缺陷芯片的操作的第三控制处理(步骤S330)。换句话说，可以关闭有缺陷芯片以阻止其随后的使用。
当感测的维持电流超过第二参考值但是小于或等于第三参考值(步骤S230：否)时，可以在执行步骤S320之后周期性地重复步骤S100和S230。
尽管图8图示出其中执行控制操作的三个步骤的示例，但本发明构思的示例性实施例不限于此。例如，可以执行包括两个步骤或四个或更多步骤中的多个步骤的步进式控制操作。
图9是图示出根据本发明构思的示例性实施例的、执行图8中的第一控制处理的方法的流程图。图10A、图10B、图10C、图10D、图10E、图10F、图10G、图11A、图11B、图11C和图11D是用于描述在图9中执行第一控制处理的操作的图。
参考图8、图9、图10A、图10B、图10C、图10D、图10E、图10F、图10G、图11A、图11B、图11C和图11D，当执行第一控制处理(步骤S310)时，向外部主机设备通知在存储设备内已经发生产品异常(步骤S312)。例如，存储设备300可以向主机设备200通知已经发生产品异常或向主机设备200发送指示已经发生产品异常的警报。
在示例性实施例中，通过软件方案来实施向外部主机设备通知在存储设备内已经发生产品异常的操作，例如，可以使用异步事件请求(AER)命令来执行。例如，图10A图示出根据NVMe标准的命令的一部分，其包括如通过虚线所图示出的AER命令。例如，存储设备300可以向主机设备200发送指示已经发生产品异常的AER命令。
AER命令是用于当发生设备错误或健康相关事件时向主机设备发送相关信息的命令。例如，AER事件可以包括包含不是专用命令的错误的一般性错误的错误事件(例如，错误信息)，智能(SMART)或健康状态(Health Status)事件或其他出售商特定事件。当发生AER事件但是不存在用于AER事件的请求命令时，事件可以被存储在控制器中并且当出现请求命令时被报告给主机设备。
在另一个示例性实施例中，通过硬件方案来实施、例如可以基于通用输入/输出(GPIO)功能来执行向外部主机设备通知在存储设备内已经发生产品异常的操作。
例如，如图10B所图示的，可以控制(例如，开启)系统发光二极管(LED)以向外部主机设备通知在存储设备内已经发生产品异常。例如，存储模块301可以包括接收GPIO信号GPIOS的晶体管T1，并且晶体管T1可以通过外部LED LED1和电阻器R1连接到电源电压VCC。LED LED1可以基于GPIO信号GPIOS的电平发光以通知已经发生产品异常。例如，可以使用用于支持存储模块301中所包括的LED功能的GPIO，或可以另外提供用于检测产品异常的GPIO。
此外，如图10C、图10D、图10E、图10F和图10G中所图示的，存储模块的N/C(不连接)引脚或CONFIG引脚可以用于向外部主机设备通知在存储设备内已经发生产品异常。例如，图10C图示出存储模块的引脚的放置和功能的一部分。在图10C中，数字表示引脚编号并且字母表示引脚功能。可以使用在图10C中的被标记为N/C或CONFIG_1的引脚。
此外，图10D中所图示的电路结构和以上描述的N/C引脚可以用于向外部主机设备通知在存储设备内已经发生产品异常。图10D的通知电路可以包括接收GPIO信号GPIOS的晶体管T2。晶体管T2可以通过电阻器R2连接到电源电压VCC并且可以输出通知信号HOUT。GPIO信号GPIOS可以在空闲间隔期间具有高电平并且在紧急间隔期间具有低电平。例如，当GPIO信号GPIOS在第一时间点t1从高电平转变到低电平时，通知信号HOUT可以在第一时间点t1从低电平转变到高电平。另外地，可以通过正常间隔中的脉冲的宽度(例如，高电平状态的宽度)来识别每个步骤。例如，如图10E中所图示的，当信号以第一时间间隔TA被拨转时，可以指示感测的维持电流超过第一参考值。例如，如图10F中所图示的，当信号以第二时间间隔TB被拨转时，可以指示感测的维持电流超过第二参考值。例如，当信号如图10G中所图示以第三时间间隔TC被拨转时，或当信号总是具有高电平时，可以指示感测的维持电流超过第三参考值。例如，第二时间间隔TB可以比第一时间间隔TA更长并且比第三时间间隔TC更短。例如，图10E、图10F和图10G中的信号可以是GPIO信号GPIOS或通知信号HOUT。
在那之后，将在存储设备内已经发生产品异常记入日志或进行记录(步骤S314)。例如，发生产品异常可以被内部地在存储设备中记入日志、可以在存储设备外部的单独区域中被记入日志，或可以在存储设备内部和存储设备外部的位置两者中被记入日志。
识别或检查在存储设备中包括的多个芯片当中的有缺陷芯片的位置(步骤S316)。如参考图2所描述的，可以以至少一个控制器芯片的形式实施存储控制器310，可以以多个非易失性存储器芯片的形式实施多个非易失性存储器320a、320b和320c。可以在包括控制器芯片和多个非易失性存储器芯片的多个芯片当中检测有缺陷芯片。
在示例性实施例中，通过顺序地一个接一个地开启多个芯片并且感测流过每个开启的芯片的电流来检测有缺陷芯片。
例如，如图11A、图11B、图11C和图11D中所图示的，存储设备可以包括控制器芯片311以及非易失性存储器芯片321、322和323。首先，如图11A中所图示的，仅仅开启控制器芯片311，并且关断其余芯片321、322和323。例如，存储器芯片需要一定量的电力来进行操作并且因此可以通过阻挡到存储器芯片的该电力的供应来关断存储器芯片。在图11A、图11B、图11C和图11D中，通过虚线来图示出关断的芯片(例如，图11A中的非易失性存储器芯片321、322和323)。在存储设备中包括的感测和控制块345可以感测流过控制器芯片311的电流ISEN1。
在那之后，如图11B中所图示的，仅仅开启非易失性存储器芯片321，关断其余芯片311、322和323，并且感测和控制块345可以感测流过非易失性存储器芯片321的电流ISEN2。类似地，如图11C中所图示的，仅仅开启非易失性存储器芯片322，关断其余芯片311、321和323，并且感测和控制块345可以感测流过非易失性存储器芯片322的电流ISEN3。此外，如图11D中所图示的，仅仅开启非易失性存储器芯片323，关断其余芯片311、321和322，并且感测和控制块345感测流过非易失性存储器芯片323的电流ISEN4。
感测和控制块345可以确定所感测的电流ISEN1、ISEN2、ISEN3和ISEN4当中的异常电流并且可以基于异常电流来识别有缺陷芯片的位置。例如，当电流ISEN1是异常电流时，感测和控制块345可以确定从中感测到电流ISEN1的控制器芯片311是有缺陷芯片。例如，当电流ISEN1大于或等于某一阈值电流时，感测和控制块345可以确定控制器芯片311是有缺陷芯片。
尽管在图11A、图11B、图11C和图11D中未图示，但是也可以以至少一个缓冲器存储器芯片的形式来实施缓冲器存储器330。在该示例中，可以在包括控制器芯片、多个非易失性存储器芯片和缓冲器存储器芯片的多个芯片当中检测有缺陷芯片。
图12是图示出根据本发明构思的示例性实施例的、执行图8中的第二控制处理的方法的流程图。
参考图8和图12，当执行第二控制处理(步骤S320)时，控制施加到有缺陷芯片的操作电压(步骤S322)，并且使能用于有缺陷芯片的动态节流操作(步骤S324)。直到有缺陷芯片被关闭为止，即使性能降低，也可能有必要防止有缺陷芯片异常地操作。因而，可以通过控制操作电压并且通过使能动态节流操作来故意地降低有缺陷芯片的性能。在示例性实施例中，控制操作电压的步骤(S322)将操作电压减小到仍然使得有缺陷芯片能够操作的较低电平。在示例性实施例中，使能对于给定有缺陷芯片的动态节流操作的步骤(S324)减少涉及有缺陷芯片的事务的数量。例如，可以将有缺陷芯片内的一些数据移动到非有缺陷芯片或可以把将被写入到有缺陷芯片的一些数据转而写入到非有缺陷芯片。
在示例性实施例中，基于存储设备的操作温度和感测的维持电流来执行动态节流操作。换句话说，除基于温度执行动态热节流(DTT)操作以减少吞吐量之外，还可以基于维持电流执行附加的节流操作。
图13是图示出根据本发明构思的示例性实施例的、操作存储设备的方法的流程图。将省略关于图1重复的描述。
参考图13，在根据示例性实施例的操作存储设备的方法中，基于在制造存储设备的过程中测量的初始维持电流(或默认维持电流)来设置至少一个参考值(步骤S500)。在步骤S500之后的图13中的步骤S100、S200和S300可以分别基本上与图1中的步骤S100、S200和S300相同。
在示例性实施例中，仅当制造存储设备时，才执行步骤S500中的设置至少一个参考值的操作。例如，可以在制造存储设备时由外部制作和/或测试设备执行步骤S500一次，并且可以设置和存储至少一个参考值。在那之后，可以用加载已经存储在存储设备中的至少一个参考值的操作来替代步骤S500。在该示例中，可以基于加载的参考值来执行步骤S100、S200和S300。
图14是图示出根据本发明构思的示例性实施例的、图13中的设置至少一个参考值的方法的流程图。图15是用于描述图14中的设置至少一个参考值的操作的图。
参考图13、图14和图15，当基于初始维持电流来设置至少一个参考值(步骤S500)时，初始维持电流可以包括在不同的温度测量的两个或更多初始维持电流，并且可以基于通过对两个或更多初始维持电流求平均所获得的平均初始维持电流来设置至少一个参考值。图14和图15图示出其中至少一个参考值包括第一参考值、第二参考值和第三参考值的示例。
测量在第一温度HT的第一初始维持电流IRS1、在第二温度RT的第二初始维持电流IRS2和在第三温度CT的第三初始维持电流IRS3(步骤S510)。例如，第二温度RT可以是室温，第一温度HT可以是高于室温的高温，并且第三温度CT可以是低于室温的低温。
例如，如同图5中的步骤S150，当测量初始维持电流IRS1、IRS2和IRS3时，可以按照温度来测量与外部电源电压VEXT相关联的总电流，可以按照关断电力块之后的温度来测量由多个非易失性存储器320a、320b和320c的电力块消耗的电流，并且可以基于总电流和由电力块消耗的电流来测量初始维持电流IRS1、IRS2和IRS3。
通过对第一初始维持电流IRS1、第二初始维持电流IRS2和第三初始维持电流IRS3求平均来获得平均初始维持电流IRS_AVG(步骤S520)。基于平均初始维持电流IRS_AVG来设置第一参考值IREF1、第二参考值IREF2和第三参考值IREF3(步骤S530)。例如，可以通过将平均初始维持电流IRS_AVG乘以X来获得第一参考值IREF1，其中X是正实数，可以通过将平均初始维持电流IRS_AVG乘以Y来获得第二参考值IREF2，其中Y是大于X的正实数，并且可以通过将平均初始维持电流IRS_AVG乘以Z来获得第三参考值IREF3，其中Z是大于Y的正实数。
在示例性实施例中，第一参考值IREF1是平均初始维持电流IRS_AVG的大约两倍或精确两倍，第二参考值IREF2是平均初始维持电流IRS_AVG的大约三倍或精确三倍，并且第三参考值IREF3是平均初始维持电流IRS_AVG的大约四倍或精确四倍。换句话说，X＝2、Y＝3并且Z＝4。然而，本发明构思的示例性实施例不限于此，并且可以根据产品特性改变X、Y和Z中的每一个。
尽管图14和图15图示出其中对于三个不同的温度(例如，执行三点温度管理)测量初始维持电流的示例，但本发明构思的示例性实施例不限于此。例如，可以对于两个温度或四个或更多温度中的多个不同的温度来测量和/或管理初始维持电流。
图16是图示出根据本发明构思的示例性实施例的、操作存储设备的方法的流程图。将省略关于图1和图13重复的描述。
参考图16，在根据本发明构思的示例性实施例的操作存储设备的方法中，基于在制造存储设备的过程中测量的初始维持电流和存储设备的操作温度来设置至少一个参考值(步骤S500a)。除另外考虑操作温度外，图16中的步骤S500a可以类似于图13中的步骤S500。
在设置至少一个参考值之后，感测维持电流(步骤S100)。接下来，感测操作温度(步骤S600)。接下来，基于感测的维持电流、感测的操作温度和至少一个参考值来确定在存储设备内是否已经发生产品异常(步骤S200a)，并且当在存储设备上检测到产品异常时，对于存储设备执行步进式控制操作(步骤S300)。图16中的步骤S100和S300可以分别基本上与图1中的步骤S100和S300相同。除另外考虑操作温度外，图16中的步骤S200a可以类似于图1中的步骤S200。
尽管图16图示出在执行步骤S100之后执行步骤S600，但本发明构思的示例性实施例不限于此。例如，可以基本上同时地或并行地执行步骤S100和S600。
图17是图示出根据本发明构思的示例性实施例的、图16中的设置至少一个参考值的方法的流程图。图18是用于描述图17中的设置至少一个参考值的操作的图。将省略关于图14和图15重复的描述。
参考图16、图7和图18，当基于初始维持电流来设置至少一个参考值(步骤S500)时，初始维持电流可以包括在不同的温度测量的两个或更多初始维持电流，并且可以基于两个或更多初始维持电流以及操作温度来设置至少一个参考值。图17和图18也图示出其中至少一个参考值包括第一参考值、第二参考值和第三参考值的示例。
图17中的步骤S510可以基本上与图14中的步骤S510相同。
基于第一初始维持电流IRS1将第一参考值IREF1、第二参考值IREF2和第三参考值IREF3设置为适于第一温度HT的值(步骤S540)。例如，可以通过将第一初始维持电流IRS1乘以X来获得在适于第一温度HT的值的第一参考值IREF1，可以通过将第一初始维持电流IRS1乘以Y来获得在适于第一温度HT的值的第二参考值IREF2，并且可以通过将第一初始维持电流IRS1乘以Z来获得在适于第一温度HT的值的第三参考值IREF3。
类似地，可以基于第二初始维持电流IRS2来设置在适于第二温度RT的值的第一参考值IREF1、第二参考值IREF2和第三参考值IREF3(步骤S550)，并且可以基于第三初始维持电流IRS3来设置在适于第三温度CT的值的第一参考值IREF1、第二参考值IREF2和第三参考值IREF3(步骤S560)。
图19是根据本发明构思的示例性实施例的、图示出在图16中确定在存储设备内是否已经发生产品异常以及当在存储设备内检测到产品异常时执行步进式控制操作的流程图。将省略关于图8重复的描述。
参考图16、图18和图19，除另外考虑操作温度外，图19中的步骤S210a、S220a和S230a可以分别类似于图8中的步骤S210、S220和S230。图19中的步骤S310、S320和S330可以基本上分别与图8中的步骤S310、S320和S330相同。
确定感测的维持电流是否适于当前操作温度的第一参考值(步骤S210a)。例如，在当前操作温度是第一温度HT时，可以确定感测的维持电流是否超过IRS1*X，在当前操作温度是第二温度RT时，确定感测的维持电流是否超过IRS2*X，并且在当前操作温度是第三温度CT时，确定感测的维持电流是否超过IRS3*X。
类似地，确定感测的维持电流是否超过适于当前操作温度的第二参考值(步骤S220a)，并且进一步确定感测的维持电流是否超过适于当前操作温度的第三参考值(步骤S230a)。
图20和图21是图示出根据本发明构思的示例性实施例的、存储设备以及包括存储设备的存储系统的框图。将省略关于图2重复的描述。
参考图20，存储系统100a包括主机设备200和存储设备300a。存储设备300a包括存储控制器310、多个非易失性存储器320a、320b和320c、缓冲器存储器330、PMIC 340a、感测和控制块345、断电保护集成电路(power-loss protection integrated circuit，PLP IC)350a和温度传感器360。
除存储设备300a进一步包括PLP IC 350a并且感测和控制块345被包括在PLP IC350a中外，图20的存储系统100a和存储设备300a可以分别基本上与图2的存储系统100和存储设备300相同。
PLP IC 350a可以基于外部电源电压VEXT来生成内部电源电压。PMIC340a可以基于内部电源电压来生成并控制向存储控制器310、多个非易失性存储器320a、320b和320c以及缓冲器存储器330供应的电力信号(例如，电源电压)。
在示例性实施例中，当存储设备300a突然掉电(例如，在突然掉电的情况下)时，PLP IC 350a生成辅助电力电压，用于生成向存储控制器310、多个非易失性存储器320a、320b和320c以及缓冲器存储器330供应的电力信号。即使在存储设备300a掉电之后，PMIC340a也可以基于辅助电力电压供应电力信号达预先确定的时间。例如，PLP IC 350a可以包括用于生成辅助电力电压的至少一个电容器或电池。
参考图21，存储系统100b包括主机设备200和存储设备300b。存储设备300b包括存储控制器310、多个非易失性存储器320a、320b和320c，缓冲器存储器330、PMIC 340a、感测和控制块345以及温度传感器360。
除感测和控制块345未被包括在PMIC 340a外，图21的存储系统100b和存储设备300b可以基本上分别与图2的存储系统100和存储设备300相同。
尽管在图20和图21中未图示，但在根据示例性实施例在存储设备中可以改变感测和控制块345的布置。
在本发明构思的至少一个示例性实施例的存储设备和操作存储设备的方法中，感测流过存储设备的维持电流，并且然后当根据感测结果检测到产品异常时，执行用于存储设备的步进式控制操作。通过利用维持电流，可以提高或增强存储设备的整体产品可靠性。
如本领域技术人员将理解，本发明构思可以被体现为在具有体现在其上的计算机可读的程序代码的一个或多个计算机可读媒介(多个)中体现的系统、方法、计算机程序产品，和/或计算机程序产品。可以向通用计算机，专用计算机，或其它可编程数据处理装置的处理器提供计算机可读的程序代码。计算机可读媒介可以是计算机可读信号媒介或计算机可读存储媒介。计算机可读存储媒介可以是能够包含或存储程序以供指令执行系统、装置，或设备使用或结合其使用的任何有形媒介。例如，计算机可读媒介可以是非暂时性计算机可读媒介。
图22是图示出根据本发明构思的示例性实施例的电子系统的框图。
参考图22，电子系统4000包括至少一个处理器4100、通信模块4200(例如，调制解调器、网卡，等等)、显示/触摸模块4300(例如，包括触摸面板的显示设备)、存储设备4400和存储器设备4500。例如，电子系统4000可以是任何移动系统或任何计算系统。
处理器4100控制电子系统4000的操作。处理器4100可以执行操作系统和至少一个应用以互联网浏览器、游戏，或视频。通信模块4200与外部系统执行无线或有线通信。显示/触摸模块4300显示由处理器4100处理的数据和/或通过触摸面板接收数据。存储设备4400基于根据本发明构思的示例性实施例的一个或多个以上描述的方法来存储用户数据，并且进行操作。存储器设备4500暂时地存储用于处理电子系统4000的操作的数据。处理器4100和存储设备4400可以分别对应于图2中的主机设备200和存储设备300。
尽管在图22中未图示，但是可以以包括服务器、存储用于操作服务器的数据的多个存储设备以及用于控制多个存储设备的冗余阵列的独立驱动(RAID)控制器的存储服务器的形式来实施电子系统。
本发明构思的实施例可以被应用于包括存储设备和存储系统的各种电子设备和/或系统。例如，本发明构思的实施例可以被应用于诸如个人计算机(PC)、服务器计算机、数据中心、工作站、移动式电话、智能电话、平板式计算机、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放机(PMP)、数字照相机、便携式游戏控制台、音乐播放器、录像摄像机、视频播放机、导航设备、可穿戴设备、物联网(IoT)设备、万物互联(IoE)设备、电子书阅读器、虚拟现实(VR)设备、增强现实(AR)设备、机器人设备，或无人航空载具等等的系统。
上文说明示例性本发明构思的示例性实施例并且将不被理解为对其进行限制。尽管已经描述了一些示例性实施例，但那些本领域技术人员将容易地理解，在没有实质上背离本发明构思的情况下，许多修改在这些示例性实施例中是可能的。因此，所有此类修改意图被包括在示例性实施例的范围内。

Claims (23)

1.一种操作存储设备的方法，所述方法包括：
感测流过所述存储设备的维持电流；
基于所述感测的维持电流和至少一个参考值来确定在所述存储设备内是否已经发生产品异常；以及
当确定已经发生产品异常时，执行其中顺序地执行与所述存储设备的操作相关联的两个或更多控制处理的步进式控制操作。
2.根据权利要求1所述的方法，其中，执行所述步进式控制操作包括：
当所述感测的维持电流超过第一参考值时，执行包括识别有缺陷芯片的位置的操作的第一控制处理；
当所述感测的维持电流超过大于所述第一参考值的第二参考值时，执行包括控制所述有缺陷芯片的性能的操作的第二控制处理；以及
当所述感测的维持电流超过大于所述第二参考值的第三参考值时，执行包括终止所述有缺陷芯片的驱动的操作的第三控制处理。
3.根据权利要求2所述的方法，其中，执行所述第一控制处理包括：
向外部主机设备通知在所述存储设备内已经发生产品异常；
将在存储设备内已经发生产品异常记入日志；以及
从在所述存储设备中包括的多个芯片当中识别所述有缺陷芯片的位置。
4.根据权利要求3所述的方法，其中，通过顺序地一个接一个地开启所述多个芯片并且通过感测流过每个开启的芯片的电流来执行识别有缺陷芯片的位置的操作。
5.根据权利要求3所述的方法，其中，使用异步事件请求(AER)命令来执行向外部主机设备通知在存储设备内已经发生产品异常的操作。
6.根据权利要求2所述的方法，其中，执行所述第二控制处理包括：
控制施加到所述有缺陷芯片的操作电压；以及
使能用于所述有缺陷芯片的动态节流操作。
7.根据权利要求2所述的方法，进一步包括：
基于在制造所述存储设备的过程中测量的初始维持电流来设置所述第一参考值、所述第二参考值和所述第三参考值。
8.根据权利要求7所述的方法，其中：
所述初始维持电流包括在第一温度测量的第一初始维持电流、在不同于所述第一温度的第二温度测量的第二初始维持电流以及在不同于所述第一温度和所述第二温度的第三温度测量的第三初始维持电流，以及
设置所述第一参考值、所述第二参考值和所述第三参考值包括：
基于通过对所述第一初始维持电流、所述第二初始维持电流和所述第三初始维持电流求平均所获得的平均初始维持电流来设置所述第一参考值、所述第二参考值和所述第三参考值。
9.根据权利要求7所述的方法，其中：
所述初始维持电流包括在第一温度测量的第一初始维持电流、在不同于所述第一温度的第二温度测量的第二初始维持电流以及在不同于所述第一温度和所述第二温度的第三温度测量的第三初始维持电流，以及
设置所述第一参考值、所述第二参考值和所述第三参考值包括：
基于所述第一初始维持电流将所述第一参考值、所述第二参考值和所述第三参考值设置为适于所述第一温度的值；
基于所述第二初始维持电流将所述第一参考值、所述第二参考值和所述第三参考值设置为适于所述第二温度的值；以及
基于所述第三初始维持电流将所述第一参考值、所述第二参考值和所述第三参考值设置为适于所述第三温度的值。
10.根据权利要求7所述的方法，其中：
所述第一参考值是所述初始维持电流的两倍，
所述第二参考值是所述初始维持电流的三倍，以及
所述第三参考值是所述初始维持电流的四倍。
11.根据权利要求1所述的方法，其中：
所述存储设备包括控制器芯片和多个非易失性存储器芯片，并且
所述维持电流表示流过所述控制器芯片的电流和流过所述多个非易失性存储器芯片的电流的总和。
12.根据权利要求1所述的方法，其中，在所述存储设备被驱动时在其中所述存储设备和外部主机设备之间不交换输入/输出信号的空闲间隔期间执行感测所述维持电流的操作。
13.根据权利要求12所述的方法，其中，对于每个空闲间隔周期性地执行所述感测维持电流的操作。
14.根据权利要求1所述的方法，其中，在紧接所述存储设备通电之后的上电复位(POR)间隔期间执行感测所述维持电流的操作。
15.一种存储设备，包括：
多个非易失性存储器；
存储控制器，被配置为控制所述多个非易失性存储器的操作；以及
控制电路，被配置为感测所述存储设备的维持电流，基于感测的维持电流和至少一个参考值来确定在存储设备内是否已经发生产品异常，并且当已经发生产品异常时，执行其中顺序地执行与所述存储设备的操作相关联的两个或更多控制处理的步进式控制操作，所述维持电流表示流过所述存储控制器的电流和流过所述多个非易失性存储器的电流的总和。
16.根据权利要求15所述的存储设备，进一步包括：
电力管理集成电路(PMIC)，被配置为生成和控制向所述存储控制器和所述多个非易失性存储器供应的电力信号，并且
其中，所述控制电路位于所述电力管理集成电路内。
17.根据权利要求15所述的存储设备，进一步包括：
断电保护集成电路(PLPIC)，被配置为当存储设备丢失其主电源时生成辅助电力电压，用于生成向所述存储控制器和所述多个非易失性存储器供应的电力信号，并且
其中，所述控制电路位于所述断电保护集成电路内。
18.根据权利要求15所述的存储设备，其中，基于在制造所述存储设备的过程中测量的初始维持电流来设置所述至少一个参考值。
19.根据权利要求18所述的存储设备，其中：
所述初始维持电流包括在不同的温度测量的两个或更多初始维持电流，并且
基于通过对所述两个或更多个初始维持电流求平均所获得的平均初始维持电流来设置所述至少一个参考值。
20.根据权利要求18所述的存储设备，进一步包括：
温度传感器，被配置为感测所述存储设备的操作温度，
其中，所述初始维持电流包括在不同的温度测量的两个或更多初始维持电流，并且
其中，基于所述两个或更多初始维持电流和所述感测的操作温度来设置所述至少一个参考值。
21.根据权利要求15所述的存储设备，进一步包括：
缓冲存储器，被配置为暂时地存储从所述多个非易失性存储器中读取的数据或将被存储到所述多个非易失性存储器的数据，并且
其中，所述维持电流表示流过所述存储控制器的电流、流过所述多个非易失性存储器的电流和流过所述缓冲存储器的电流的总和。
22.根据权利要求15所述的存储设备，其中，所述存储设备包括固态驱动器(SSD)、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)和通用闪存存储(UFS)中的至少一个。
23.一种操作包括存储设备和主机设备的存储系统的方法，所述方法包括：
在其中所述存储设备和所述主机设备之间不交换输入/输出信号的空闲间隔期间感测流过所述存储设备的维持电流；
基于感测的维持电流、第一参考值、第二参考值和第三参考值来确定在所述存储设备内是否已经发生产品异常，其中，所述第一参考值、第二参考值和第三参考值彼此不同；
当所述感测的维持电流超过所述第一参考值并且确定所述已经发生产品异常时，执行第一控制处理，包括使用异步事件请求(AER)命令向主机设备通知已经发生产品异常的操作、将已经发生产品异常记入日志的操作以及在存储设备中所包括的多个芯片当中识别有缺陷芯片的位置的操作；
当所述感测的维持电流超过大于所述第一参考值的所述第二参考值时，确定已经发生产品异常，执行第二控制处理，包括控制施加到所述有缺陷芯片的操作电压的操作以及使能用于所述有缺陷芯片的动态节流操作的操作；以及
当所述感测的维持电流超过大于所述第二参考值的第三参考值时，执行第三控制处理，包括终止所述有缺陷芯片的驱动的操作。
CN202010812374.9A 2019-08-13 2020-08-13 操作存储设备的方法、存储设备及操作存储系统的方法 Active CN112394879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190098846A KR20210019784A (ko) 2019-08-13 2019-08-13 신뢰성 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
KR10-2019-0098846 2019-08-13

Publications (2)

Publication Number Publication Date
CN112394879A true CN112394879A (zh) 2021-02-23
CN112394879B CN112394879B (zh) 2024-05-17

Family

ID=74239815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010812374.9A Active CN112394879B (zh) 2019-08-13 2020-08-13 操作存储设备的方法、存储设备及操作存储系统的方法

Country Status (4)

Country Link
US (1) US11593242B2 (zh)
KR (1) KR20210019784A (zh)
CN (1) CN112394879B (zh)
DE (1) DE102020113341A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538545B2 (en) * 2021-04-22 2022-12-27 Micron Technology, Inc. Auto-power on mode for biased testing of a power management integrated circuit (PMIC)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150071000A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor memory device and defective judging method thereof
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法
CN110069214A (zh) * 2018-01-22 2019-07-30 三星电子株式会社 存储设备、存储系统和操作存储设备的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154750B1 (ko) 1995-07-26 1998-12-01 김광호 반도체 메모리의 누설전류 감지회로
US6366108B2 (en) * 1998-12-01 2002-04-02 Agilent Technologies, Inc. System and method for detecting defects within an electrical circuit by analyzing quiescent current
JP3910078B2 (ja) * 2001-05-11 2007-04-25 株式会社ルネサステクノロジ 半導体記憶装置および半導体記憶装置のテスト方法
JP2003249100A (ja) 2002-02-26 2003-09-05 Kawasaki Microelectronics Kk 半導体集積回路及び半導体集積回路テスト方法
KR100735677B1 (ko) 2005-12-28 2007-07-04 삼성전자주식회사 스탠바이 전류 저감 회로 및 이를 구비한 반도체 메모리장치
US8984216B2 (en) * 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
JP2013037733A (ja) 2011-08-05 2013-02-21 Renesas Electronics Corp 半導体記憶装置
US8817570B2 (en) 2012-02-13 2014-08-26 GlobalFoundries, Inc. Devices having bias temperature instability compensation
KR20180135662A (ko) 2017-06-13 2018-12-21 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US10566072B2 (en) * 2018-03-06 2020-02-18 Winbond Electronics Corp. Detection methods for NOR flash memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150071000A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor memory device and defective judging method thereof
CN107943712A (zh) * 2016-10-12 2018-04-20 三星电子株式会社 控制存储器设备的回收的方法、存储设备及其操作方法
CN110069214A (zh) * 2018-01-22 2019-07-30 三星电子株式会社 存储设备、存储系统和操作存储设备的方法

Also Published As

Publication number Publication date
US11593242B2 (en) 2023-02-28
US20210049086A1 (en) 2021-02-18
CN112394879B (zh) 2024-05-17
DE102020113341A1 (de) 2021-02-18
KR20210019784A (ko) 2021-02-23

Similar Documents

Publication Publication Date Title
CN111400200A (zh) 控制器及其操作方法
US11748223B2 (en) Method of operating storage device, storage device performing the same and storage system including the same
CN109933280B (zh) 数据存储装置及其操作方法
KR102571747B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110413446B (zh) 数据存储设备及其操作方法
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
US11481153B2 (en) Data storage device and operating method thereof
CN110942795A (zh) 存储器系统、其操作方法以及非易失性存储器装置
US20230004320A1 (en) Method of managing debugging log in storage device
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN110083305B (zh) 存储器系统及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN111352756A (zh) 检测存储器装置中存储的数据的错误的装置及其操作方法
CN112394879B (zh) 操作存储设备的方法、存储设备及操作存储系统的方法
KR20220089854A (ko) Ufs 장치 및 ufs 장치의 동작 방법
CN110299181B (zh) 非易失性存储器装置、其操作方法及数据存储装置
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20230031617A (ko) 데이터를 리프레쉬하는 데이터 저장 장치 및 그 동작 방법
CN110795366B (zh) 数据存储装置及数据存储装置的操作方法
TWI787285B (zh) 非揮發性記憶體裝置、其操作方法及包括其資料儲存裝置
CN111324302A (zh) 数据存储装置及其操作方法
CN111061424A (zh) 数据存储装置及数据存储装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant