CN101796589B - 用于移除系统影响的存储器控制器自校准 - Google Patents

用于移除系统影响的存储器控制器自校准 Download PDF

Info

Publication number
CN101796589B
CN101796589B CN2008801058286A CN200880105828A CN101796589B CN 101796589 B CN101796589 B CN 101796589B CN 2008801058286 A CN2008801058286 A CN 2008801058286A CN 200880105828 A CN200880105828 A CN 200880105828A CN 101796589 B CN101796589 B CN 101796589B
Authority
CN
China
Prior art keywords
voltage
word
memory unit
read
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801058286A
Other languages
English (en)
Other versions
CN101796589A (zh
Inventor
弗朗姬·鲁帕尔瓦尔
维沙尔·萨林
俊·S·辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101796589A publication Critical patent/CN101796589A/zh
Application granted granted Critical
Publication of CN101796589B publication Critical patent/CN101796589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Read Only Memory (AREA)

Abstract

通过将电压写入到选定单元来执行针对存储器控制器的自校准。对围绕所述选定单元的邻近单元进行编程。在所述邻近编程操作中的每一者之后，读取所述选定单元上的电压以确定由例如浮动栅极到浮动栅极的耦合等系统偏移引起的任何电压变化。求这些变化的平均值且将其作为偏移存储在表中供在由所述偏移表示的特定存储器区域中调节编程电压或读取电压时使用。针对温度的自校准方法是通过在不同温度下写入单元及在不同温度下读取以产生用于写入路径及读取路径的温度偏移表来确定。这些偏移表用于在编程期间及在读取期间调节系统温度相关的偏移。

Description

用于移除系统影响的存储器控制器自校准
技术领域
本发明大体来说涉及半导体存储器，且更特定来说，在一个或多个实施例中涉及固态非易失性存储器装置。
背景技术
电子装置通常具有可供其采用的某些类型的大容量存储装置。一种常见实例是硬盘驱动器(HDD)。HDD能够以相对低成本进行大量存储，且当前消费HDD具有超过一个太字节的容量。
HDD通常将数据存储于旋转磁性媒体唱片上。通常将数据作为一种磁通反向模式而存储在唱片上。当向典型HDD写入数据时，以较高速度旋转所述唱片，同时浮动于所述唱片上方的写入头产生一连串磁性脉冲以对准所述唱片上的磁性粒子来表示所述数据。当从典型HDD读取数据时，在磁阻读取头浮动于高速旋转的唱片上方时，其中会因感应而发生电阻变化。在实践中，所得的数据信号是模拟信号，所述信号的波峰及波谷是所述数据模式的磁通反向所引起的结果。然后使用称作部分响应最大似然(PRML)的数字信号处理技术对所述模拟数据信号取样以确定负责产生所述数据信号的可能数据模式。
HDD因其机械性质而具有一些缺陷。HDD常因冲击、振动或强磁场而易发生损坏或过多的读取/写入错误。另外，其在便携式电子装置中使用相对较大的电力。
大容量存储装置的另一实例是固态驱动器(SSD)。SSD利用半导体存储器装置来存储其数据代替将数据存储于旋转媒体上，但其包含使其在其主机系统看来为典型HDD的接口及形式因数。SSD的存储器装置通常为非易失性快闪存储器装置。
快闪存储器装置已发展成用于广泛的电子应用的普遍非易失性存储器来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。通过对电荷存储或陷获层的编程或其它物理现象产生的所述单元的阈值电压的变化确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、蜂窝式电话及可移除存储器模块，且非易失性存储器的用途继续扩大。
与HDD不同的是，因其固态性质，SDD的操作一般不会受到振动、冲击或磁场等因素的影响。类似地，由于不具有移动部件，SDD具有比HDD更低的功率需求。然而，与具有相同形式因数的HDD相比，SSD当前具有低许多的存储容量及明显较高的每位成本。
出于上述原因，且所属领域的技术人员在阅读及了解本说明书之后将明了的其它原因，此项技术中需要替代的大容量存储器件选项。
发明内容
附图说明
图1是根据本发明实施例的存储器装置的简化方框图。
图2是可存在于图1的存储器装置中的实例性NAND存储器阵列的一部分的示意图。
图3是根据本发明一个实施例的固态大容量存储系统的方框示意图。
图4是根据本发明实施例的对概念性地显示可由读取/写入通道从存储器装置接收的数据信号的波形的描绘。
图5是根据本发明实施例的电子系统的方框示意图。
图6是用于将控制器电路校准到特定存储器装置的可靠性特征的方法的一个实施例的流程图。
图7是根据图6的方法的存储器阵列的子部分的一个实施例的方框图。
图8是用于以图6及7的实施例所产生的自校准偏移表进行编程的方法的一个实施例的流程图。
图9是用于针对存储器装置的读取及写入路径中的温度诱发系统偏移校准存储器控制器电路的方法的一个实施例的流程图。
图10是用于在存储器装置中根据图8的校准方法执行写入路径调节的方法的一个实施例的流程图。
图11是用于在存储器装置中根据图8的校准方法执行读取路径调节的方法的一个实施例的流程图。
具体实施方式
在以下对本发明实施例的详细说明中，参照形成本发明一部分且其中以图解说明方式显示可在其中实践本发明的具体实施例的附图。充分详细地描述此等实施例以使所属领域的技术人员能够实践本发明，且应了解，也可利用其它实施例，且可做出过程、电或机械变化而不背离本发明的范围。因此，不应在限制意义上考虑以下详细说明，且本发明的范围仅由以上权利要求书及其等效内容来界定。
传统固态存储器装置以二进制信号形式传递数据。通常，接地电位表示数据位的第一逻辑电平(即，第一位电平)，例如‘0’数据值，而电源电位表示数据位的第二逻辑电平(即，第二位电平)，例如，‘1’数据值。举例来说，多级单元(MLC)可指派有4个不同的阈值电压(Vt)范围，每一范围为200毫伏，其中每一范围均对应于不同位模式，因此表示4个不同的位电平。通常，每一范围之间具有0.2伏到0.4伏的静区或边际以防止Vt分布发生重叠。如果所述单元的Vt处于第一范围内，则可认为所述单元存储逻辑11状态且通常将此视为所述单元的已擦除状态。如果Vt处于第二范围内，则可认为所述单元存储逻辑10状态。如果Vt处于第三范围内，则可认为所述单元存储逻辑00状态。且如果Vt处于第四范围内，则可认为所述单元存储逻辑01状态。
当对上文所描述的传统MLC装置进行编程时，一般首先将单元作为区块而擦除以对应于所述已擦除状态。在擦除单元区块之后，必要时首先编程每一单元的最低有效位(LSB)。举例来说，如果LSB为1，则不必进行编程，但如果LSB为0，则将目标存储器单元的Vt从对应于所述11逻辑状态的Vt范围移动到对应于所述10逻辑状态的Vt范围。在编程所述LSB之后，以类似方式编程每一单元的最高有效位(MSB)，从而在必要时使Vt移位。当读取传统存储器装置的MLC时，一个或一个以上读取操作大体确定单元电压的Vt落入所述范围中的哪一者中。举例来说，第一读取操作可确定目标存储器单元的Vt可指示MSB是1还是0，而第二读取操作可确定所述目标存储器单元的Vt可指示LSB是1还是0。然而，在每一情形中，从目标存储器单元的读取操作返回单个位，而不管每一单元上存储有多少个位。当在每一MLC上存储更多位时，此多个编程及读取操作问题变得愈加棘手。
说明性实施例的存储器装置将数据作为Vt范围存储在存储器单元上。然而，与传统存储器装置相比，每单元两个或两个以上位的位模式并非作为离散位进行编程及/或读取，而是作为完整的位模式进行编程及/或读取。举例来说，在两个位MLC装置中，代替在编程单元的LSB之后再编程所述单元的MSB，可编程目标阈值电压来表示那两个位的位模式。类似地，代替利用多个读取操作来确定存储在单元上的每一位，可确定所述单元的阈值电压并将其作为表示所述单元的位模式的单个信号来传递。此方法的优势随每单元的位计数增加而变得更显著。
图1是根据本发明实施例的存储器装置101的简化方框图。存储器装置101包含布置成若干行及若干列的存储器单元阵列104。尽管将主要参照NAND存储器阵列来描述各种实施例，但各种实施例并不限于存储器阵列104的特定架构。适于本实施例的其它阵列架构的某些实例包含NOR阵列、AND阵列及虚拟接地阵列。
提供行解码电路108及列解码电路110以解码提供到存储器装置101的地址信号。地址信号经接收及解码以存取存储器阵列104。存储器装置101还包含输入/输出(I/O)控制电路112以管理命令、地址及数据向存储器装置101的输入以及数据及状态信息从存储器装置101的输出。地址寄存器114耦合在I/O控制电路112与行解码电路108及列解码电路110之间，以在解码之前锁存地址信号。命令寄存器124耦合在I/O控制电路112与控制逻辑116之间以锁存传入命令。控制逻辑116响应于所述命令来控制对存储器阵列104的存取，并为外部处理器130产生状态信息。控制逻辑116耦合到行解码电路108及列解码电路110以响应于所述地址来控制行解码电路108及列解码电路110。
控制逻辑116还耦合到取样与保持电路118。取样与保持电路118锁存呈模拟电压电平形式的传入或传出数据。举例来说，所述取样与保持电路可含有用于对表示将要写入到存储器单元的数据的传入电压信号或指示从存储器单元感测的阈值电压的传出电压信号进行取样的电容器或其它模拟存储装置。取样与保持电路118可进一步提供对所取样电压的放大及/或缓冲以向外部装置提供更强的数据信号。
在写入操作期间，对存储器阵列104的目标存储器单元进行编程直到指示其Vt电平的电压匹配保持在取样与保持电路118中的电平为止。作为一个实例，此可通过使用差分感测装置比较所保持的电压电平与目标存储器单元的阈值电压来实现。可将编程脉冲施加到目标存储器单元以增加其阈值电压直到达到或超过所期望值为止。在读取操作中，将目标存储器单元的Vt电平传递到取样与保持电路118以传送到外部处理器(图1中未显示)。
可以各种方式确定单元的阈值电压。举例来说，可在目标存储器单元被激活的时刻对字线电压进行取样。另一选择为，可将经升压电压施加到目标存储器单元的第一源极/漏极侧，且可将阈值电压视为其控制栅极电压与其另外的源极/漏极侧处的电压之间的差。通过将所述电压耦合到电容器，可与所述电容器共享电荷以存储经取样电压。注意，所述经取样电压无需与阈值电压相等，而仅仅指示所述电压。举例来说，在将经升压电压施加到所述存储器单元的第一源极/漏极侧并将已知电压施加到其控制栅极的情形下，由于在所述存储器单元的第二源极/漏极侧处产生的电压指示所述存储器单元的阈值电压，故而可将所述所产生的电压视为数据信号。
取样与保持电路118可包含高速缓存，即每一数据值多个存储位置，以使得存储器装置101在将第一数据值传递到外部处理器的同时可读取下一数据值，或在将第一数据值写入到存储器阵列104的同时接收下一数据值。状态寄存器122耦合在I/O控制电路112与控制逻辑116之间以锁存用于输出到外部处理器的状态信息。
存储器装置101经由控制链路132在控制逻辑116处接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置101可通过多路复用输入/输出(I/O)总线134从外部处理器接收命令(命令信号形式)、地址(地址信号形式)及数据(数据信号形式)并经由I/O总线134将数据输出到所述外部处理器。
在特定实例中，经由输入/输出(I/O)总线134的I/O引脚[0:7]在I/O控制电路112处接收命令，并将所述命令写入到命令寄存器124中。经由总线134的输入/输出(I/O)引脚[0:7]在I/O控制电路112处接收地址并将所述地址写入到地址寄存器114中。在I/O控制电路112处，针对能够接收8个并行信号的装置在输入/输出(I/O)引脚[0:7]上，或针对能够接收16个并行信号的装置在输入/输出(I/O)引脚[0:15]上，可接收数据并将其传送到取样与保持电路118。还可针对能够传输8个并行信号的装置在输入/输出(I/O)引脚[0:7]上，或针对能够传输16个并行信号的装置在输入/输出(I/O)引脚[0:15]上输出数据。所属领域的技术人员应了解，可提供额外的电路及信号，且已简化图1的存储器装置以帮助重点强调本发明的实施例。另外，尽管已根据各种信号的接收及输出的普遍惯例描述了图1的存储器装置，但应注意，除非本文中明确说明，否则各种实施例不受所描述的具体信号及I/O配置限制。举例来说，命令及地址信号可在不同于接收数据信号的那些输入的输入处接收，或数据信号可在I/O总线134的单个I/O线上串行地传输。由于所述数据信号表示位模式而不是个别位，因此8位数据信号的串行通信可与表示个别位的8个信号的并行通信同样有效。
图2为可存在于图1的存储器阵列104中的实例性NAND存储器阵列200的一部分的示意图。如图2中所示，存储器阵列200包含字线2021到202N及交叉位线2041到204M。为便于在数字环境中进行寻址，字线202的数目及位线204的数目一般各自为2的某一幂。
存储器阵列200包含NAND串2061到206M。每一NAND串包含晶体管2081到208N，其各自位于字线202与位线204的交叉处。在图2中描绘为浮动栅极晶体管的晶体管208表示用于数据存储的非易失性存储器单元。每一NAND串206的浮动栅极晶体管208从源极到漏极串联地连接在一个或一个以上源极选择栅极210(例如，场效应晶体管(FET))与一个或一个以上漏极选择栅极212(例如，FET)之间。每一源极选择栅极210位于局部位线204与源极选择线214的交叉处，而每一漏极选择栅极212位于局部位线204与漏极选择线215的交叉处。
每一源极选择栅极210的源极连接到共用源极线216。每一源极选择栅极210的漏极连接到对应NAND串206的第一浮动栅极晶体管208的源极。举例来说，源极选择栅极2101的漏极连接到对应NAND串2061的浮动栅极晶体管2081的源极。每一源极选择栅极210的控制栅极220连接到源极选择线214。如果针对给定NAND串206利用多个源极选择栅极210，则其将串联耦合在共用源极线216与所述NAND串206的第一浮动栅极晶体管208之间。
每一漏极选择栅极212的漏极在漏极触点228处连接到用于对应NAND串的局部位线204。举例来说，漏极选择栅极2121的漏极在漏极触点2281处连接到用于对应NAND串2061的局部位线2041。每一漏极选择栅极212的源极连接到对应NAND串206的最后一个浮动栅极晶体管208的漏极。举例来说，漏极选择栅极2121的源极连接到对应NAND串2061的浮动栅极晶体管208N的漏极。如果对于给定NAND串206利用多个漏极选择栅极212，则其将串联耦合在对应的位线204与所述NAND串206的最后一个浮动栅极晶体管208N之间。
浮动栅极晶体管208的典型构造包含源极230及漏极232、浮动栅极234及控制栅极236，如图2中所示。浮动栅极晶体管208使其控制栅极236耦合到字线202。浮动栅极晶体管208列是耦合到给定局部位线204的那些NAND串206。浮动栅极晶体管208行是共同耦合到给定字线202的那些晶体管。本发明实施例还可利用其它形式的晶体管208，例如NROM、磁性或铁电晶体管及能够经编程以呈现两个或两个以上阈值电压范围中的一者的其它晶体管。
各种实施例的存储器装置可有利地用于大容量存储系统中。对于各种实施例来说，这些大容量存储系统可具有与传统HDD相同的形式因数及通信总线接口，借此允许其在各种应用中取代此类驱动器。HDD的一些常见形式因数包含通常与当前的个人计算机及较大数字媒体记录器一起使用的3.5″、2.5″及PCMCIA(个人计算机存储器卡国际协会)形式因数，以及通常用于例如蜂窝式电话、个人数字助理(PDA)及数字媒体播放器的较小个人电器的1.8″及1″形式因数。一些常见总线接口包含通用串行总线(USB)、AT附接接口(ATA)[也称作集成驱动电子装置或IDE]、串行ATA(SATA)、小型计算机系统接口(SCSI)及电气与电子工程师协会(IEEE)1394标准。尽管已列出各种形式因数及通信接口，但本发明实施例不限于具体形式因数或通信标准。此外，所述实施例无需符合HDD形式因数或通信接口。图3是根据本发明一个实施例的固态大容量存储系统300的方框示意图。
大容量存储装置300包含根据本发明实施例的存储器装置301、读取/写入通道305及控制器310。读取/写入通道305提供对从存储器装置301接收的数据信号的模数转换以及对从控制器310接收的数据信号的数模转换。控制器310通过总线接口315提供大容量存储系统300与外部处理器(图3中未显示)之间的通信。应注意，读取/写入通道305可为一个或一个以上额外存储器装置提供服务，如以虚线表示的存储器装置301’所描绘。可通过多位芯片启用信号或其它多路复用方案来处理选择单个存储器装置301以进行通信。
存储器装置301通过模拟接口320及数字接口325耦合到读取/写入通道305。模拟接口310提供模拟数据信号在存储器装置301与读取/写入通道305之间的传递，而数字接口325提供控制信号、命令信号及地址信号从读取/写入通道305到存储器装置301的传递。数字接口325可进一步提供状态信号从存储器装置301到读取/写入通道305的传递。模拟接口320及数字接口325可共享信号线，如相关于图1的存储器装置101所述。
读取/写入通道305通过一个或一个以上接口(例如数据接口330及控制接口335)耦合到控制器310。数据接口330提供数字数据信号在读取/写入通道305与控制器310之间的传递。控制接口335提供控制信号、命令信号及地址信号从控制器310到读取/写入通道305的传递。控制接口335可进一步提供状态信号从读取/写入通道305到控制器310的传递。如将控制接口335连接到数字接口325的虚线所描绘，状态及命令/控制信号还可在控制器310与存储器装置301之间直接传递。
虽然将读取/写入通道305与控制器310描绘为两个不同装置，但所述二者的功能可替代地由单个集成电路装置来执行。而且，尽管将存储器装置301维持为单独装置将使本发明实施例更为灵活地适于不同形式因数及通信接口，但由于其也是集成电路装置，因此可将整个大容量存储系统300制造为单个集成电路装置。
读取/写入通道305是适于至少提供从数字数据串流到模拟数据串流的转换及从模拟数据串流到数字数据串流的转换的信号处理器。
在实践中，在总线接口315处接收控制及命令信号以用于通过控制器310存取存储器装置301。可相依于需要哪种类型的存取(例如，写入、读取、格式化等)而也在总线接口315处接收地址及数据值。在共享总线系统中，总线接口315将与各种其它装置一起耦合到总线。为引导到具体装置的通信，可在所述总线上设置指示所述总线上哪一装置将按照后续命令行动的识别值。如果所述识别值匹配由大容量存储系统300采用的值，则控制器310将随后在总线接口315处接受后续命令。如果所述识别值不匹配，则控制器310将忽略后续通信。类似地，为避免总线上的冲突，共享总线上的各种装置可指示其它装置停止出站通信而其则单独地对总线进行控制。用于总线共享及避免冲突的协议已众所周知且本文中将不再加以详述。然后，控制器310将命令、地址及数据信号继续传递到读取/写入通道305以供处理。注意，从控制器310传递到读取/写入通道305的命令、地址及数据信号无需为在总线接口315处接收的相同信号。举例来说，用于总线接口315的通信标准可不同于读取/写入通道305或存储器装置301的通信标准。在此情形中，控制器310可在存取存储器装置301之前转译所述命令及/或寻址方案。另外，控制器310可提供一个或一个以上存储器装置301内的负载均衡，以使得存储器装置301的物理地址可针对给定的逻辑地址而随时间变化。因此，控制器310可将来自所述外部装置的逻辑地址映射到目标存储器装置301的物理地址。
针对写入请求，除命令及地址信号外，控制器310还将把数字数据信号传递到读取/写入通道305。举例来说，针对16位的数据字，控制器310将传递16个具有第一或第二二进制逻辑电平的个别信号。然后，读取/写入通道305将把数字数据信号转换为表示所述数字数据信号的位模式的模拟数据信号。继续进行前述实例，读取/写入通道305将使用数模转换来将所述16个个别数字数据信号转换为具有指示所期望的16位数据模式的电位电平的单个模拟信号。对于一个实施例来说，表示所述数字数据信号的位模式的模拟数据信号可指示目标存储器单元的所期望阈值电压。然而，在对单晶体管存储器单元进行编程时，情形通常是，对相邻的存储器单元的编程将增加先前所编程的存储器单元的阈值电压。因此，对于另一实施例来说，读取/写入通道305可考虑所述类型的所预期的阈值电压变化，并调节模拟数据信号使其可指示低于最终期望的阈值电压的阈值电压。在转换来自控制器310的数字数据信号之后，读取/写入通道305将随后将写入命令及地址信号连同模拟数据信号传递到存储器装置301以用于对所述个别存储器单元进行编程。可逐单元地进行编程，但通常每一操作针对一数据页来执行。对于典型存储器阵列架构来说，数据页包含耦合到字线的所有其它存储器单元。
针对读取请求，控制器将把命令及地址信号传递到读取/写入通道305。读取/写入通道305将把所述读取命令及地址信号传递到存储器装置301。作为响应，在执行读取操作之后，存储器装置301将返回指示由所述地址信号及读取命令界定的存储器单元的阈值电压的模拟数据信号。存储器装置301可以并行或串行方式传送其模拟数据信号。
所述模拟数据信号还可不作为离散电压脉冲来传送，而是作为大致连续的模拟信号串流而传送。在此情况下，读取/写入通道305可采用类似于HDD存取时所使用的信号处理，称为PRML或部分响应最大似然。在传统HDD的PRML处理中，HDD的读取头输出模拟信号串流，所述模拟信号串流表示在HDD唱片的读取操作期间遇到的磁通反向。周期性地对响应于读取头所遇到的磁通反向而产生的此模拟信号取样以形成所述信号模式的数字表示，而非试图捕获所述信号的真实波峰及波谷。然后可分析此数字表示以确定负责产生所述模拟信号模式的磁通反向的可能模式。本发明实施例可利用此相同类型的处理。通过对来自存储器装置301的模拟信号进行取样，可采用PRML处理来确定负责产生所述模拟信号的阈值电压的可能模式。
图4是根据本发明实施例对概念性地显示可由读取/写入通道305从存储器装置301接收的数据信号450的波形的描绘。可对数据信号450周期性地进行取样，例如由时间t1、t2、t3及t4处的虚线所指示，且可根据所取样的电压电平的振幅产生数据信号450的数字表示。在取样率及表示的准确性之间做出权宜。然后，所述数字表示可用来预测何种传入电压电平可能负责产生模拟信号模式。而又可依据此所预期的传入电压电平模式预测正被读取的个别存储器单元的可能数据值。
应认识到，在从存储器装置301读取数据值时将发生错误，因而读取/写入通道305可包含错误校正。错误校正通常用于存储器装置以及HDD中以从所预期的错误恢复。通常，存储器装置将用户数据存储在第一组位置中且将错误校正码(ECC)存储在第二组位置中。在读取操作期间，响应于对用户数据的读取请求来读取用户数据及ECC两者。通过使用已知算法，将从读取操作返回的用户数据与ECC进行比较。如果错误在所述ECC的限度内，则将校正所述错误。
图5是根据本发明实施例的电子系统的方框示意图。电子系统的实例可包含：个人计算机、PDA、数码相机、数字媒体播放器、数字记录器、电子游戏、电器、车辆、无线装置、蜂窝式电话等等。
电子系统包含主机处理器500，所述主机处理器可包含高速缓冲存储器502以提高处理器500的效率。处理器500耦合到通信总线504。多种其它装置可在处理器500的控制下耦合到通信总线504。举例来说，所述电子系统可包含：随机存取存储器(RAM)506；一个或一个以上输入装置508，例如键盘、触摸垫、指向装置等；音频控制器510；视频控制器512；及一个或一个以上大容量存储系统514。至少一个大容量存储系统514包含用于与总线504通信的数字总线接口515、根据本发明实施例的具有用于传送数据信号(表示两个或两个以上数据位的数据模式)的模拟接口的一个或一个以上存储器装置、及适于执行对从总线接口515接收的数字数据信号的数模转换及对从其存储器装置接收的模拟数据信号的模数转换的信号处理器。
所属领域的技术人员应理解，所有数据操纵、编程及读取可在数字域中完成而不需将数字数据位模式转换为其等效的模拟电压。
用以补偿系统影响的自校准
由于制造过程期间每一单元的组成及制造过程本身的轻微差异，单元到单元耦合影响可根据存储器阵列上的区块的不同而改变。不同的集成电路裸片之间耦合影响可为不同，使得两个存储器装置不能共享相同特征。温度变化也可致使存储器装置的读取及写入路径中的电压偏移。
图6图解说明用于(例如)由存储器控制器针对存储器阵列的不同区域的耦合影响进行自校准的方法的一个实施例的流程图。此方法使得控制器能够确定存储器阵列的不同区域中的单元到单元耦合效应、针对每一存储器区域存储所得的编程偏移且在每一存储器区域的未来编程中使用所述偏移。
执行自校准的存储器控制器或控制电路可以是存储器装置的一部分(即，与存储器阵列在相同裸片上)或与存储器装置分离。图3中图解说明大容量存储存储器控制器310的一个实例。后续对存储器系统的提及是指呈任一配置的存储器。在论述图6的方法的同时参照图7的部分存储器单元阵列的方框图。
校准方法将电压写入到中央存储器单元701(601)。所述电压是表示经编程状态(例如单个位状态或多个位状态)的阈值电压。如先前所论述，阈值电压可由耦合到存储器装置并对其进行控制的控制电路根据表示所期望阈值电压的数字信号产生。读取/写入通道电路及/或控制器电路然后对数字信号执行数模转换以产生所需阈值电压的模拟表示。
将由另一模拟电压表示的位模式写入到周围存储器单元703、705中的一者或一者以上603。可以相同模拟电压或不同模拟电压对每一邻近存储器单元703、705进行编程。邻近中央单元701且在字线方向上的单元703、705通过电容耦合及编程干扰两者影响中央单元。对沿位线方向的单元710、711的编程通过电容耦合影响中央单元701上的阈值电压。这些效应往往提升中央单元701的阈值电压。
在每一写入操作之后读取中央单元701以确定例如对周围单元的编程已影响中央单元的所存储电压的程度等效应604。然后，改变(通常增加)这些单元703、705上的电压605且在每一变化之后读取中央单元以确定对中央单元701的效应606。将对中央单元701的效应的指示存储在存储器中的表中以供未来参照607。在一个实施例中，此指示是指示中央单元701响应于周围单元的阈值电压变化的平均阈值电压变化的偏移。举例来说，针对用于编程周围单元的每5伏，偏移可以是5毫伏的变化。然后，可在以后在对所述存储器区域中的单元进行编程时使用所存储的偏移。在另一实施例中，对中央单元的效应的指示是响应于对邻近单元中的一者或一者以上进行编程而发生在中央单元上的最大电压变化。
可针对不同实施例改变围绕中央单元701的经编程单元的数量及定向。举例来说，可对沿与中央单元701相同的位线的垂直单元710、711进行编程且也可对对角线单元进行编程且可如上所述测量其对中央单元701的影响。这些效应往往提升中央单元701的阈值电压。
在存储器阵列的不同区域的代表性单元上执行图6及7中所图解说明的校准方法。可在整个存储器阵列的或所述阵列的特定区域中的任意单元上执行所述方法。举例来说，可在阵列的角落单元及中央单元上执行所述方法。在另一实施例中，可检查每一存储器区块的某些区域。在又另一实施例中，可在位于存储器阵列的周期性间隔处的单元上执行所述方法。
可在制造过程期间执行一次自校准且将编程偏移指示存储在非易失性存储器中。在另一实施例中，可在存储器装置的每次加电时执行所述校准。
在又另一实施例中，在制造过程期间执行自校准，然后在存储器装置的每次加电时更新所存储的偏移表。举例来说，在装置制造期间存储的偏移表将是在制造条件下产生的大概偏移表。在所述部件的实际使用期间因环境条件的变化而将更新那些偏移。
在又另一实施例中，所存储的自校准偏移是读取电路与写入电路的结果之间的电压差。举例来说，写入电路可将2.3伏的模拟电压写入到存储器单元。读取电路可读取此电压为2.35伏。因此，在经写入电压与经读取电压之间存在0.05伏的偏移。
在一个此类实施例中，所述偏移表是通过将已知电压写入到单元且然后读取所述电压而产生。将所述差存储为针对所述特定存储器区域的偏移。此自校准实施例可在任意的存储器区域上或以先前所述的某一方式执行写入-然后-读取方法。
图8图解说明用于以由上述实施例产生的自校准偏移表进行编程的方法的一个实施例。确定将要在选定存储器单元中编程的模拟电压801。在一个实施例中，所述电压是数模转换过程的结果，所述转换过程将数字数据位模式转换为其等效的模拟电压。
针对选定存储器单元位于其中的存储器区域的偏移是通过读取所存储的针对所述特定区域的偏移来确定803。然后将所述偏移应用于将要编程的模拟电压805。举例来说，如果将要编程的电压是1.7伏且偏移是0.03伏，则所得将要编程的电压是1.73伏。然后，将所得电压编程到选定存储器单元中807。
图9图解说明用于校准存储器控制器以补偿存储器装置的读取及写入路径中所产生的温度诱发系统偏移的方法的一个实施例。此方法产生写入路径校准表及读取路径校准表两者。对于不包含在这些表中的中间温度的调节可依据表进行插值。
所述方法以在相对高温度下将电压写入到存储器单元901开始。举例来说，相对高温度可以是存储器装置的操作温度范围的上限温度(例如，75℃-85℃)。然后，在此温度下读取存储器单元903。此读取给出在较高温度下写入的电压与读取的电压之间所经历的电压偏移。
然后，减少存储器装置的温度且在较低温度下读取在较高温度下进行编程的存储器单元905。在一个实施例中，较低温度是存储器装置的操作温度范围的下限(例如-20℃-0℃)。此操作给出在高温度下写入的电压与随后在较低温度下读取的电压之间所经历的电压偏移。
然后，在较低温度范围下将相同电压电平写入到相同存储器单元(在其经擦除之后)907。然后，在较低温度范围下读取此存储器单元909。此读取给出在较低温度下写入的电压与在较低温度下读取的电压之间所经历的电压偏移。
然后，将存储器装置加温到高温度，且然后再次读取所述存储器单元911。此读取给出在较低温度下写入的电压与在较高温度下读取的电压之间所经历的电压偏移。
现在可依据以上在温度上限及温度下限下的偏移来产生校准表913。所述表还可填充有在两个温度极限之间的不同温度下的电压偏移的插值。在替代实施例中，以后在读取及写入路径调节方法期间执行这些插值。
在存储器阵列的不同区域的代表性单元上执行图9的校准方法。可在整个存储器阵列的或在所述阵列的特定区域中的任意单元上执行所述方法。举例来说，可在所述阵列的角落单元及中央单元上执行所述方法。在另一实施例中，可检查每一存储器区块的某些区域。在又另一实施例中，可在位于存储器阵列的周期性间隔处的单元上执行所述方法。
图10图解说明用于在存储器装置中根据依据图9的实施例产生的校准表执行写入路径调节的方法的一个实施例的流程图。首先通过使用任何温度测量方法确定所述存储器装置的温度1001。此类测量方法可包含芯片上温度传感器或某一其它测量技术。
然后存取校准表以找到所述温度及针对所述温度的相关联电压偏移1003。如果所述温度不在所述表中，则可执行所述表中的两个温度与相关联偏移之间的插值以确定针对所述特定温度的适当电压偏移。将电压偏移相加到目标写入电压电平或从所述目标写入电压电平中减去所述电压偏移1005。如先前所述，此电压电平表示将要编程到选定存储器单元中的位模式。然后，将此经调节的电压电平编程到单元中1007。
图11图解说明用于在存储器装置中根据依据图9的实施例产生的校准表来执行读取路径调节的方法的一个实施例的流程图。首先，通过使用任何温度测量方法来确定存储器装置的温度1102。此类测量方法可包含芯片上温度传感器或某一其它测量技术。
然后存取校准表以找到所述温度及针对所述温度的相关联电压偏移1104。如果所述温度不在所述表中，则可执行所述表中的两个温度与相关联偏移之间的插值以确定针对所述特定温度的适当电压偏移。
将电压偏移相加到从存储器单元读取的电压或从所述所读取的电压中减去所述电压偏移1106。上述模数转换过程使用此经调节的电压电平来确定存储在存储器单元上的模拟电压所表示的位模式1108。
所属领域的技术人员应理解，所有数据操纵、编程及读取可在数字域中完成而不需将数字数据位模式转换为其等效的模拟电压。
总结
所揭示实施例中的一者或一者以上将偏移存储在存储器中，所述偏移在对选定存储器单元进行编程之前被相加到将要编程的电压。举例来说，在一个实施例中，自校准确定由编程周围单元的影响或写入与读取电路之间的差异产生的偏移。在另一实施例中，自校准确定由在存储器装置的读取及写入路径中产生的温度诱发系统偏移产生的偏移。在正编程某些存储器区域(例如，阵列的每一区块、角落及中央)时将这些偏移应用到将要在所述区域中编程的电压。
尽管本文已图解说明及描述具体实施例，但所属领域的技术人员将易于了解，任何经计算以实现相同目的的布置均可替代所示的具体实施例。所属领域的技术人员将明了本发明的众多更改。因此，此申请案打算涵盖本发明的任何更改或变型。还应理解，尽管将校准方法呈现为非易失性单元中的模拟电压存储，但其同样可应用于等效于模拟电压的数字数据模式。

Claims (19)

1.一种用于存储器控制器自校准的方法，所述方法包括：
将第一电压写入到存储器阵列的选定存储器单元；
将第二电压写入到所述选定存储器单元的第一邻近存储器单元；及
通过如下方式确定所述第一电压中的响应于写入所述第二电压的第一变化：
读取所述选定存储器单元以确定存储在所述选定存储器单元上的第三电压；
从所述第三电压中减去所述第一电压；及
产生由所述第一变化确定的第一偏移电压。
2.如权利要求1所述的方法，且其进一步包括：
将第四电压写入到所述选定存储器单元的第二邻近存储器单元；
读取所述选定存储器单元以确定第五电压；
从所述第五电压中减去所述第三电压以确定第二变化；及
产生由所述第二变化确定的第二偏移电压。
3.如权利要求2所述的方法，且其进一步包括将所述第一及第二偏移电压存储在所述存储器阵列中的表中，所述表包括来自所述存储器阵列的其它选定存储器单元的多个偏移电压。
4.如权利要求3所述的方法，其中所述自校准在所述存储器控制器加电时更新所述多个偏移电压的所述表。
5.如权利要求1所述的方法，其中所述第一及第二电压是等效于第一及第二模拟电压的数字数据模式。
6.如权利要求1所述的方法，且其进一步包括：
将选定存储器单元编程到第一电压；
以电压对所述选定存储器单元的多个邻近存储器单元中的每一者进行编程；
在邻近存储器单元的每一编程之后读取所述选定存储器单元以产生所述第一电压中的多个变化；及
从所述多个变化中产生编程偏移表。
7.如权利要求6所述的方法，其中所述多个邻近存储器单元在以下方向中的一个方向上：与所述选定存储器单元的字线方向、与所述选定存储器单元的位线方向、与所述选定存储器单元的字线及位线方向两者、与所述选定存储器单元的对角线方向或与所述选定存储器单元的字线、位线及对角线方向。
8.如权利要求6所述的方法，其中以电压对所述多个邻近存储器单元中的每一者进行编程包括以相同电压对所述多个邻近存储器单元中的每一者进行编程。
9.如权利要求6所述的方法，且其进一步包括增加所述邻近存储器单元上的所述电压中的每一者且在每一电压增加之后读取所述选定存储器单元以产生所述第一电压中的所述多个变化。
10.如权利要求6所述的方法，且其进一步包含：
产生针对所述存储器阵列的不同区域的编程偏移；及
将所述编程偏移存储在所述存储器阵列中的表中。
11.如权利要求10所述的方法，且其进一步包含：
产生针对将要在所述存储器阵列的第一区域中的经寻址存储器单元中编程的位模式的表示电压；
从所述表中读取表示所述第一区域的编程偏移；
响应于所述编程偏移来调节所述表示电压以产生经调节电压；及
将所述经调节电压编程到所述经寻址存储器单元中。
12.如权利要求6所述的方法，其中在数字域中执行所述存储器控制器的所述自校准，以使得使用数字位模式来表示存储在所述存储器阵列中的模拟电压。
13.一种固态存储器系统，其包括：
非易失性存储器单元阵列；及
控制电路，其用于所述非易失性存储器单元阵列，其中所述控制电路适于将第一电压编程到选定存储器单元、将至少一个电压编程到所述选定存储器单元的邻近存储器单元及针对所述邻近存储器单元的每一编程确定响应于所述第一电压的变化的平均偏移电压。
14.如权利要求13所述的固态存储器系统，且其进一步包含耦合在所述控制电路与所述非易失性存储器单元阵列之间的读取/写入通道，所述读取/写入通道具有数模转换电路及模数转换电路。
15.如权利要求13所述的固态存储器系统，其中所述非易失性存储器单元阵列被组织成NAND架构。
16.如权利要求14所述的固态存储器系统，其中所述控制电路及所述读取/写入通道进一步适于从正被编程的所述存储器单元中读取模拟数据信号且适于产生指示每一经读取模拟数据信号的数字位模式。
17.一种用于存储器控制器自校准的方法，所述方法包括：
在第一温度下将第一电压写入到存储器阵列的选定存储器单元；
在所述第一温度下从所述选定存储器单元中读取第二电压；
确定在所述第一温度下所述第一电压与所述第二电压之间的第一电压偏移；
在第二温度下从所述选定存储器单元中读取第三电压；
确定在所述第二温度下所述第一电压与所述第三电压之间的第二电压偏移；
在所述第二温度下将所述第一电压写入到所述选定存储器单元；
在所述第二温度下从所述选定存储器单元中读取第四电压；
确定在所述第二温度下所述第一电压与所述第四电压之间的第三电压偏移；
在所述第一温度下从所述选定存储器单元中读取第五电压；及
确定在所述第二温度下所述第一电压与所述第五电压之间的第三电压偏移。
18.一种用于移除存储器装置中的系统偏移的方法，所述方法包括：
确定将要写入到存储器单元的目标电压；
确定所述存储器装置中的响应于系统影响的偏移电压；
以所述偏移电压调节所述目标电压以产生经调节电压；及
将所述经调节电压写入到所述存储器单元。
19.如权利要求18所述的方法，其中所述系统影响由电容耦合、读取与写入路径之间的偏移或温度中的一者构成。
CN2008801058286A 2007-09-07 2008-09-04 用于移除系统影响的存储器控制器自校准 Active CN101796589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/851,439 US7817467B2 (en) 2007-09-07 2007-09-07 Memory controller self-calibration for removing systemic influence
US11/851,439 2007-09-07
PCT/US2008/075203 WO2009032891A1 (en) 2007-09-07 2008-09-04 Memory controller self-calibration for removing systemic influence

Publications (2)

Publication Number Publication Date
CN101796589A CN101796589A (zh) 2010-08-04
CN101796589B true CN101796589B (zh) 2013-03-27

Family

ID=40429329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801058286A Active CN101796589B (zh) 2007-09-07 2008-09-04 用于移除系统影响的存储器控制器自校准

Country Status (4)

Country Link
US (4) US7817467B2 (zh)
KR (1) KR101154648B1 (zh)
CN (1) CN101796589B (zh)
WO (1) WO2009032891A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US8045384B2 (en) * 2009-06-22 2011-10-25 Sandisk Technologies Inc. Reduced programming pulse width for enhanced channel boosting in non-volatile storage
KR101572833B1 (ko) * 2009-06-24 2015-12-01 삼성전자주식회사 플래시 메모리 프리프로세싱 시스템 및 그 방법
US8213255B2 (en) * 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
BR112012033693B8 (pt) * 2010-06-29 2022-07-19 Huawei Tech Co Ltd Componente de rede para encaminhamento de quadro de dados
CN103297048A (zh) * 2012-03-01 2013-09-11 深圳市蓝韵实业有限公司 自校准的ad转换器及ad转换方法
US8934306B2 (en) * 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
CN103680612A (zh) * 2012-09-24 2014-03-26 上海华虹宏力半导体制造有限公司 优化电可擦写非易失性存储器读写性能的方法
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US9147486B2 (en) 2013-09-05 2015-09-29 Micron Technology, Inc. Continuous adjusting of sensing voltages
KR102251810B1 (ko) 2014-09-30 2021-05-13 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치에 대한 제어 방법
CN104569506B (zh) * 2014-11-19 2017-10-20 苏州欧康诺电子科技股份有限公司 一种用于超高速磁电硬盘检测的接口适配器
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
KR102253592B1 (ko) * 2014-12-23 2021-05-18 삼성전자주식회사 초기 문턱 전압 분포 변화를 보상할 수 있는 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템
KR102377453B1 (ko) * 2015-11-05 2022-03-23 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US9508397B1 (en) * 2015-12-03 2016-11-29 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with endurance control
US10068634B2 (en) 2016-03-16 2018-09-04 International Business Machines Corporation Simultaneous write and read calibration of an interface within a circuit
US9792998B1 (en) * 2016-03-29 2017-10-17 Sandisk Technologies Llc System and method for erase detection before programming of a storage device
US9881683B1 (en) * 2016-12-13 2018-01-30 Cypress Semiconductor Corporation Suppression of program disturb with bit line and select gate voltage regulation
KR20180070974A (ko) * 2016-12-19 2018-06-27 삼성전자주식회사 비휘발성 메모리의 리드 동작 방법, 비휘발성 메모리를 포함하는 메모리 시스템 및 이의 동작 방법
US10090065B1 (en) 2017-03-14 2018-10-02 International Business Machines Corporation Simultaneous write, read, and command-address-control calibration of an interface within a circuit
JP6779816B2 (ja) * 2017-03-21 2020-11-04 キオクシア株式会社 半導体記憶装置
KR102299186B1 (ko) 2017-03-21 2021-09-08 마이크론 테크놀로지, 인크. 자동화된 동적 워드 라인 시작 전압을 위한 장치 및 방법
US10402272B2 (en) 2017-05-25 2019-09-03 Micron Technology, Inc. Memory device with dynamic programming calibration
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10612932B2 (en) * 2017-09-29 2020-04-07 Wipro Limited Method and system for correcting a pre-generated navigation path for an autonomous vehicle
KR102420161B1 (ko) * 2017-12-01 2022-07-12 삼성전자주식회사 메모리 컨트롤러 및 그것의 제어 방법
US10566063B2 (en) 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US11188416B2 (en) 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US11113129B2 (en) 2018-07-13 2021-09-07 Micron Technology, Inc. Real time block failure analysis for a memory sub-system
US10936246B2 (en) 2018-10-10 2021-03-02 Micron Technology, Inc. Dynamic background scan optimization in a memory sub-system
TWI797408B (zh) 2018-12-28 2023-04-01 美商美光科技公司 具有改善之跨溫度可靠度與讀取性能之記憶體
CN113366571B (zh) * 2018-12-28 2022-08-09 美光科技公司 具有改进的跨温度可靠度与读取性能的存储器
US10878882B1 (en) * 2019-06-19 2020-12-29 Micron Technology, Inc. Systems and methods for performing dynamic on-chip calibration of memory control signals
CN110390987A (zh) * 2019-06-22 2019-10-29 合肥致存微电子有限责任公司 一种数据加速重读的方法以及存储设备
JP7332406B2 (ja) 2019-09-13 2023-08-23 キオクシア株式会社 メモリシステム
US11488682B2 (en) 2020-06-24 2022-11-01 Sandisk Technologies Llc Calibration for integrated memory assembly
CN115437437B (zh) * 2021-06-03 2023-10-27 辉芒微电子(深圳)股份有限公司 一种芯片及其芯片参数失调上电自校准电路、方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000802A (zh) * 2006-01-09 2007-07-18 旺宏电子股份有限公司 编程非易失性存储器的方法及装置
CN101025995A (zh) * 2006-01-16 2007-08-29 海力士半导体有限公司 用于控制内建终端的装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1160794B1 (en) * 2000-05-31 2008-07-23 STMicroelectronics S.r.l. Circuit structure for programming data in reference cells of a multibit non-volatile memory device
US6870770B2 (en) * 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
KR100526186B1 (ko) * 2003-04-04 2005-11-03 삼성전자주식회사 플래시 메모리의 오류블록 관리방법 및 장치
US8082382B2 (en) * 2004-06-04 2011-12-20 Micron Technology, Inc. Memory device with user configurable density/performance
US7379333B2 (en) * 2004-10-28 2008-05-27 Samsung Electronics Co., Ltd. Page-buffer and non-volatile semiconductor memory including page buffer
JP4336342B2 (ja) * 2005-12-16 2009-09-30 シャープ株式会社 不揮発性半導体記憶装置
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
US7400532B2 (en) * 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7460398B1 (en) * 2007-06-19 2008-12-02 Micron Technology, Inc. Programming a memory with varying bits per cell
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000802A (zh) * 2006-01-09 2007-07-18 旺宏电子股份有限公司 编程非易失性存储器的方法及装置
CN101025995A (zh) * 2006-01-16 2007-08-29 海力士半导体有限公司 用于控制内建终端的装置

Also Published As

Publication number Publication date
WO2009032891A1 (en) 2009-03-12
US20110305090A1 (en) 2011-12-15
KR20100065364A (ko) 2010-06-16
US20130135936A1 (en) 2013-05-30
US7817467B2 (en) 2010-10-19
US8693246B2 (en) 2014-04-08
CN101796589A (zh) 2010-08-04
US8023324B2 (en) 2011-09-20
US20110007566A1 (en) 2011-01-13
US20090067266A1 (en) 2009-03-12
KR101154648B1 (ko) 2012-06-08
US8379446B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
CN101796589B (zh) 用于移除系统影响的存储器控制器自校准
CN101681295B (zh) 固态存储器中的粗略与精细编程
CN101689404B (zh) 固态存储器中的编程速率识别及控制
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN101681284B (zh) 以每单元变化位将错误校正码编程到固态存储器装置中
CN101689134B (zh) 以每单元不同位对存储器进行编程
CN101755305B (zh) 存储器装置及操作存储器单元的方法
CN101983378B (zh) 固态存储器装置中的模拟读取与写入路径
CN101821811B (zh) 对多级单元存储器进行编程的方法及装置
CN101765888B (zh) 基于控制器性能要求的编程
CN101681321A (zh) 利用数据值的模拟通信的固态存储器
US20240153576A1 (en) Memory system, memory controller and method for operating memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant