CN113366571B - 具有改进的跨温度可靠度与读取性能的存储器 - Google Patents

具有改进的跨温度可靠度与读取性能的存储器 Download PDF

Info

Publication number
CN113366571B
CN113366571B CN201880100659.0A CN201880100659A CN113366571B CN 113366571 B CN113366571 B CN 113366571B CN 201880100659 A CN201880100659 A CN 201880100659A CN 113366571 B CN113366571 B CN 113366571B
Authority
CN
China
Prior art keywords
programming
memory
temperature
temperature range
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880100659.0A
Other languages
English (en)
Other versions
CN113366571A (zh
Inventor
谭华
J·E·吴
朱盈颖
杨惠
周波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113366571A publication Critical patent/CN113366571A/zh
Application granted granted Critical
Publication of CN113366571B publication Critical patent/CN113366571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种存储器装置包括：存储器阵列，其包含存储器胞元；温度感测电路；及存储器控制单元，其可操作地耦合到所述存储器阵列。所述存储器控制单元包含处理器。所述处理器经配置以：从所述温度感测电路接收温度信息；当所述温度信息指示操作温度在第一温度范围内时，使用第一阈值电压分布来发起用数据编程所述存储器胞元；及当所述温度信息指示所述操作温度在第二温度范围内时，使用第二阈值电压分布来发起用数据编程所述存储器胞元。

Description

具有改进的跨温度可靠度与读取性能的存储器
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力来维持数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在未被供电时保留经存储数据而提供持续数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)、3D XPointTM存储器等等。
存储器胞元通常布置成矩阵或阵列。多个矩阵或阵列可组合到存储器装置中，且多个装置可经组合以形成存储器系统的存储卷，例如固态硬盘(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。
存储器系统可包含执行用于操作存储器装置或与外部系统介接的逻辑功能的一或多个处理器或其它存储器控制器。存储器矩阵或阵列可包含组织成若干物理页的若干存储器胞元块。存储器系统可从主机接收与存储器操作(例如在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作、从存储器装置擦除数据的擦除操作)相关联的命令，或执行一或多个其它存储器操作。
存储器用作广泛电子应用(包含例如个人计算机、便携式存储器条、数字相机、蜂窝电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置)的易失性及非易失性数据存储器。存储器胞元可布置成阵列，其中所述阵列用于存储器装置中。
许多电子装置包含数个主要组件：主机处理器(例如，中央处理单元(CPU)或其它主处理器)；主存储器(例如，一或多个易失性或非易失性存储器装置，例如动态RAM(DRAM)、静态RAM(SRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储器卡结构或组合件，或易失性存储器及非易失性存储器的组合等)。在特定实例中，电子装置可包含用户接口(例如，显示器、触摸屏幕、键盘、一或多个按钮等)、图形处理单元(GPU)、电源管理电路、基带处理器或一或多个收发器电路等。
附图说明
在图式(其不一定按比例绘制)中，相似数字可在不同视图中描述类似组件。具有不同字母后缀的类似数字可表示类似组件的不同例子。图式以实例方式而非限制方式大体上说明本文档中所论述的各个实施例。
图1说明包含主机及存储器装置的实例系统。
图2是呈存储器装置的形式的包含非易失性存储器胞元的设备的框图。
图3A是存储器胞元的阈值电压值分布的实例的说明。
图3B是展示阈值电压及对应位值的实例图表。
图4是通过存储器控制单元执行的存储器编程算法的编程遍次的说明。
图5是具有可放置(placeable)阈值电压的快闪存储器装置的部分的实例的说明。
图6是操作存储器装置的方法的实例的流程图。
图7说明根据本文中所描述的一些实例的实例机器的框图。
具体实施方式
存储器装置(尤其是NVM装置，例如NAND快闪存储器装置等)可包含多层级存储器胞元阵列。为了编程多层级存储器胞元，存储器页缓冲器存储有待写入到存储器胞元的值。在不应致使存储器胞元的阈值电压超过多层级存储器胞元的目标编程数据状态的最低阈值电压的电压电平，将第一编程脉冲施加到存储器胞元的控制门。接着，可执行读取操作以验证胞元所编程到的阈值电平。如果胞元未编程到所要阈值电压，那么施加额外编程脉冲(任选地包含更高电压或更长长度脉冲)且重新检查阈值电压。重复此过程直到读取操作确认存储器胞元被编程到所要阈值电压。
图1说明包含主机105及存储器装置110的实例系统100。主机105可包含主机处理器、中央处理单元，或一或多个其它装置、处理器或控制器。存储器装置110可包含通用快闪存储(UFS)装置、嵌入式MMC(eMMCTM)装置或一或多个其它存储器装置。主机105及存储器装置110可使用通信接口(I/F)115(例如，双向并行或串行通信接口)进行通信。
在实例中，存储器装置110可包含UFS装置，且通信接口115可包含串行双向接口，例如在一或多个电子装置工程联合委员会(JEDEC)标准(例如，JEDEC标准D223D(JESD223D)，通常称为JEDEC UFS主机控制器接口(UFSHCI)3.0等)中所定义。在另一实例中，存储器装置110可包含eMMCTM装置，且通信接口115可包含若干并行双向数据线(例如，DAT[7:0])及一或多个命令线，例如在一或多个JEDEC标准(例如，JEDEC标准D84-B51(JESD84-A51)，通常称为JEDEC eMMC标准5.1等)中所定义。在其它实例中，取决于主机105及存储器装置110，存储器装置110可包含一或多个其它存储器装置，或通信接口115可包含一或多个其它接口。所识别的标准仅被提供为其中可利用所描述方法及结构的实例环境；但此类方法及结构可用于在所识别的标准(或任何实际或提议标准)之外的多种环境中。
主机105及存储器装置110中的每一者可包含：若干接收器或驱动器电路，其经配置以经由通信接口115发送或接收信号；或接口电路(例如数据控制单元、取样电路或其它中间电路)，其经配置以处理待经由通信接口115传达的数据或以其它方式处理从通信接口115接收的数据，以供主机105、存储器装置110或一或多个其它电路或装置使用。
存储器装置110可包含存储器阵列(例如，一或多个存储器胞元阵列，例如NAND快闪存储器阵列或一或多个其它存储器阵列)、存储器控制单元及在特定实例中存储器阵列与存储器控制单元之间的接口电路。在特定实例中，存储器阵列可包含若干存储器裸片，每一存储器裸片具有与存储器控制单元分离的控制逻辑。存储器控制单元可包含专用集成电路(ASIC)、场可编程门阵列(FPGA)或经布置或经编程以管理到存储器阵列、来自存储器阵列或在存储器阵列内的数据传送或操作的一或多个其它处理电路。
图2展示根据本文中所描述的一些实例的呈存储器装置200(例如，图1中的存储器装置110)的形式的设备的框图，其包含具有集成于相同集成电路(IC)芯片中的混合存储器胞元类型的非易失性存储器胞元。存储器装置200可包含含有存储器胞元210及285的存储器阵列(或多个存储器阵列)201。在存储器装置200的物理结构中，存储器胞元210及285可垂直地(例如，彼此堆叠)布置于存储器装置200的衬底(例如，包含存储器装置200的IC芯片的半导体衬底)上方。存储器胞元210及285可包含非易失性胞元。存储器胞元210及285可具有不同非易失性存储器胞元类型。例如，存储器胞元210可包含浮动门存储器胞元、电荷捕获存储器胞元或其它类型的非易失性存储器胞元。存储器胞元285可包含铁电存储器胞元、相变存储器胞元、电阻式存储器胞元、传导桥存储器胞元及自旋转移力矩磁性随机存取存储器(STT-MRAM)胞或其它类型的非易失性存储器胞元。
如图2中所展示，存储器胞元210及285可布置成块(存储器胞元块)，例如块290及291。块290及291中的每一者可包含子块。例如，块290可包含子块2900及290n，且块291可包含子块2910及291n。子块2900、290n、2910及291n中的每一者可包含存储器胞元210及285的组合。图2展示具有两个块290及291且在所述块中的每一者中具有两个子块的存储器装置200作为实例。存储器装置200可具有两个以上块且在所述块中的每一者中具有两个以上子块。
如图2中所展示，存储器装置200可包含存取线(其可包含字线)250及数据线(其可包含位线)270。存取线250可载送信号(例如，字线信号)WL0到WLm。数据线270可载送信号(例如，位线信号)BL0到BLn。存储器装置200可使用存取线250来选择性地存取块290及291的子块2900、290n、2910及291n，且使用数据线270来选择性地与块290及291的存储器胞元210交换信息(例如，数据)。
存储器装置200可包含地址寄存器207以接收线(例如，地址线)203上的地址信息(例如，地址信号)ADDR。存储器装置200可包含可解码来自地址寄存器207的地址信息的行存取电路系统208及列存取电路系统209。基于经解码的地址信息，存储器装置200可确定在存储器操作期间待存取块290及291的哪些子块的哪些存储器胞元210。存储器装置200可执行读取操作以读取(例如，感测)存储器胞元210中的信息(例如，先前存储的信息)，或执行写入(例如，编程)操作以将信息存储(例如，编程)于存储器胞元210中。存储器装置200可使用与信号BL0到BLn相关联的数据线270来提供待存储于存储器胞元210中的信息或获得从存储器胞元210读取(例如，感测)的信息。存储器装置200还可执行擦除操作以从块290及291的一些或所有存储器胞元210擦除信息。
存储器装置200可包含存储器控制单元218(其可包含例如状态机(例如，有限状态机)、寄存器电路及其它组件的组件)，存储器控制单元218经配置以基于线204上的控制信号控制存储器胞元200的存储器操作(例如，读取、写入及擦除操作)。线204上的控制信号的实例包含一或多个时钟信号及其它信号(例如，芯片启用信号CE#、写入启用信号WE#)以指示存储器装置200可执行哪一操作(例如，读取、写入或擦除操作)。
存储器装置200可包含感测及缓冲电路系统220，感测及缓冲电路系统220可包含例如感测放大器及页缓冲电路(例如，数据锁存器)的组件。感测及缓冲电路系统220可对来自列存取电路系统209的信号BL_SEL0到BL_SELn作出响应。感测及缓冲电路系统220可经配置以确定(例如，通过感测)从块290及291的存储器胞元210读取(例如，在读取操作期间)的信息的值，且将信息的值提供到线(例如，全局数据线)275。感测及缓冲电路系统220还可经配置以使用线275上的信号来基于线275上的信号的值(例如，电压值)(例如，在写入操作期间)确定待存储(例如，编程)于块290及291的存储器胞元210中(例如，在写入操作期间)的信息的值。
存储器装置200可包含输入/输出(I/O)电路系统217以在块290及291的存储器胞元210与线(例如，I/O线)205之间交换信息。线205上的信号DQ0到DQN可表示从块290及291的存储器胞元210读取或存储于块290及291的存储器胞元210中的信息。线205可包含存储器装置200内的节点或存储器装置200可驻留的封装上的引脚(或焊料球)。存储器装置200外部的其它装置(例如，存储器控制器、存储器控制单元或处理器)可通过线203、204及205与存储器装置200通信。
存储器装置200可接收供应电压，包含供应电压Vcc及Vss。供应电压Vss可在接地电势(例如，具有大约零伏特的值)操作。供应电压Vcc可包含从外部电源(例如电池或交流转直流(AC-DC)转换器电路系统)供应到存储器装置200的外部电压。
存储器胞元210中的每一者可个别地或共同地编程到一个或若干编程状态。例如，单电平胞元(SLC)可表示两个编程状态中的一者(例如，1或0)，其表示代表一个位数据。然而，快闪存储器胞还可表示两个以上编程状态中的一者，从而允许在不增大存储器胞元的数目的情况下制造更高密度的存储器，这是因为每一胞元可表示一个以上二进制数(例如，一个以上位)。此类胞元可被称为多状态存储器胞元、多数字胞元或多电平胞元(MLC)。在特定实例中，MLC可指代每胞元可存储两个数据位(例如，四个编程状态中的一者)的存储器胞元，三电平胞元(TLC)可指代每胞元可存储三个数据位(例如，八个编程状态中的一者)的存储器胞元，且四电平胞元(QLC)可每胞元存储四个数据位。MLC在本文中在其更广上下文中用于指代每胞元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器胞元。
在另一实例中，存储器胞元210中的每一者可经编程以存储表示多个位的值的信息，例如两个位的四个可能值“00”、“01”、“10”及“11”中的一者，三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者，或另一数目的多个位的其它值中的一者。具有存储多个位的能力的胞元有时被称为多电平胞元(或多状态胞元)。
存储器装置200可包含非易失性存储器装置，使得当电源(例如，电压Vcc、Vss或两者)与存储器装置200断开时，存储器胞元210及285可保留存储于其上的信息。例如，存储器装置200可为快闪存储器装置，例如NAND快闪(例如，3维(3-D)NAND)存储器装置或NOR快闪存储器装置，或另一种类的存储器装置，例如可变电阻存储器装置(例如，相变存储器装置或电阻式RAM(随机存取存储器)装置)。所属领域的一般技术人员可认识到，存储器装置200可包含图2中未展示的其它组件以免使本文中所描述的实例实施例不清楚。
在存储器装置200中，存储器胞元210可经配置以存储信息(例如，用户数据)。存储器胞元285可未经配置以永久地存储例如用户信息的信息，但其可在将信息(例如，用户数据)存储于存储器胞元210中的操作(例如，写入操作)期间通过存储器装置200用作暂时存储胞元，以改进存储器装置200的操作。
图3A展示根据本文中所描述的一些实例的图2的存储器装置200的存储器胞元210及285的对应阈值电压Vt0到Vt7的阈值电压值范围320到327的实例。存储器胞元210及285中的每一者经配置以存储一个以上信息位。图3A展示用于经配置以存储三个信息位(例如，位B0、B1及B2)的存储器胞元的阈值电压值范围320到327的实例。图3A展示对应于三个位的八个不同组合的八个电平(电平0(L0)到电平7(L7))。电平L0可称为擦除电平(例如，擦除状态)。电平L0到L7中的每一者具有用于海量存储器胞元的阈值电压值范围。其它数目个位及电平可用于编程中(例如，两个位用于四个电平，或四个位用于十六个电平)。
阈值电压Vt0到Vt7中的每一者具有在对应阈值电压值范围内的值(模拟电压值)。例如，阈值电压Vt1可为在阈值电压值范围321内的任何值(正电压值，以伏特为单位)，且阈值电压Vt7可为在阈值电压值范围327内的任何值(正电压值，以伏特为单位)。
如图3A中所展示，阈值电压Vt0到Vt7的值可从在最低值范围(对应于电平L0的阈值电压值范围320)内的值变为在最高阈值电压值范围(对应于电平L7的阈值电压值范围327)内的值。因此，在阈值电压Vt0到Vt7的值当中，阈值电压Vt7的值最大。阈值电压Vt0到Vt7中的每一者的值可用于表示三个信息位的组合的值(二进制值)。L0可被视为擦除电平。
图3B是展示根据本文中所描述的一些实例的三个位B0、B1及B2的阈值电压Vt0到Vt7(八个不同阈值电压)及对应值(八个二进制值组合)的实例图表(例如，表)。例如，阈值电压Vt0到Vt7的值(例如，以伏特为单位)可分别用于表示位B0、B1及B2的值(二进制值)000、001、010、011、100、101、110及111。作为实例，图3B展示以循序顺序(从较低二进制值到较高二进制值循序地)指派给(例如，映射到)位B0、B1及B2的值(000到111)的阈值电压Vt0到Vt7的值。然而，阈值电压Vt0到Vt7的值可以任何顺序(例如，非循序顺序)指派给位B0、B1及B2的值。基于图3B中的图表，在写入操作期间，选定存储器胞元(图2中的存储器胞元210及285中的一者)的阈值电压的目标值(模拟值)是基于待存储于所述选定存储器胞元中的位B0、B1及B2的值(二进制值)。例如，如果具有二进制值“100”的三个位(B0、B1及B2)待存储于选定存储器中，那么存储器装置200可致使(例如，编程)所述选定存储器胞元的阈值电压成为阈值电压Vt4的值(基于图3B的图表，“100”＝Vt4)。
返回到图2中，存储器控制单元218可将待编程的数据页加载于感测及缓冲电路系统220中。由存储器控制单元218执行的编程算法可以在擦除循环中编程待被写为L0的存储器胞元开始。存储器胞元可一次被写入一个存储器页或一次被写入多个存储器页。可使用连续编程遍次来用数据编程存储器胞元。第一遍次可编程待编程为L1(或Vt1)的所有位。可在继续L2位之前验证所有L1位的编程或放置。对于无法验证编程到Vt1的存储器胞元，存储器控制器可尝试将增大的Vt1放置于这些存储器胞元中。此Vt1变化加上存储器胞元中的变动可产生图3A中所展示的Vt1的阈值电压范围。接着，通过放置L2到L7阈值电平进行胞元中的阈值电压的编程或放置，以完成编程存储器胞元。
图4是通过存储器控制单元执行以将八个电压阈值放置于多层级存储器胞元中的存储器编程算法的编程遍次的说明。位B2、B1及B0中的用户数据用于将存储器胞元编程到八个电平。编程算法可包含预读操作409。使用编程脉冲405及验证操作407放置八个电平420到427。
图5是与本发明的一些实例一致的具有可放置阈值电压的快闪存储器装置的部分的实例的说明。此处，字线DAC 501接收数字信号且将其转换为施加到待编程胞元的字线的模拟斜坡电压信号。字线电压斜坡还馈送到页缓冲器DAC 502，页缓冲器DAC 502连接到页缓冲器503。页缓冲器耦合到感测放大器504，所述感测放大器经设计以检测电流是否在NAND快闪存储器串中流动，此指示已达到用于快闪存储器胞505的阈值电压。页缓冲器503在被写入时存储胞505的目标阈值，或在被读取或验证时可用于锁存快闪存储器胞505的经观察阈值。比较器比较存储于页缓冲器503中的值与从页缓冲器DAC 502接收的值，而使页缓冲器能够将数据值读取或写入到快闪存储器胞元505。
存储器系统的一个性能目标是跨所有操作条件的一致性能与高可靠度。循序读取操作尤其如此。循序读取是针对循序地址，且操作比针对随机地址的随机读取操作返回具有更大分块大小(例如，128千字节(KB)到512KB)的结果。一致性能的一个最具挑战性的方面是跨存储器系统的整个寿命内的操作温度范围的高可靠度。例如，存储器的所要操作温度可从摄氏-25度(-25℃)到+85℃。存储器系统发生故障的原因之一是Vt分布随温度变动而偏移。例如，图4的Vt分布(例如，电平420到427)中的一或多者可偏移且致使分布之间的重叠。此偏移可导致跨温度操作范围的读取边限(read margin)损失。
用于改进跨温度范围的性能的方法是基于存储器装置的经确定操作温度改进读取边限。存储器胞元的Vt偏移可能更有可能在操作温度范围的极端处发生。当检测到操作温度是极端温度时，用精细Vt分布编程存储器胞元以改进读取边限。
图6是操作存储器装置的方法600的流程图。在605，接收写入操作的指示(例如，存储器命令)以用数据编程存储器装置的存储器阵列的存储器胞元。在610，通过存储器装置接收温度信息。在特定实例中，存储器装置从分离装置接收温度信息。在特定实例中，存储器装置包含温度传感器且存储器装置从所述温度传感器接收温度信息。
在615，当温度信息指示第一温度范围时，存储器装置使用第一阈值电压分布来用数据编程存储器胞元，且当温度信息指示第二温度范围时，使用第二阈值电压分布来用数据编程存储器胞元。第二阈值电压分布比第一阈值分布具有改进的读取边限。例如，在图5中，存储器装置可包含温度感测电路506，温度感测电路506输出与在-25℃到+85℃的范围内的温度成比例的电压。基于从温度感测电路输出的电压，存储器装置的存储器控制单元使用第一或第二阈值电压分布来发起存储器胞元的编程。
如上文所说明，操作温度可在温度下限TCOLD(例如，-25℃)到温度上限THOT(例如，+85℃)的范围内。两个中间温度可被定义为TCOLD_FINE及THOT_FINE，其中TCOLD<TCOLD_FINE<THOT_FINE<THOT(例如TCOLD_FINE＝-10℃，且THOT_FINE＝+50℃)。此定义三个温度范围：低范围、中间范围及高范围。当操作温度在TCOLD_FINE到THOT_FINE的中间范围内时，存储器控制单元正常以默认阈值电压分布发起存储器胞元的编程。低范围(TCOLD到TCOLD_FINE)及高范围(THOT_FINE到THOT)可用于定义更极端的操作条件。当操作温度在低范围或高范围内时，存储器控制单元使用第二阈值电压分布发起编程。
针对低范围及高范围使用第二阈值电压分布进行编程比使用第一阈值分布进行默认编程增大读取边限。为了增大读取边限，将更精细修整用于编程算法。与用于编程第一阈值电压分布的默认修整中的阶跃数目相比，更精细修整编程算法可增大用于编程存储器胞元的电压阶跃的数目。
返回到图5，DAC 501的输出可提供电压阶跃以编程存储器胞元。更精细修整算法可增大在编程存储器胞元时使用的阶跃的数目。例如，针对图3的八个Vt实例，默认编程算法可在编程存储器胞元时使用八个电压阶跃。更精细修整编程算法可将阶跃的数目增大到十个到十五个电压阶跃。此允许未使用电压阶跃在八个Vt中的两者或更多者之间，以增大相邻编程Vt之间的边限。在一些实例中，从最低到最高的Vt范围保持相同以满足存储器胞元的规范(例如，NAND胞元编程规范)。为了增大用于编程存储器胞元的阶跃的数目，可减小由DAC输出的电压阶跃的大小，以在相同Vt范围内包含更多阶跃。
另外，与用于默认编程算法中的数目相比，更精细修整算法可增大用于编程存储器胞元的编程脉冲的数目。当增大脉冲数目时，可减小用于编程中的VBIAS以减小编程的热电子效应。
用更精细修整算法编程存储器胞元将导致在分布的Vt之间具有增大的边限的电压分布。增大的边限将更能抵抗在极端温度下的重叠。权衡是，当操作温度在高范围及低范围内时，更精细修整算法可能稍微降低写入操作的性能，但读取操作的性能将改进。
图7说明实例机器700的框图，本文中所论述的技术(例如，方法)中的任一或多者可在机器700上例如针对极端操作温度执行例如所描述的更精细修整编程操作。在替代实例中，机器700可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器700可在服务器-客户端网络环境中以服务器机器、客户端机器或两者的身份操作。在实例中，机器700可在同级间(P2P)(或其它分布式)网络环境中充当同级机器。机器700可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统或能够执行指定待通过所述机器采取的动作的指令(循序或以其它方式)的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被理解为包含个别地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任一或多者的任何机器集合，例如云端计算、软件即服务(SaaS)、其它计算机丛集配置。
如本文中所描述的实施例及实例可包含逻辑、组件、装置、封装或机构，或可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路的集合(例如，组)。电路系统成员可随时间推移及潜在硬件可变性而灵活变化。电路系统包含可在操作时单独地或组合地执行特定任务的部件。在实例中，电路系统的硬件可不变地设计为实行特定操作(例如，经硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，包含经物理修改(例如，磁性地、电气地可移动放置不变质量的粒子等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件组成的基础电性质例如从绝缘体变为导体，或反之亦然。指令使参与硬件(例如，执行单元或加载机构)能够经由可变连接建立硬件中的电路系统的部件，以在操作时实行特定任务的部分。因此，当装置正在操作时，计算机可读媒体通信地耦合到电路系统的其它组件。在实例中，物理组件中的任一者可在一个以上电路系统的一个以上部件中使用。例如，在操作下，执行单元可在一个时间点在第一电路系统的第一电路中使用，且可在不同时间通过第一电路系统中的第二电路或通过第二电路系统中的第三电路重用。
机器(例如，计算机系统)700(例如，图1的主机105、存储器装置110等)可包含处理装置702(例如，硬件处理器、中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器装置110的存储器控制单元等)、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等))、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)，及数据存储系统718，其的一些或全部可经由互连(例如，总线)730彼此通信。
处理装置702可表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置702可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实施其它指令集的处理器、或实施指令集的组合的处理器。处理装置702还可为一或多个专用处理装置，例如专用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置702可经配置以执行指令726而执行本文中所论述的操作及步骤。机器700可进一步包含网络接口装置708以经由网络720进行通信。
数据存储系统718可包含机器可读存储媒体724(还称为计算机可读媒体)，体现本文中所描述的方法或功能中的任一或多者的一或多个指令726集或软件存储于机器可读存储媒体724上。在通过机器700执行指令726期间，指令726还可完全或至少部分驻留在主存储器704或处理装置702内，主存储器704及处理装置702还构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718或主存储器704可对应于图1的存储器装置110。在一个实施方案中，指令726包含用于实施对应于编程操作(例如，图6的编程操作)的功能性的指令711。
虽然机器可读存储媒体724在实例实施方案中被展示为单个媒体，但术语“机器可读存储媒体”应被理解为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被理解为包含能够存储或编码指令集以供机器执行且致使机器执行本发明的方法中的任一或多者的任何媒体。因此，术语“机器可读存储媒体”应被理解为包含(但不限于)固态存储器、光学媒体及磁性媒体。在实例中，密集机器可读媒体包括具有具不变(例如，静止)质量的多个粒子的机器可读媒体。因此，密集机器可读媒体并非暂时性传播信号。密集机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可移除磁盘；磁光盘；以及CD-ROM及DVD-ROM磁盘。
机器700可进一步包含显示器单元、字母数字输入装置(例如，键盘)及用户接口(UI)导览装置(例如，鼠标)。在实例中，显示器单元、输入装置或UI导览装置中的一或多者可为触摸屏幕显示器。机器可包含信号产生装置(例如，扬声器)或一或多个传感器，例如全球定位系统(GPS)传感器、罗盘、加速度计或一或多个其它传感器。机器700可包含输出控制器(例如串行(例如，通用串行总线(USB)、并行或其它有线或无线(例如，红外线(IR)、近场通信(NFC)等)连接)以进行通信，或控制一或多个外围装置(例如，印刷机、读卡器等)。
存储于数据存储装置718上的指令726(例如，软件、程序、操作系统(OS)等)或其它数据可通过主存储器704存取以供处理装置702使用。主存储器704(例如，DRAM)通常为快速的但易失性的，且因此为不同于数据存储装置718(例如，SSD)(其适于长期存储，包含在处于“关断”状态时)的类型的存储器。通过用户或机器700使用的指令726或数据通常加载于主存储器704中以供处理装置702使用。当主存储器704已满时，可分配来自数据存储装置718的虚空间以补充主存储器704；然而，因为数据存储装置718通常比主存储器704慢，且写入速度通常比读取速度慢至少一半，所以使用虚拟存储器可归因于存储装置延时而极大地降低用户体验(与主存储器704(例如DRAM)相比)。此外，将数据存储装置718用于虚拟存储器可极大地降低数据存储装置718的可用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如，LinuxTM核心特征“ZRAM”)使用存储器的部分作为压缩块存储器以避免分页到数据存储装置718。在压缩块中进行分页，直到必需将此数据写入到数据存储装置718为止。虚拟存储器压缩增大主存储器704的可用大小，同时减小对数据存储装置718的磨损。
针对移动电子装置或移动存储器优化的存储装置传统上包含MMC固态存储装置(例如，微型安全数字(microSDTM)卡等)。MMC装置包含与主机(例如，主机装置)的若干并行接口(例如，8位并行接口)，且通常为可移除的且与主机分离的组件。相比之下，eMMCTM装置附接到电路板且被视为主机的组件，其具有可与基于串行ATATM(串行AT(先进技术)附接或SATA)的SSD装置相媲美到读取速度。然而，对移动装置性能的需求不断增大，以完全启用虚拟或扩增实境装置，利用不断增长的网络速度等。响应于此需求，存储装置已从并行通信接口切换到串行通信接口。通用快闪存储(UFS)装置(包含控制器及固件)使用具有专用读取/写入路径的低压差动信令(LVDS)串行接口与主机通信，从而进一步推进更大读取/写入速度。
进一步可在网络720上使用传输媒体经由网络接口装置708利用若干传送协议(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)中的任一者来传输或接收指令726。实例通信网路可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络及无线数据网络(例如，电气及电子工程师协会(IEEE)802.11系列标准(称为
Figure GDA0003188042590000121
)、IEEE 802.16系列标准(称为
Figure GDA0003188042590000122
))、IEEE 802.15.4系列标准、同级间(P2P)网络等等。在实例中，网络接口装置708可包含一或多个物理插孔(jack)(例如，以太网络、同轴或电话插孔)或一或多个天线以连接到网络720。在实例中，网络接口装置708可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术的至少一者进行无线通信。术语“传输媒体”应被理解为包含能够存储、编码或载送指令以供机器700执行的任何无形媒体，且包含数字或模拟通信信号或其它无形媒体以促进此软件的通信。
上文详细描述包含对随附图式的参考，所述随附图式形成详细描述的一部分。图式以说明方式展示其中可实践本发明的特定实施例。这些实施例在本文中还被称为“实例”。此类实例可包含除所展示或描述的元件之外的元件。然而，本发明人还预期其中仅提供所展示或描述的元件的实例。此外，本发明人还预期使用关于特定实例(或其一或多个方面)或关于本文中所展示或描述的其它实例(或其一或多个方面)所展示或描述的元件(或其一或多个方面)的任何组合或排列的实例。
在本文档中，如专利文档中常见，术语“一(a、an)”用于包含一个或一个以上，其独立于“至少一个”或“一或多个”的任何其它例子或用法。在本文档中，除非另有陈述，否则术语“或”用于指代非排他性，使得“A或B”可包含“A但没有B”、“B但没有A”及“A及B”，除非另有指示。在随附权利要求书中，术语“包含”及“其中(in which)”用作相应术语“包括”及“其中(wherein)”的通俗(plain-English)等效词。此外，在所附权利要求书中，术语“包含”及“包括”是开放式的。包含除在权利要求中在系统、装置、对象或过程之后列出的元件之外的元件的此术语仍被视为落在所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标识，且并不希望对其对象施加数字要求。
在各个实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意指任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如本文中所使用，操作存储器胞元包含从存储器胞元读取、写入到存储器胞元或擦除存储器胞元。将存储器胞元置于预期状态的操作在本文中被称为“编程”，且可包含写入到存储器胞元或从存储器胞元擦除两者(例如，可将存储器胞元编程到擦除状态)。
根据本发明的一或多个实施例，定位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、定义、利用、修改、应用等)一定数量的磨损循环或磨损状态(例如，记录磨损循环，在存储器装置的操作发生时对操作进行计数，跟踪其所发起的存储器装置的操作，评估对应于磨损状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以在每次存储器操作时将磨损循环信息提供到存储器装置。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于磨损循环信息的存储器装置性能变化。存储器装置可接收磨损循环信息，且响应于磨损循环信息而确定一或多个操作参数(例如，值、特性)。
本文中所描述的方法实例可至少部分为机器、装置或计算机实施的。一些实例可包含编码有指令的可操作以配置电子装置而执行如上述实例中所描述的方法的计算机可读媒体、装置可读媒体或机器可读媒体。此类方法的实施方案可包含程序代码，例如微程序代码、汇编程序码、高级语言程序代码或类似者。此程序代码可包含用于执行各种方法的计算机可读指令。程序代码可形成计算机程序产品的部分。此外，程序代码可例如在执行期间或在其它时间有形地存储于一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含(但不限于)硬盘、可移除磁盘、可移除光盘(例如，光盘及数字视频光盘)、盒式磁带、存储器卡或条、随机存取存储器(RAM)、只读存储器(ROM)、固态硬盘(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似者。
额外描述及实例
实例1包含标的物(例如一种存储器装置)，其包括：存储器阵列，其包含存储器胞元；温度感测电路；及存储器控制单元，其可操作地耦合到所述存储器阵列且包含处理器。所述处理器经配置以：从所述温度感测电路接收温度信息；当所述温度信息指示第一温度范围时，使用第一阈值电压分布来发起用数据编程所述存储器胞元；及当所述温度信息指示第二温度范围时，使用第二阈值电压分布来发起用数据编程所述存储器胞元。
在实例2中，根据实例1所述的标的物任选地包含：所述第一温度范围，其是中间温度范围；及所述第二温度范围，其包含具有高于所述中间温度范围的温度的高温度范围及具有低于所述中间温度范围的温度的低温度范围。所述标的物任选地包含处理器，所述处理器经配置以：当所述温度信息指示在所述中间温度范围内的操作温度时，使用所述第一阈值电压分布来发起用数据编程所述存储器胞元；当所述温度信息指示在所述高温度范围内的操作温度时，使用所述第二阈值电压分布来发起用数据编程所述存储器胞元；及当所述温度信息指示在所述低温度范围内的操作温度时，使用所述第二阈值电压分布或第三阈值电压分布来发起用数据编程所述存储器胞元。
在实例3中，根据实例1及2中的一者或两者所述的标的物任选地包含处理器，所述处理器经配置以：当所述温度信息指示在所述第一温度范围内的操作温度时，使用包含第一数目个电压阶跃的编程算法来发起将所述存储器胞元编程到第一数目个阈值电压(Vt)；及当所述温度信息指示在所述第二温度范围内的操作温度时，使用具有第二增大数目个电压阶跃的编程算法来发起将所述存储器胞元编程到所述第一数目个Vt，其中所述第二数目个电压阶跃的一或多个者未用于所述编程中。
在实例4中，根据实例1到3中的一者或任何组合所述的标的物任选地包含：数/模转换器(DAC)电路，其经配置以编程一或多个存储器胞元的阈值电压；及处理器，其经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述第一温度范围时数目增大的DAC阶跃来发起编程所述一或多个存储器胞元。
在实例5中，根据实例4所述的标的物任选地包含处理器，所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述操作温度在所述第一温度范围内时更小的所述DAC电路的阶跃大小来发起编程所述一或多个存储器胞元。
在实例6中，根据实例1到5中的一者或任何组合所述的标的物任选地包含处理器，所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述操作温度在所述第一温度范围时数目增大的编程脉冲来发起编程所述存储器胞元。
在实例7中，根据实例1到6中的一者或任何组合所述的标的物任选地包含处理器，所述处理器经配置以在使用所述第二阈值电压分布进行编程时用比所述第一阈值电压分布增大的阈值电压之间的边限来发起编程所述存储器胞元。
实例8包含标的物(例如一种包括用于控制数据通信装置的操作的动作的方法，或一种包含指令的计算机可读存储媒体，所述指令在通过计算装置的处理电路系统执行时致使所述计算装置执行所述动作)，或可任选地与方面1到7中的任一者组合以包含此标的物，所述标的物包括：接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储器胞元；在所述存储器装置处接收温度信息；及当所述温度信息指示在第一温度范围内的操作温度时，使用第一阈值电压分布来用数据编程所述存储器阵列的存储器胞元，且当所述温度信息指示在第二温度范围内的操作温度时，使用第二阈值电压分布来用数据编程所述存储器阵列的所述存储器胞元。
在实例9中，根据实例8所述的标的物任选地包含：确定所述温度信息指示所述存储器阵列的操作温度在高温度范围、中间温度范围还是在低温度范围内；及当所述操作温度在所述中间温度范围内时，使用所述第一阈值电压分布来用数据编程所述存储器胞元，当所述操作温度在所述高温度范围内时，使用所述第二阈值电压分布来用数据编程所述存储器胞元，且当所述操作温度在所述低温度范围内时，使用所述第二阈值电压分布或第三阈值电压分布来用数据编程所述存储器胞元。
在实例10中，根据实例8及9中的一者或两者所述的标的物任选地包含：当所述温度信息指示所述操作温度在所述第一温度范围内时，使用包含第一数目个电压阶跃的编程算法来将所述存储器胞元编程到第一数目个阈值电压(Vt)；及当所述温度信息指示所述操作温度在所述第二温度范围内时，使用具有第二增大数目个电压阶跃的编程算法来将所述存储器胞元编程到所述第一数目个Vt，其中所述第二数目个电压阶跃中的一或多者未用于所述编程中。
在实例11中，根据实例8到10中的一者或任何组合所述的标的物任选地包含：针对所述第一电压分布及所述第二电压分布使用数/模转换器(DAC)电路来编程所述存储器胞元；及当所述温度信息指示所述操作温度在所述第二温度范围内时，增大用于编程所述存储器胞元的DAC阶跃的数目。
在实例12中，根据实例8到11中的一者或任何组合所述的标的物任选地包含：针对所述第二阈值电压分布，编程所述存储器胞元包含：当所述温度信息指示所述操作温度在所述第二温度范围内时，减小所述DAC电路的阶跃大小。
在实例13中，根据实例8到12中的一者或任何组合所述的标的物任选地包含：针对所述第二阈值电压分布，从用于编程所述第一阈值电压分布的编程脉冲的数目增大用于编程所述存储器胞元的编程脉冲的数目。
在实例14中，根据实例8到13中的一者或任何组合所述的标的物任选地包含：针对所述第二阈值电压分布，编程所述存储器胞元以具有比所述第一阈值电压分布增大的阈值电压之间的边限。
实例15可包含标的物(或可任选地与实例1到14中的一者或任何组合结合以包含此标的物)，例如一种计算机可读存储媒体，其包括指令，所述指令经配置以致使存储器装置的存储器控制单元执行包含以下各者的动作：接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储器胞元；在所述存储器装置处接收温度信息；及当所述温度信息指示在第一温度范围内的操作温度时，使用第一阈值电压分布编程所述存储器阵列的存储器胞元与数据，且当所述温度信息指示在第二温度范围内的操作温度时，使用第二阈值电压分布来用数据编程所述存储器阵列的所述存储器胞元。
在实例16中，实例15的标的物任选地包含指令，所述指令经配置以致使所述存储器控制单元：确定所述温度信息指示所述存储器阵列的操作温度在高温度范围、中间温度范围还是在低温度范围内；及当所述操作温度在所述中间温度范围内时，使用所述第一阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元，当所述操作温度在所述高温度范围内时，使用所述第二阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元，且当所述操作温度在所述低温度范围内时，使用所述第二阈值电压分布或第三阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元。
在实例17中，根据实例15及16中的一者或两者所述的标的物任选地包含指令，所述指令经配置以致使所述存储器控制单元：当所述温度信息指示在所述第一温度范围内的操作温度时，使用包含第一数目个电压阶跃的编程算法来将所述存储器胞元编程到第一数目个阈值电压(Vt)；及当所述温度信息指示在所述第二温度范围内的操作温度时，使用具有第二增大数目个电压阶跃的编程算法来将所述存储器胞元编程到所述第一数目个Vt，其中所述第二数目个电压阶跃中的一或多者未用于所述编程中。
在实例18中，根据实例15到17中的一者或任何组合所述的标的物任选地包含指令，所述指令经配置以致使所述存储器控制单元：针对所述第一电压分布及所述第二电压分布，使用数/模转换器(DAC)电路来发起编程所述存储器阵列的所述存储器胞元；当所述温度信息指示所述操作温度在所述第二温度范围内时，比所述温度信息指示所述操作温度在所述第一温度范围内时增大用于编程所述存储器胞元的DAC阶跃的数目。
在实例19中，根据实例15到18中的一者或任何组合所述的标的物任选地包含指令，所述指令经配置以致使所述存储器控制单元：当所述温度信息指示所述操作温度在所述第二温度范围内时，比所述温度信息指示所述操作温度在所述第一温度范围内时增大用于编程所述存储器胞元的编程脉冲的数目。
在实例20中，根据实例15到19中的一者或任何组合所述的标的物任选地包含指令，所述指令经配置以致使所述存储器控制单元：针对所述第二阈值电压分布，使用比编程所述第一阈值电压分布时增大的电压边限来发起对编程所述存储器胞元。
这些非限制性实例可以任何排列或组合来组合。上文描述希望为说明性的且非限制性的。例如，上述实例(或其一或多个方面)可彼此组合使用。在审阅上文描述之后，可例如通过所属领域的一般技术人员使用其它实施例。提交时应理解其将不会用于说明或限制权利要求书的范围或含义。此外，在上文详细描述中，可将各种特征群组在一起以简化本发明。此不应被解释为未主张的所揭示特征对于任何权利要求而言必不可少的意图。实情是，发明标的物可在于少于特定所揭示实施例的全部特征。因此，随附权利要求书特此并入到详细描述中，其中每一权利要求独立地作为单独实施例，且可预期此类实施例可以各种组合或排列彼此组合。本发明的范围应参考随附权利要求书以及此权利要求书所赋予的等效物的全范围来确定。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列，其包含存储器胞元；
温度感测电路；及
存储器控制单元，其可操作地耦合到所述存储器阵列且包含处理器，所述处理器经配置以：
从所述温度感测电路接收温度信息；
当所述温度信息指示在第一温度范围内的操作温度时，使用包含第一数目个电压阶跃的编程算法根据第一阈值电压分布来发起用数据编程所述存储器胞元；及
当所述温度信息指示在第二温度范围内的操作温度时，使用具有第二增大数目个电压阶跃的编程算法根据第二阈值电压分布来发起用数据编程所述存储器胞元，其中具有所述第二阈值电压分布的所述编程通过在具有所述第二增大数目个电压阶跃的所述编程算法中省略所述个电压阶跃中的一个或多个而从所述第一阈值电压分布增大经编程阈值电压之间的读取电压边限。
2.根据权利要求1所述的存储器装置，
其中所述第一温度范围是中间温度范围，且所述第二温度范围包含具有高于所述中间温度范围的温度的高温度范围及低于所述中间温度范围的温度的低温度范围；且
其中所述处理器经配置以：
当所述温度信息指示在所述中间温度范围内的操作温度时，使用所述第一阈值电压分布来发起用数据编程所述存储器胞元；
当所述温度信息指示在所述高温度范围内的操作温度时，使用所述第二阈值电压分布来发起用数据编程所述存储器胞元；及
当所述温度信息指示在所述低温度范围内的操作温度时，使用所述第二阈值电压分布或第三阈值电压分布来发起用数据编程所述存储器胞元。
3.根据权利要求1所述的存储器装置，其中所述处理器经配置以：
当所述温度信息指示在所述第一温度范围内的操作温度时，使用包含所述第一数目个电压阶跃的所述编程算法来发起将所述存储器胞元编程到第一数目个阈值电压；及
当所述温度信息指示在所述第二温度范围内的操作温度时，使用具有所述第二增大数目个电压阶跃的所述编程算法来发起将所述存储器胞元编程到所述第一数目个阈值电压，且所述第二增大数目个电压阶跃中的一或多者未用于具有所述第二增大数目个电压阶跃的所述编程算法中。
4.根据权利要求1所述的存储器装置，其包含：
数/模转换器电路，其经配置以编程一或多个存储器胞元的阈值电压；且
其中所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述第一温度范围时数目增大的数/模转换器阶跃来发起编程所述一或多个存储器胞元。
5.根据权利要求4所述的存储器装置，其中所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述操作温度在所述第一温度范围内时更小的所述数/模转换器电路的阶跃大小来发起编程所述一或多个存储器胞元。
6.根据权利要求1所述的存储器装置，其中所述处理器经配置以在所述温度信息指示所述操作温度在所述第二温度范围内时使用比所述温度信息指示所述操作温度在所述第一温度范围时数目增大的编程脉冲来发起编程所述存储器胞元。
7.根据权利要求1所述的存储器装置，其中所述第二阈值电压分布包含比所述第一阈值电压分布增大的阈值电压之间的边限。
8.一种操作存储器装置的方法，所述方法包括：
接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储器胞元；
在所述存储器装置处接收温度信息；及
当所述温度信息指示在第一温度范围内的操作温度时，使用包含第一数目个电压阶跃的编程算法根据第一阈值电压分布来用数据编程所述存储器阵列的存储器胞元，且当所述温度信息指示在第二温度范围内的操作温度时，使用具有第二增大数目个电压阶跃的编程算法根据第二阈值电压分布通过用数据编程所述存储器阵列的所述存储器胞元而从所述第一阈值电压分布增大经编程阈值电压之间的读取电压边限，且在具有所述第二增大数目个电压阶跃的所述编程算法中省略所述第二增大数目个电压阶跃中的一个或多个。
9.根据权利要求8所述的方法，其包含：
确定所述温度信息指示所述操作温度在高温度范围、中间温度范围还是在低温度范围内；且
其中编程所述存储器胞元包含：当所述操作温度在所述中间温度范围内时，使用所述第一阈值电压分布来用数据编程所述存储器胞元，当所述操作温度在所述高温度范围内时，使用所述第二阈值电压分布来用数据编程所述存储器胞元，且当所述操作温度在所述低温度范围内时，使用所述第二阈值电压分布或第三阈值电压分布来用数据编程所述存储器胞元。
10.根据权利要求8所述的方法，其中编程所述存储器胞元包含：当所述温度信息指示所述操作温度在所述第一温度范围内时，使用包含所述第一数目个电压阶跃的所述编程算法来将所述存储器胞元编程到第一数目个阈值电压；及
当所述温度信息指示所述操作温度在所述第二温度范围内时，使用具有第二增大数目个电压阶跃的编程算法来将所述存储器胞元编程到所述第一数目个阈值电压，其中所述第二增大数目个电压阶跃中的一或多者未用于具有所述第二增大数目个电压阶跃的所述编程算法中。
11.根据权利要求8所述的方法，其中编程所述存储器胞元包含：
针对所述第一阈值电压分布及所述第二阈值电压分布使用数/模转换器电路来编程所述存储器胞元；及
当所述温度信息指示所述操作温度在所述第二温度范围内时，增大用于编程所述存储器胞元的数/模转换器阶跃的数目。
12.根据权利要求11所述的方法，其中编程所述存储器胞元包含：当所述温度信息指示所述操作温度在所述第二温度范围内时，减小所述数/模转换器电路的阶跃大小。
13.根据权利要求8所述的方法，其中使用所述第二阈值电压分布编程所述存储器胞元包含：从用于编程所述第一阈值电压分布的数目增大用于编程所述存储器胞元的编程脉冲的数目。
14.根据权利要求8所述的方法，其中所述第二阈值电压分布包含比所述第一阈值电压分布增大的阈值电压之间的边限。
15.一种非暂时性计算机可读存储媒体，其包括指令，所述指令经配置以致使存储器装置的存储器控制单元：
接收写入操作的指示以用数据编程所述存储器装置的存储器阵列的存储器胞元；
在所述存储器装置处接收温度信息；及
当所述温度信息指示在第一温度范围内的操作温度时，使用包含第一数目个电压阶跃的编程算法根据第一阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元，且当所述温度信息指示在第二温度范围内的操作温度时，使用具有第二增大数目个电压阶跃的编程算法根据第二阈值电压分布来用数据编程所述存储器阵列的所述存储器胞元，其中具有所述第二阈值电压分布的所述编程通过在具有所述第二增大数目个电压阶跃的所述编程算法中省略所述第二增大数目个电压阶跃中的一个或多个而从所述第一阈值电压分布增大经编程阈值电压之间的读取电压边限。
16.根据权利要求15所述的非暂时性计算机可读存储媒体，其包含指令，所述指令经配置以致使所述存储器控制单元：
确定所述温度信息指示所述操作温度在高温度范围、中间温度范围还是在低温度范围内；及
当所述操作温度在所述中间温度范围内时，使用所述第一阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元，当所述操作温度在所述高温度范围内时，使用所述第二阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元，且当所述操作温度在所述低温度范围内时，使用所述第二阈值电压分布或第三阈值电压分布来发起用数据编程所述存储器阵列的所述存储器胞元。
17.根据权利要求15所述的非暂时性计算机可读存储媒体，其包含指令，所述指令经配置以致使所述存储器控制单元：
当所述温度信息指示在所述第一温度范围内的操作温度时，使用包含所述第一数目个电压阶跃的所述编程算法来将所述存储器胞元编程到第一数目个阈值电压；及
当所述温度信息指示在所述第二温度范围内的操作温度时，使用具有所述第二增大数目个电压阶跃的所述编程算法来将所述存储器胞元编程到所述第一数目个阈值电压，其中所述第二增大数目个电压阶跃中的一或多者未用于具有所述第二增大数目个电压阶跃的所述编程算法中。
18.根据权利要求15所述的非暂时性计算机可读存储媒体，其包含指令，所述指令经配置以致使所述存储器控制单元：
针对所述第一阈值电压分布及所述第二阈值电压分布，使用数/模转换器电路来发起编程所述存储器阵列的所述存储器胞元；及
当所述温度信息指示所述操作温度在所述第二温度范围内时，比所述温度信息指示所述操作温度在所述第一温度范围内时增大用于编程所述存储器胞元的数/模转换器阶跃的数目。
19.根据权利要求15所述的非暂时性计算机可读存储媒体，其包含指令，所述指令经配置以致使所述存储器控制单元：当所述温度信息指示所述操作温度在所述第二温度范围内时，比所述温度信息指示所述操作温度在所述第一温度范围内时增大用于编程所述存储器胞元的编程脉冲的数目。
20.根据权利要求15所述的非暂时性计算机可读存储媒体，其包含指令，所述指令经配置以致使所述存储器控制单元：针对所述第二阈值电压分布，使用比编程所述第一阈值电压分布时增大的电压边限来发起编程所述存储器胞元。
CN201880100659.0A 2018-12-28 2018-12-28 具有改进的跨温度可靠度与读取性能的存储器 Active CN113366571B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/124807 WO2020133199A1 (en) 2018-12-28 2018-12-28 Memory with improved cross temperature reliability and read performance

Publications (2)

Publication Number Publication Date
CN113366571A CN113366571A (zh) 2021-09-07
CN113366571B true CN113366571B (zh) 2022-08-09

Family

ID=71129444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880100659.0A Active CN113366571B (zh) 2018-12-28 2018-12-28 具有改进的跨温度可靠度与读取性能的存储器

Country Status (5)

Country Link
US (1) US11107533B2 (zh)
EP (1) EP3903312A4 (zh)
KR (1) KR20210107840A (zh)
CN (1) CN113366571B (zh)
WO (1) WO2020133199A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366763B2 (en) * 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
US10706927B1 (en) * 2018-05-08 2020-07-07 SK Hynix Inc. Electronic device and operating method thereof
EP3903312A4 (en) 2018-12-28 2022-08-24 Micron Technology, Inc. MEMORY WITH ENHANCED TEMPERATURE RELIABILITY AND CROSS READ PERFORMANCE
TWI797408B (zh) 2018-12-28 2023-04-01 美商美光科技公司 具有改善之跨溫度可靠度與讀取性能之記憶體
KR20220067282A (ko) * 2020-11-17 2022-05-24 삼성전자주식회사 스토리지 장치, 스토리지 장치를 포함하는 서버 장치 및 스토리지 장치의 구동 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP4917767B2 (ja) * 2005-07-01 2012-04-18 パナソニック株式会社 半導体記憶装置
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US7974146B2 (en) * 2008-12-19 2011-07-05 Micron Technology, Inc. Wordline temperature compensation
KR101184814B1 (ko) * 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 방법
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
US8611157B2 (en) * 2011-12-22 2013-12-17 Sandisk Technologies Inc. Program temperature dependent read
US9368212B1 (en) * 2015-03-26 2016-06-14 Micron Technology, Inc. Memory with temperature coefficient trimming
US10026483B1 (en) * 2017-06-28 2018-07-17 Western Digital Technologies, Inc. Program temperature aware data scrub
US10395728B2 (en) * 2018-06-26 2019-08-27 Intel Corporation Demarcation voltage determination via write and read temperature stamps
EP3903312A4 (en) 2018-12-28 2022-08-24 Micron Technology, Inc. MEMORY WITH ENHANCED TEMPERATURE RELIABILITY AND CROSS READ PERFORMANCE

Also Published As

Publication number Publication date
CN113366571A (zh) 2021-09-07
EP3903312A4 (en) 2022-08-24
US11107533B2 (en) 2021-08-31
US20200219568A1 (en) 2020-07-09
EP3903312A1 (en) 2021-11-03
KR20210107840A (ko) 2021-09-01
WO2020133199A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN113366571B (zh) 具有改进的跨温度可靠度与读取性能的存储器
CN113287173B (zh) 基于存储器使用模式降低系统有功功率
CN112397118B (zh) 用于多个存储器阵列存储器空间的写入缓冲器实施方案
CN112470226B (zh) 错置消减算法
US11495306B2 (en) Peak current management in a memory array
US11670375B2 (en) Memory with improved cross temperature reliability and read performance
US20230168835A1 (en) Fast purge on storage devices
US10614899B2 (en) Program progress monitoring in a memory array
US20240054070A1 (en) A dynamic read disturb management algorithm for flash-based memory
US11380419B1 (en) Methods to limit power during stress test and other limited supplies environment
CN111324173A (zh) 主机时钟位滑动校准

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant