CN115437437B - 一种芯片及其芯片参数失调上电自校准电路、方法 - Google Patents

一种芯片及其芯片参数失调上电自校准电路、方法 Download PDF

Info

Publication number
CN115437437B
CN115437437B CN202110622271.0A CN202110622271A CN115437437B CN 115437437 B CN115437437 B CN 115437437B CN 202110622271 A CN202110622271 A CN 202110622271A CN 115437437 B CN115437437 B CN 115437437B
Authority
CN
China
Prior art keywords
calibration
circuit
signal
parameter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110622271.0A
Other languages
English (en)
Other versions
CN115437437A (zh
Inventor
刘剑锋
黄裕泉
邓凌思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huimang Microelectronics Shenzhen Co ltd
Original Assignee
Huimang Microelectronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huimang Microelectronics Shenzhen Co ltd filed Critical Huimang Microelectronics Shenzhen Co ltd
Priority to CN202110622271.0A priority Critical patent/CN115437437B/zh
Priority to US17/680,287 priority patent/US11664788B2/en
Publication of CN115437437A publication Critical patent/CN115437437A/zh
Application granted granted Critical
Publication of CN115437437B publication Critical patent/CN115437437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种芯片及其芯片参数失调上电自校准电路、方法，电路包括：计数电路，在接收到有效的芯片上电完成使能信号时输出顺序扫描的计数信号；校准数据锁存电路，在接收到有效的锁存信号时锁存当前的计数信号；校准数据选择电路，在接收到有效的锁存信号时选择校准数据锁存电路锁存的计数信号、否则选择计数电路当前输出的计数信号，作为校准信号输出；参数校准电路，在校准模式下利用校准信号进行校准并在校准符合要求时输出有效的锁存信号；参数校准完成电路，在参数校准电路均输出有效的锁存信号时输出校准完成信号，参数校准电路接收到校准完成信号时从校准模式切换到正常工作模式，如此以更低廉方式实现更高精度、更加灵活的参数校准。

Description

一种芯片及其芯片参数失调上电自校准电路、方法
技术领域
本发明涉及芯片领域，尤其涉及一种芯片及其芯片参数失调上电自校准电路、方法。
背景技术
目前常用的参数烧调方式基本分为中测烧调(晶圆级)、成测烧调(芯片级)两种。
其中，中测烧调分为下述两种方法：
1)纯PAD烧调：此方法简单，无需烧调数据检测电路，但需要增加烧调PAD个数及FUSE熔断丝；
2)PAD烧调及烧调数据检测电路：此方法依然需要FUSE熔断丝,虽然能适当减少PAD个数，但需要额外的检测电路，同时检测电路会带来一定的功耗。
其中，成测烧调分为下述两种方法：
1)OTP烧调：通过一次性不可擦除电路来实现，此方法需要特殊工艺，同时对芯片设计公司的设计能力要求较高，无论是自行设计或者购买IP均需要较高的成本；
2)存储器烧调：通过编写可擦写存储电路来实现，同样此方法需要特殊工艺，同时对芯片设计公司的设计能力要求较高，无论是自行设计或者购买 IP均需要较高的成本；
3)协议烧调：此方法虽然不需要特殊工艺，但仍然需要检测电路、FUSE 熔断丝及大尺寸开关管,同时也需要协议电路来处理烧调信号,电路成本相对较大。
目前常用的中测烧调，由于测试针卡的扎针力度及测试机参数测试环境均可能导致参数测量值和实际值存在差异，如果按照异常的测量值进行烧调，会导致参数出现不可逆的偏移，最终体现为芯片的精度较差。同时晶圆通过打线、塑封形成封装片也会导致参数发生离散。虽然成测烧调可以解决上述问题,但在系统工作时，PCB寄生也会带来误差,从而造成芯片参数出现偏差，最终也会体现为芯片工作系统的精度较差。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种芯片及其芯片参数失调上电自校准电路、方法。
本发明解决其技术问题所采用的技术方案是：构造一种芯片参数失调上电自校准电路，包括：
计数电路，用于在接收到有效的芯片上电完成使能信号时，输出顺序扫描的计数信号；
校准数据锁存电路，与所述计数电路连接，用于在接收到有效的锁存信号时锁存所述计数电路当前输出的计数信号；
校准数据选择电路，与所述计数电路和校准数据锁存电路分别连接，用于在接收到有效的所述锁存信号时选择所述校准数据锁存电路锁存的计数信号作为校准信号输出，在未接收到有效的所述锁存信号时选择所述计数电路当前输出的计数信号作为所述校准信号输出；
参数校准电路，与所述校准数据锁存电路和所述校准数据选择电路分别连接，用于在校准模式下利用所述校准数据选择电路输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号。
优选地，每一个参数对应一个所述校准数据锁存电路、一个所述校准数据选择电路以及一个所述参数校准电路。
优选地，还包括参数校准完成电路，与所述参数校准电路连接，用于在全部的所述参数校准电路均输出有效的所述锁存信号时，输出校准完成信号给全部的所述参数校准电路；
所述参数校准电路在未接收到所述校准完成信号时处于校准模式，在接收到所述校准完成信号时从校准模式切换到正常工作模式。
优选地，所述计数信号是二进制信号，所述计数电路在接收到有效的芯片上电完成使能信号时，输出的所述二进制信号是全零，此后对所述二进制信号逐次递增，每一次加一，直至所述二进制信号是全一。
本发明另一方面还构造了一种芯片，包括如前任一项所述的芯片参数失调上电自校准电路。
本发明另一方面还构造了一种芯片参数失调上电自校准方法，包括：
计数电路在接收到有效的芯片上电完成使能信号时，输出顺序扫描的计数信号；
校准数据锁存电路在接收到有效的锁存信号时锁存所述计数电路当前输出的计数信号；
校准数据选择电路在接收到有效的所述锁存信号时选择所述校准数据锁存电路锁存的计数信号作为校准信号输出，在未接收到有效的所述锁存信号时选择所述计数电路当前输出的计数信号作为所述校准信号输出；
参数校准电路在校准模式下利用所述校准数据选择电路输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号。
优选地，每一个参数对应一个所述校准数据锁存电路、一个所述校准数据选择电路以及一个所述参数校准电路。
优选地，所述方法还包括：
所述参数校准电路在未接收到所述校准完成信号时处于校准模式；
参数校准完成电路在全部的所述参数校准电路均输出有效的所述锁存信号时，输出校准完成信号给全部的所述参数校准电路，所述参数校准电路在接收到所述校准完成信号时从校准模式切换到正常工作模式。
优选地，所述计数信号是二进制信号，所述计数电路在接收到有效的芯片上电完成使能信号时，输出的所述二进制信号是全零，此后对所述二进制信号逐次递增，每一次加一，直至所述二进制信号是全一。
本发明的芯片及其芯片参数失调上电自校准电路、方法，具有以下有益效果：本发明通过在系统工作时芯片参数失调上电自校准，由于此时已经计入了打线、塑封导致的参数偏移以及系统寄生带来的偏差,囊括了芯片系统工作条件下的所有误差，在此基础上进行参数校准，可实现更高、更精准的精度，本发明以更低廉的方式实现了更高精度、应用更加灵活的参数校准，不需要特殊工艺，且电路实现简单，成本低；而且每次重新上电均会进行检测及校准，避免了传统保险丝熔断丝及OTP烧调只能校准一次的问题，具有极高的灵活性，集成的自检测功能还可以提升参数检测精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1是本发明芯片参数失调上电自校准电路的结构示意图；
图2是计数信号的波形图；
图3是一个4bits的参数校准电路示意图；
图4是Vos＝0V时参数校准电路工作流程图；
图5是Vos＝-4.7*Vad时参数校准电路工作流程图；
图6是Vos＝4.3*Vad时参数校准电路工作流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的典型实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明总的思路是：在芯片每一次上电时，对参数进行一次自动校准，利用计数电路在接收到有效的芯片上电完成使能信号时，输出顺序扫描的计数信号；利用校准数据锁存电路在接收到有效的锁存信号时锁存所述计数电路当前输出的计数信号；利用校准数据选择电路在接收到有效的所述锁存信号时选择所述校准数据锁存电路锁存的计数信号作为校准信号输出，在未接收到有效的所述锁存信号时选择所述计数电路当前输出的计数信号作为所述校准信号输出；利用参数校准电路在校准模式下利用所述校准数据选择电路输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
参考图1，一个具体实施例中，芯片参数失调上电自校准电路包括：计数电路、校准数据锁存电路、校准数据选择电路、参数校准电路、参数校准完成电路。
可以理解的是本发明可以对一个或多个参数进行校准。当参数是多个时，每一个参数对应一个所述校准数据锁存电路、一个所述校准数据选择电路以及一个所述参数校准电路。如图1中，代表的是n+1个参数的情况，n为正整数，图1是对参数0、参数1、……、参数n进行校准。
下面依次对各个电路进行介绍。
1)计数电路：
计数电路用于在接收到有效的芯片上电完成使能信号EN时，输出顺序扫描的计数信号Dy～D0。计数电路的功能可通过时序逻辑电路及组合逻辑电路的综合以多种电路方式来实现。
具体的，计数电路的输入信号总共两个：上电完成使能信号EN和信号 Fosc。其中，上电完成使能信号EN由上电复位模块提供，有效的上电完成使能信号EN为高电平，即EN为高电平时输出计数信号Dy～D0。信号Fosc为计数时钟，可通过芯片OSC模块产生的时钟经过分频电路提供。如果芯片本身功能不包含OSC模块,可以通过增加一个简单的OSC电路来提供,此OSC 电路在芯片的所有参数校准完成后,根据设计要求来选择是否关闭。
具体的，计数电路的输出信号只有一个，即计数信号Dy～D0。具体来说，计数信号Dy～D0是二进制信号，所述计数电路在接收到芯片上电完成使能信号EN时，输出的所述二进制信号是全零，此后对所述二进制信号逐次递增，每一次加一，直至所述二进制信号是全一。Dy～D0信号中的“y”(即计数信号的个数)，由参数校准电路所需校准的位数(bits)决定，假设参数校准电路所需校准的位数是p位，则y＝p。此处以4bits为例,则Dy～D0信号中的“y”是 D3～D0，如图2中，D3是最高位，D0是最低位，从左往右，计数信号Dy～D0按照扫描顺序(即按照输出时间的先后)依次是0000、0001、0010、0011、 0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、 1111。
2)校准数据锁存电路：
校准数据锁存电路n～0与所述计数电路连接，用于在接收到有效的锁存信号L0～Ln(n与参数个数有关)时锁存所述计数电路当前输出的计数信号 Dy～D0，我们将其记为an～a0。校准数据锁存电路的功能可通过时序逻辑电路及组合逻辑电路的综合以多种电路方式来实现。
例如，我们以参数0为例，当计数电路计数到其中某一组数据时，以0100 为例，假设此时参数校准电路0产生一个从0到1的翻转信号L0，此信号作为有效的锁存信号，将其输入到校准数据锁存电路0，校准数据锁存电路0即会锁存此时的D3～D0数据，由于此时计数器输出信号D3～D0＝0100，所以校准数据锁存电路0锁存后的输出信号a3～a0＝0100。
3)校准数据选择电路：
校准数据选择电路n～0与所述计数电路和对应的校准数据锁存电路n～0 分别连接，用于在接收到有效的锁存信号Ln～L0时选择所述校准数据锁存电路锁存的计数信号an～a0作为校准信号An～A0输出，在未接收到有效的所述锁存信号Ln～L0时选择所述计数电路当前输出的计数信号Dn～D0作为所述校准信号 A3～A0输出。即本发明涉及的校准数据选择电路n～0,会根据输入的锁存信号 Ln～L0,来决定输入到后面的参数校准电路n～0的校准信号A3～A0,其功能可通过时序逻辑电路及组合逻辑电路的综合以多种电路方式来实现。
延续上述例子，参数校准电路0产生一个从0到1的翻转信号L0后，L0也输入到校准数据选择电路0，当L0为0时,校准数据选择电路0的输出信号 A3～A0＝D3～D0，所以参数校准电路0接收的是逐级计数的计数信号D3～D0，当某一个计数信号D3～D0＝0100，假设此时参数校准电路0输出的L0为1时，则属于有效的锁存信号，A3～A0＝a3～a0，此时A3～A0在芯片不掉电的情况下就会一直保持参数校准电路0锁存的值a3～a0，即0100。
4)参数校准电路：
参数校准电路n～0与所述校准数据锁存电路n～0和所述校准数据选择电路n～0分别连接，用于在校准模式下利用所述校准数据选择电路n～0输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号Ln～L0。本发明涉及的参数校准电路无特殊指定的电路，对于任何参数需要校准的应用场合均可涉及。
具体来说，所述参数校准电路n～0在未接收到校准完成信号Finish时，处于校准模式，此模式下屏蔽参数输入信号，直接利用对应的所述校准数据选择电路n～0输出的所述校准信号进行校准。所述参数校准电路n～0在在接收到所述校准完成信号Finish时，切换到正常工作模式，即会回到正常工作的电路状态，此模式下接入芯片的参数输入信号，并利用所述校准数据选择电路 n～0输出的所述校准锁存的计数信号对所述参数输入信号进行校准后输出。
需要说明的是，校准数据选择电路的校准信号的位数，是由参数校准电路的需求决定的,假设参数校准电路0需要校准4bits的参数,则校准数据选择电路0就会输出A3～A0,参数校准电路1需要校准2bits的参数,则校准数据选择电路0就会输出A1～A0,依次类推,参数校准电路n需要校准7bits的参数,则校准数据选择电路0就会输出A6～A0。
5)参数校准完成电路：
参数校准完成电路与所述参数校准电路n～0连接，用于在全部的所述参数校准电路n～0均输出有效的所述锁存信号时Ln～L0，输出校准完成信号 Finish，此信号作为整个芯片正常工作的使能信号，同时也作为输入信号让参数校准电路n～0退出校准模式，回到正常工作的电路状态。参数校准完成电路的功能可通过时序逻辑电路及组合逻辑电路的综合以多种电路方式来实现。可以理解的是，当参数是多个时，本发明的电路可以同步对该多个参数进行校准，此时计数电路输出的计数信号同时给到所有参数的校准数据选择电路、校准数据锁存电路。当然，本发明的电路也可以根据特定的要求对特定的参数校准电路进行特定先后顺序的校准，比如说可以按照参数0～n顺序逐个校准，此时计数电路输出的顺序扫描的计数信号是先给到第一个参数的校准数据选择电路、校准数据锁存电路，对第一个参数进行校准，等第一个参数校准完成，再次输出顺序扫描的计数信号给第二个参数的校准数据选择电路、校准数据锁存电路，对第二个参数进行校准，以此类推；再比如说，也可以按照特定的顺序,比如参数1、2、3、4有参数先后顺序关联,其他参数独立,则可以先同时校准参数0、1、5、6、……n-1、n,再校准参数2,然后再校准参数3,最后校准参数4。如果其他参数独立,参数1、2有参数关联,参数2和参数3、4有参数关联,参数3和参数4是独立的,则电路可以先同时校准参数0、1、5、6、……n-1、 n,然后再校准参数2,最后同时校准参数3和参数4。
下面我们以一个具体的例子说明。
如图3所示，此处以4bits的参数校准电路0为例。参数校准电路0输入信号为vina/ref、Finish(高电平有效，Finish_b为Finish相反的逻辑信号)、 T3～T0(为校准数据选择电路0的输出信号A3～A0)。其中ref信号作为ref输入参考信号，其可以由芯片内部输入其他模块产生，也可以由系统其他芯片提供，其可以是包括地到电源的电压信号，也可以是电流信号，此处为了描述模块工作原理，只以电压信号来举例。参数校准电路0输出L0，k5～k0为mos开关, 高电平导通，低电平关闭。参数校准电路0的理想工作条件为当ref＝in时, ina＝inb。但比较器难免会存在失调误差Vos,参数校准电路0通过将失调误差 Vos校准到电路可接受的误差范围内，即当参数校正前，由于失调误差Vos的存在，L0的状态切换点为：
in+Vos＝ref；
其中，Vos为整个参数校准完成电路0的失调电压(理想值为0V)，当参数校正后,L0的状态切换点被校正为：
in±Verr＝ref；
参数Verr为比较器(此处以常用的比较器模块举例,其也可以用其他类似的比较电路代替)I0可以接受的偏差电压。根据图3所示的内部电路，只需要当 vina＝ref时，inb＝ina±Verr即可等效实现in±Verr＝ref。所以在参数校准电路0 在进入校准模式时，需要vina＝ref，所以通过Finish信号断开k4将输入in和参数校准电路0输入端vina断开，Finish_b信号通过导通k5将参数校准电路 0输入端vina和ref端连接在一起，从图3可以直观的得出下列等式:
Ina＝vina+T3*8*Vad+T2*4*Vad+T1*2*Vad+T0*1*Vad+Vo(1)；
Inb＝ref+7*Vad(2)；
结合式(1)、(2)可知，为了满足参数校正后，L0的状态切换点为in±Verr＝ref，最小校准步进需要设计为2*Verr，在图3中的最小校准步进为k0通路的电压，大小为1*Vad，即0.5*Vad＝Verr。当参数校正后，L0的状态切换点被校正为：
in±0.5*Vad＝ref；
比较器I0的功能定义如下：
Inb>ina-Verr,则L0输出为低,反之当Inb≤ina-Verr,L0输出为高。
据式(1)可得出ina_min＝vina+Vos，ina_max＝vina+15*Vad+Vos(ina_min 为ina端的最小值，ina_max为ina的最大值)，在4bits的情况下，可以校准的Vos电压从-7.5*Vad～8.5*Vad，超过此范围则不能校准到inb＝ina±Verr，所以参数校准电路设计时必须根据系统要求来对Vad电压及校准bit个数进行设计选择。
参考图4，当Vos＝0V，参数校准电路0的校准流程示意图如图4所示。结合式(1)、(2)可以得出满足vina＝ref,ina＝inb±Verr条件下，T3～T0＝0111时，此时ina＝inb，当T3～T0＝0110时，ina＝inb-Vad，当T3～T0＝1000时，ina＝inb+Vad，所以当计数器电路计数到D3～D0＝0111时，参数校准电路0检测到此状态满足精度要求，参数校准电路0输出信号L0，通过将0111通过参数校准锁存电路 0锁存，输出信号a3～a0＝0111。a3～a0输出到参数校准选择电路0。参数校准选择电路0通过L0信号，选择a3～a0信号输出到A3～A0，此时T3～T0将会一直保持0111，直到芯片掉电，重复上述校准。
参考图5，当Vos＝-4.7*Vad，参数校准电路0的校准流程示意图如图5所示。结合式(1)、(2)可以得出满足vina＝ref,ina＝inb±Verr条件下，T3～T0＝1100 时，此时ina＝inb+0.3*Vad，当T3～T0＝1011时，ina＝inb-0.7Vad，当T3～T0＝1101 时，ina＝inb+1.3*Vad，所以当计数器电路计数到D3～D0＝1100时，参数校准电路0检测到此状态满足精度要求，参数校准电路0输出信号L0，通过将1100 通过参数校准锁存电路0锁存，输出信号a3～a0＝1100。a3～a0输出到参数校准选择电路0。参数校准选择电路0通过L0信号，选择a3～a0信号输出到A3～A0, 此时T3～T0将会一直保持1100，直到芯片掉电，重复上述校准。
参考图6，当Vos＝4.3*Vad，参数校准电路0的校准流程示意图如五所示。结合式(1)、(2)可以得出满足vina＝ref，ina＝inb±Verr条件下，T3～T0＝0011 时，此时ina＝inb+0.3*Vad，当T3～T0＝0010时，ina＝inb-0.7Vad，当T3～T0＝0100 时，ina＝inb+1.3*Vad，所以当计数器电路计数到D3～D0＝0011时，参数校准电路0检测到此状态满足精度要求，参数校准电路0输出信号L0，通过将0011 通过参数校准锁存电路0锁存，输出信号a3～a0＝0011。a3～a0输出到参数校准选择电路0。参数校准选择电路0通过L0信号，选择a3～a0信号输出到A3～A0，此时T3～T0将会一直保持0011，直到芯片掉电，重复上述校准。
基于同一发明构思，本发明还要求保护一种芯片，包括如前述实施例所述的芯片参数失调上电自校准电路。
基于同一发明构思，本发明还要求保护一种芯片参数失调上电自校准方法，基于上述芯片参数失调上电自校准电路实现，方法包括：
S101：计数电路在接收到有效的芯片上电完成使能信号时，输出顺序扫描的计数信号；
S102：校准数据锁存电路在接收到有效的锁存信号时锁存所述计数电路当前输出的计数信号；
S103：校准数据选择电路在接收到有效的所述锁存信号时选择所述校准数据锁存电路锁存的计数信号作为校准信号输出，在未接收到有效的所述锁存信号时选择所述计数电路当前输出的计数信号作为所述校准信号输出；
S104：参数校准电路在未接收到所述校准完成信号时处于校准模式，参数校准电路在校准模式下利用所述校准数据选择电路输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号；
S105：参数校准完成电路在全部的所述参数校准电路均输出有效的所述锁存信号时，输出校准完成信号给全部的所述参数校准电路，所述参数校准电路在接收到所述校准完成信号时从校准模式切换到正常工作模式。
其中，每一个参数对应一个所述校准数据锁存电路、一个所述校准数据选择电路以及一个所述参数校准电路。
其中，所述计数信号是二进制信号，所述计数电路在接收到芯片上电完成使能信号时，输出的所述二进制信号是全零，此后对所述二进制信号逐次递增，每一次加一，直至所述二进制信号是全一。
综上所述，本发明的芯片及其芯片参数失调上电自校准电路、方法，具有以下有益效果：本发明通过在系统工作时芯片参数失调上电自校准，由于此时已经计入了打线、塑封导致的参数偏移以及系统寄生带来的偏差,囊括了芯片系统工作条件下的所有误差，在此基础上进行参数校准，可实现更高、更精准的精度，本发明以更低廉的方式实现了更高精度、应用更加灵活的参数校准，不需要特殊工艺，且电路实现简单，只需要普通尺寸的MOS开关管即可实现参数校准，成本低；而且每次重新上电均会进行检测及校准，避免了传统保险丝熔断丝及OTP烧调只能校准一次的问题，具有极高的灵活性，集成的自检测功能还可以提升参数检测精度。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (9)

1.一种芯片参数失调上电自校准电路，其特征在于，包括：
计数电路，用于在接收到有效的芯片上电完成使能信号时，输出顺序扫描的计数信号；
校准数据锁存电路，与所述计数电路连接，用于在接收到有效的锁存信号时锁存所述计数电路当前输出的计数信号；
校准数据选择电路，与所述计数电路和校准数据锁存电路分别连接，用于在接收到有效的所述锁存信号时选择所述校准数据锁存电路锁存的计数信号作为校准信号输出，在未接收到有效的所述锁存信号时选择所述计数电路当前输出的计数信号作为所述校准信号输出；
参数校准电路，与所述校准数据锁存电路和所述校准数据选择电路分别连接，用于在校准模式下利用所述校准数据选择电路输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号。
2.根据权利要求1所述的芯片参数失调上电自校准电路，其特征在于，每一个参数对应一个所述校准数据锁存电路、一个所述校准数据选择电路以及一个所述参数校准电路。
3.根据权利要求1所述的芯片参数失调上电自校准电路，其特征在于，还包括参数校准完成电路，与所述参数校准电路连接，用于在全部的所述参数校准电路均输出有效的所述锁存信号时，输出校准完成信号给全部的所述参数校准电路；
所述参数校准电路在未接收到所述校准完成信号时处于校准模式，在接收到所述校准完成信号时从校准模式切换到正常工作模式。
4.根据权利要求1所述的芯片参数失调上电自校准电路，其特征在于，所述计数信号是二进制信号，所述计数电路在接收到有效的芯片上电完成使能信号时，输出的所述二进制信号是全零，此后对所述二进制信号逐次递增，每一次加一，直至所述二进制信号是全一。
5.一种芯片，其特征在于，包括如权利要求1-4任一项所述的芯片参数失调上电自校准电路。
6.一种芯片参数失调上电自校准方法，其特征在于，包括：
计数电路在接收到有效的芯片上电完成使能信号时，输出顺序扫描的计数信号；
校准数据锁存电路在接收到有效的锁存信号时锁存所述计数电路当前输出的计数信号；
校准数据选择电路在接收到有效的所述锁存信号时选择所述校准数据锁存电路锁存的计数信号作为校准信号输出，在未接收到有效的所述锁存信号时选择所述计数电路当前输出的计数信号作为所述校准信号输出；
参数校准电路在校准模式下利用所述校准数据选择电路输出的所述校准信号进行校准，并在校准符合要求时输出有效的所述锁存信号。
7.根据权利要求6所述的芯片参数失调上电自校准方法，其特征在于，每一个参数对应一个所述校准数据锁存电路、一个所述校准数据选择电路以及一个所述参数校准电路。
8.根据权利要求6所述的芯片参数失调上电自校准方法，其特征在于，所述方法还包括：
所述参数校准电路在未接收到所述校准完成信号时处于校准模式；
参数校准完成电路在全部的所述参数校准电路均输出有效的所述锁存信号时，输出校准完成信号给全部的所述参数校准电路，所述参数校准电路在接收到所述校准完成信号时从校准模式切换到正常工作模式。
9.根据权利要求6所述的芯片参数失调上电自校准方法，其特征在于，所述计数信号是二进制信号，所述计数电路在接收到有效的芯片上电完成使能信号时，输出的所述二进制信号是全零，此后对所述二进制信号逐次递增，每一次加一，直至所述二进制信号是全一。
CN202110622271.0A 2021-06-03 2021-06-03 一种芯片及其芯片参数失调上电自校准电路、方法 Active CN115437437B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110622271.0A CN115437437B (zh) 2021-06-03 2021-06-03 一种芯片及其芯片参数失调上电自校准电路、方法
US17/680,287 US11664788B2 (en) 2021-06-03 2022-02-24 Chip, self-calibration circuit and method for chip parameter offset upon power-up

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110622271.0A CN115437437B (zh) 2021-06-03 2021-06-03 一种芯片及其芯片参数失调上电自校准电路、方法

Publications (2)

Publication Number Publication Date
CN115437437A CN115437437A (zh) 2022-12-06
CN115437437B true CN115437437B (zh) 2023-10-27

Family

ID=84240550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110622271.0A Active CN115437437B (zh) 2021-06-03 2021-06-03 一种芯片及其芯片参数失调上电自校准电路、方法

Country Status (2)

Country Link
US (1) US11664788B2 (zh)
CN (1) CN115437437B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116482514B (zh) * 2023-04-25 2024-01-12 苏州领慧立芯科技有限公司 用于芯片上电自动校准的装置和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065975A (ko) * 1998-01-20 1999-08-16 구본준 반도체 장치의 자기 보정 회로
US6133797A (en) * 1999-07-30 2000-10-17 Motorola, Inc. Self calibrating VCO correction circuit and method of operation
CN101170349A (zh) * 2006-10-23 2008-04-30 大唐移动通信设备有限公司 实时时钟的校准电路
CN101996480A (zh) * 2010-11-09 2011-03-30 浙江大学 集成自校准电路的无线传感测量系统
CN110716415A (zh) * 2018-07-11 2020-01-21 台湾积体电路制造股份有限公司 自校准时间-数字转换器集成电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
US9274201B2 (en) * 2013-09-04 2016-03-01 Texas Instruments Incorporated Automatic calibration method for active and reactive power measurement
JP7079914B2 (ja) * 2018-11-12 2022-06-03 日本電信電話株式会社 自己校正機能付きａｄコンバータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065975A (ko) * 1998-01-20 1999-08-16 구본준 반도체 장치의 자기 보정 회로
US6133797A (en) * 1999-07-30 2000-10-17 Motorola, Inc. Self calibrating VCO correction circuit and method of operation
CN101170349A (zh) * 2006-10-23 2008-04-30 大唐移动通信设备有限公司 实时时钟的校准电路
CN101996480A (zh) * 2010-11-09 2011-03-30 浙江大学 集成自校准电路的无线传感测量系统
CN110716415A (zh) * 2018-07-11 2020-01-21 台湾积体电路制造股份有限公司 自校准时间-数字转换器集成电路

Also Published As

Publication number Publication date
CN115437437A (zh) 2022-12-06
US20220393670A1 (en) 2022-12-08
US11664788B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US7209845B2 (en) Configurable voltage regulator
US7459960B2 (en) Semiconductor integrated circuit device, and adjustment method of semiconductor integrated circuit device
US7480578B2 (en) Configurable voltage regulator
CN115437437B (zh) 一种芯片及其芯片参数失调上电自校准电路、方法
US20120131402A1 (en) Test mode setting circuit
EP2038720B1 (en) Configurable voltage regulator
KR100824141B1 (ko) 반도체 메모리 소자
CN112181043A (zh) 用于多种端口的电阻校准电路及方法
US8035427B2 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
TWI580984B (zh) 電壓校正電路及電壓校正系統
US8780666B2 (en) Decoupling capacitance calibration devices and methods for DRAM
US6622106B2 (en) Device for testing and calibrating the oscillation frequency of an integrated oscillator
CN112015229B (zh) 一种可使用调试器实现芯片内部时钟校准的电路
KR20020001564A (ko) 반도체 집적 회로 및 반도체 장치 시스템
US11067619B2 (en) Integrated circuit having trim function for component
US6651129B1 (en) Apparatus and method for establishing a data communication interface to control and configure an electronic system with analog and digital circuits
CN113495816B (zh) 一种成测烧调电路、芯片以及方法
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant