TWI607445B - 非揮發性記憶體裝置及其運作方法 - Google Patents

非揮發性記憶體裝置及其運作方法 Download PDF

Info

Publication number
TWI607445B
TWI607445B TW105109702A TW105109702A TWI607445B TW I607445 B TWI607445 B TW I607445B TW 105109702 A TW105109702 A TW 105109702A TW 105109702 A TW105109702 A TW 105109702A TW I607445 B TWI607445 B TW I607445B
Authority
TW
Taiwan
Prior art keywords
floating gate
gate element
current
signal
memory device
Prior art date
Application number
TW105109702A
Other languages
English (en)
Other versions
TW201735039A (zh
Inventor
林崇榮
金雅琴
Original Assignee
卡比科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 卡比科技有限公司 filed Critical 卡比科技有限公司
Priority to TW105109702A priority Critical patent/TWI607445B/zh
Priority to CN201610390211.XA priority patent/CN107248417A/zh
Priority to US15/436,881 priority patent/US9805796B2/en
Publication of TW201735039A publication Critical patent/TW201735039A/zh
Application granted granted Critical
Publication of TWI607445B publication Critical patent/TWI607445B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

非揮發性記憶體裝置及其運作方法
本發明係關於一種記憶體系統，特別係關於一種採用差動式架構的非揮發性記憶體裝置及其運作方法。
隨著數位技術的快速發展以及各種電子產品的推陳出新，針對記憶體元件於性能上的要求(如，高密度與快速儲存)變得愈加嚴格。依據目前的積體晶片系統的製程趨勢，記憶體通常須與積體晶片系統透過單晶片化技術整合為單一晶片以進行晶片系統的微縮。因此，記憶體元件相應地採用單一複晶矽閘極的方式以符合對於晶片系統微縮的需求。然而，隨著晶片系統的微縮，記憶體元件的閘極氧化層的厚度也隨之縮小，當閘極氧化層厚度過小時，記憶體元件將可能產生漏電(current leakage)現象。
另外，傳統上為了判讀記憶體元件的存取狀態，通常會透過比較器進行記憶體元件的電位與參考電位的比較，從而判讀記憶體的存取狀態。然而，在晶片系統微縮而導致漏電增加的狀態下，上述方式很可能會導致對於記憶體元件的存取狀態錯誤地判讀。再者，為了製造一個精準的參考電位，通常會需要額外的周邊電路從而大幅地增加晶片系統的面積與製造成本。
因此，如何在兼顧記憶體元件的存取狀態的精準 判讀與製造成本降低的前提下，進行記憶體元件的設計是一大挑戰。
本發明揭示的一態樣係關於一種非揮發性記憶體裝置包含第一浮動閘極元件、第二浮動閘極元件、選擇閘極元件以及比較器。第一浮動閘極元件用以依據第一位元訊號與控制電位而產生第一電流。第二浮動閘極元件與第一浮動閘極元件並聯，並用以依據第二位元訊號與控制電位而產生第二電流。選擇閘極元件連接至第一浮動閘極元件與第二浮動閘極元件，並用以依據源極訊號與字元訊號而產生控制電位。比較器電性連接至第一浮動閘極元件與第二浮動閘極元件，用以比較第一電流與第二電流，據以產生資料存取狀態訊號。
本發明揭示的另一態樣係關於一種用於非揮發性記憶體裝置的運作方法，非揮發性記憶體裝置包含第一浮動閘極元件、第二浮動閘極元件、選擇閘極元件以及比較器。運作方法包含：由選擇閘極元件依據源極訊號與字元訊號，而產生控制電位；由第一浮動閘極元件與第二浮動閘極元件分別依據控制電位、第一位元訊號以及第二位元訊號，而產生第一電流與第二電流；由比較器比較第一電流與第二電流以產生資料存取狀態訊號。
綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值，本發明以差動式架 構實施非揮發性記憶體裝置，如此，非揮發性記憶體裝置即可僅依據自身所產生的電流進行比較，據以判斷資料存取狀態。因此，傳統上用以製造參考電位供非揮發性記憶體裝置判斷資料存取狀態所需要的周邊電路即可省略，從而大幅地減小非揮發性記憶體裝置的面積與降低製造成本。另一方面，透過減少浮動閘極元件的邊緣覆蓋於抹除閘極元件的耦合比例(coupling ratio)，浮動閘極元件與抹除閘極元件之間的電壓差得以加大，從而提升抹除閘極元件的抹除效果。
100‧‧‧非揮發性記憶體裝置
102‧‧‧第一浮動閘極元件
104‧‧‧第二浮動閘極元件
106‧‧‧選擇閘極元件
108‧‧‧比較器
112、212‧‧‧抹除閘極元件
214‧‧‧隔離部
300‧‧‧流程圖
BL1、BL2‧‧‧位元訊號
EG‧‧‧抹除訊號
I1‧‧‧第一電流
I2‧‧‧第二電流
S1‧‧‧資料存取狀態訊號
SL‧‧‧源極訊號
WL‧‧‧字元訊號
S301、S302、S303‧‧‧步驟
第1圖為依據本發明揭示的實施例所繪製的非揮發性記憶體裝置的電路示意圖；第2圖為依據本發明揭示的實施例所繪製的非揮發性記憶體裝置的示意圖；以及第3圖為依據本發明揭示的實施例所繪製用於非揮發性記憶體裝置的運作方法的流程圖。
下文是舉實施例配合所附圖式作詳細說明，以更好地理解本發明的態樣，但所提供的實施例並非用以限制本揭示所涵蓋的範圍，而結構操作的描述非用以限制其執行的順序，任何由元件重新組合的結構，所產生具有均等功效的裝置，皆為本揭示所涵蓋的範圍。此外，根據業界的標準及慣常 做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。
第1圖為依據本發明揭示的實施例所繪製的非揮發性記憶體裝置100的電路示意圖。如第1圖所示，非揮發性記憶體裝置100包含第一浮動閘極元件102、第二浮動閘極元件104、選擇閘極元件106以及比較器108。選擇閘極元件106連接至第一浮動閘極元件102的一端與第二浮動閘極元件104的一端，且第一浮動閘極元件102並聯於第二浮動閘極元件104。比較器108電性連接至第一浮動閘極元件102的另一端與第二浮動閘極元件104的另一端。
選擇閘極元件106用以接收並依據源極訊號SL與字元訊號WL的電壓值而產生控制電位。第一浮動閘極元件102用以接收並依據第一位元訊號BL1與選擇閘極元件106所產生的控制電位的電壓值而產生第一電流I1。第二浮動閘極元件104用以接收並依據第二位元訊號BL2與選擇閘極元件106所產生的控制電位的電壓值而產生第二電流I2。當第一浮動閘極元件102與第二浮動閘極元件104分別產生第一電流I1與第二電流I2後，比較器108用以比較第一電流I1與第二電流I2，再依據比較結果而產生資料存取狀態訊號S1。
在此實施例中，於同一時間內，第一浮動閘極元件102與第二浮動閘極元件104之間其中之一者可以被觸發。於一實施例中，若第一浮動閘極元件102被觸發，則判斷資料存取狀態訊號S1為非揮發性記憶體裝置100用以存取二進制 位元1；若第二浮動閘極元件104被觸發，則判斷資料存取狀態訊號S1為非揮發性記憶體裝置100用以存取二進制位元0；若第一浮動閘極元件102與第二浮動閘極元件104均未被觸發，則判斷資料存取狀態訊號S1為非揮發性記憶體裝置100未用以存取資料。應瞭解到，上述關於資料存取狀態訊號S1與第一浮動閘極元件102、第二浮動閘極元件104之關係僅用以示範，並非用以限制本發明之實施方式。
於一實施例中，非揮發性記憶體裝置100更包含抹除閘極元件112。抹除閘極元件112連接至第一浮動閘極元件102與第二浮動閘極元件104。抹除閘極元件112接收並依據抹除訊號EG的電壓值而抹除第一浮動閘極元件102與第二浮動閘極元件104中的電性狀態。舉例而言，當非揮發性記憶體裝置100進行資料存取時，會先以抹除訊號EG啟動抹除閘極元件112，從而對第一浮動閘極元件102與第二浮動閘極元件104中的電性狀態進行抹除，以確保第一浮動閘極元件102與第二浮動閘極元件104均未被觸發。於另一實施例中，抹除閘極元件112可作為寫入閘極使用，從而用以觸發第一浮動閘極元件102與第二浮動閘極元件104而產生第一電流I1與第二電流I2。
舉例而言，非揮發性記憶體裝置100可以依據下表一所記述的電壓值進行運作，其中Float表示浮動電壓。
表一、訊號之電壓值與對應的非揮發性記憶體裝置之操作模式
如表一所述，當非揮發性記憶體裝置100未被選定用以存取資料時，字元訊號WL的電壓值為0V；當非揮發性記憶體裝置100被選定用以存取資料時，依據非揮發性記憶體裝置100之操作模式，字元訊號WL、源極訊號SL、第一位元訊號BL1、第二位元訊號BL2以及抹除訊號EG分別具有對應的電壓值。舉例而言，當非揮發性記憶體裝置100選擇觸發第一浮動閘極元件102時，字元訊號WL的電壓值為3.3V，源極訊號SL的電壓值為0V，第一位元訊號BL1的電壓值為7V，第二位元訊號BL2的電壓值為0V，以及抹除訊號EG的電壓值為浮動電壓。當非揮發性記憶體裝置100選擇抹除第一浮動閘極元件102與第二浮動閘極元件104的電性狀態時，字元訊號WL、源極訊號SL、第一位元訊號BL1、第二位元訊號BL2的電壓值均為0V，而抹除訊號EG的電壓值為9.5V。當非揮發性記憶體裝置100選擇觸發第二浮動閘極元件104時，其對應的訊號電壓值分析係相似於上述所示範，故於此不重複贅述。
於一實施例中，比較器108依據第一電流I1與第二電流I2之間的差值，從而判斷第一浮動閘極元件102與第二浮動閘極元件104中的電性狀態。舉例而言，當第一電流I1小於該第二電流I2時，判定第一浮動閘極元件102被觸發；當第 一電流I1大於第二電流I2時，判定第二浮動閘極元件104被觸發；當第一電流I1等於第二電流I2時，判定第一浮動閘極元件102與第二浮動閘極元件104均未被觸發。應瞭解到，上述關於第一浮動閘極元件102與第二浮動閘極元件104之觸發判定僅用以示範，並非用以限制本發明之實施方式。
第2圖為依據本發明揭示的實施例所繪製的非揮發性記憶體裝置100的示意圖。如第2圖所示，第一浮動閘極元件102與第二浮動閘極元件104的邊緣於佈局(layout)時覆蓋於抹除閘極元件212之上。於一實施例中，透過減少第一浮動閘極元件102與第二浮動閘極元件104的邊緣與抹除閘極元件212之間的覆蓋比例，即可加大第一浮動閘極元件102、第二浮動閘極元件104與抹除閘極元件212之間的電壓差，讓抹除閘極元件212可以更有效率地抹除第一浮動閘極元件102、第二浮動閘極元件104的電性狀態。
於另一實施例中，透過縮小第一浮動閘極元件102與第二浮動閘極元件104的尺寸而增加其所對應的通道電阻，再透過加大選擇閘極元件106的尺寸而減少其所對應的通道電阻，如此，可以有效地提升非揮發性記憶體裝置100的運作效率。於又一實施例中，不同的非揮發性記憶體裝置100之間具有隔離部214。隔離部214用以阻隔不同的非揮發性記憶體裝置100之間的電流影響，從而維持非揮發性記憶體裝置100的正常運作。
第3圖為依據本發明揭示的實施例所繪製用於非揮發性記憶體裝置的運作方法的流程圖300。於一實施例中， 此運作方法可由上述非揮發性記憶體裝置100執行，但本發明並不以此為限。為了易於理解流程圖300，下述將以非揮發性記憶體裝置100作為實施流程圖300的示範標的。如第3圖所示，於步驟S301中，首先，由選擇閘極元件106接收並依據源極訊號SL與字元訊號WL的電壓值而產生控制電位。於步驟S302中，由第一浮動閘極元件102與第二浮動閘極元件104分別接收並依據控制電位、第一位元訊號BL1以及第二位元訊號BL2的電壓值，而產生第一電流I1與第二電流I2。最後，於步驟S303中，當第一浮動閘極元件102與第二浮動閘極元件104產生第一電流I1與第二電流I2後，由比較器108比較第一電流I1與第二電流I2以產生資料存取狀態訊號S1。
於一實施例中，於執行步驟S301前，會以抹除訊號EG啟動抹除閘極元件112，從而對第一浮動閘極元件102與第二浮動閘極元件104中的電性狀態進行抹除，以確保第一浮動閘極元件102與第二浮動閘極元件104均未被觸發。
於一實施例中，於步驟S303中，依據第一電流I1與第二電流I2之間的差值以判斷第一浮動閘極元件102與第二浮動閘極元件104中的電性狀態，從而產生資料存取狀態訊號S1。舉例而言，當第一電流I1小於第二電流I2時，判定第一浮動閘極元件102被觸發；當第一電流I1大於第二電流I2時，判定第二浮動閘極元件104被觸發；當第一電流I1等於第二電流I2時，判定第一浮動閘極元件102與第二浮動閘極元件104均未被觸發。應瞭解到，上述關於第一浮動閘極元件102與第二浮動閘極元件104之觸發判定僅用以示範，並非用以限制本發 明之實施方式。
於上述實施例中，本發明以差動式架構實施非揮發性記憶體裝置，如此，非揮發性記憶體裝置即可僅依據自身所產生的電流進行比較，據以判斷資料存取狀態。因此，傳統上用以製造參考電位供非揮發性記憶體裝置判斷資料存取狀態所需要的周邊電路即可省略，從而大幅地減小非揮發性記憶體裝置的面積與降低製造成本。另一方面，透過減少浮動閘極元件的邊緣覆蓋於抹除閘極元件的耦合比例，浮動閘極元件與抹除閘極元件之間的電壓差得以加大，從而提升抹除閘極元件的抹除效果。
技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後，技術領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本發明之保護範圍當視申請專利範圍所界定者與其均等範圍為主。
100‧‧‧非揮發性記憶體裝置
102‧‧‧第一浮動閘極元件
104‧‧‧第二浮動閘極元件
106‧‧‧選擇閘極元件
108‧‧‧比較器
112‧‧‧抹除閘極元件
BL1、BL2‧‧‧位元訊號
EG‧‧‧抹除訊號
I1‧‧‧第一電流
I2‧‧‧第二電流
S1‧‧‧資料存取狀態訊號
SL‧‧‧源極訊號
WL‧‧‧字元訊號

Claims (10)

  1. 一種非揮發性記憶體裝置，包含：一第一浮動閘極元件，該第一浮動閘極元件的一第一端耦接一控制電位，該第一浮動閘極元件的一第二端耦接一第一位元訊號，用以依據該第一位元訊號與該控制電位而於該第一浮動閘極元件的該第二端產生一第一電流；一第二浮動閘極元件，該第二浮動閘極元件的一第一端耦接該控制電位，該第二浮動閘極元件的一第二端耦接一第二位元訊號，並用以依據該第二位元訊號與該控制電位而於該第二浮動閘極元件的該第二端產生一第二電流；一選擇閘極元件，該選擇閘極元件的一第一端耦接一源極訊號，該選擇閘極元件的一第二端電性連接該第一浮動閘極元件之該第一端與該第二浮動閘極元件之該第一端，並用以依據與一字元訊號而產生該控制電位；以及一比較器，電性連接至該第一浮動閘極元件之該第二端與該第二浮動閘極元件之該第二端，用以比較該第一電流與該第二電流，據以產生一資料存取狀態訊號。
  2. 如請求項1所述之非揮發性記憶體裝置，該非揮發性記憶體裝置更包含：一抹除閘極元件連接至該第一浮動閘極元件與該第二浮動閘極元件，用以依據一抹除訊號而抹除該第一浮動閘極元件與該第二浮動閘極元件中的電性狀態。
  3. 如請求項1所述之非揮發性記憶體裝置，該 比較器依據該第一電流與該第二電流之間的差值，從而判斷該第一浮動閘極元件與該第二浮動閘極元件中分別對應的電性狀態，據以產生該資料存取狀態訊號。
  4. 如請求項3所述之非揮發性記憶體裝置，其中當該第一電流小於該第二電流時，判定該第一浮動閘極元件被觸發；當該第一電流大於該第二電流時，判定該第二浮動閘極元件被觸發；當該第一電流等於該第二電流時，判定該第一浮動閘極元件與該第二浮動閘極元件均未被觸發。
  5. 如請求項1所述之非揮發性記憶體裝置，其中該選擇閘極元件的該第一端用以接收該源極訊號，該選擇閘極元件的一第三端用以接收該字元訊號，該選擇閘極元件的該第二端用以傳送該控制電位。
  6. 如請求項5所述之非揮發性記憶體裝置，其中該第一浮動閘極元件的另一端用以接收該第一位元訊號，該第二浮動閘極元件的另一端用以接收該第二位元訊號。
  7. 一種運作方法，用於一非揮發性記憶體裝置，該非揮發性記憶體裝置包含一第一浮動閘極元件、一第二浮動閘極元件、一選擇閘極元件以及一比較器，其中該選擇閘極元件之一端耦接該第一浮動閘極元件之一端以及該第二浮動閘極元件之一端，該第一浮動閘極元件之另一端耦接該比較器之一第一輸入端以及一第一位元訊號，該第二浮動閘極 元件之另一端耦接該比較器之一第二輸入端以及一第二位元訊號，該運作方法包含：由該選擇閘極元件依據一源極訊號與一字元訊號，而產生一控制電位；由該第一浮動閘極元件與該第二浮動閘極元件分別依據該控制電位、該第一位元訊號以及該第二位元訊號，而產生一第一電流與一第二電流；以及由該比較器比較該第一電流與該第二電流以產生一資料存取狀態訊號。
  8. 如請求項7所述之運作方法，其中該非揮發性記憶體裝置更包含一抹除閘極元件，該運作方法更包含：透過該抹除閘極元件依據一抹除訊號以抹除該第一浮動閘極元件與該第二浮動閘極元件中的電性狀態。
  9. 如請求項7所述之運作方法，其中由該比較器比較該第一電流與該第二電流以產生該資料存取狀態訊號之步驟包含：依據該第一電流與該第二電流之間的差值，從而判定該第一浮動閘極元件與該第二浮動閘極元件中分別對應的電性狀態，據以產生該資料存取狀態訊號。
  10. 如請求項9所述之運作方法，其中依據該第一電流與該第二電流之間的差值，從而判定該第一浮動閘極元件與該第二浮動閘極元件中分別對應的電性狀態之步驟包 含：當該第一電流小於該第二電流時，判定該第一浮動閘極元件被觸發；當該第一電流大於該第二電流時，判定該第二浮動閘極元件被觸發；當該第一電流等於該第二電流時，判定該第一浮動閘極元件與該第二浮動閘極元件均未被觸發。
TW105109702A 2016-03-28 2016-03-28 非揮發性記憶體裝置及其運作方法 TWI607445B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105109702A TWI607445B (zh) 2016-03-28 2016-03-28 非揮發性記憶體裝置及其運作方法
CN201610390211.XA CN107248417A (zh) 2016-03-28 2016-06-03 非挥发性记忆体装置及其运作方法
US15/436,881 US9805796B2 (en) 2016-03-28 2017-02-20 Non-volatile memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105109702A TWI607445B (zh) 2016-03-28 2016-03-28 非揮發性記憶體裝置及其運作方法

Publications (2)

Publication Number Publication Date
TW201735039A TW201735039A (zh) 2017-10-01
TWI607445B true TWI607445B (zh) 2017-12-01

Family

ID=59898105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109702A TWI607445B (zh) 2016-03-28 2016-03-28 非揮發性記憶體裝置及其運作方法

Country Status (3)

Country Link
US (1) US9805796B2 (zh)
CN (1) CN107248417A (zh)
TW (1) TWI607445B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009012209A1 (en) * 2007-07-19 2009-01-22 Micron Technology, Inc. Analog sensing of memory cells in a solid-state memory device
TW201027539A (en) * 2008-09-19 2010-07-16 Sandisk Corp Data state-based temperature compensation during sensing in non-volatile memory
US7859906B1 (en) * 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit
EP2299450A1 (en) * 2009-09-18 2011-03-23 STMicroelectronics Srl Sense-amplifier circuit for non-volatile memories that operates at low supply voltages
TW201447907A (zh) * 2013-06-04 2014-12-16 Ememory Technology Inc 電流感測放大器及其感測方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
JP4314085B2 (ja) * 2003-09-08 2009-08-12 パナソニック株式会社 不揮発性半導体記憶装置
JP4522217B2 (ja) * 2004-10-15 2010-08-11 パナソニック株式会社 不揮発性半導体メモリ
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
CN103531242B (zh) * 2012-07-05 2016-09-21 晶豪科技股份有限公司 半导体存储器元件及包含此元件的并列调整装置
US9679618B2 (en) * 2014-05-13 2017-06-13 Stmicroelectronics S.R.L. Sense structure based on multiple sense amplifiers with local regulation of a biasing voltage
FR3021804B1 (fr) * 2014-05-28 2017-09-01 Stmicroelectronics Rousset Cellule memoire non volatile duale comprenant un transistor d'effacement
FR3025353B1 (fr) * 2014-09-03 2016-09-09 Stmicroelectronics Rousset Memoire non volatile composite a effacement par page ou par mot

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859906B1 (en) * 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit
WO2009012209A1 (en) * 2007-07-19 2009-01-22 Micron Technology, Inc. Analog sensing of memory cells in a solid-state memory device
TW201027539A (en) * 2008-09-19 2010-07-16 Sandisk Corp Data state-based temperature compensation during sensing in non-volatile memory
EP2299450A1 (en) * 2009-09-18 2011-03-23 STMicroelectronics Srl Sense-amplifier circuit for non-volatile memories that operates at low supply voltages
TW201447907A (zh) * 2013-06-04 2014-12-16 Ememory Technology Inc 電流感測放大器及其感測方法

Also Published As

Publication number Publication date
US9805796B2 (en) 2017-10-31
TW201735039A (zh) 2017-10-01
CN107248417A (zh) 2017-10-13
US20170278570A1 (en) 2017-09-28

Similar Documents

Publication Publication Date Title
US10224369B2 (en) Threshold switching device, method for fabricating the same and electronic device including the same
TWI616891B (zh) 包含三維陣列結構的半導體記憶體裝置
TWI685849B (zh) 半導體記憶體裝置以及其操作方法
US20170147258A1 (en) Memory system and operating method thereof
US9721635B2 (en) Electronic device having semiconductor memory comprising variable resistance elements for storing data
US9865652B2 (en) Threshold switching device and electronic device including the same
TW202044249A (zh) 儲存單元
US9147467B2 (en) Electronic device
US9620711B2 (en) Electronic device
US10770149B2 (en) Non-volatile memory device
KR20170021402A (ko) 메모리 시스템 및 그의 동작방법
US9865808B2 (en) Threshold switching device and electronic device including the same
US9792058B2 (en) System and method of selecting source and destination blocks for wear-leveling
TWI632558B (zh) 非揮發性記憶體裝置及其操作方法
TWI607445B (zh) 非揮發性記憶體裝置及其運作方法
US9583194B2 (en) Memory system and operating method thereof
KR102298604B1 (ko) 저항성 메모리 장치의 제어 방법
US20150249208A1 (en) Electronic device
TWI433154B (zh) 非揮發性記憶體及其操作方法
US9761634B2 (en) Electronic device
US11127436B2 (en) Memory array with access line control having a shunt sense line
US7385867B2 (en) Memory device and operating method thereof
CN116453568A (zh) 用于存储器的读取电路、存储器和电子装置
TWI515743B (zh) 復原數個記憶胞之陣列的方法、電子裝置及控制器
TWI543162B (zh) 電阻式隨機存取記憶體裝置及其操作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees