CN107248417A - 非挥发性记忆体装置及其运作方法 - Google Patents

非挥发性记忆体装置及其运作方法 Download PDF

Info

Publication number
CN107248417A
CN107248417A CN201610390211.XA CN201610390211A CN107248417A CN 107248417 A CN107248417 A CN 107248417A CN 201610390211 A CN201610390211 A CN 201610390211A CN 107248417 A CN107248417 A CN 107248417A
Authority
CN
China
Prior art keywords
floating gate
gate cells
electric current
memory device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610390211.XA
Other languages
English (en)
Inventor
林崇荣
金雅琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Copee Technology Co
Original Assignee
Copee Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Copee Technology Co filed Critical Copee Technology Co
Publication of CN107248417A publication Critical patent/CN107248417A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非挥发性记忆体装置及其运作方法。非挥发性记忆体装置包含第一浮动栅极元件、第二浮动栅极元件、选择栅极元件以及比较器。第一浮动栅极元件依据第一位元信号与控制电位而产生第一电流。第二浮动栅极元件与第一浮动栅极元件并联，并依据第二位元信号与控制电位而产生第二电流。选择栅极元件连接第一浮动栅极元件与第二浮动栅极元件，并依据源极信号与字元信号而产生控制电位。比较器电性连接第一浮动栅极元件与第二浮动栅极元件，并比较第一电流与第二电流以产生数据存取状态信号。由于非挥发性记忆体装置为差动式架构，其可仅依据自身所产生的电流进行比较以判断数据存取状态，如此，非挥发性记忆体装置的面积与制造成本可以大幅地减少。

Description

非挥发性记忆体装置及其运作方法
技术领域
本发明是关于一种记忆体系统，特别是关于一种采用差动式架构的非挥发性记忆体装置及其运作方法。
背景技术
随着数字技术的快速发展以及各种电子产品的推陈出新，针对记忆体元件于性能上的要求(如，高密度与快速储存)变得愈加严格。依据目前的集成芯片系统的制程趋势，记忆体通常须与集成芯片系统透过单芯片化技术整合为单一芯片以进行芯片系统的微缩。因此，记忆体元件相应地采用单一复晶硅栅极的方式以符合对于芯片系统微缩的需求。然而，随着芯片系统的微缩，记忆体元件的栅极氧化层的厚度也随之缩小，当栅极氧化层厚度过小时，记忆体元件将可能产生漏电(current leakage)现象。
另外，传统上为了判读记忆体元件的存取状态，通常会透过比较器进行记忆体元件的电位与参考电位的比较，从而判读记忆体的存取状态。然而，在芯片系统微缩而导致漏电增加的状态下，上述方式很可能会导致对于记忆体元件的存取状态错误地判读。再者，为了制造一个精准的参考电位，通常会需要额外的周边电路从而大幅地增加芯片系统的面积与制造成本。
因此，如何在兼顾记忆体元件的存取状态的精准判读与制造成本降低的前提下，进行记忆体元件的设计是一大挑战。
发明内容
本发明揭示的一方面是关于一种非挥发性记忆体装置包含第一浮动栅极元件、第二浮动栅极元件、选择栅极元件以及比较器。第一浮动栅极元件用以依据第一位元信号与控制电位而产生第一电流。第二浮动栅极元件与第一浮动栅极元件并联，并用以依据第二位元信号与控制电位而产生第二电流。选择栅极元件连接至第一浮动栅极元件与第二浮动栅极元件，并用以依据源极信号与字元信号而产生控制电位。比较器电性连接至第一浮动栅极元件与第二浮动栅极元件，用以比较第一电流与第二电流，据以产生数据存取状态信号。
在一个或多个实施方式中，非挥发性记忆体装置还包含抹除栅极元件，抹除栅极元件连接至第一浮动栅极元件与第二浮动栅极元件，并用以依据抹除信号而抹除第一浮动栅极元件与第二浮动栅极元件中的电性状态。
在一个或多个实施方式中，比较器依据第一电流与第二电流之间的差值，从而判断第一浮动栅极元件与第二浮动栅极元件中分别对应的电性状态，据以产生数据存取状态信号。
在一个或多个实施方式中，当第一电流小于第二电流时，判定第一浮动栅极元件被触发；当第一电流大于第二电流时，判定第二浮动栅极元件被触发；当第一电流等于第二电流时，判定第一浮动栅极元件与第二浮动栅极元件均未被触发。
在一个或多个实施方式中，选择栅极元件的第一端用以接收源极信号，选择栅极元件的第二端用以接收字元信号，选择栅极元件的第三端电性连接至第一浮动栅极元件的一端与第二浮动栅极元件的一端并用以传送控制电位。
在一个或多个实施方式中，第一浮动栅极元件的另一端用以接收第一位元信号并电性连接至比较器，第二浮动栅极元件的另一端用以接收第二位元信号并电性连接至比较器。
本发明揭示的另一方面是关于一种用于非挥发性记忆体装置的运作方法，非挥发性记忆体装置包含第一浮动栅极元件、第二浮动栅极元件、选择栅极元件以及比较器。运作方法包含：由选择栅极元件依据源极信号与字元信号，而产生控制电位；由第一浮动栅极元件与第二浮动栅极元件分别依据控制电位、第一位元信号以及第二位元信号，而产生第一电流与第二电流；由比较器比较第一电流与第二电流以产生数据存取状态信号。
在一个或多个实施方式中，非挥发性记忆体装置还包含抹除栅极元件，且运作方法还包含透过抹除栅极元件依据抹除信号以抹除第一浮动栅极元件与第二浮动栅极元件中的电性状态。
在一个或多个实施方式中，由比较器比较第一电流与第二电流以产生数据存取状态信号的步骤包含依据第一电流与第二电流之间的差值，从而判定第一浮动栅极元件与第二浮动栅极元件中分别对应的电性状态，据以产生数据存取状态信号。
在一个或多个实施方式中，依据第一电流与第二电流之间的差值，从而判定第一浮动栅极元件与第二浮动栅极元件中分别对应的电性状态的步骤包含：当第一电流小于第二电流时，判定第一浮动栅极元件被触发；当第一电流大于第二电流时，判定第二浮动栅极元件被触发；当第一电流等于第二电流时，判定第一浮动栅极元件与第二浮动栅极元件均未被触发。
综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，本发明以差动式架构实施非挥发性记忆体装置，如此，非挥发性记忆体装置即可仅依据自身所产生的电流进行比较，据以判断数据存取状态。因此，传统上用以制造参考电位供非挥发性记忆体装置判断数据存取状态所需要的周边电路即可省略，从而大幅地减小非挥发性记忆体装置的面积与降低制造成本。另一方面，透过减少浮动栅极元件的边缘覆盖于抹除栅极元件的耦合比例(coupling ratio)，浮动栅极元件与抹除栅极元件之间的电压差得以加大，从而提升抹除栅极元件的抹除效果。
附图说明
图1为依据本发明揭示的实施例所绘制的非挥发性记忆体装置的电路示意图；
图2为依据本发明揭示的实施例所绘制的非挥发性记忆体装置的示意图；以及
图3为依据本发明揭示的实施例所绘制用于非挥发性记忆体装置的运作方法的流程图。
具体实施方式
下文是举实施例配合所附附图作详细说明，以更好地理解本发明的态样，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
图1为依据本发明揭示的实施例所绘制的非挥发性记忆体装置100的电路示意图。如图1所示，非挥发性记忆体装置100包含第一浮动栅极元件102、第二浮动栅极元件104、选择栅极元件106以及比较器108。选择栅极元件106连接至第一浮动栅极元件102的一端与第二浮动栅极元件104的一端，且第一浮动栅极元件102并联于第二浮动栅极元件104。比较器108电性连接至第一浮动栅极元件102的另一端与第二浮动栅极元件104的另一端。
选择栅极元件106用以接收并依据源极信号SL与字元信号WL的电压值而产生控制电位。第一浮动栅极元件102用以接收并依据第一位元信号BL1与选择栅极元件106所产生的控制电位的电压值而产生第一电流I1。第二浮动栅极元件104用以接收并依据第二位元信号BL2与选择栅极元件106所产生的控制电位的电压值而产生第二电流I2。当第一浮动栅极元件102与第二浮动栅极元件104分别产生第一电流I1与第二电流I2后，比较器108用以比较第一电流I1与第二电流I2，再依据比较结果而产生数据存取状态信号S1。
在此实施例中，于同一时间内，第一浮动栅极元件102与第二浮动栅极元件104之间其中的一者可以被触发。于一实施例中，若第一浮动栅极元件102被触发，则判断数据存取状态信号S1为非挥发性记忆体装置100用以存取二进制位元1；若第二浮动栅极元件104被触发，则判断数据存取状态信号S1为非挥发性记忆体装置100用以存取二进制位元0；若第一浮动栅极元件102与第二浮动栅极元件104均未被触发，则判断数据存取状态信号S1为非挥发性记忆体装置100未用以存取数据。应了解到，上述关于数据存取状态信号S1与第一浮动栅极元件102、第二浮动栅极元件104的关系仅用以示范，并非用以限制本发明的实施方式。
于一实施例中，非挥发性记忆体装置100还包含抹除栅极元件112。抹除栅极元件112连接至第一浮动栅极元件102与第二浮动栅极元件104。抹除栅极元件112接收并依据抹除信号EG的电压值而抹除第一浮动栅极元件102与第二浮动栅极元件104中的电性状态。举例而言，当非挥发性记忆体装置100进行数据存取时，会先以抹除信号EG启动抹除栅极元件112，从而对第一浮动栅极元件102与第二浮动栅极元件104中的电性状态进行抹除，以确保第一浮动栅极元件102与第二浮动栅极元件104均未被触发。于另一实施例中，抹除栅极元件112可作为写入栅极使用，从而用以触发第一浮动栅极元件102与第二浮动栅极元件104而产生第一电流I1与第二电流I2。
举例而言，非挥发性记忆体装置100可以依据下表一所记述的电压值进行运作，其中Float表示浮动电压。
表一、信号的电压值与对应的非挥发性记忆体装置的操作模式
如表一所述，当非挥发性记忆体装置100未被选定用以存取数据时，字元信号WL的电压值为0V；当非挥发性记忆体装置100被选定用以存取数据时，依据非挥发性记忆体装置100的操作模式，字元信号WL、源极信号SL、第一位元信号BL1、第二位元信号BL2以及抹除信号EG分别具有对应的电压值。举例而言，当非挥发性记忆体装置100选择触发第一浮动栅极元件102时，字元信号WL的电压值为3.3V，源极信号SL的电压值为0V，第一位元信号BL1的电压值为7V，第二位元信号BL2的电压值为0V，以及抹除信号EG的电压值为浮动电压。当非挥发性记忆体装置100选择抹除第一浮动栅极元件102与第二浮动栅极元件104的电性状态时，字元信号WL、源极信号SL、第一位元信号BL1、第二位元信号BL2的电压值均为0V，而抹除信号EG的电压值为9.5V。当非挥发性记忆体装置100选择触发第二浮动栅极元件104时，其对应的信号电压值分析是相似于上述所示范，故于此不重复赘述。
于一实施例中，比较器108依据第一电流I1与第二电流I2之间的差值，从而判断第一浮动栅极元件102与第二浮动栅极元件104中的电性状态。举例而言，当第一电流I1小于该第二电流I2时，判定第一浮动栅极元件102被触发；当第一电流I1大于第二电流I2时，判定第二浮动栅极元件104被触发；当第一电流I1等于第二电流I2时，判定第一浮动栅极元件102与第二浮动栅极元件104均未被触发。应了解到，上述关于第一浮动栅极元件102与第二浮动栅极元件104的触发判定仅用以示范，并非用以限制本发明的实施方式。
图2为依据本发明揭示的实施例所绘制的非挥发性记忆体装置100的示意图。如图2所示，第一浮动栅极元件102与第二浮动栅极元件104的边缘于布局(layout)时覆盖于抹除栅极元件212之上。于一实施例中，透过减少第一浮动栅极元件102与第二浮动栅极元件104的边缘与抹除栅极元件212之间的覆盖比例，即可加大第一浮动栅极元件102、第二浮动栅极元件104与抹除栅极元件212之间的电压差，让抹除栅极元件212可以更有效率地抹除第一浮动栅极元件102、第二浮动栅极元件104的电性状态。
于另一实施例中，透过缩小第一浮动栅极元件102与第二浮动栅极元件104的尺寸而增加其所对应的通道电阻，再透过加大选择栅极元件106的尺寸而减少其所对应的通道电阻，如此，可以有效地提升非挥发性记忆体装置100的运作效率。于又一实施例中，不同的非挥发性记忆体装置100之间具有隔离部214。隔离部214用以阻隔不同的非挥发性记忆体装置100之间的电流影响，从而维持非挥发性记忆体装置100的正常运作。
图3为依据本发明揭示的实施例所绘制用于非挥发性记忆体装置的运作方法的流程图300。于一实施例中，此运作方法可由上述非挥发性记忆体装置100执行，但本发明并不以此为限。为了易于理解流程图300，下述将以非挥发性记忆体装置100作为实施流程图300的示范标的。如图3所示，于步骤S301中，首先，由选择栅极元件106接收并依据源极信号SL与字元信号WL的电压值而产生控制电位。于步骤S302中，由第一浮动栅极元件102与第二浮动栅极元件104分别接收并依据控制电位、第一位元信号BL1以及第二位元信号BL2的电压值，而产生第一电流I1与第二电流I2。最后，于步骤S303中，当第一浮动栅极元件102与第二浮动栅极元件104产生第一电流I1与第二电流I2后，由比较器108比较第一电流I1与第二电流I2以产生数据存取状态信号S1。
于一实施例中，于执行步骤S301前，会以抹除信号EG启动抹除栅极元件112，从而对第一浮动栅极元件102与第二浮动栅极元件104中的电性状态进行抹除，以确保第一浮动栅极元件102与第二浮动栅极元件104均未被触发。
于一实施例中，于步骤S303中，依据第一电流I1与第二电流I2之间的差值以判断第一浮动栅极元件102与第二浮动栅极元件104中的电性状态，从而产生数据存取状态信号S1。举例而言，当第一电流I1小于第二电流I2时，判定第一浮动栅极元件102被触发；当第一电流I1大于第二电流I2时，判定第二浮动栅极元件104被触发；当第一电流I1等于第二电流I2时，判定第一浮动栅极元件102与第二浮动栅极元件104均未被触发。应了解到，上述关于第一浮动栅极元件102与第二浮动栅极元件104的触发判定仅用以示范，并非用以限制本发明的实施方式。
于上述实施例中，本发明以差动式架构实施非挥发性记忆体装置，如此，非挥发性记忆体装置即可仅依据自身所产生的电流进行比较，据以判断数据存取状态。因此，传统上用以制造参考电位供非挥发性记忆体装置判断数据存取状态所需要的周边电路即可省略，从而大幅地减小非挥发性记忆体装置的面积与降低制造成本。另一方面，透过减少浮动栅极元件的边缘覆盖于抹除栅极元件的耦合比例，浮动栅极元件与抹除栅极元件之间的电压差得以加大，从而提升抹除栅极元件的抹除效果。
技术领域通常知识者可以容易理解到揭示的实施例实现一或多个前述举例的优点。阅读前述说明书之后，技术领域通常知识者将有能力对如同此处揭示内容作多种类的更动、置换、等效物以及多种其他实施例。因此本发明的保护范围当视权利要求书所界定的范围与其均等范围为主。

Claims (10)

1.一种非挥发性记忆体装置，其特征在于，包含：
一第一浮动栅极元件，用以依据一第一位元信号与一控制电位而产生一第一电流；
一第二浮动栅极元件，与该第一浮动栅极元件并联，并用以依据一第二位元信号与该控制电位而产生一第二电流；
一选择栅极元件，连接至该第一浮动栅极元件与该第二浮动栅极元件，并用以依据一源极信号与一字元信号而产生该控制电位；以及
一比较器，电性连接至该第一浮动栅极元件与该第二浮动栅极元件，用以比较该第一电流与该第二电流，据以产生一数据存取状态信号。
2.根据权利要求1所述的非挥发性记忆体装置，其特征在于，该非挥发性记忆体装置还包含：
一抹除栅极元件连接至该第一浮动栅极元件与该第二浮动栅极元件，用以依据一抹除信号而抹除该第一浮动栅极元件与该第二浮动栅极元件中的电性状态。
3.根据权利要求1所述的非挥发性记忆体装置，其特征在于，该比较器依据该第一电流与该第二电流之间的差值，从而判断该第一浮动栅极元件与该第二浮动栅极元件中分别对应的电性状态，据以产生该数据存取状态信号。
4.根据权利要求3所述的非挥发性记忆体装置，其特征在于，当该第一电流小于该第二电流时，判定该第一浮动栅极元件被触发；当该第一电流大于该第二电流时，判定该第二浮动栅极元件被触发；当该第一电流等于该第二电流时，判定该第一浮动栅极元件与该第二浮动栅极元件均未被触发。
5.根据权利要求1所述的非挥发性记忆体装置，其特征在于，该选择栅极元件的一第一端用以接收该源极信号，该选择栅极元件的一第二端用以接收该字元信号，该选择栅极元件的一第三端电性连接至该第一浮动栅极元件的一端与该第二浮动栅极元件的一端并用以传送该控制电位。
6.根据权利要求5所述的非挥发性记忆体装置，其特征在于，该第一浮动栅极元件的另一端用以接收该第一位元信号并电性连接至该比较器，该第二浮动栅极元件的另一端用以接收该第二位元信号并电性连接至该比较器。
7.一种运作方法，用于一非挥发性记忆体装置，该非挥发性记忆体装置包含一第一浮动栅极元件、一第二浮动栅极元件、一选择栅极元件以及一比较器，其特征在于，该运作方法包含：
由该选择栅极元件依据一源极信号与一字元信号，而产生一控制电位；
由该第一浮动栅极元件与该第二浮动栅极元件分别依据该控制电位、一第一位元信号以及一第二位元信号，而产生一第一电流与一第二电流；以及
由该比较器比较该第一电流与该第二电流以产生一数据存取状态信号。
8.根据权利要求7所述的运作方法，其特征在于，该非挥发性记忆体装置还包含一抹除栅极元件，该运作方法还包含：
透过该抹除栅极元件依据一抹除信号以抹除该第一浮动栅极元件与该第二浮动栅极元件中的电性状态。
9.根据权利要求7所述的运作方法，其特征在于，由该比较器比较该第一电流与该第二电流以产生该数据存取状态信号的步骤包含：
依据该第一电流与该第二电流之间的差值，从而判定该第一浮动栅极元件与该第二浮动栅极元件中分别对应的电性状态，据以产生该数据存取状态信号。
10.根据权利要求9所述的运作方法，其特征在于，依据该第一电流与该第二电流之间的差值，从而判定该第一浮动栅极元件与该第二浮动栅极元件中分别对应的电性状态的步骤包含：
当该第一电流小于该第二电流时，判定该第一浮动栅极元件被触发；当该第一电流大于该第二电流时，判定该第二浮动栅极元件被触发；当该第一电流等于该第二电流时，判定该第一浮动栅极元件与该第二浮动栅极元件均未被触发。
CN201610390211.XA 2016-03-28 2016-06-03 非挥发性记忆体装置及其运作方法 Withdrawn CN107248417A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105109702 2016-03-28
TW105109702A TWI607445B (zh) 2016-03-28 2016-03-28 非揮發性記憶體裝置及其運作方法

Publications (1)

Publication Number Publication Date
CN107248417A true CN107248417A (zh) 2017-10-13

Family

ID=59898105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610390211.XA Withdrawn CN107248417A (zh) 2016-03-28 2016-06-03 非挥发性记忆体装置及其运作方法

Country Status (3)

Country Link
US (1) US9805796B2 (zh)
CN (1) CN107248417A (zh)
TW (1) TWI607445B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
CN1595534A (zh) * 2003-09-08 2005-03-16 松下电器产业株式会社 非易失性半导体存储器件
CN101290802A (zh) * 2007-03-29 2008-10-22 弗拉什西利康股份有限公司 自适应和自校准的多级非易失性存储器
CN103531242A (zh) * 2012-07-05 2014-01-22 晶豪科技股份有限公司 半导体存储器元件及包含此元件的并列调整装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522217B2 (ja) * 2004-10-15 2010-08-11 パナソニック株式会社 不揮発性半導体メモリ
US7859906B1 (en) * 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
US7755946B2 (en) * 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
EP2299450B1 (en) * 2009-09-18 2013-03-27 STMicroelectronics Srl Sense-amplifier circuit for non-volatile memories that operates at low supply voltages
US9099191B2 (en) * 2013-06-04 2015-08-04 Ememory Technology Inc. Current sensing amplifier and sensing method thereof
US9679618B2 (en) * 2014-05-13 2017-06-13 Stmicroelectronics S.R.L. Sense structure based on multiple sense amplifiers with local regulation of a biasing voltage
FR3021804B1 (fr) * 2014-05-28 2017-09-01 Stmicroelectronics Rousset Cellule memoire non volatile duale comprenant un transistor d'effacement
FR3025353B1 (fr) * 2014-09-03 2016-09-09 Stmicroelectronics Rousset Memoire non volatile composite a effacement par page ou par mot

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
CN1595534A (zh) * 2003-09-08 2005-03-16 松下电器产业株式会社 非易失性半导体存储器件
CN101290802A (zh) * 2007-03-29 2008-10-22 弗拉什西利康股份有限公司 自适应和自校准的多级非易失性存储器
CN103531242A (zh) * 2012-07-05 2014-01-22 晶豪科技股份有限公司 半导体存储器元件及包含此元件的并列调整装置

Also Published As

Publication number Publication date
TW201735039A (zh) 2017-10-01
TWI607445B (zh) 2017-12-01
US20170278570A1 (en) 2017-09-28
US9805796B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
US10346088B2 (en) Method and apparatus for per-deck erase verify and dynamic inhibit in 3d NAND
DE102013022449B3 (de) Halbleitervorrichtung und elektronisches Gerät
US7701791B2 (en) Low read current architecture for memory
US20120069621A1 (en) Integrated Circuits Using Non Volatile Resistivity Sensitive Memory For Emulation Of Embedded Flash Memory
CN105304669B (zh) 一种非挥发性阻变式储存电路及其控制方法
TW201719665A (zh) 於三維反及記憶體中每串列多個區塊之技術
CN103366810B (zh) Eeprom存储器阵列
US20220230692A1 (en) Semiconductor memory device
CN110390984A (zh) 存储器系统和存储器系统的操作方法
CN109754838A (zh) 非易失性存储器设备
CN106469571A (zh) 存储系统及其操作方法
CN102983139A (zh) 半导体存储器
US7405972B1 (en) Non-volatile memory array
US20210011796A1 (en) Automated power down based on state of firmware
CN108806748A (zh) 非易失性存储器装置及其操作方法
CN103106922A (zh) 分离栅存储阵列的编程方法
CN107248417A (zh) 非挥发性记忆体装置及其运作方法
CN107729586B (zh) Eeprom模型电路及建模方法、仿真方法及测试结构
CN100449646C (zh) 非易失性记忆体的编程方法及装置
CN107180649A (zh) 半导体存储器元件及操作半导体存储器元件的方法
CN101359509B (zh) 一次性可编程存储器电路及其编程和读取方法
CN101359505B (zh) 一种读隔离可编程存储器单元及其编程和读取方法
US7082389B2 (en) Method and apparatus for simulating a magnetoresistive random access memory (MRAM)
US10490272B2 (en) Operating method of resistive memory element
CN109767800A (zh) 恢复过抹除记忆胞的快闪存储器装置及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20171013

WW01 Invention patent application withdrawn after publication