CN108292283A - 用于基于写入计数调整写入参数的设备及方法 - Google Patents

用于基于写入计数调整写入参数的设备及方法 Download PDF

Info

Publication number
CN108292283A
CN108292283A CN201680070981.4A CN201680070981A CN108292283A CN 108292283 A CN108292283 A CN 108292283A CN 201680070981 A CN201680070981 A CN 201680070981A CN 108292283 A CN108292283 A CN 108292283A
Authority
CN
China
Prior art keywords
write
lattice
memory
write operation
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680070981.4A
Other languages
English (en)
Other versions
CN108292283B (zh
Inventor
S·卡瓦米
R·孙达拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108292283A publication Critical patent/CN108292283A/zh
Application granted granted Critical
Publication of CN108292283B publication Critical patent/CN108292283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

根据本发明的一个实施例，揭示一种设备。所述设备包含具有多个存储器单元的存储器阵列。所述设备进一步包含存储器存取电路，其耦合到所述存储器阵列且经配置以响应于控制信号执行写入操作。所述设备进一步包含控制逻辑，其耦合到所述存储器存取电路且经配置以至少部分基于由所述存储器存取电路执行的写入操作的数目应用一组写入参数且进一步经配置以将控制信号提供到所述存储器存取电路以根据所述组写入参数对所述多个存储器单元执行写入操作。

Description

用于基于写入计数调整写入参数的设备及方法
背景技术
可读取及写入非易失性存储器装置以便检索及存储信息。一种类型的非易失性存储装置是可经布置在三维(3D)交叉点架构中的相变存储器。在相变存储器装置中，每一存储器单元由可选择性地从一个相位转变成另一相位的材料形成。举例来说，可通过将写入电压施加到存储器单元将所述材料从非晶状态转变成结晶状态。不同状态具有不同电性质，且可通过将电压施加到所述材料来感测，这基于材料的目前状态导致不同电流经传导通过所述单元。因此，选择性地将写入电压施加到存储器单元来设置材料状态提供一种机制，其用于存储稍后可通过将感测电压施加到单元来读取的数据位。虽然非易失性存储器装置具有即使在电力从所述装置移除时也留存所存储的信息的益处，但此类装置通常遭受有限的写入耐久性及留存。即，针对读取及写入操作对存储器单元的重复存取对装置的组件及存储器单元施加应力。因此，存储器装置可在装置的整个寿命内经受物理变化及降级。
发明内容
在本发明的一方面中，一种设备，其包含：存储器阵列，其具有多个存储器单元；存储器存取电路，其耦合到所述存储器阵列且经配置以响应于控制信号执行写入操作；及控制逻辑，其耦合到所述存储器存取电路。所述控制逻辑经配置以至少部分基于由所述存储器存取电路执行的写入操作的数目应用一组写入参数。所述控制逻辑进一步经配置以将控制信号提供到所述存储器存取电路以根据所述组写入参数对所述多个存储器单元执行写入操作。
另一方面，一种设备包含存储器装置，所述存储器装置包含多个存储器单元。所述存储器装置经配置以基于一组写入参数将信息存储在所述多个存储器单元上。所述存储器装置进一步包含存储在所述存储器装置的所述多个存储器单元的子集中的参数表。所述参数表经配置以存储对应于所述组写入参数的一组写入循环分选格。
另一方面，一种设备包含：存储器存取电路，其经配置以基于一组写入参数将数据存储在多个存储器单元中。所述设备进一步包含参数表，其存储在所述多个存储器单元的一部分中，且所述参数表包含对应于多组写入参数的多个写入循环分选格。所述设备进一步包含控制逻辑，其耦合到所述存储器存取电路。所述控制逻辑经配置以基于由存储器存取电路执行的写入操作的数目确定所述写入循环分选格中的至少一者且基于所述确定的写入循环分选格应用来自所述多组写入参数的所述组写入参数。
另一方面，一种方法包含：识别对存储器装置执行的写入操作的数目及至少部分基于对所述存储器装置执行的写入操作的所述数目调整写入参数。应用所述经调整写入参数以响应于写入命令对多个存储器单元执行写入操作。
另一方面，一种方法包含：由控制逻辑接收为存储器装置建立一组写入参数的命令；由所述控制逻辑接收由所述存储器装置执行的写入操作的当前数目；由所述控制逻辑接收定义多个写入循环分选格的参数表。由所述控制逻辑比较写入操作的所述当前数目与所述多个写入循环分选格以确定可适用写入循环分选格。至少部分基于所述可适用写入循环分选格将所述组写入参数提供到所述存储器装置。
附图说明
图1A是根据本发明的实施例的存储器系统的功能框图。
图1B是根据本发明的实施例的存储器装置的功能框图。
图2是根据本发明的实施例的三维(3D)交叉点存储器阵列的一部分的图。
图3是根据本发明的实施例的基于写入计数来设置写入参数的方法的流程图。
图4是根据本发明的实施例的实例参数表。
图5是根据本发明的实施例的基于写入计数更新可适用分选格数目的方法的流程图。
具体实施方式
下文陈述某些细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员应清楚，可无需这些特定细节实践本发明的实施例。而且，本文描述的本发明的特定实施例是作为实例提供且不应用于将本发明的范围限制到这些特定实施例。在其它例子中，未详细展示众所周知的电路、控制信号、时序协议及软件操作以便避免不必要地使本发明模糊不清。
本文描述的实施例认识到，许多存储器系统具有有限的写入耐久性，且因此随着时间在重复的存取中降级。为了补偿存储器装置中的单元的物理降级，可基于装置的使用年限调谐或调整各种物理参数以便降低写入操作故障率。因此，需要一种跟踪装置的使用年限以便选择性地调整写入参数来考虑装置的单元的物理降级的机制。写入参数可包含(举例来说)写入电压，例如写入操作期间通过字线及/或位线施加到存储器单元的电压。也可调整其它内部参数。实例参数包含(但不限于)脉冲形状、前沿、后沿、持续时间等。一般来说，写入参数可包含存储器装置中的任何可配置设置，其可根据单元的使用年限进行调整以便提高成功写入操作的概率。本文揭示用于基于对装置执行的写入操作的数目跟踪装置的使用年限及基于装置的使用年限及由写入操作范围定义的一组分选格调整写入参数的各种设备及方法。分选格是写入操作的数目的指定范围。在任何给定时间点处，装置可基于已对存储器装置执行的写入操作的数目配合到一或多个分选格中。举例来说，一个分选格可由在0与1,000写入操作之间的范围定义。写入操作可包含编程操作、擦除操作或两者。
图1A是根据本发明的实施例的整体以100标示的存储器系统的功能框图。存储器系统100包含耦合到存储器装置104的处理器102。处理器102可为经配置以将指令传输到存储器装置104的任何类型的控制电路。在各种实施例中，所述处理器可为一或多个微处理器、专用集成电路或其它类型的控制电路。存储器装置104包含用于存储器操作的各种电路。如下文关于图1B更详细地论述，存储器装置104可包含输入/输出(I/O)控制电路、控制逻辑及包括多个存储器单元的存储器阵列。可将命令、地址信息及写入数据提供到存储器装置104作为通过I/O总线128传输的循序输入/输出(I/O)集。类似地，可通过I/O总线128从存储器装置104提供读取数据。
处理器102可进一步耦合到写入计数电路106。写入计数电路106可为寄存器、高速缓冲存储器或经配置以存储由存储器装置104执行的写入操作的数目的任何其它类型的暂时性存储器。在其它实施例中，写入计数电路106可为非易失性存储器，其经配置以存储在电力从存储器装置104移除时由存储器装置104执行的写入操作的数目。写入计数电路106可经配置以存储对应于由存储器装置104执行的写入操作的当前数目的值。写入计数电路106在设置写入循环分选格操作期间可由处理器102存取以便确定已由存储器装置104执行的写入操作的当前数目。在下文更详细描述的设置写入循环分选格操作期间，存储在写入计数电路106中的所述值可用于调整存储器装置104内的写入参数以提高成功写入操作的可能性。此外，处理器102可周期性地更新存储在写入计数电路106中的值以保证存储在写入计数电路106中的写入操作的数目与已由存储器装置104执行的写入操作的实际数目一致。在替代实施例中，写入计数电路106可定位在存储器装置104内。在此类实施例中，存储器装置104可跟踪由存储器装置104执行的写入操作的数目且将对写入计数电路106执行的写入操作的当前数目存储在存储器装置104内。所述存储器装置可存取本地存储在存储器装置104中的值以确定由存储器装置104执行的写入操作的数目。
图1B说明根据本发明的实施例的包含存储器装置104的设备。存储器装置104包含具有经配置以存储数据的多个存储器单元的存储器阵列160。可通过使用各种信号线、字线(WL)及/或位线(BL)存取阵列中的存储器单元。存储器单元可为非易失性存储器单元，例如NAND或NOR快闪单元、相变存储器单元或一般可为任何类型的存储器单元。存储器阵列160的存储器单元可经布置在存储器阵列架构中。举例来说，在一个实施例中，存储器单元经布置在3D交叉点架构中。在其它实施例中，可使用其它存储器阵列架构，例如，单层交叉点架构等等。存储器单元可为经配置以存储一个数据位的数据的单电平单元。存储器单元也可为经配置以存储一个以上数据位的数据的多电平单元。
数据选通信号DQS可通过数据选通总线(未展示)传输。DQS信号可用于提供时序信息以用于将数据传送到存储器装置104或从存储器装置104传送数据。I/O总线128连接到I/O控制电路120，I/O控制电路120在I/O总线128与内部数据总线122、内部地址总线124及/或内部命令总线126之间路由数据信号、地址信息信号及其它信号。可由I/O控制电路120向内部地址总线124提供地址信息。内部地址总线124可将块行地址信号提供到行解码器140且将列地址信号提供到列解码器150。行解码器140及列解码器150可用于选择用于存储器操作(例如，读取及写入操作)的存储器单元块。行解码器140及/或列解码器150可包含经配置以将偏压信号提供到存储器阵列160中的信号线中的一或多者的一或多个信号线驱动器。I/O控制电路120通过状态寄存器总线132耦合到状态寄存器134。由状态寄存器134存储的状态位可由I/O控制电路120响应于提供到存储器装置104的读取状态命令提供。状态位可具有相应值以指示存储器的各种方面及其操作的状态条件。
存储器装置104还包含控制逻辑110，其从外部或通过命令总线126接收若干控制信号138以控制存储器装置104的操作。控制信号138可运用任何适当的接口协议实施。举例来说，控制信号138可为基于引脚的(这在动态随机存取存储器及快闪存储器(例如，NAND快闪存储器)中是常见的)或基于操作码的。实例控制信号138包含时钟信号、读取/写入信号、时钟启用信号等。命令寄存器136耦合到内部命令总线126以存储由I/O控制电路120接收的信息且将所述信息提供到控制逻辑110。控制逻辑110可通过状态寄存器总线132进一步存取状态寄存器134例如以随着状态条件改变更新状态位。控制逻辑110可经配置以将内部控制信号提供到存储器装置104的各种电路。举例来说，响应于接收存储器存取命令(例如，读取、写入)，控制逻辑110可提供内部控制信号以控制各种存储器存取电路执行存储器存取操作。具体来说，控制逻辑可经配置以基于存储在写入计数电路106中的值及多个写入循环分选格(下文描述)设置一或多个写入参数，例如在对存储器阵列160执行的写入操作期间使用的写入电压。控制逻辑110可进一步经配置以对存储器阵列160执行耗损均衡操作。耗损均衡操作可重新分布存储在存储器阵列160中的数据以保证一些存储器单元不会比其它存储器单元显著更多地被写入。控制逻辑110可使用静态或动态耗损均衡。在存储器存取操作期间使用各种存储器存取电路，且所述各种存储器存取电路可大体上包含例如行及列解码器、电荷泵电路、信号线驱动器、数据及高速缓冲存储器寄存器、I/O电路的电路以及其它电路。
可由控制逻辑110存取的参数表162可存储在存储器阵列160中。参数表162包含写入循环分选格信息，其可用于基于已对存储器阵列160执行的写入操作的数目调整一或多个写入参数。写入循环分选格信息包含一或多个写入操作范围，其中每一范围定义写入循环分选格。举例来说，一个分选格可由0到10,000个写入操作的范围定义。第二分选格可由1,000到100,000个写入操作的范围定义，且对于额外分选格以此类推。参数表162中的分选格中的每一者可与一或多个写入参数相关联。写入参数可定义待由存储器装置104用于执行写入操作的设置(例如，写入电压、脉冲持续时间、前沿、后沿、脉冲形状等)。写入操作的当前数目可存储在写入计数电路106(图1A)中且可与参考表162中的一或多个分选格比较以确定可适用分选格且识别可适用写入参数。在各种实施例中，参数表162可存储在存储器阵列160的专属部分中。在替代实施例中，参数表162可存储在包含在存储器装置、单独存储装置、存储器装置、寄存器或可由控制逻辑110存取的其它装置中的单独存储器区中。下文关于图4更详细描述参数表。
数据I/O电路170包含经配置以基于从控制逻辑110接收的信号促进I/O控制电路120与存储器阵列160之间的数据传送的一或多个电路。在各种实施例中，数据I/O电路170可包含一或多个寄存器、缓冲器及用于管理存储器阵列160与I/O控制电路120之间的数据传送的其它电路。举例来说，在写入操作期间，I/O控制电路120接收待通过I/O总线128写入的数据且经由内部数据总线122将所述数据提供到数据I/O电路170。数据I/O电路170基于由控制逻辑110提供的控制信号在由行解码器140及列解码器150指定的位置处将所述数据写入到存储器阵列160。在读取操作期间，数据I/O电路基于由控制逻辑110提供的控制信号在由行解码器140及列解码器150指定的地址处从存储器阵列160读取数据。数据I/O电路经由内部数据总线122将读取数据提供到I/O控制电路。接着，I/O控制电路120在I/O总线128上提供读取数据。
图2是根据本发明的实施例的整体以200标示的3D交叉点存储器阵列的一部分的图。在各种实施例中，存储器阵列200可经实施为图1B的存储器阵列160。存储器阵列200包含第一数目个字线202A、202B…202N(统称为字线202)及第一数目个位线206A、206B…206N(统称为位线206)。如图2中展示，字线202可平行于彼此布置。位线206可平行于彼此且正交于字线202布置。字线202及位线206可由导电材料制成，例如铜、钨、钛、铝等。字线及位线的层或层面可经堆叠以创建3D晶格结构。如图2中展示，字线202的层与位线206的层交替以形成3D结构。
存储器阵列200包含多个存储器单元204。在一个实施例中，存储器单元204可为相变存储器单元。每一存储器单元204连接到字线(例如，字线202A)及位线(例如，位线206A)。通过将每一存储器单元连接到3D交叉点阵列中的单个字线及单个位线，每一存储器单元204可通过例如由存储器地址指定字线及位线来个别地存取。存储器单元204的子集可经标示以存储参数表，例如参数表162(图1B)。在其它实施例中，参数表162可存储在单独寄存器中。参数表包含由写入操作范围定义的多个分选格及与对存储器阵列200执行的写入操作相关的各种参数。参数表可由控制逻辑(例如，控制逻辑110)存取，控制逻辑可设置用于写入到存储器阵列200中的存储器单元204的一或多个写入参数。
图3是根据本发明的实施例的基于写入计数来设置写入参数的方法300的流程图。在操作302中，控制逻辑110接收当前写入计数且存取参数表162以读取其内容。在各种实施例中，可由处理器向控制逻辑110提供存储在写入计数电路106上的当前写入计数。举例来说，处理器可存取写入计数电路106且经由I/O总线128、I/O控制电路120及命令总线126将存储在其上的值传输到控制逻辑110。控制逻辑110可存取存储器阵列160且读取参数表162的内容，包含一或多个写入循环分选格及每一分选格的相关联写入参数。如上文关于图1所描述，参数表162可存储在存储器阵列160中。在一些实施例中，参数表162可存储在存储器阵列的专属子区段中或存储在与存储器阵列160分离的寄存器中。在一些实施例中，控制逻辑110可读取参数表162的内容以执行设置写入循环分选格操作。在其它实施例中，参数表162的内容可存储在存储装置中，例如寄存器、高速缓冲存储器或随机存取存储器，以在稍后设置写入循环分选格操作中引用。如上文描述，在一些实施例中，写入计数电路106可定位在存储器装置104中且耦合到控制逻辑110。在此类实施例中，控制逻辑110直接存取写入计数电路106以确定由存储器装置104执行的写入操作的当前数目，借此消除处理器102在设置写入循环分选格操作期间将当前写入计数值传输到控制逻辑110的需要。
在操作304中，控制逻辑110基于参数表162及在操作306中所接收的当前写入计数值确定可适用写入循环分选格。如上文描述，参数表162基于已由存储器阵列160执行的写入操作的数目大体上定义若干写入循环分选格。控制逻辑110比较当前写入计数(如存储在写入计数电路106中且在操作306中接收)与参数表162中的写入循环分选格以确定当前写入计数落在哪一或哪些分选格中。举例来说，当前写入计数可为10,560个写入操作。参数表162可包含具有0到10,000个写入操作的范围的第一分选格及具有1,000到100,000个写入操作的范围的第二分选格。在此实施例中，控制逻辑110确定当前写入计数(10,560)是在1,000与100,000之间，而非在0与10,000之间。因此，控制逻辑110确定第二分选格是可适用分选格，且第一分选格并非可适用分选格。
现参考图4，展示根据本发明的实施例的实例参数表400。在各种实施例中，参数表400可经实施为图1的实施例中的参数表162。参数表400一般包含多个分选格402、最大写入计数404及最小写入计数406。在图4的实施例中，参数表400具有四个分选格：分选格0、1、2及3。分选格0、1、2及3中的每一者具有相关联的最大写入计数404及最小写入计数406。最大写入计数404及最小写入计数406定义每一分选格的大小(即，每一分选格在其内适用于写入计数的范围)。举例来说，分选格0具有0次写入操作的最小写入计数404(即，从未被写入的存储器阵列)及10,000次写入操作的最大写入计数406。因此，如果在操作304中控制逻辑110确定写入计数具有0与10,000之间的值，那么控制逻辑110将分选格0识别为可适用分选格。尽管在图4中展示了四个分选格，但所属领域的技术人员应了解，可使用任何数目个分选格。
分选格范围可彼此重叠(例如，按系数10或100)。举例来说，实例参数表400的分选格1具有1,000到100,000个写入操作的范围，其按系数10与分选格0重叠。重叠范围允许在耗损均衡方案的公差范围内已针对给定块执行的写入操作的实际数目的变化。举例来说，写入计数电路106可存储1,000个写入操作的值。此写入计数落在分选格0与1两者内。然而，由于耗损均衡方案，一些块可能已被写入小于1,000次，而其它块可能已被写入2,000次或更多。分选格范围中的重叠允许耗损均衡，其可能不能使写入操作在单元之中完美地平衡，但可保证所有单元在某一范围内被写入(例如，没有单元被写入的次数比任何其它单元多100倍)。在一些实施例中，一旦存储器装置104中的每个块已被写入针对更高分选格的最小次数，控制逻辑110就仅识别更高分选格。举例来说，一旦存储器阵列160中的每个单元块已写入至少1,000次，控制逻辑110就仅将分选格1辨识为可适用的。
再次参考图3，在操作306中，控制逻辑110识别可适用写入参数。如上文描述，参数表162中定义的每一写入循环分选格与一组写入参数相关联，例如写入电压。控制逻辑110基于在操作306中确定的可适用写入循环分选格识别可适用写入参数。举例来说，如果控制逻辑110确定分选格1(参见图4)是可适用分选格，那么控制逻辑110在操作308中识别与分选格1相关联的写入参数。与每一分选格相关联的写入参数可存储在存储器装置104中且响应于确定可适用分选格而存取。可适用写入参数可包含待在写入操作期间应用的特定设置。所述特定设置可包含特定编程电压(即，振幅)、脉冲持续时间、脉冲形状、前沿、后沿以及其它参数。通过根据单元使用年限调整这些参数(个别地或以组合形式)，可增加成功写入操作的可能性。
在操作308中，存储器装置接收设置写入循环分选格命令。控制逻辑110可执行操作以响应于例如由处理器102提供且由控制逻辑110接收的命令设置写入循环分选格。在各种实施例中，可从处理器102、存储器控制器单元、集成存储器控制器或其它装置接收设置写入循环分选格命令。在其它实施例中，可起始设置写入循环分选格的命令作为存储器装置104的加电操作的部分或对存储器装置104的加电操作的响应。在又其它实施例中，可周期性地提供设置写入循环分选格的命令以保证写入循环分选格与已对存储器阵列160执行的写入操作的当前数目一致。
在操作310中，控制逻辑110针对存储器装置104应用经识别写入参数。控制逻辑110将经识别写入参数应用到由存储器装置104执行的所有未来写入操作，除非且直到可适用写入循环分选格改变。一旦识别了可适用写入参数，控制逻辑110就可在经由数据I/O电路170执行写入操作时应用经识别可适用写入参数。当(例如，由I/O控制电路120)接收到写入操作时，控制逻辑110使用经识别写入参数对存储器阵列160执行写入操作。在一个实施例中，可增大编程电压(例如，更高振幅)。在另一实施例中，可增加脉冲持续时间。在又另一实施例中，可调整脉冲的形状。在其它实施例中，除了上文论述的那些之外或代替上文论述的那些，可调整其它写入参数。随着存储器阵列160的单元变旧，可进一步调整写入参数以降低故障写入操作的可能性。
图5是根据本发明的实施例的基于写入计数更新可适用分选格数目的方法500的流程图。在操作502中，控制逻辑110更新存储在写入计数电路106中的写入循环计数。写入计数电路106可例如基于自写入计数最后更新以来的时间量(例如，通过时钟循环测量)及/或自写入计数最后更新以来由存储器装置104执行的写入操作的数目(例如，写入计数针对由存储器装置104执行的每1,000个写入操作更新)更新。在一些实施例中，存储器装置104可维持由存储器装置104执行的写入操作的当前计数且一旦给存储器装置加电就更新存储器装置104外部的写入计数电路106。在另一实施例中，写入计数可周期性地更新(例如，每天一次)。在一些实施例中，写入计数在每一写入操作之后更新。在又另一实施例中，写入计数电路106是非易失性的且更新写入计数可作为存储器装置104的断电操作的部分。在此类实施例中，经更新写入计数在给存储器装置104加电时立即可用。通过周期性地更新存储在写入计数电路106中的写入计数，存储器装置104保证用于确定哪些写入参数应用到存储器阵列160的写入操作的数目与已执行的写入操作的实际数目一致。
在决策框504中，控制逻辑110确定是否更新写入循环分选格。在各种实施例中，控制逻辑110可基于从处理器102接收的命令确定是否更新写入循环分选格。在其它实施例中，控制逻辑110可响应于存储器装置104被加电确定更新写入循环分选格。在又另一实施例中，控制逻辑110可响应于周期性信号确定更新写入循环分选格。所述周期性信号可为例如基于时钟信号，所述时钟信号提示控制逻辑110定期更新写入循环分选格。如果控制逻辑110确定不更新写入循环分选格(决策框504，否(NO)分支)，那么控制逻辑110继续在操作502中周期性地更新写入循环计数。
替代地，如果控制逻辑110确定更新写入循环分选格(决策框504，是(YES)分支)，那么在操作506中控制逻辑110确定可适用分选格。如上文关于操作304所描述(图3)，存储器装置104的控制逻辑110可存取参数表162且将参数表162的内容存储在存储器中，例如寄存器或高速缓冲存储器。在操作506中可存取所存储的参数表162以更新用于存储器阵列160的分选格信息。在操作中，控制逻辑110存取存储在写入计数电路106中的经更新写入计数且比较所述写入计数与参数表162中定义的分选格。基于由参数表162定义的分选格范围，控制逻辑110确定一或多个分选格匹配经更新写入计数。如果在操作506中控制逻辑110识别一个以上可适用分选格，那么控制逻辑110基于用于存储器阵列160的块的写入计数选择单个分选格应用到存储器装置104。举例来说，控制逻辑110确定存储器阵列160的块中的每一者是否已被写入若干次(至少等于更高分选格数目的最小写入计数)。如果块中的每一者已被写入若干次(至少等于更高分选格数目的最小写入计数)，那么更高分选格经识别为可适用分选格。如果至少一个块尚未被写入至少与更高分选格数目的最小写入计数相同的次数，那么更低分选格数目经识别为可适用分选格。
在操作508中，控制逻辑110基于可适用分选格识别用于存储器装置104的经更新写入参数。此操作可以相同于图3的操作306的方式执行。具体来说，控制逻辑110通过参考参数表162或可适用参数存储在其处的另一存储器位置确定与可适用分选格相关联的写入参数。在操作510中，控制逻辑110根据在操作508中所确定的经更新经识别写入参数将写入参数应用于存储器装置104。所述写入参数可如上文关于操作310所描述那样调整。在一些实施例中，写入参数可保持相同，例如，在经更新写入计数落在与先前所识别相同的分选格中时。在其它实施例中，写入参数可经调整用于由存储器阵列160执行的所有未来写入操作。通过在执行写入操作时周期性地更新由存储器阵列160使用的写入参数，控制逻辑110降低故障写入操作的风险且增加存储器装置104准确地存储数据的能力。

Claims (37)

1.一种设备，其包括：
存储器阵列，其具有多个存储器单元；
存储器存取电路，其耦合到所述存储器阵列且经配置以响应于控制信号执行写入操作；
控制逻辑，其耦合到所述存储器存取电路且经配置以至少部分基于由所述存储器存取电路执行的写入操作的数目应用一组写入参数，且进一步经配置以将控制信号提供到所述存储器存取电路以根据所述组写入参数对所述多个存储器单元执行写入操作。
2.根据权利要求1所述的设备，其进一步包括：
参数表，其定义多个写入循环分选格，其中所述控制逻辑经配置以比较由所述存储器存取电路执行的写入操作的数目与所述多个写入循环分选格以选择所述组写入参数。
3.根据权利要求2所述的设备，其中所述参数表存储在所述存储器阵列中。
4.根据权利要求2所述的设备，其中对于所述多个写入循环分选格中的每一者所述参数表包含写入操作的最小数目及写入操作的最大数目。
5.根据权利要求1所述的设备，其中所述多个存储器单元包含一或多个相变存储器单元。
6.根据权利要求1所述的设备，其进一步包括写入计数电路，其经配置以将由所述存储器存取电路执行的写入操作的所述数目存储在所述存储器阵列中。
7.根据权利要求1所述的设备，其中所述多个存储器单元经布置在三维交叉点阵列中。
8.根据权利要求1所述的设备，其中所述组写入参数包括编程电压振幅、脉冲持续时间、脉冲形状、前沿及后沿中的至少一者。
9.根据权利要求1所述的设备，其中所述控制逻辑进一步经配置以响应于接收为存储器装置建立所述组写入参数的命令应用所述组写入参数。
10.一种设备，其包括：
存储器装置，其包含多个存储器单元且经配置以基于一组写入参数将信息存储在所述多个存储器单元上，且进一步包含存储在所述存储器装置的所述多个存储器单元的子集中的参数表，所述参数表经配置以存储对应于所述组写入参数的一组写入循环分选格。
11.根据权利要求10所述的设备，其中对于所述多个写入循环分选格中的每一者所述参数表包含写入操作的最小数目及写入操作的最大数目。
12.根据权利要求10所述的设备，其进一步包括写入计数电路，其经配置以存储由所述存储器装置执行的写入操作的数目。
13.根据权利要求12所述的设备，其中基于由所述存储器装置执行的写入操作的所述数目及所述组分选格选择所述组写入操作参数。
14.一种设备，其包括：
存储器存取电路，其经配置以基于一组写入参数将数据存储在多个存储器单元中；
参数表，其存储在所述多个存储器单元的一部分中，所述参数表包含对应于多组写入参数的多个写入循环分选格；及
控制逻辑，其耦合到所述存储器存取电路，所述控制逻辑经配置以基于由存储器存取电路执行的写入操作的数目确定所述写入循环分选格中的至少一者且基于所述确定的写入循环分选格应用来自所述多组写入参数的所述组写入参数。
15.根据权利要求14所述的设备，其中所述写入循环分选格中的每一者由具有写入操作的最小数目及写入操作的最大数目的写入操作范围定义。
16.根据权利要求15所述的设备，其中定义第一写入循环分选格的第一范围与定义第二写入循环分选格的第二范围至少部分重叠。
17.根据权利要求16所述的设备，其中所述第一范围与所述第二范围重叠至少一个数量级。
18.根据权利要求14所述的设备，其进一步包括写入计数电路，所述写入计数电路耦合到所述控制逻辑且经配置以存储由所述多个存储器单元执行的写入操作的所述数目。
19.根据权利要求14所述的设备，其中所述组写入参数包括编程电压振幅、脉冲持续时间、脉冲形状、前沿及后沿中的至少一者。
20.一种方法，其包括：
识别对存储器装置执行的写入操作的数目；
至少部分基于对所述存储器装置执行的写入操作的所述数目调整写入参数；
应用所述经调整写入参数以响应于写入命令对多个存储器单元执行写入操作。
21.根据权利要求20所述的方法，其进一步包括：
根据所述组写入参数对所述多个存储器单元执行至少一个写入操作。
22.根据权利要求20所述的方法，其中识别写入操作的所述数目是响应于使所述存储器装置通电或断电。
23.根据权利要求20所述的方法，其中周期性地更新写入操作的所述数目。
24.根据权利要求20所述的方法，其中至少部分基于对所述存储器装置执行的写入操作的所述数目调整写入参数包括：
由控制逻辑比较写入操作的所述数目与多个写入循环分选格以确定可适用写入循环分选格；
至少部分基于所述可适用写入循环分选格识别一组可适用写入参数；及
根据所述所识别的所述组可适用写入参数调整所述写入参数。
25.根据权利要求24所述的方法，其中所述多个写入循环分选格中的每一者与一组不同写入参数相关联。
26.根据权利要求24所述的方法，其中所述多个写入循环分选格由具有写入操作的最小数目及写入操作的最大数目的写入操作范围定义。
27.根据权利要求26所述的方法，其中第一写入循环分选格的第一范围与第二写入循环分选格的第二范围重叠。
28.根据权利要求26所述的方法，其中所述写入操作范围中的所述每一者与邻近的写入操作范围重叠。
29.根据权利要求20所述的方法，其中调整所述写入参数是响应于接收为存储器装置建立一组写入参数的命令。
30.一种方法，其包括：
由控制逻辑接收为存储器装置建立一组写入参数的命令；
由所述控制逻辑接收由所述存储器装置执行的写入操作的当前数目；
由所述控制逻辑接收定义多个写入循环分选格的参数表；
由所述控制逻辑比较写入操作的所述当前数目与所述多个写入循环分选格以确定可适用写入循环分选格；及
至少部分基于所述可适用写入循环分选格将所述组写入参数提供到所述存储器装置。
31.根据权利要求30所述的方法，其进一步包括：
将所述参数表存储在寄存器、高速缓冲存储器或随机存取存储器中的至少一者中。
32.根据权利要求30所述的方法，其进一步包括：
根据所述组写入参数执行至少一个写入操作。
33.根据权利要求30所述的方法，其进一步包括：
由所述控制逻辑周期性地接收更新的写入操作的数目。
34.根据权利要求33所述的方法，其中连同接收所述更新的写入操作的数目接收建立所述组写入参数的所述命令。
35.根据权利要求30所述的方法，其中所述多个写入循环分选格中的每一者由具有写入操作的最小数目及写入操作的最大数目的写入操作范围定义。
36.根据权利要求35所述的方法，其中比较写入操作的所述当前数目与所述多个写入循环分选格包括确定具有小于写入循环的所述当前数目的写入循环的最小数目及大于写入循环的所述当前数目的写入循环的最大数目的写入循环分选格。
37.根据权利要求30所述的方法，其中所述组写入参数包括编程电压、脉冲形状、前沿、后沿及脉冲持续时间中的至少一者。
CN201680070981.4A 2015-10-29 2016-10-18 用于基于写入计数调整写入参数的设备及方法 Active CN108292283B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/927,329 US10643700B2 (en) 2015-10-29 2015-10-29 Apparatuses and methods for adjusting write parameters based on a write count
US14/927,329 2015-10-29
PCT/US2016/057488 WO2017074737A1 (en) 2015-10-29 2016-10-18 Apparatuses and methods for adjusting write parameters based on a write count

Publications (2)

Publication Number Publication Date
CN108292283A true CN108292283A (zh) 2018-07-17
CN108292283B CN108292283B (zh) 2022-03-29

Family

ID=58630824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680070981.4A Active CN108292283B (zh) 2015-10-29 2016-10-18 用于基于写入计数调整写入参数的设备及方法

Country Status (7)

Country Link
US (2) US10643700B2 (zh)
EP (1) EP3368990B1 (zh)
JP (1) JP6716693B2 (zh)
KR (1) KR102076434B1 (zh)
CN (1) CN108292283B (zh)
SG (1) SG11201803518UA (zh)
WO (1) WO2017074737A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196223A (zh) * 2018-12-21 2021-07-30 美光科技公司 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统
CN113270122A (zh) * 2020-02-17 2021-08-17 爱思开海力士有限公司 执行自写入操作的方法和用于其的半导体器件
CN113380313A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 测试三维存储器单元阵列的方法和存储器电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643700B2 (en) 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
US10475519B2 (en) * 2018-03-23 2019-11-12 Micron Technology, Inc. Methods for detecting and mitigating memory media degradation and memory devices employing the same
US11158358B2 (en) * 2019-07-22 2021-10-26 Micron Technology, Inc. Adaptive write operations for a memory device
US11403195B2 (en) * 2019-08-07 2022-08-02 Micron Technology, Inc. Application of dynamic trim strategy in a die-protection memory sub-system
US10943657B1 (en) * 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
US11435946B2 (en) * 2019-09-05 2022-09-06 Micron Technology, Inc. Intelligent wear leveling with reduced write-amplification for data storage devices configured on autonomous vehicles

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167298A (zh) * 1996-05-21 1997-12-10 三星电子株式会社 在微处理器和存储器之间进行数据接口的方法
KR20000052493A (ko) * 1998-12-17 2000-08-25 포만 제프리 엘 공유된 개입 지원을 가지는 비균등 메모리 액세스 데이터처리 시스템
CN1530839A (zh) * 2003-01-27 2004-09-22 ���µ�����ҵ��ʽ���� 信息处理装置和存储器存取安排方法
US20110051521A1 (en) * 2009-08-26 2011-03-03 Shmuel Levy Flash memory module and method for programming a page of flash memory cells
US20120002470A1 (en) * 2010-07-05 2012-01-05 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
CN102915273A (zh) * 2011-08-02 2013-02-06 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
US20140029342A1 (en) * 2012-07-27 2014-01-30 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138374A (ja) 1994-11-10 1996-05-31 Nec Corp 半導体メモリ装置およびそのリフレッシュ方法
JP2002133887A (ja) 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
US7058668B2 (en) 2002-01-11 2006-06-06 International Business Machines Corporation System for estimating the temporal validity of location reports through pattern analysis
JP2003242787A (ja) 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US7058665B1 (en) * 2002-06-21 2006-06-06 Unisys Corporation Verification of data coherency in word-addressable files that support concurrent access
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
US20060282610A1 (en) 2005-06-08 2006-12-14 M-Systems Flash Disk Pioneers Ltd. Flash memory with programmable endurance
JP4282636B2 (ja) * 2005-06-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置とそのデータ書き込み方法
JP2007115099A (ja) * 2005-10-21 2007-05-10 Toshiba Corp メモリシステム、及び記録メディア
US8356152B2 (en) 2006-12-27 2013-01-15 Intel Corporation Initiative wear leveling for non-volatile memory
US7916543B2 (en) 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
JP5451011B2 (ja) * 2008-08-29 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及び情報処理システム
US8374036B2 (en) 2008-11-14 2013-02-12 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
US8250293B2 (en) * 2009-01-19 2012-08-21 Qimonda Ag Data exchange in resistance changing memory for improved endurance
JP4666080B2 (ja) * 2009-02-09 2011-04-06 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US7948798B1 (en) * 2009-07-22 2011-05-24 Marvell International Ltd. Mixed multi-level cell and single level cell storage device
CN102870159A (zh) * 2010-04-26 2013-01-09 莫塞德技术公司 在相变存储器中的写入方案
US8737141B2 (en) 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US9741436B2 (en) * 2010-07-09 2017-08-22 Seagate Technology Llc Dynamically controlling an operation execution time for a storage device
KR101686590B1 (ko) 2010-09-20 2016-12-14 삼성전자주식회사 플래시 메모리 시스템 및 그것의 워드 라인 인터리빙 방법
JP2012203951A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US8694754B2 (en) * 2011-09-09 2014-04-08 Ocz Technology Group, Inc. Non-volatile memory-based mass storage devices and methods for writing data thereto
WO2013040083A2 (en) * 2011-09-15 2013-03-21 The Regents Of The University Of California Electro-mechanical diode non-volatile memory cell for cross-point memory arrays
US9195589B2 (en) * 2011-12-27 2015-11-24 Intel Corporation Adaptive configuration of non-volatile memory
US8576651B2 (en) 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays
US8819380B2 (en) * 2012-03-21 2014-08-26 International Business Machines Corporation Consideration of adjacent track interference and wide area adjacent track erasure during block allocation
US8724388B2 (en) 2012-04-02 2014-05-13 Spansion Llc Adaptively programming or erasing flash memory blocks
KR102015053B1 (ko) * 2013-02-20 2019-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US9122404B2 (en) 2013-03-15 2015-09-01 International Business Machines Corporation Adaptive reference tuning for endurance enhancement of non-volatile memories
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
KR20150044753A (ko) * 2013-10-17 2015-04-27 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
EP3075001A4 (en) * 2013-11-26 2017-02-15 PerkinElmer Health Sciences, Inc. Detectors and methods of using them
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
US20160070643A1 (en) * 2014-09-08 2016-03-10 Sandisk Technologies Inc. System and method of counting program/erase cycles
US10101938B2 (en) * 2014-12-30 2018-10-16 International Business Machines Corporation Data storage system selectively employing multiple data compression techniques
US10643700B2 (en) 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167298A (zh) * 1996-05-21 1997-12-10 三星电子株式会社 在微处理器和存储器之间进行数据接口的方法
KR20000052493A (ko) * 1998-12-17 2000-08-25 포만 제프리 엘 공유된 개입 지원을 가지는 비균등 메모리 액세스 데이터처리 시스템
CN1530839A (zh) * 2003-01-27 2004-09-22 ���µ�����ҵ��ʽ���� 信息处理装置和存储器存取安排方法
US20110051521A1 (en) * 2009-08-26 2011-03-03 Shmuel Levy Flash memory module and method for programming a page of flash memory cells
US20120002470A1 (en) * 2010-07-05 2012-01-05 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN102543154A (zh) * 2010-11-18 2012-07-04 美光科技公司 包含影响存储器的操作条件的参数的存储器指令
CN102915273A (zh) * 2011-08-02 2013-02-06 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
US20140029342A1 (en) * 2012-07-27 2014-01-30 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196223A (zh) * 2018-12-21 2021-07-30 美光科技公司 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统
US11947412B2 (en) 2018-12-21 2024-04-02 Lodestar Licensing Group Llc Methods for activity-based memory maintenance operations and memory devices and systems employing the same
CN113270122A (zh) * 2020-02-17 2021-08-17 爱思开海力士有限公司 执行自写入操作的方法和用于其的半导体器件
CN113380313A (zh) * 2020-05-29 2021-09-10 台湾积体电路制造股份有限公司 测试三维存储器单元阵列的方法和存储器电路
CN113380313B (zh) * 2020-05-29 2024-03-26 台湾积体电路制造股份有限公司 测试三维存储器单元阵列的方法和存储器电路

Also Published As

Publication number Publication date
US20170125099A1 (en) 2017-05-04
CN108292283B (zh) 2022-03-29
KR20180061383A (ko) 2018-06-07
SG11201803518UA (en) 2018-05-30
KR102076434B1 (ko) 2020-02-11
WO2017074737A1 (en) 2017-05-04
EP3368990A4 (en) 2019-06-26
US11145369B2 (en) 2021-10-12
US20200227116A1 (en) 2020-07-16
US10643700B2 (en) 2020-05-05
JP2018532219A (ja) 2018-11-01
EP3368990A1 (en) 2018-09-05
JP6716693B2 (ja) 2020-07-01
EP3368990B1 (en) 2022-02-23

Similar Documents

Publication Publication Date Title
CN108292283A (zh) 用于基于写入计数调整写入参数的设备及方法
JP6805205B2 (ja) メモリ内のデータを管理するための装置および方法
CN100437827C (zh) 每单元使用多个状态位以处理写操作期间的电源故障
US20170243643A1 (en) Phase change memory devices and systems having reduced voltage threshold drift and associated methods
CN101496109B (zh) 具有多块擦除模式的非易失性存储器及其方法
US9324441B1 (en) Fast adaptive trimming of operating parameters for non-volatile memory devices
US8738844B2 (en) Program method, data recovery method, and flash memory using the same
CN1902713A (zh) 用于非易失性存储器的灵活和区域有效的列冗余
JP2010225228A (ja) 不揮発性半導体記憶装置
US9734912B2 (en) Reprogramming single bit memory cells without intervening erasure
US9111605B2 (en) Semiconductor storage apparatus or semiconductor memory module
CN109935253A (zh) 用于执行存储器阵列的同时多页读取的系统和方法
CN110008053A (zh) 存储设备、非易失性存储设备以及存储设备的操作方法
CN101783177A (zh) 对非易失性存储设备进行编程的方法
CN105359112B (zh) 存储器装置中的操作管理
US10192620B2 (en) Nonvolatile memory device, operating method of nonvolatile memory device, and storage device including nonvolatile memory device
JPS61131300A (ja) Ｐｒｏｍ内の欠陥メモリをデイスエーブルし置換する方法及び構成
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof
CN108074612A (zh) 记忆装置、记忆单元及其控制方法
CN103426476B (zh) 通过部分预编程来减少存储器擦除时间的方法与装置
US11803326B2 (en) Implementing a read setup burst command in 3D NAND flash memory to reduce voltage threshold deviation over time
KR20120094644A (ko) 비휘발성 메모리 시스템 및 이를 위한 프로그램 방법
US9852781B2 (en) Dynamically allocable regions in non-volatile memories
CN105378849A (zh) 非易失性半导体存储装置及其改写方法
US11385839B1 (en) Implementing a read setup in 3D NAND flash memory to reduce voltage threshold deviation over time

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant