CN113196223A - 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统 - Google Patents

用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统 Download PDF

Info

Publication number
CN113196223A
CN113196223A CN201980084209.1A CN201980084209A CN113196223A CN 113196223 A CN113196223 A CN 113196223A CN 201980084209 A CN201980084209 A CN 201980084209A CN 113196223 A CN113196223 A CN 113196223A
Authority
CN
China
Prior art keywords
memory
count
maintenance operation
response
memory location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980084209.1A
Other languages
English (en)
Inventor
D·D·甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113196223A publication Critical patent/CN113196223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

公开存储器装置及操作存储器装置的方法，其中可按需为在其处活动(例如超过预定阈值的操作)需要维护操作的那些存储器部分调度维护操作。在一个实施例中，一种设备包括：存储器，其包含存储器位置；及电路系统，其经配置以确定对应于所述存储器位置处的操作的数目的计数，响应于所述计数超过第一预定阈值为所述存储器位置调度维护操作，及响应于超过所述经调度维护操作将所述计数减小对应于所述第一预定阈值的量。所述电路系统可进一步经配置以响应于确定所述计数已经达到最大准许值而不允许在所述存储器位置处进行进一步操作直到所述计数已被减小之后。

Description

用于基于活动的存储器维护操作的方法及采用所述方法的存 储器装置及系统
相关申请案的交叉参考
本申请案主张2018年12月21日申请的第62/784,085号美国临时申请案的权益；所述美国申请案以其全文引用的方式并入本文中。
技术领域
本公开大体上涉及用于基于活动的存储器维护操作的方法及及采用所述方法的存储器装置及系统。
背景技术
存储器装置广泛用于存储与各种电子装置相关的信息，所述电子装置例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过编程存储器单元的不同状态被存储。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)及其它。存储器装置可为易失性或非易失性的。改进存储器装置一般可包含增加存储器单元密度、提高读取/写入速度或以其它方式减少操作延时、提高可靠性、增加数据保留、降低功耗或降低制造成本等指标。
附图说明
图1是示意性地说明根据本技术的实施例的存储器装置的简化框图。
图2是示意性地说明根据本技术的实施例的存储器系统的简化框图。
图3是说明根据本技术的实施例的操作存储器系统的方法的流程图。
图4是说明根据本技术的实施例的操作存储器系统的方法的流程图。
具体实施方式
高数据可靠性、高存储器存取速度及减小的芯片尺寸是向半导体存储器要求的特征。一些半导体存储器装置(例如FeRAM)将信息存储为积累于单元电容器中的电荷，所述电荷可能会因针对存储器单元或其相邻者(例如物理邻近单元或共享一或多个存储器地址组件的单元)的重复活动引起的干扰机制而降级。为了解决这些干扰机制，可执行维护操作(例如刷新操作)来刷新存储器单元中的电荷。其它类型的基于活动的降级机制(其中对存储器阵列的特定部分的操作可能会不利地影响那个部分、或邻近那个部分、靠近那个部分或以其它方式在拓扑上与那个部分相关的部分)还可以通过维护操作来缓解。因此，为了解决这些各种潜在的基于活动的降级，存储器装置可经配置以执行维护操作(例如，读取数据及接着将所述数据重写到相同位置或新位置等)。
确保维护操作被足够频繁地提供以防止数据降级的一种方法包含增加执行维护操作的频率(例如，通过增加在给定时间窗中发出的维护命令的数目)。因为维护操作可为功率密集型的，且有时可能会不利地影响存储器装置的性能(例如响应性、读取及/或写入速度等)，所以基于最差情况案例为所有存储器部分调度更频繁维护操作可能是低效的，且对于其中功耗是一个重要问题的存储器应用(例如，由有限电池供应器供电的移动装置)来说是特别不合意的。
因此，本技术的若干实施例涉及存储器装置、包含存储器装置的系统、及操作存储器装置的方法，其中可按需为在其处活动(例如超过预定阈值的激活)需要维护操作的那些存储器部分调度维护操作。在一个实施例中，一种设备包括：存储器，其包含存储器位置；及电路系统，其经配置以确定对应于所述存储器位置处的操作的数目的计数，响应于所述计数超过第一预定阈值为所述存储器位置调度维护操作，及响应于执行所述经调度维护操作将所述计数减小对应于所述第一预定阈值的量。所述电路系统可进一步经配置以响应于所述计数超过所述第一预定阈值，在所述第一维护操作的所述执行之前，调度第二维护操作。所述电路系统可进一步经配置以响应于确定所述计数已经达到最大准许值而不允许在所述存储器位置处进行进一步操作直到所述计数已被减小之后。
图1是示意性地说明根据本技术的实施例的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，图1的实例中的存储体0到15)，且每一存储体可包含多个字线(WL)、多个位线(BL)及布置在所述字线与所述位线的相交点处的多个存储器单元。字线WL的选择可由行解码器140执行，且位线BL的选择可由列解码器145执行。感测放大器(SAMP)可针对对应位线BL提供，且经连接到至少一个相应局部I/O线对(LIOT/B)，至少一个相应局部I/O线对(LIOT/B)又可经由传送门(TG)(其可用作开关)经耦合到至少相应一个主I/O线对(MIOT/B)。
存储器装置100可采用多个外部端子，其包含分别耦合到命令总线及地址总线以接收命令信号CMD及地址信号ADDR的命令及地址端子。存储器装置可进一步包含接收芯片选择信号CS的芯片选择端子、接收时钟信号CK及CKF的时钟端子、接收数据时钟信号WCK及WCKF的数据时钟端子、数据端子DQ、RDQS、DBI及DMI、电力供应端子VDD、VSS、VDDQ及VSSQ、及裸片上终止端子ODT。
命令端子及地址端子可从外部经供应有地址信号及存储体地址信号。供应到地址端子的地址信号及存储体地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号且将经解码行地址信号(XADD)供应到行解码器140，且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可接收存储体地址信号(BADD)且将所述存储体地址信号供应到行解码器140及列解码器145两者。
命令及地址端子可从存储器控制器经供应有命令信号CMD、地址信号ADDR及芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，其可包含读取命令及写入命令)。选择信号CS可用于选择存储器装置100以响应提供到命令及地址端子的命令及地址。当有效CS信号被提供到存储器装置100时，可解码命令及地址，且可执行存储器操作。命令信号CMD可经由命令/地址输入电路105提供为到命令解码器115的内部命令信号ICMD。命令解码器115可包含电路以解码内部命令信号ICMD以生成用于执行存储器操作的各种内部信号及命令，例如，用于选择字线的行命令信号及用于选择位线的列命令信号。内部命令信号还可包含输出及输入激活命令，例如时控命令CMDCK。
当读取命令被发出且行地址及列地址及时被供应读取命令时，读取数据可从通过这些行地址及列地址指定的存储器阵列150中的存储器单元读取。读取命令可由命令解码器115接收，命令解码器115可将内部命令提供到输入/输出电路160使得读取数据可根据RDQS时钟信号经由读取/写入放大器155及输入/输出电路160从数据端子DQ、RDQS、DBI及DMI输出。读取数据可在由可编程在存储器装置100中(例如，编程在模式寄存器(在图1中未展示)中)的读取延时信息RL定义的时间提供。读取延时信息RL可依据CK时钟信号的时钟循环定义。举例来说，读取延时信息RL可为当相关联的读取数据被提供时在读取命令由存储器装置100接收之后的CK信号的时钟循环数目。
当写入命令被发出且行地址及列地址被及时供应有命令时，可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DBI及DMI。写入命令可由命令解码器115接收，命令解码器115可将内部命令提供到输入/输出电路160使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160及读取/写入放大器155供应到存储器阵列150。写入数据可经写入于由行地址及列地址指定的存储器单元中。写入数据可在由写入延时WL信息定义的时间被提供到数据端子。写入延时WL信息可编程在存储器装置100中，例如编程在模式寄存器(在图1中未展示)中。写入延时WL信息可依据CK时钟信号的时钟循环定义。举例来说，写入延时信息WL可为当相关联的写入数据被接收时在写入命令由存储器装置100接收之后的CK信号的时钟循环数目。
电力供应端子可供应有电力供应电势VDD及VSS。这些电力供应电势VDD及VSS可被供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI及类似物。内部电势VPP可用于行解码器140中，内部电势VOD及VARY可用于包含于存储器阵列150中的感测放大器中，且内部电势VPERI可用于许多其它电路块中。
电力供应端子还可供应有电力供应电势VDDQ。电力供应电势VDDQ可与电力供应电势VSS一起被供应到输入/输出电路160。在本技术的实施例中，电力供应电势VDDQ可为与电力供应电势VDD相同的电势。在本技术的另一实施例中，电力供应电势VDDQ可为与电力供应电势VDD不同的电势。然而，专用电力供应电势VDDQ可用于输入/输出电路160使得由输入/输出电路160产生的电力供应噪声不会传播到其它电路块。
裸片上终止端子可经供应有裸片上终止信号ODT。裸片上终止信号ODT可经供应到输入/输出电路160以指示存储器装置100进入裸片上终止模式(例如，以在存储器装置100的其它端子中的一或多者处提供预定数目个阻抗电平中的一者)。
时钟端子及数字时钟端子可经供应有外部时钟信号及互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可经供应到时钟输入电路120。CK及CKF信号可为互补的，且WCK及WCKF信号也可为互补的。互补时钟信号可具有相反时钟电平且同时在相反时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
包含于时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，当由来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK及CKF信号及WCK及WCKF信号。时钟输入电路120可接收外部时钟信号以生成内部时钟信号ICLK。内部时钟信号ICLK可经供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号ICLK及来自命令/地址输入电路105的时钟启用信号CKE提供各种相位及频率可控内部时钟信号。举例来说，内部时钟电路130可包含时钟路径(图1中未展示)，其接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可经供应到输入/输出电路160且可用作用于确定读取数据的输出时序及写入数据的输入时序的时序信号。IO时钟信号可在多个时钟频率下提供使得数据可以不同数据速率从存储器装置100输出及输入到存储器装置100。当期望高存储器速度时，更高时钟频率可为合意的。当期望低功耗时，更低时钟频率可为合意的。内部时钟信号ICLK还可经供应到时序产生器135且因此可生成各种内部时钟信号。
例如图1的存储器装置100的存储器装置可经配置以响应于从经连接主机装置或存储器控制器接收的命令对存储器阵列150的部分执行维护操作。存储器装置100可跟踪在其处执行操作(例如维护操作)的存储器阵列150的地址(例如，在地址指针中)，且可进一步跟踪在最近地址处执行的操作的数目(例如，在存储体计数器中)。此布置可确保存储器阵列150的每一存储体0到15在地址指针累加且循环重复之前在给定地址处经历至少一个操作(例如，通过对16个操作进行计数)。根据本公开的一个方面，可操作地连接到存储器装置100的主机装置或控制器可经配置以将维护模式(MM)命令发送到存储器装置100以触发维护操作。MM命令提供时间以供存储器装置100在内部管理其数据完整性而无需执行其它操作(例如，经由数据总线通信的读取或写入操作或将占用存储器阵列的内部电路系统的其它操作)。因为维护操作可防止存储器装置在数个时钟循环内经由数据总线通信，所以总线利用的高效调度可通过从控制器/主机装置管理维护操作来保证。
根据本技术的各个方面，活动触发的维护操作可包含经配置以进行以下各者的数个操作中的任一者：重新存储经降级存储器单元状态(例如，刷新或重写由于干扰机制而降级的数据)、反转或以其它方式改变经存储存储器单元状态以防止印记、根据损耗均衡算法移动数据以防止装置的存储器单元的某部分过早损耗、或其某组合。
如上文陈述，各种基于活动的效应可使存储于存储器阵列150中的信息降级，使得在维护操作之间具有更大延迟的操作模式可潜在地将数据完整性置于危险之中。因此，在本公开的各种实施例中，主机装置或控制器可经配置以发出维护模式命令(例如，除了规律调度的周期性维护模式命令之外或替代地代替规律调度的周期性维护模式命令)以降低存储器装置150中的基于活动的降级的可能性。这些维护模式命令每次可以不同速率进行调度而具有推迟指定数目个事件以在稍后时间进行补偿的灵活性。
根据其中逐个存储体地跟踪活动的实施例，由经连接主机装置发送的维护模式(MM)命令可通过地址指向特定存储体，使得接收所述命令的存储器装置可将其维护操作限制到单个存储体，且不会花费不必要的时间或功率来维持尚未经历对应于潜在数据降级的活动等级的其它存储体。在此方面，代表性维护模式命令在下文表1中展示：
表1
Figure BDA0003121212620000061
使用维护操作缓解基于活动的效应的一种方法包含确定存储器位置(例如存储器存储体)处的存储器操作(例如激活)的数目何时超过预定阈值，及响应于所述确定调度维护操作。在调度维护操作之后，可将存储器操作的被跟踪数目减少对应于预定阈值的量。
这可参考图2来更好地理解，其中简化框图示意性地说明根据本技术的实施例的存储器系统200。存储器系统200包含可操作地耦合到存储器模块220(例如双列直插式存储器模块(DIMM))的主机装置210。存储器模块220可包含通过总线240可操作地连接到多个存储器装置250的控制器230。根据本公开的一个方面，控制器230(及/或主机装置210)可维持用于跟踪存储器模块220的每一存储器装置250的每存储体的操作(例如激活)的计数器235(例如滚动积累激活(RAA)计数器)。如果确定RAA超过指定阈值(例如最大激活计数(MAC)阈值)，那么控制器230(及/或主机装置210)可发出或针对稍后发出调度维护模式(MM)命令到受影响的存储体(或到包含受影响的存储体的更大群组的存储体，例如存储器装置220的所有存储体)。当如此命令的维护操作由存储器装置250执行时，计数可减小(例如，减小对应于MAC阈值的量)。
举例来说，在其中MAC阈值是16个激活的实施例中，RAA计数器可确定存储器装置中的一者的存储体已经历累计18次激活。响应于所述确定，控制器230(及/或主机装置210)可发出MM命令来在已经受到大量激活影响的存储体的存储器位置处执行维护操作。在所述操作之后，RAA计数器中的值(例如，在主机装置210及/或控制器230处)可减小16(例如，剩下值2)。
根据本公开的一个方面，RAA计数器中的值的变动量无需与MAC阈值的量相同，而可以另一方式对应于MAC阈值的量。举例来说，在一些实施例中，当装置210发出MM命令时，RAA计数器中的值可减少MAC阈值的预定分数(例如1/2、3/4等)，而非减少MAC阈值的全值。
根据本公开的另一方面，存储器装置的温度可进一步用于修改RAA计数器在维护操作执行之后减小的量(例如，其中较高温度会导致RAA计数器减小的量小于其在较低温度下减小的量，或反之亦然)。
在其中MAC阈值是16个激活的另一实例中，RAA计数器可确定存储器装置中的一者的存储体已经历累计35次激活。作为响应，主机装置210可调度针对受影响的存储器存储体的两个MM命令，所述两个MM命令当实际上由存储器装置250实施时将各自把RAA计数器中的值减小16。
通过响应于RAA计数器超过初始管理阈值准许未来MM命令的调度，存储器模块220可准许由主机装置210进行灵活总线调度来解决基于活动的干扰机制。根据本公开的一个方面，存储器模块220可经配置以在针对每一存储体的RAA计数器中强制执行最大值(例如RAA最大值(RAAmax))，超过所述RAA最大值就将不准许另外激活直到值被减小(例如，响应于维护操作的执行而减小)为止。
举例来说，在其中MAC阈值是16个激活且在RAA计数器中准许的最大值是64的实施例中，存储器模块220可准许主机装置210(及/或控制器230)“推迟”高达四个维护操作，但不能推迟更多(例如，由于针对其中RAA计数器的值是64的存储体的另外激活命令将是不允许的，从而防止RAA计数器中的进一步增加)。响应于一个经调度MM命令的执行，值可减小对应于MAC阈值的量(例如减小16)，借此再次达到RAA计数器中准许的最大值之前准许16个另外激活。
根据本公开的一个方面，主机装置210及存储器控制器230两者可经配置以维持每一存储器装置250的每一存储体的RAA计数器。在此方法中，将导致存储体的RAA计数器值超过最大准许值的激活命令在被发出的情况下可为不被允许的(例如，不被存储器控制器230允许)，且被防止发出(例如，被主机装置210防止)。
根据本公开的方面实施例，MAC及RAAmax的值可经存储于每一存储器装置250的模式寄存器中。此可准许改变这些值(例如，由终端用户、供应商、系统集成商等)。
根据本公开的又一方面，为存储器装置(例如，在存储器装置的模式寄存器中)指定的MAC值可根据存储器装置的当前温度进行修改。在此方面，在较高温度下，可减小MAC值以更好地防止在较高操作温度下可更快产生的干扰效应。此特征可通过将MAC值存储于按温度分类的查找表(例如，在模式寄存器或其它存储位置中)中来实施。
根据本公开的另一方面，可按需为其中活动(例如，超过预定阈值的激活)需要维护操作的那些存储器部分调度维护操作所依据的特征可基于用户可选偏好任选地被启用或停用。
图3是说明根据本技术的实施例的操作存储器系统的方法的流程图。所述方法包含确定对应于存储器装置的存储器位置处的激活的数目的计数(方框310)。根据本公开的一个方面，方框310的确定特征可用主机装置210及/或控制器230实施，如上文在图2中更详细地说明。所述方法进一步包含响应于计数超过第一预定阈值为存储器位置调度维护操作(方框320)。根据本公开的一个方面，方框320的调度特征可用主机装置210及/或控制器230实施，如上文在图2中更详细地说明。所述方法进一步包含响应于执行经调度维护操作将计数减小对应于第一预定阈值的量(方框330)。根据本公开的一个方面，方框330的减小特征可用主机装置210及/或控制器230实施，如上文在图2中更详细地说明。
图4是说明根据本技术的实施例的操作存储器装置的方法的流程图。所述方法包含确定对应于存储器位置处的激活的数目的计数(方框410)。根据本公开的一个方面，方框410的确定特征可用主机装置210及/或控制器230实施，如上文在图2中更详细地说明。所述方法进一步包含响应于确定计数已经达到最大准许值而不允许在存储器位置处进行另外激活直到计数已被减小之后(方框420)。根据本公开的一个方面，方框420的不允许特征可用主机装置210及/或控制器230实施，如上文在图2中更详细地说明。所述方法进一步包含响应于接收在存储器位置处执行维护操作的命令将计数减小预定量(方框430)。根据本公开的一个方面，方框430的减少特征可用主机装置210及/或控制器230实施，如上文在图2中更详细地说明。
应注意，上文描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的实施例。
本文中描述的信息及信号可使用多种不同工艺及技术中的任一者表示。举例来说，在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有多种位宽度。
本文论述的装置，包含存储器装置，可经形成在半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。其它实例及实施方案在本公开及所附权利要求书的范围内。实施功能的特征也可物理地定位在各个位置处，包含经分布使得功能的部分在不同物理位置处实施。
如本文使用，包含权利要求书中的内容，项目列表(例如，由例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文使用，短语“基于”不应被解释为对一组封闭条件的引用。举例来说，被描述为“基于条件A”的示范性步骤可为基于条件A及条件B两者而不脱离本公开的范围。换句话来说，如本文使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
从前文，应了解，本文已出于说明目的描述本发明的特定实施例，但可在不脱离本发明的范围的情况下进行各种修改。而是，在前文描述中，论述众多特定细节以提供对本技术的实施例的衬底及启用描述。然而，相关领域的技术人员应认识到，可无需特定细节中的一或多者来实践本公开。在其它例子中，未展示或未详细描述与存储器系统及装置通常相关联的众所周知的结构或操作，以避免模糊本技术的其它方面。一般来说，应理解，除本文中公开的那些特定实施例外的各种其它装置、系统及方法也可在本技术的范围内。

Claims (22)

1.一种方法，其包括：
确定对应于存储器装置的存储器位置处的操作的数目的计数；
响应于所述计数超过第一预定阈值为所述存储器位置调度维护操作；及
响应于执行所述经调度维护操作将所述计数减小对应于所述第一预定阈值的量。
2.根据权利要求1所述的方法，其中所述维护操作是第一维护操作，所述方法进一步包括：
响应于所述计数超过所述第一预定阈值，在所述第一维护操作的所述执行之前，调度第二维护操作；及
响应于执行所述第二经调度维护操作将所述计数减小对应于所述第一预定阈值的所述量。
3.根据权利要求2所述的方法，其进一步包括：
响应于确定所述计数已经达到最大准许值而不允许在所述存储器位置处进行进一步操作直到所述计数已被减小之后。
4.根据权利要求1所述的方法，其中所述存储器位置包括存储器存储体。
5.根据权利要求4所述的方法，其中所述维护操作针对受所述操作影响的所述存储器存储体的多个行的子集。
6.根据权利要求1所述的方法，其中所述量是第一量，且所述方法进一步包括：
响应于在所述存储器位置处执行周期性维护操作将所述计数减小第二量。
7.根据权利要求6所述的方法，其中所述周期性维护操作仅针对包含所述存储器位置的单个存储器存储体。
8.根据权利要求6所述的方法，其中所述周期性维护操作针对所述存储器装置的多个存储器存储体。
9.根据权利要求1所述的方法，其中所述存储器位置包括所述存储器装置的多个行的子集。
10.一种设备，其包括：
存储器，其包含存储器位置；及
电路系统，其经配置以：
确定对应于所述存储器位置处的操作的数目的计数；
响应于所述计数超过第一预定阈值为所述存储器位置调度维护操作；及
响应于执行所述经调度维护操作将所述计数减小对应于所述第一预定阈值的量。
11.根据权利要求10所述的设备，其中所述维护操作是第一维护操作，且其中所述电路系统进一步经配置以：
响应于所述计数超过所述第一预定阈值，在所述第一维护操作的所述执行之前，调度第二维护操作；及
响应于执行所述第二经调度维护操作将所述计数减小对应于所述第一预定阈值的所述量。
12.根据权利要求11所述的设备，其中所述电路系统进一步经配置以：
响应于确定所述计数已经达到最大准许值而不允许在所述存储器位置处进行进一步操作直到所述计数已被减小之后。
13.根据权利要求10所述的设备，其中所述存储器位置包括存储器存储体。
14.根据权利要求13所述的设备，其中所述维护操作针对受所述操作影响的所述存储器存储体的多个行的子集。
15.根据权利要求10所述的设备，其中所述量是第一量，且其中所述电路系统进一步经配置以：
响应于在所述存储器位置处执行周期性维护操作将所述计数减小第二量。
16.根据权利要求15所述的设备，其中所述周期性维护操作仅针对包含所述存储器位置的单个存储器存储体。
17.根据权利要求15所述的设备，其中所述周期性维护操作针对所述存储器装置的多个存储器存储体。
18.根据权利要求10所述的设备，其中所述存储器包括铁电存储器(FeRAM)装置。
19.一种设备，其包括：
存储器，其包含存储器位置；及
电路系统，其经配置以：
确定对应于所述存储器位置处的操作的数目的计数；及
响应于确定所述计数已经达到最大准许值而不允许在所述存储器位置处进行进一步操作直到所述计数已被减小之后。
20.根据权利要求19所述的设备，其中所述电路系统进一步经配置以：
响应于接收在所述存储器位置处执行维护操作的命令将所述计数减小预定量。
21.根据权利要求20所述的设备，其中所述存储器位置是存储器存储体，且其中所述维护操作针对受所述操作影响的所述存储器存储体的多个行的子集。
22.根据权利要求19所述的设备，其中所述存储器包括铁电存储器(FeRAM)装置。
CN201980084209.1A 2018-12-21 2019-12-09 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统 Pending CN113196223A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862784085P 2018-12-21 2018-12-21
US62/784,085 2018-12-21
PCT/US2019/065220 WO2020131457A1 (en) 2018-12-21 2019-12-09 Methods for activity-based memory maintenance operations and memory devices and systems employing the same

Publications (1)

Publication Number Publication Date
CN113196223A true CN113196223A (zh) 2021-07-30

Family

ID=71097574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980084209.1A Pending CN113196223A (zh) 2018-12-21 2019-12-09 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统

Country Status (5)

Country Link
US (2) US11550650B2 (zh)
EP (1) EP3899709A4 (zh)
KR (2) KR102667274B1 (zh)
CN (1) CN113196223A (zh)
WO (1) WO2020131457A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118197372A (zh) 2018-10-09 2024-06-14 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US11550650B2 (en) * 2018-12-21 2023-01-10 Micron Technology, Inc. Methods for activity-based memory maintenance operations and memory devices and systems employing the same
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11880277B2 (en) * 2019-09-25 2024-01-23 Advanced Micro Devices, Inc. Selecting an error correction code type for a memory device
US11275529B2 (en) * 2020-08-07 2022-03-15 EMC IP Holding Company LLC Maintenance management on backup storage systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130304982A1 (en) * 2012-05-14 2013-11-14 Bu Il JUNG Memory device, memory system, and operating methods thereof
US20150206558A1 (en) * 2014-01-17 2015-07-23 Apple Inc. Systems and methods for monitoring and controlling repetitive accesses to volatile memory
CN108292283A (zh) * 2015-10-29 2018-07-17 美光科技公司 用于基于写入计数调整写入参数的设备及方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6046952A (en) 1998-12-04 2000-04-04 Advanced Micro Devices, Inc. Method and apparatus for optimizing memory performance with opportunistic refreshing
US6931480B2 (en) 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
US20080183916A1 (en) 2007-01-30 2008-07-31 Mark David Bellows Using Extreme Data Rate Memory Commands to Scrub and Refresh Double Data Rate Memory
JP4498374B2 (ja) * 2007-03-22 2010-07-07 株式会社東芝 半導体記憶装置
JP2009004010A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体記憶装置およびその駆動方法
JP5319917B2 (ja) * 2007-12-28 2013-10-16 株式会社東芝 半導体記憶装置
JP5185098B2 (ja) 2008-12-22 2013-04-17 株式会社東芝 強誘電体メモリ
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US8732426B2 (en) * 2010-09-15 2014-05-20 Pure Storage, Inc. Scheduling of reactive I/O operations in a storage environment
KR102014834B1 (ko) * 2012-05-14 2019-08-27 삼성전자주식회사 메모리 장치, 메모리 시스템 및 그 동작방법
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140173239A1 (en) 2012-12-19 2014-06-19 Apple Inc. Refreshing of memory blocks using adaptive read disturb threshold
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9269417B2 (en) 2013-01-04 2016-02-23 Intel Corporation Memory refresh management
US8941935B1 (en) 2014-03-10 2015-01-27 HGST Netherlands B.V. System and method for initiating refresh operations
JP5983665B2 (ja) * 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
DE102014208609A1 (de) 2014-05-08 2015-11-26 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
US9361182B2 (en) 2014-05-20 2016-06-07 Transcend Information, Inc. Method for read disturbance management in non-volatile memory devices
US20160118132A1 (en) 2014-10-27 2016-04-28 Sandisk Enterprise Ip Llc Low Impact Read Disturb Handling
US20170110178A1 (en) 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102606490B1 (ko) 2016-06-30 2023-11-30 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102458726B1 (ko) 2018-08-03 2022-10-25 마이크론 테크놀로지, 인크 행 해머를 완화하기 위한 방법 및 이를 이용한 메모리 디바이스 및 시스템
CN118197372A (zh) 2018-10-09 2024-06-14 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US10725671B2 (en) * 2018-10-30 2020-07-28 Dell Products L.P. Dual inline memory provisioning and reliability, availability, and serviceability enablement based on post package repair history
US11550650B2 (en) 2018-12-21 2023-01-10 Micron Technology, Inc. Methods for activity-based memory maintenance operations and memory devices and systems employing the same
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11164650B2 (en) 2019-08-30 2021-11-02 International Business Machines Corporation Scrub management in storage class memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130304982A1 (en) * 2012-05-14 2013-11-14 Bu Il JUNG Memory device, memory system, and operating methods thereof
US20150206558A1 (en) * 2014-01-17 2015-07-23 Apple Inc. Systems and methods for monitoring and controlling repetitive accesses to volatile memory
CN108292283A (zh) * 2015-10-29 2018-07-17 美光科技公司 用于基于写入计数调整写入参数的设备及方法

Also Published As

Publication number Publication date
KR20240068790A (ko) 2024-05-17
US11947412B2 (en) 2024-04-02
KR102667274B1 (ko) 2024-05-21
US20200201698A1 (en) 2020-06-25
EP3899709A4 (en) 2022-09-14
KR20210089255A (ko) 2021-07-15
EP3899709A1 (en) 2021-10-27
US11550650B2 (en) 2023-01-10
US20230144541A1 (en) 2023-05-11
WO2020131457A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
KR102515404B1 (ko) 행 해머를 완화하기 위한 방법 및 이를 이용한 메모리 디바이스 및 시스템
CN111433850B (zh) 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统
CN112534502B (zh) 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN113196223A (zh) 用于基于活动的存储器维护操作的方法及采用所述方法的存储器装置及系统
CN111386570B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
CN112189234A (zh) 用于响应于单个命令执行多个存储器操作的方法以及使用所述方法的存储器装置和系统
US20240202056A1 (en) Methods for activity-based memory maintenance operations and memory devices and systems employing the same
CN118248189A (zh) 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN112309453A (zh) 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination