CN112189234A - 用于响应于单个命令执行多个存储器操作的方法以及使用所述方法的存储器装置和系统 - Google Patents

用于响应于单个命令执行多个存储器操作的方法以及使用所述方法的存储器装置和系统 Download PDF

Info

Publication number
CN112189234A
CN112189234A CN201880093675.1A CN201880093675A CN112189234A CN 112189234 A CN112189234 A CN 112189234A CN 201880093675 A CN201880093675 A CN 201880093675A CN 112189234 A CN112189234 A CN 112189234A
Authority
CN
China
Prior art keywords
memory
command
mode register
memory device
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880093675.1A
Other languages
English (en)
Inventor
M·A·布莱瑟
R·J·鲁尼
F·F·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112189234A publication Critical patent/CN112189234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本发明公开存储器装置、存储器系统以及操作存储器装置和系统的方法，其中单个命令可触发存储器装置执行多个操作，例如触发所述存储器装置执行刷新命令且执行模式寄存器读取的单个刷新命令。一种此类存储器装置包括存储器、模式寄存器和电路，其经配置以响应于接收到在所述存储器处执行刷新操作的命令，在所述存储器处执行所述刷新操作，且执行所述模式寄存器的读取。所述存储器可为第一存储器部分，所述存储器装置可包括第二存储器部分，且所述电路可进一步经配置以响应于所述命令，在所述模式寄存器的所述读取的至少一部分期间，在所述存储器系统的所述第二存储器部分处提供裸片上终止。

Description

用于响应于单个命令执行多个存储器操作的方法以及使用所 述方法的存储器装置和系统
相关申请案的交叉参考
本申请案主张2018年6月4日申请的第62/680,422号美国临时申请案的权益，所述申请案以全文引用的方式并入本文中。
技术领域
本公开大体上涉及存储器装置和系统，且更确切地说，涉及用于响应于单个命令执行多个存储器操作的方法以及使用所述方法的存储器装置和系统。
背景技术
存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。通过编程存储器单元的不同状态来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等。存储器装置可为易失性的或非易失性的。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。
附图说明
图1是示意性地示出根据本发明技术的实施例的存储器装置的简化框图。
图2和3是示意性地示出存储器装置和系统的操作的简化时序图。
图4到6是示意性地示出根据本发明技术的实施例的存储器装置和系统的操作的简化时序图。
图7是示出根据本发明技术的实施例的操作存储器系统的方法的流程图。
具体实施方式
许多存储器装置，例如双数据速率(DDR)DRAM装置能够以多种模式(例如以不同时钟速度，以不同刷新速率等)操作。在多数情况下，可利用存储器装置的各种操作参数(例如电压、温度、装置使用年限等)来确定适当的模式。在一些存储器装置中，所连接的主机可周期性地轮询存储器装置的这些操作参数中的一或多者，以确定是否调整所述模式。举例来说，所连接的主机可轮询装置温度(例如，或对应于装置温度的信息)，以确定是否修改装置的刷新速率。装置温度的轮询可需要存储器装置的命令/地址总线上的专用命令，且所述轮询可足够频繁从而不利地影响(例如经由拥塞)命令/地址总线。
因此，本发明技术的若干实施例是针对存储器装置、包含存储器装置的系统，以及操作存储器装置的方法，其中命令/地址总线上的单个命令可触发存储器装置执行多于一个操作，例如触发存储器装置执行刷新命令且执行模式寄存器读取(例如，且将来自其的信息输出到主机装置)的单个刷新命令。在一个实施例中，一种存储器装置包括存储器、模式寄存器和电路，其经配置以响应于接收到在存储器处执行刷新操作的命令，在存储器处执行所述刷新操作，且执行模式寄存器的读取。在一些实施例中，所述存储器可为第一存储器部分，所述存储器装置可包括第二存储器部分，且所述电路可进一步经配置以响应于所述命令，在所述模式寄存器的所述读取的至少一部分期间，在存储器系统的第二存储器部分处提供裸片上终止。
图1是示意性地示出根据本发明技术的实施例的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，在图1的实例中的存储体0到15)，且每一存储体可包含多个字线(WL)、多个位线(BL)，以及布置在字线与位线的交叉点处的多个存储器单元。字线WL的选择可由行解码器140执行，并且位线BL的选择可由列解码器145执行。可为对应的位线BL提供感测放大器(SAMP)，并将其连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对又可经由传送门(TG)耦合到至少一个相应的主要I/O线对(MIOT/B)，所述传送门可充当开关。
存储器装置100可使用包含耦合到命令总线和地址总线的命令和地址端子的多个外部端子，以分别接收命令信号CMD和地址信号ADDR。存储器装置可进一步包含：用于接收芯片选择信号CS的芯片选择端子、用于接收时钟信号CK和CKF的时钟端子、用于接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI、供电端子VDD、VSS、VDDQ和VSSQ。
可从外部向命令端子和地址端子供应地址信号和存储体地址信号。可经由命令/地址输入电路105将供应到地址端子的地址信号和存储体地址信号传送到地址解码器110。地址解码器110可接收地址信号，并将经解码的行地址信号(XADD)供应到行解码器140，将经解码的列地址信号(YADD)供应到列解码器145。地址解码器110还可接收存储体地址信号(BADD)，并将存储体地址信号供应到行解码器140和列解码器145两者。
可从存储器控制器向命令端子和地址端子供应命令信号CMD、地址信号ADDR和芯片选择信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当有效CS信号被提供到存储器装置100时，可对命令和地址进行解码，并且可执行存储器操作。可经由命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令的电路，举例来说，用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，例如计时命令CMDCK。
当发出读取命令并及时向行地址和列地址供应读取命令时，可从存储器阵列150中的由这些行地址和列地址指定的存储器单元读取读取数据。可通过命令解码器115来接收读取命令，所述命令解码器可向输入/输出电路160提供内部命令，使得可根据RDQS时钟信号，经由读取/写入放大器155和输入/输出电路160，从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程在存储器装置100中，例如编程在模式寄存器(图1中未示出)中的读取时延信息RL定义的时间处提供读取数据。可按照CK时钟信号的时钟循环来定义读取时延信息RL。举例来说，读取时延信息RL可为在读取命令被存储器装置100接收之后当提供相关联读取数据时的CK信号的时钟循环的数目。
当发出写入命令并及时向行地址和列地址供应所述命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，所述命令解码器可将内部命令提供到输入/输出电路160，使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160和读取/写入放大器155供应到存储器阵列150。可将写入数据写入由行地址和列地址指定的存储器单元中。可在由写入时延WL信息定义的时间向数据端子提供写入数据。可将写入时延WL信息编程在存储器装置100中，例如编程在模式寄存器(图1中未示出)中。可按照CK时钟信号的时钟循环来定义写入时延WL信息。举例来说，写入时延信息WL可为在写入命令由存储器装置100接收之后当接收到相关联写入数据时CK信号的时钟循环的数目。
可向电源端子供应电源电位VDD和VSS。可将这些电源电位VDD和VSS供应到内部电压产生器电路170。内部电压产生器电路170可基于电源电位VDD和VSS而产生各种内部电位VPP、VOD、VARY、VPERI等等。内部电位VPP可在行解码器140中使用，内部电位VOD和VARY可在包含在存储器阵列150中的感测放大器中使用，并且内部电位VPERI可在许多其它电路块中使用。
还可向电源端子供应电源电位VDDQ。可将电源电位VDDQ连同电源电位VSS一起供应到输入/输出电路160。在本发明技术的实施例中，电源电位VDDQ可为与电源电位VDD相同的电位。在本发明技术的另一个实施例中，电源电位VDDQ可为与电源电位VDD不同的电位。然而，可针对输入/输出电路160使用专用电源电位VDDQ，使得由输入/输出电路160产生的电源噪声不会传播到其它电路块。
可向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。可将外部时钟信号CK、CKF、WCK、WCKF供应到时钟输入电路120。CK和CKF信号可互补，并且WCK和WCKF信号也可互补。互补时钟信号可同时具有相对的时钟级以及相对的时钟级之间的转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中包含的输入缓冲器可接收外部时钟信号。举例来说，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK和CKF信号以及WCK和WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。内部时钟信号ICLK可供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号ICLK和来自命令/地址输入电路105的时钟启用信号CKE，提供各种相位和频率受控制的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115的时钟路径(图1中未示出)。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可供应到输入/输出电路160，并且可用作用于确定读取数据的输出时序和写入数据的输入时序的时序信号。可以多个时钟频率提供IO时钟信号，使得可以不同数据速率从存储器装置100输出数据和将数据输入到存储器装置100。当期望高存储器速度时，较高时钟频率可以是合乎需要的。当期望较低电力消耗时，较低时钟频率可以是合乎需要的。也可将内部时钟信号ICLK供应到时序产生器135，并因此可产生各种内部时钟信号。
例如图1的存储器装置100的存储器装置可能够以多种模式(例如以不同时钟速度、以不同刷新速率等)操作。在多数情况下，可将存储器装置100的各种操作参数(例如电压、温度、装置使用年限等)存储在其模式寄存器中，且(例如由所连接的主机装置)用来确定适当的模式。举例来说，所连接的主机可周期性地轮询存储器装置100的这些操作参数中的一或多者，以确定是否调整所述模式(例如归因于升高的装置温度而增加刷新速率，或归因于降低的装置温度而减小刷新速率)。
轮询存储器装置的操作参数的一种方法包含主机将专用命令发送到存储器装置，以执行模式寄存器读取操作，并在存储器装置的数据总线上输出其值。举例来说，如参考图2中所示出的简化时序图200可看出，响应于主机装置在命令/地址总线220上提供模式寄存器读取命令(首先包括第一MRR1部分222和第二MRR2部分223)，存储器装置经由其数据总线250将模式寄存器读取(MRR)数据251输出(例如在预定延迟之后)到主机装置。如参考图2可看出，模式寄存器读取命令跟随在刷新命令221之后不久(例如紧接着)，就像轮询存储器装置来寻找可影响其所要刷新速率的操作参数的惯例一样。如参考图2可进一步发现，模式寄存器读取命令消耗命令/地址总线上的装置时钟210的两个循环。
图3同样地是示意性地示出具有多个存储器部分(例如信道、裸片、等级、存储体等)的存储器系统的操作的简化时序图300。如参考图3可看出，响应于主机装置在命令/地址总线320上将模式寄存器读取命令(首先包括第一MRR1部分322和第二MRR2部分323)提供给第一存储器部分(例如如通过在模式寄存器读取命令的第一时钟循环期间，在第一芯片选择端子330上断言低芯片选择信号331所指示)，第一存储器部分经由存储器装置的数据总线350，(例如在预定延迟之后)将MRR数据351输出到主机装置。模式寄存器读取命令可跟随在针对同一存储器部分的刷新命令321之后不久(例如紧接着)(就像通过在刷新命令321期间，第一芯片选择端子330上的低芯片选择信号331的断言所指示的那样)，就像轮询存储器装置以寻找可影响其所要刷新速率的操作参数的惯例那样。为了防止经由共享数据总线的MRR数据351的降级，可发指令给第二存储器部分360(例如通过在模式寄存器读取命令的两个时钟循环期间，断言第二芯片选择端子340上的低芯片选择信号341)，以在MRR数据351的传输期间，提供裸片上终止(ODT)361。如参考图3进一步可见，模式寄存器读取命令消耗命令/地址总线上的装置时钟310的两个循环。
鉴于所连接的主机装置可轮询存储在模式寄存器中的存储器装置的操作参数的频率(例如在一些情况下，与发送刷新命令一样频繁)，模式寄存器读取命令对命令/地址总线带宽的消耗可上升到不利的水平。因此，本发明技术的实施例可通过提供所连接的主机装置轮询存储器装置的操作参数的方式而不提供专用模式寄存器读取命令来解决前述问题，从而减少命令/地址带宽的消耗。
转向图4，简化时序图400示意性地示出根据本发明技术的实施例的存储器系统的操作。如参考图4可见，响应于主机装置在命令/地址总线420上提供刷新命令421，除执行命令刷新操作(未示出)之外，存储器装置(例如在预定延迟之后)经由其数据总线450将模式寄存器读取(MRR)数据451输出到主机装置。通过配置存储器装置以除刷新操作之外，还响应于刷新命令执行模式寄存器读取操作，可大大减少所消耗的命令/地址总线带宽的量(例如利用时钟410的一个循环价值来发送触发先前花费时钟410的三个循环价值来触发的相同操作的单个命令)。
根据本公开的一个方面，刷新命令421可为标准刷新命令，而不执行指示额外模式寄存器读取操作的任何额外信息，如在其中(例如经由模式寄存器设置或其它配置机制)配置存储器装置来解译所有接收到的刷新命令，如同它们是伴有模式寄存器读取命令的刷新命令一样的实施例中。或者，刷新命令421可为经修改的刷新命令，其中提供一或多个位旗标，以向存储器装置指示将执行模式寄存器读取操作。
转向图5，简化时序图500示意性地示出根据本发明技术的实施例的包含多个存储器部分(例如裸片、装置、信道、等级、存储体等)的存储器系统的操作。如参考图5可看出，在具有两个或更多个可单独寻址的部分(例如存储器装置的两个信道、存储器系统的两个存储器装置)的存储器装置或系统中，可使用共用命令/地址总线520来向所述部分指示刷新操作和模式寄存器读取将由所述部分中的一者执行(例如经由刷新命令521)。不同于图3中所示出的方法，然而在图5中所示出的方法中，响应于向存储器部分的其不是刷新/模式寄存器读取命令的目标的指示，存储器部分进入裸片上终止模式，持续共用数据总线上的模式寄存器内容的通信的持续时间。
在图5的实例中，结合第一芯片选择端子530上刷新命令的目标对应于存储器装置的第一部分的对应指示531来发送刷新命令521(例如通过将第一芯片选择端子530脉冲为低，持续时钟510的一个循环，以指示目标部分，且通过使对应于非目标部分的第二芯片选择端子540仍为高，以指示其不是目标部分)。作为响应，存储器装置的第一部分执行刷新操作(未示出)，并且还(例如在预定延迟之后)经由其数据总线550将MRR数据551输出到主机装置。此外，响应于同一刷新命令521，存储器装置的第二部分560进入裸片上终止模式561，持续第一信道550的通信551的持续时间。
根据本公开的一个方面，刷新命令521可为标准刷新命令，而不执行指示额外模式寄存器读取操作的任何额外信息，如在其中(例如经由模式寄存器设置或其它配置机制)配置存储器装置来解译所有接收到的刷新命令，如同它们是伴有模式寄存器读取命令的刷新命令一样的实施例中。或者，刷新命令521可为经修改的刷新命令，其中提供一或多个位旗标，以向存储器装置指示将执行模式寄存器读取操作。刷新命令521可进一步包含一或多个位旗标，其向存储器装置指示存储器装置的非目标部分在模式寄存器读取数据的输出期间将执行裸片上终止。
如图5中所示出的方法，其中刷新命令向不是刷新操作的目标的存储器部分传达信息(如由对应的芯片选择信号指示)可涉及存储器装置的非目标部分解码命令，此方法可涉及额外的功耗，这对于某些电力敏感的存储器环境(例如移动)来说，可能不是合意的。因此，图6示出根据本发明技术的实施例的包含多个存储器部分(例如裸片、装置、信道、等级、存储体等)的存储器系统的操作的简化时序图600，其中可避免非目标存储器部分对命令的解码。
如参考图6可看出，在具有两个或更多个可单独寻址的部分(例如存储器装置的两个信道、存储器系统的两个存储器装置)的存储器装置或系统中，可使用共用命令/地址总线620来向所述部分指示刷新操作和模式寄存器读取将由所述部分中的一者执行(例如经由刷新命令621)。然而，不同于图5中所示出的方法，在图6中所示出的方法中，刷新命令621不仅随第一芯片选择端子630上的对应指示631发送，刷新命令的目标对应于存储器装置的第一部分(例如通过将第一芯片选择端子630脉冲为低，持续时钟610的一个循环以指示所述目标部分，且通过使对应于非目标部分的第二芯片选择端子640仍为高以指示其不是目标部分)；而且随专用“具有模式寄存器读取功能的”端子645上的指示646发送，刷新命令621应被解码，即使是由非目标存储器部分解码(例如以使非目标部分能够提供裸片上终止)。作为响应，存储器装置的第一部分执行刷新操作(未示出)，并且还(例如在预定延迟之后)经由其数据总线650将MRR数据651输出到主机装置。此外，响应于同一刷新命令621，存储器装置的第二部分经配置以响应于具有模式寄存器读取能力的端子645上的指示646而解码，存储器装置的第二部分660进入裸片上终止模式661，持续第一信道650的通信651的持续时间。
此布置，其中命令仅在启用信号被断言时由非目标部分解码，准许存储器装置的非目标部分以避免必须解码其它命令(读取命令、写入命令等)，但仍允许模式寄存器读取输出期间的恰当裸片上终止，从而提供合意的电力节省，即使代价是使端子专用于启用信号。然而，在一些实施例中，可在还专用于其它功能的共享端子上提供启用信号，例如环回DQ(LBDQ)和/或环回DQS(LBDQS)端子。
尽管在前述实例中，已将存储器装置示出并描述为用刷新操作和模式寄存器读取操作两者来响应刷新命令，但在本发明技术的其它实施例中，其它命令可经配置以触发操作的其它组合，以提供命令/地址总线带宽的类似节省。此外，尽管已将前述实例中的存储器装置描述并示出为用刷新操作和模式寄存器读取操作两者来响应每个刷新命令，在本发明技术的其它实施例中，可配置存储器装置对此类命令的响应(例如用模式寄存器设定，所施加的启用信号等，其指示是否启用响应于单个命令模式的多个操作)。
图7是示出根据本发明技术的实施例的操作存储器装置的方法的流程图。所述方法包含接收刷新存储器装置的命令(框710)。根据本公开的一个方面，可用命令/地址输入电路105、连接到其的端子和/或命令解码器115来实施框710的接收特征，如上文在图1中更详细地说明。所述方法进一步包含响应于所述命令，更新存储器装置(框720)，以及执行存储器装置的模式寄存器的读取(框730)。根据本公开的一个方面，框720和730的更新特征和模式寄存器读取特征可用存储器阵列150、读取/写入放大器155、输入/输出电路160、连接到其的端子，和/或存储器装置100的其它电路元件来实施，如上文在图1中更详细地说明。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
可使用多种不同的技术和技法中的任一者来表示本文所述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
本文中论述的装置，包含存储器装置，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底或裸片上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。其它实例和实施方案在本公开和所附权利要求书的范围内。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
如本文中(包含在权利要求书中)所使用，如在项列表(例如后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
从上文中将了解，本文中已经出于说明的目的描述了本发明的具体实施例，但是可在不偏离本发明的精神和范围的情况下进行各种修改。相反，在以上描述中，论述了众多具体细节以提供对本发明技术的实施例的透彻且启发性的描述。然而，相关领域的技术人员将认识到，可在并无具体细节中的一个或多个的情况下实践本公开。在其它情况下，未展示或未详细地描述通常与存储器系统和装置相关联的众所周知的结构或操作，以避免混淆技术的其它方面。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、系统和方法可在本发明技术的范围内。

Claims (40)

1.一种存储器装置，其包括：
存储器；
模式寄存器；以及
电路，其经配置以响应于接收到在所述存储器处执行刷新操作的命令而：
在所述存储器处执行所述刷新操作，以及
执行所述模式寄存器的读取。
2.根据权利要求1所述的存储器装置，其中所述模式寄存器的所述读取包含从所述存储器装置输出来自所述模式寄存器的数据。
3.根据权利要求2所述的存储器装置，其中所述所输出的数据包含对应于所述存储器的温度的信息。
4.根据权利要求2所述的存储器装置，其中所述所输出的数据包含对应于所述存储器的刷新速率的信息。
5.根据权利要求1所述的存储器装置，其中所述命令在所述存储器装置的命令/地址总线上具有所述存储器装置的单个时钟循环的持续时间。
6.根据权利要求1所述的存储器装置，其中所述命令包含指示将执行所述模式寄存器的所述读取的旗标位。
7.一种操作存储器系统的方法，其包括：
接收发指令给所述存储器系统的一部分以执行第一操作的命令；以及
响应于所述命令，
执行所述第一操作，以及
执行与所述第一操作不同种类的第二操作。
8.根据权利要求7所述的方法，其中所述第一操作是刷新操作，且其中所述第二操作是模式寄存器读取操作。
9.根据权利要求8所述的方法，其中所述第二操作包含从所述存储器系统输出来自所述模式寄存器读取操作的数据。
10.根据权利要求9所述的方法，其中所述所输出的数据包含对应于所述部分的温度的信息。
11.根据权利要求9所述的方法，其中所述所输出的数据包含对应于所述部分的刷新速率的信息。
12.根据权利要求7所述的方法，其中所述命令在所述存储器系统的命令/地址总线上具有所述存储器系统的单个时钟循环的持续时间。
13.根据权利要求7所述的方法，其中所述命令包含指示将执行所述第二操作的旗标位。
14.根据权利要求7所述的方法，其中所述部分是第一部分，且所述方法进一步包括：
响应于所述命令，
在执行所述第二操作的至少一部分期间，在所述存储器系统的第二部分处提供裸片上终止。
15.根据权利要求14所述的方法，其中所述命令包含向所述存储器系统的所述第二部分指示将提供所述裸片上终止的旗标位。
16.根据权利要求14所述的方法，其进一步包括：
接收至少一第一芯片选择信号，其指示所述第一和第二部分中的哪一者将执行所述第一操作。
17.根据权利要求14所述的方法，其进一步包括：
接收至少一第一启用信号，其指示所述第二部分将提供所述裸片上终止。
18.一种操作存储器系统的方法，其包括：
发送发指令给所述存储器系统的一部分以执行刷新操作的命令；以及
响应于执行刷新操作的所述命令，接收从所述存储器系统的模式寄存器输出的数据。
19.根据权利要求18所述的方法，其中所述所输出的数据包含对应于所述部分的温度和/或刷新速率的信息。
20.根据权利要求18所述的方法，其中所述命令包含指示将从所述存储器系统的所述模式寄存器输出所述数据的旗标位。
21.一种存储器装置，其包括：
第一存储器部分；
第二存储器部分；
模式寄存器；以及
电路，其经配置以响应于接收到在所述第一存储器部分处执行刷新操作的命令而：
在所述第一存储器部分处执行所述刷新操作，
执行所述模式寄存器的读取，以及
在所述模式寄存器的所述读取的至少一部分期间，在所述第二存储器部分处提供裸片上终止。
22.根据权利要求21所述的存储器装置，其中所述模式寄存器的所述读取包含从所述存储器装置输出来自所述模式寄存器的数据。
23.根据权利要求22所述的存储器装置，其中所述所输出的数据包含对应于所述第一存储器部分的温度的信息。
24.根据权利要求22所述的存储器装置，其中所述所输出的数据包含对应于所述第一存储器部分的刷新速率的信息。
25.根据权利要求21所述的存储器装置，其中所述命令在所述存储器装置的命令/地址总线上具有所述存储器装置的单个时钟循环的持续时间。
26.根据权利要求21所述的存储器装置，其中所述命令包含向所述存储器装置的所述第一部分指示将执行所述模式寄存器的所述读取的旗标位。
27.根据权利要求21所述的存储器装置，其中所述命令包含向所述存储器装置的所述第二部分指示将提供所述裸片上终止的旗标位。
28.根据权利要求21所述的存储器装置，其中所述模式寄存器对应于所述第一存储器部分。
29.一种操作存储器系统的方法，其包括：
接收发指令给所述存储器系统的第一部分以执行刷新操作的命令；
响应于所述命令，
在所述存储器系统的所述第一部分处执行所述刷新操作，
执行所述存储器系统的模式寄存器的读取，以及
在所述模式寄存器的所述读取的至少一部分期间，在所述存储器系统的第二部分处提供裸片上终止。
30.根据权利要求29所述的方法，其中所述模式寄存器的所述读取包含从所述存储器系统输出来自所述模式寄存器的数据。
31.根据权利要求30所述的方法，其中所述所输出的数据包含对应于所述第一部分的温度的信息。
32.根据权利要求30所述的方法，其中所述所输出的数据包含对应于所述第一部分的刷新速率的信息。
33.根据权利要求29所述的方法，其中所述命令在所述存储器系统的命令/地址总线上具有所述存储器系统的单个时钟循环的持续时间。
34.根据权利要求29所述的方法，其中所述命令包含向所述存储器系统的所述第一部分指示将执行所述模式寄存器的所述读取的旗标位。
35.根据权利要求29所述的方法，其中所述命令包含向所述存储器系统的所述第二部分指示将提供所述裸片上终止的旗标位。
36.根据权利要求29所述的方法，其进一步包括：
接收至少一第一芯片选择信号，其指示所述第一和第二部分中的哪一者将执行所述刷新操作。
37.根据权利要求29所述的方法，其进一步包括：
接收至少一第一启用信号，其指示所述第二部分将提供所述裸片上终止。
38.一种操作存储器系统的方法，其包括：
发送发指令给所述存储器系统的第一部分以执行刷新操作的命令；
响应于执行刷新操作的所述命令，当所述存储器系统的第二部分提供裸片上终止时，接收从所述存储器系统的模式寄存器输出的数据。
39.根据权利要求38所述的方法，其中所述所输出的数据包含对应于所述第一部分的温度和/或刷新速率的信息。
40.根据权利要求38所述的方法，其中所述命令包含指示将从所述存储器系统的所述模式寄存器输出所述数据且所述存储器系统的所述第二部分将提供裸片上终止的一或多个旗标位。
CN201880093675.1A 2018-06-04 2018-08-17 用于响应于单个命令执行多个存储器操作的方法以及使用所述方法的存储器装置和系统 Pending CN112189234A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862680422P 2018-06-04 2018-06-04
US62/680,422 2018-06-04
PCT/US2018/047001 WO2019236118A1 (en) 2018-06-04 2018-08-17 Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same

Publications (1)

Publication Number Publication Date
CN112189234A true CN112189234A (zh) 2021-01-05

Family

ID=68617727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880093675.1A Pending CN112189234A (zh) 2018-06-04 2018-08-17 用于响应于单个命令执行多个存储器操作的方法以及使用所述方法的存储器装置和系统

Country Status (5)

Country Link
US (7) US10552087B2 (zh)
EP (1) EP3803873A4 (zh)
KR (1) KR102660876B1 (zh)
CN (1) CN112189234A (zh)
WO (1) WO2019236118A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153215A (zh) * 2023-10-26 2023-12-01 长鑫存储技术有限公司 一种控制电路和存储器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10552087B2 (en) 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
KR20220022407A (ko) * 2020-08-18 2022-02-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11922050B2 (en) * 2020-12-18 2024-03-05 Micron Technology, Inc. Host refresh control
CN112667483B (zh) * 2021-01-04 2023-03-28 上海兆芯集成电路有限公司 用于服务器主板的内存信息读取装置、方法及服务器

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020154563A1 (en) * 2000-08-29 2002-10-24 Blodgett Greg A. Fuse read sequence for auto refresh power reduction
US20070106838A1 (en) * 2005-11-04 2007-05-10 Samsung Electronics Co., Ltd. Apparatus and method for controlling refresh of semiconductor memory device
CN101156211A (zh) * 2005-02-14 2008-04-02 高通股份有限公司 易失性存储器的寄存器读取
US20090037778A1 (en) * 2007-07-30 2009-02-05 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
CN101375255A (zh) * 2005-05-03 2009-02-25 美光科技公司 基于命令信号和操作状态解码命令的系统和方法
CN102084428A (zh) * 2008-07-02 2011-06-01 美光科技公司 多模式存储器装置和方法
US20130069689A1 (en) * 2011-09-21 2013-03-21 Samsung Electronics Co., Ltd. Method For Operating Memory Device And Apparatuses Performing The Method
US20130182522A1 (en) * 2012-01-17 2013-07-18 Young-il Lim Memory device, method of operating the same, and apparatus including the same
US20140078846A1 (en) * 2012-09-17 2014-03-20 Samsung Electronics Co., Ltd. Semiconductor memory device capable of performing refresh operation without auto refresh command
US20140089577A1 (en) * 2012-09-26 2014-03-27 Samsung Electronics Co., Ltd. Volatile memory device and memory controller
US20150098289A1 (en) * 2013-10-08 2015-04-09 Shunichi Saito Semiconductor device
CN104981789A (zh) * 2013-03-15 2015-10-14 美光科技公司 用于可变延时存储器操作的设备及方法
US20170093400A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Programmable on-die termination timing in a multi-rank system
US20170110177A1 (en) * 2015-10-20 2017-04-20 Samsung Electronics Co., Ltd. Memory device for refresh and memory system including the same
US20180101204A1 (en) * 2016-10-10 2018-04-12 Micron Technology, Inc. Temperature update for a memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US754106A (en) 1902-06-09 1904-03-08 William D Turner Micrometer-caliper attachment.
KR100655076B1 (ko) 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7454586B2 (en) 2005-03-30 2008-11-18 Intel Corporation Memory device commands
DE102005035661A1 (de) 2005-07-29 2007-02-01 Infineon Technologies Ag Halbleiter-Speicherbauelement-System, und Verfahren zum Betreiben eines Halbleiter-Speicherbauelement-Systems
JP2013030246A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR101932663B1 (ko) 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
US20150074489A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor storage device and memory system
KR20160061704A (ko) * 2014-11-24 2016-06-01 삼성전자주식회사 페이지 상태 알림 기능이 있는 메모리 장치
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9875785B2 (en) 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
US9928895B2 (en) * 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10181346B2 (en) * 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
KR102561346B1 (ko) * 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US10552087B2 (en) 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020154563A1 (en) * 2000-08-29 2002-10-24 Blodgett Greg A. Fuse read sequence for auto refresh power reduction
CN101156211A (zh) * 2005-02-14 2008-04-02 高通股份有限公司 易失性存储器的寄存器读取
CN101375255A (zh) * 2005-05-03 2009-02-25 美光科技公司 基于命令信号和操作状态解码命令的系统和方法
US20070106838A1 (en) * 2005-11-04 2007-05-10 Samsung Electronics Co., Ltd. Apparatus and method for controlling refresh of semiconductor memory device
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device
US20090037778A1 (en) * 2007-07-30 2009-02-05 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
CN102084428A (zh) * 2008-07-02 2011-06-01 美光科技公司 多模式存储器装置和方法
US20130069689A1 (en) * 2011-09-21 2013-03-21 Samsung Electronics Co., Ltd. Method For Operating Memory Device And Apparatuses Performing The Method
US20130182522A1 (en) * 2012-01-17 2013-07-18 Young-il Lim Memory device, method of operating the same, and apparatus including the same
US20140078846A1 (en) * 2012-09-17 2014-03-20 Samsung Electronics Co., Ltd. Semiconductor memory device capable of performing refresh operation without auto refresh command
US20140089577A1 (en) * 2012-09-26 2014-03-27 Samsung Electronics Co., Ltd. Volatile memory device and memory controller
CN104981789A (zh) * 2013-03-15 2015-10-14 美光科技公司 用于可变延时存储器操作的设备及方法
US20150098289A1 (en) * 2013-10-08 2015-04-09 Shunichi Saito Semiconductor device
US20170093400A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Programmable on-die termination timing in a multi-rank system
US20170110177A1 (en) * 2015-10-20 2017-04-20 Samsung Electronics Co., Ltd. Memory device for refresh and memory system including the same
US20180101204A1 (en) * 2016-10-10 2018-04-12 Micron Technology, Inc. Temperature update for a memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153215A (zh) * 2023-10-26 2023-12-01 长鑫存储技术有限公司 一种控制电路和存储器
CN117153215B (zh) * 2023-10-26 2024-01-23 长鑫存储技术有限公司 一种控制电路和存储器

Also Published As

Publication number Publication date
US20220229791A1 (en) 2022-07-21
US10489316B1 (en) 2019-11-26
US10810145B2 (en) 2020-10-20
KR20210006474A (ko) 2021-01-18
US20190369923A1 (en) 2019-12-05
WO2019236118A8 (en) 2020-11-12
US20210034554A1 (en) 2021-02-04
US11775459B2 (en) 2023-10-03
US20190369915A1 (en) 2019-12-05
EP3803873A1 (en) 2021-04-14
EP3803873A4 (en) 2022-07-13
US20190370194A1 (en) 2019-12-05
US10846248B2 (en) 2020-11-24
WO2019236118A1 (en) 2019-12-12
US11294836B2 (en) 2022-04-05
US20190370195A1 (en) 2019-12-05
US10552087B2 (en) 2020-02-04
KR102660876B1 (ko) 2024-04-25
US20240126707A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US11775459B2 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
CN111386570B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
CN111373474B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
US11163487B2 (en) Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
KR102361448B1 (ko) 병렬 임피던스 조정 회로부를 갖는 메모리 디바이스 및 시스템 및 이를 동작시키기 위한 방법
CN114258570A (zh) 用于响应于针对只写模式寄存器位的读取命令而提供装置状态的方法以及采用所述方法的存储器装置和系统
KR20240058962A (ko) 단일 명령에 응답하여 다수의 메모리 동작을 수행하기 위한 방법 및 이를 이용하는 메모리 디바이스 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination