KR20180081989A - 메모리 장치 및 그것의 리프레시 방법 - Google Patents

메모리 장치 및 그것의 리프레시 방법 Download PDF

Info

Publication number
KR20180081989A
KR20180081989A KR1020170002981A KR20170002981A KR20180081989A KR 20180081989 A KR20180081989 A KR 20180081989A KR 1020170002981 A KR1020170002981 A KR 1020170002981A KR 20170002981 A KR20170002981 A KR 20170002981A KR 20180081989 A KR20180081989 A KR 20180081989A
Authority
KR
South Korea
Prior art keywords
refresh
temperature data
memory
command
temperature
Prior art date
Application number
KR1020170002981A
Other languages
English (en)
Inventor
최원준
양희갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170002981A priority Critical patent/KR20180081989A/ko
Priority to US15/823,152 priority patent/US10529406B2/en
Priority to TW107100768A priority patent/TWI735727B/zh
Priority to CN201810019422.1A priority patent/CN108288482B/zh
Publication of KR20180081989A publication Critical patent/KR20180081989A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

실시예에 따른 메모리 장치는 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이, 메모리 셀 어레이 주변의 온도를 검출하여 내부 온도 데이터를 생성하는 온도 센서, 외부로부터 입력되는 외부 온도 데이터를 저장하는 제1 레지스터, 그리고 내부 온도 데이터와 외부 온도 데이터를 비교하여, 외부 온도 데이터에 대응하는 리프레시 주기로 입력되는 리프레시 커맨드의 스킵 정도를 결정하고, 스킵 정도에 따라 스킵되어 전달된 리프레시 커맨드에 응답하여 복수의 메모리 셀 로우에 대한 리프레시 동작을 수행하는 리프레시 제어부를 포함한다.

Description

메모리 장치 및 그것의 리프레시 방법{MEMORY DEVICE AND REFRESH METHOD THEREOF}
본 개시는 메모리 장치 및 그것의 리프레시 방법에 관한 것이다.
메모리 장치는 메모리 셀에 저장된 데이터를 유지하기 위하여 리프레시(refresh) 동작을 수행한다. 리프레시 동작은 메모리 셀에 필요한 전하를 다시 충전하므로 전력을 소모한다. 리프레시 동작에 의한 전력 소모를 감소시키기 위해, 리프레시 동작을 온도에 따라 상이하게 수행할 수 있다. 한편, 각각의 메모리 장치마다 물리적인 특성, 배치 위치 등이 서로 상이할 수 있으므로, 메모리 장치들은 서로 다른 온도를 가질 수 있다.
실시예들은 각 메모리 장치의 온도에 대응하여 리프레시 동작을 개별적으로 수행하기 위한 것이다.
그리고, 실시예들은 메모리 장치의 급격한 온도 상승에도 적절히 대응하기 위한 것이다.
또한, 실시예들은 메모리 장치의 특정 셀에 간섭(disturbance)이 집중되더라도 리프레시 동작을 수행하기 위한 것이다.
실시예에 따른 메모리 장치는 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이, 메모리 셀 어레이 주변의 온도를 검출하여 내부 온도 데이터를 생성하는 온도 센서, 외부로부터 입력되는 외부 온도 데이터를 저장하는 제1 레지스터, 그리고 내부 온도 데이터와 외부 온도 데이터를 비교하여, 외부 온도 데이터에 대응하는 리프레시 주기로 입력되는 리프레시 커맨드의 스킵 정도를 결정하고, 스킵 정도에 따라 스킵되어 전달된 리프레시 커맨드에 응답하여 복수의 메모리 셀 로우에 대한 리프레시 동작을 수행하는 리프레시 제어부를 포함한다.
실시예에 따른 메모리 장치의 리프레시 방법은 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이를 포함하는 메모리 장치의 리프레시 방법에 있어서, 메모리 컨트롤러로부터 입력되는 외부 온도 데이터를 저장하는 단계, 외부 온도 데이터에 대응하는 리프레시 주기를 결정하는 단계, 그리고 메모리 컨트롤러로부터 입력되는 리프레시 커맨드에 응답하여, 리프레시 주기에 대응하는 비율에 따라 복수의 메모리 셀 로우 어드레스 또는 복수의 메모리 셀 로우들 중 데이터 보유 시간이 노멀 셀들에 비하여 짧은 적어도 하나의 위크 셀 로우 어드레스를 출력하는 단계를 포함한다.
실시예에 따른 메모리 시스템은 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이, 메모리 셀 어레이 주변의 온도를 검출하여 내부 온도 데이터를 생성하는 온도 센서를 각각 포함하는 복수의 메모리 장치, 그리고 복수의 메모리 장치로부터 내부 온도 데이터들을 수신하고, 복수의 메모리 장치에 복수의 메모리 셀 로우를 리프레시하는 리프레시 커맨드를 내부 온도 데이터들 중 가장 높은 온도에 대응하는 주기로 출력하는 메모리 컨트롤러를 포함한다.
실시예의 메모리 장치는 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이, 메모리 셀 어레이 주변의 온도를 검출하여 제1 리프레시 레잇 데이터를 생성하는 온도 센서, 외부로부터 입력되는 제2 리프레시 레잇 데이터를 저장하는 제1 레지스터, 그리고 제1 리프레시 레잇 데이터와 제2 리프레시 레잇 데이터를 비교한 결과에 따라 입력되는 리프레시 커맨드에 응답하여, 복수의 메모리 셀 로우에 대한 리프레시 동작을 수행하는 리프레시 제어부를 포함한다.
실시예들에 따르면, 리프레시 동작에 의한 전력 소모를 감소시킬 수 있다.
실시예들에 따르면, 메모리 셀에 저장된 데이터 안전성이 개선될 수 있다.
도 1은 실시예에 따른 메모리 시스템을 간략히 나타낸 도면이다.
도 2는 도 1에 도시된 메모리 장치를 나타낸 블록도이다.
도 3은 도 2에 도시된 메모리 장치의 일부 구성을 구체적으로 나타낸 블록도이다.
도 4는 실시예에 따른 메모리 장치의 리프레시 방법을 나타낸 순서도이다.
도 5는 도 4의 방법 중 일부 단계를 구체적으로 나타낸 순서도이다.
도 6 및 도 7은 실시예의 리프레시 방법에 따라 수행되는 메모리 셀 로우들의 리프레시를 설명하는 예들의 타이밍도이다.
도 8은 실시예의 리프레시 방법에 따라 스킵되는 메모리 셀 로우들의 리프레시를 설명하는 예들의 타이밍도이다.
도 9 및 도 10은 실시예의 리프레시 방법에 따른 온도와 tREFW의 기간을 나타낸 그래프이다.
도 11은 실시예의 리프레시 방법에 따라 결정되는 리프레시 비율과 스킵될 리프레시 커맨드의 개수의 일례를 나타낸 표이다.
도 12는 실시예에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타낸 블록도이다.
도 13은 실시예에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타낸 블록도이다.
이하의 설명에서, 반도체 메모리 장치로서 DRAM(Dynamic Random Access Memory)이 사용되는 것으로 가정된다. 그러나, 본 발명의 기술 사상은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해, 다른 반도체 메모리 장치에 적용될 수 있다.
도 1은 실시예에 따른 메모리 시스템을 간략히 나타낸 도면이다. 메모리 시스템은 복수의 메모리 랭크(memory rank, 10-1, 10-2) 및 메모리 컨트롤러(memory controller, 20)를 포함한다. 도 1의 메모리 시스템은 2개의 메모리 랭크(10-1, 10-2)를 포함하고, 4개의 메모리 장치(100)가 하나의 메모리 랭크를 구성하는 것으로 도시하였다.
메모리 랭크(10-1, 10-2)에 포함된 각각의 메모리 장치(100)들은 메모리 컨트롤러(20)로부터 커맨드/어드레스 신호(CA)를 수신하여 동작할 수 있고, 메모리 컨트롤러(20)와 데이터 신호(DQ)를 송수신할 수 있다. 메모리 랭크(10-1, 10-2)는 칩 선택 신호(CS0, CS1)에 의해 각각 구분되어 동작할 수 있다.
메모리 컨트롤러(20)는 메모리 장치(100)의 전반적인 동작 예컨대, 독출(read), 기입(write), 또는 리프레시(refresh) 동작을 제어할 수 있으며, SoC(System on Chip)의 일부로 구현될 수 있다.
다음으로 도 2를 참조하여, 메모리 장치(100)에 대해 구체적으로 설명한다.
도 2는 도 1에 도시된 메모리 장치를 나타낸 블록도이다. 도 2에 도시된 메모리 장치(100)는 단지 하나의 구현 예에 불과한 것으로서, 실시예에 적용되는 메모리 장치의 구성은 다양하게 변형이 가능하다. 또한, 도 2에서는 다수의 뱅크 어레이들로서, 제1 내지 제4 뱅크 메모리 어레이들(130a~130d)이 예시되나, 그 이상의 뱅크 어레이들이 메모리 장치(100)에 구비되어도 무방하다.
메모리 장치(100)는 하나 이상의 메모리 칩들을 포함할 수 있으며, 도 2에 도시된 메모리 장치(100)는 어느 하나의 메모리 칩의 구성을 나타낼 수 있다. 메모리 장치(100)는 데이터 입출력 구동부(120), 제1 내지 제4 뱅크 어레이들(130a~130d)을 포함하는 메모리 셀 어레이(130), 뱅크 어레이들 각각에 대응하여 배치되는 센스 앰프들(131a~131d), 뱅크 로우 디코더들(132a~132d), 및 칼럼 디코더들(134a~134d), 입출력 게이팅 회로(133), 제어 유닛(150), 리프레시 제어 회로(160), CA 버퍼(170), 어드레스 버퍼(172), 로우 어드레스 선택부(174), 뱅크 제어 로직(176), 칼럼 어드레스 래치(178), 및 온도 센서(180)를 포함할 수 있다. 리프레시 제어 회로(160)는 제어 유닛(150)에 포함되어 구성되거나, 별도로 구성될 수 있다.
한편, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Ramdom Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Ramdom Access Memory) 등과 같은 동적 랜덤 억세스 메모리(Dynamic Ramdom Access Memory, DRAM)일 수 있다. 반면에, 다른 실시예로서, 메모리 장치(100)는 리프레시 동작이 필요한 다른 임의의 메모리 장치가 적용되어도 무방하다. 예컨대, 불휘발성 메모리로서 저항성 메모리 장치가 리프레시 동작을 수행하는 경우, 본 발명의 실시예에 따른 메모리 장치(100)는 불휘발성 메모리여도 무방하다.
제어 유닛(150)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있으며, 예컨대 제어 유닛(150)은 커맨드 디코더(152), 리프레시 제어 회로(160), 모드 레지스터들(154, 156)을 포함할 수 있다. 제어 유닛(150)은 메모리 컨트롤러(20)로부터의 커맨드(CMD)에 따라, 기록 동작 또는 독출 동작을 수행하도록 제어 신호들을 생성할 수 있다. 또한, 제어 유닛(150)은 메모리 컨트롤러(20)로부터의 리프레시 커맨드에 따라 제1 내지 제4 뱅크 어레이들(130a~130d)에 대한 리프레시 동작을 위한 제어 신호들을 생성할 수 있다.
모드 레지스터들(154, 156)은 메모리 장치(100)의 동작 환경을 설정하기 위한 정보를 저장할 수 있다. 구체적으로, 모드 레지스터(154)는 메모리 컨트롤러(20)로부터 모드 레지스터 쓰기(MRW: Mode Register Write) 커맨드가 입력되는 때, DQ 패드(DQ PAD)로 입력되는 외부 온도 데이터(TEMP_R)를 저장할 수 있다.
그리고, 모드 레지스터(156)는 온도 센서(180)에 의해 검출되어 제어 유닛(150)으로 전달된 내부 온도 데이터(TEMP)에 기초한 출력 온도 데이터(TEMP_M)를 저장할 수 있다. 메모리 컨트롤러(20)로부터 모드 레지스터 읽기(MRR: Mode Register Read) 커맨드가 입력되는 때, DQ 패드(DQ PAD)를 통해 출력 온도 데이터(TEMP_M)가 메모리 컨트롤러(20) 측으로 전달될 수 있다.
내부 온도 데이터(TEMP)는 각각의 메모리 장치(100) 내의 온도 센서(180)들에 의해 검출된 온도에 대응하는 제1 리프레시 레잇(refresh rate) 데이터를 포함한다. 제1 리프레시 레잇 데이터는 검출된 온도에 대응하는 값으로 설정된다. 검출된 온도가 고온일수록, 제1 리프레시 레잇 데이터에 의한 리프레시 주기가 짧아지도록 제1 리프레시 레잇 데이터의 값이 설정될 수 있다.
출력 온도 데이터(TEMP_M)는 제1 리프레시 레잇 데이터가 가공된 제2 리프레시 레잇 데이터를 포함한다. 제2 리프레시 레잇 데이터는 제1 리프레시 레잇 데이터보다 더 적은 비트수를 갖는 데이터일 수 있다. 예를 들어, 모드 레지스터(156)는 제1 리프레시 레잇 데이터가 전달되면, 복수로 구분된 구간 중 제1 리프레시 레잇 데이터의 값이 포함된 구간에 대응하는 값을 제2 리프레시 데이터로서 저장할 수 있다.
외부 온도 데이터(TEMP_R)는 메모리 컨트롤러(20)가 각각의 메모리 장치(100)로부터 수신한 제2 리프레시 레잇 데이터들 중 적어도 하나를 포함한다. 일례로, 메모리 컨트롤러(20)는 각각의 메모리 장치(100)로부터 입력된 제2 리프레시 레잇 데이터들 중 최댓값을 갖는 제2 리프레시 레잇 데이터를 외부 온도 데이터(TEMP_R)로서 각각의 메모리 장치(100)에 전달할 수 있다. 다른 예로, 메모리 컨트롤러(20)는 각각의 메모리 장치(100)로부터 입력된 제2 리프레시 레잇 데이터들 중 최댓값을 갖는 제2 리프레시 레잇 데이터를 하나의 메모리 장치(100)에 전달하고, 중간값을 갖는 제2 리프레시 레잇 데이터를 다른 메모리 장치(100)에 전달할 수도 있다. 메모리 컨트롤러(20)는 입력된 제2 리프레시 레잇 데이터들 중 적어도 하나를 선택하여, 메모리 장치(100)들 각각에 전달할 수 있으며, 이는 상기의 설명에 제한되지 않는다.
내부 온도 데이터(TEMP)와 출력 온도 데이터(TEMP_M)는 서로 다른 비트수를 가지고, 내부 온도 데이터(TEMP)와 외부 온도 데이터(TEMP_R)도 서로 다른 비트수를 가질 수 있다. 예를 들어, 외부 온도 데이터(TEMP_R) 및 출력 온도 데이터(TEMP_M)는 3비트 데이터로 구성되고, 내부 온도 데이터(TEMP)는 4비트 데이터로 구성될 수 있다.
CA 버퍼(170)는 내부 클록 신호에 동기되어, 입력되는 커맨드/어드레스 신호(CA)를 래치한다. 래치된 커맨드(CMD)와 어드레스(ADDR)는 각각 커맨드 디코더(152)와 어드레스 버퍼(172)로 제공될 수 있다.
어드레스 버퍼(172)는 어드레스(ADDR)를 수신할 수 있다. 어드레스(ADDR)는 뱅크 어드레스(BANK_ADDR)를 포함할 수 있다. 또한, 어드레스(ADDR)는 메모리 셀 어레이(130)의 로우를 지시하기 위한 로우 어드레스(ROW_ADDR)와 칼럼을 지시하기 위한 칼럼 어드레스(COL_ADDR)를 포함할 수 있다. 로우 어드레스(ROW_ADDR)는 로우 어드레스 선택부(174)를 통해 뱅크 로우 디코더들(132a~132d)로 제공될 수 있으며, 칼럼 어드레스(COL_ADDR)는 칼럼 어드레스 래치(178)를 통해 칼럼 디코더들(134a~134d)로 제공될 수 있다. 또한, 뱅크 어드레스(BANK_ADDR)는 뱅크 제어 로직(176)으로 제공될 수 있다.
뱅크 제어 로직(176)은 뱅크 어드레스(BANK_ADDR)에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 또한, 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(132a~132d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 뱅크 로우 디코더가 활성화될 수 있으며, 또한 제1 내지 제4 칼럼 디코더들(134a~134d) 중 뱅크 어드레스(BANK_ADDR)에 상응하는 칼럼 디코더가 활성화될 수 있다.
리프레시 제어 회로(160)는 메모리 셀 어레이(130)에서 리프레시가 수행될 로우를 선택하기 위한 리프레시 로우 어드레스(REF_ADDR)를 생성할 수 있다. 리프레시 제어 회로(160)는 리프레시 커맨드, 외부 온도 데이터(TEMP_R), 및 내부 온도 데이터(TEMP)를 이용하여, 리프레시 로우 어드레스(REF_ADDR)를 생성할 수 있다.
로우 어드레스 선택부(174)는 멀티플렉서로 구현될 수 있다. 로우 어드레스 선택부(174)는 어드레스 버퍼(172)로부터 로우 어드레스(ROW_ADDR)를 수신하고, 리프레시 제어 회로(160)로부터 리프레시 로우 어드레스(REF_ADDR)를 수신할 수 있다. 로우 어드레스 선택부(174)는 로우 어드레스(ROW_ADDR) 또는 리프레시 로우 어드레스(REF_ADDR)를 선택적으로 출력할 수 있다. 로우 어드레스 선택부(174)에서 출력되는 로우 어드레스는 제1 내지 제4 뱅크 로우 디코더들(132a~132d)에 각각 인가될 수 있다.
제1 내지 제4 뱅크 로우 디코더들(132a~132d) 중 뱅크 제어 로직(176)에 의해 활성화된 뱅크 로우 디코더는 로우 어드레스 선택부(174)에서 출력된 로우 어드레스를 디코딩하여, 로우 어드레스에 상응하는 워드 라인을 활성화할 수 있다. 예를 들어, 활성화된 뱅크 로우 디코더는 로우 어드레스에 상응하는 워드 라인에 워드 라인 구동 전압을 인가할 수 있다.
칼럼 어드레스 래치(178)는 어드레스 버퍼(1820)로부터 칼럼 어드레스(COL_ADDR)를 수신하고, 수신된 칼럼 어드레스(COL_ADDR)를 일시적으로 저장할 수 있다. 칼럼 어드레스 래치(178)는 일시적으로 저장된 또는 점진적으로 증가된 칼럼 어드레스(COL_ADDR)를 제1 내지 제4 뱅크 칼럼 디코더들(134a~134d)에 각각 인가할 수 있다.
제1 내지 제4 뱅크 칼럼 디코더들(134a~134d) 중 뱅크 제어 로직(176)에 의해 활성화된 뱅크 칼럼 디코더는 입출력 게이팅 회로(133)를 통하여 뱅크 어드레스(BANK_ADDR) 및 칼럼 어드레스(COL_ADDR)에 상응하는 센스 앰프를 활성화시킬 수 있다.
입출력 게이팅 회로(133)는 입출력 데이터를 게이팅하는 회로들과 함께, 입력 데이터 마스크 로직, 제1 내지 제4 뱅크 어레이들(130a~130d)로부터 출력된 데이터를 저장하기 위한 독출 데이터 래치들, 그리고 제1 내지 제4 뱅크 어레이들(130a~130d)에 데이터를 기입하기 위한 기입 드라이버를 포함할 수 있다.
제1 내지 제4 뱅크 어레이들(130a~130d) 중 하나의 뱅크 어레이의 메모리 셀 어레이에 기입될 기입 데이터는 메모리 컨트롤러(20)로부터 DQ 패드(DQ PAD)를 통해 데이터 입출력 구동부(120)로 제공될 수 있다. 데이터 입출력 구동부(120)에 제공된 데이터는 기입 드라이버를 통하여 하나의 뱅크 어레이에 기입될 수 있다.
다음으로, 도 3을 참조하여, 실시예의 리프레시 제어 회로(160)에 대해 구체적으로 설명한다.
도 3은 도 2에 도시된 메모리 장치의 일부 구성을 구체적으로 나타낸 블록도이다. 도시된 바와 같이, 리프레시 제어 회로(160)는 커맨드 디코더(152)로부터 리프레시 커맨드(REF_CMD)를 수신한다. 리프레시 제어 회로(160)는 모드 레지스터(154)로부터 외부 온도 데이터(TEMP_R)를 수신하고, 온도 센서(180)로부터 내부 온도 데이터(TEMP)를 수신한다. 그리고, 리프레시 제어 회로(160)는 리프레시 로우 어드레스(REF_ADDR)를 출력한다.
먼저, 온도 센서(180)는 n개(n은 양수)로 구분되는 온도 구간 중 검출되는 온도가 포함되는 구간에 대응하는 값을 내부 온도 데이터(TEMP)로 출력할 수 있다.
커맨드 디코더(152)는 커맨드(CMD)를 수신하고 디코딩할 수 있다. 커맨드 디코더(152)는 기입 인에이블 신호, 로우 어드레스 스트로브 신호, 칼럼 어드레스 스트로브 신호, 칩 선택 신호 등을 디코딩하여 커맨드(CMD)에 상응하는 제어 신호들을 생성할 수 있다. 커맨드 디코더(152)는 리프레시 제어 회로(160)가 리프레시를 위한 리프레시 로우 어드레스(REF_ADDR)를 생성하도록 하는 리프레시 커맨드(REF_CMD)를 생성할 수 있다. 리프레시 커맨드(REF_CMD)는 리프레시 시간 간격을 갖는 소정의 펄스들로 생성되고, 펄스의 레벨 변화에 대응하여 리프레시 어드레스 생성부(166)의 카운트 동작이 수행될 수 있다.
리프레시 제어 회로(160)는 리프레시 레잇 제어부(162), 리프레시 커맨드 전달부(164), 및 리프레시 어드레스 생성부(166)를 포함한다.
리프레시 레잇 제어부(162)는 온도 센서(180)로부터 내부 온도 데이터(TEMP)를 수신할 수 있다. 리프레시 레잇 제어부(162)는 내부 온도 데이터(TEMP)를 이용하여, 출력 온도 데이터(TEMP_M)를 생성하고, 모드 레지스터(156)에 저장할 수 있다. 리프레시 레잇 제어부(162)는 내부 온도가 포함되는 구간에 대응하는 값을 증가시켜 출력 온도 데이터(TEMP_M)를 생성할 수 있다.
구체적으로, 리프레시 레잇 제어부(162)는 m개(m은 양수, m≤n)로 구분되는 온도 구간 중 검출된 내부 온도보다 높은 온도 구간에 대응하는 값을 출력 온도 데이터(TEMP_M)로 생성할 수 있다.
예를 들어, m개의 구간 중 제1 구간이 40℃ 이상 50℃ 미만의 구간에 대응하고, 제2 구간이 50℃ 이상 60℃ 미만의 구간에 대응하는 것으로 가정한다. 내부 온도 데이터(TEMP)가 제1 구간에 포함되는 값인 경우, 리프레시 레잇 제어부(162)는 출력 온도 데이터(TEMP_M)를 제2 구간에 대응하는 값으로 생성한다.
리프레시 레잇 제어부(162)는 모드 레지스터(154)로부터 외부 온도 데이터(TEMP_R)를 수신할 수 있다. 외부 온도 데이터(TEMP_R)는 메모리 컨트롤러(20)로부터 DQ 신호로서 수신될 수 있다. 외부 온도 데이터(TEMP_R)는 다른 랭크에 포함된 메모리 장치의 출력 온도 데이터일 수 있다. 외부 온도 데이터(TEMP_R)는 메모리 장치(100)가 포함된 랭크의 다른 메모리 장치의 출력 온도 데이터일 수 있다.
리프레시 레잇 제어부(162)는 외부 온도 데이터(TEMP_R)를 이용하여 메모리 컨트롤러(20)로부터 입력되는 리프레시 커맨드의 리프레시 주기를 결정할 수 있다.
리프레시 주기는 메모리 장치(100)에 포함된 모든 메모리 셀 로우를 리프레시하는데 필요한 기간으로서, 하나의 리프레시 주기 동안 모든 메모리 셀 로우를 리프레시 하기 위한 메모리 커맨드가 발생한다. 휘발성 메모리 장치의 표준에서, 이러한 리프레시 주기는 온도에 따라 변화될 수 있다.
리프레시 레잇 제어부(162)는 결정된 리프레시 주기를 이용하여, 노멀 셀 로우 어드레스들을 리프레시하는 동작과 위크 셀 로우 어드레스들을 리프레시하는 동작의 비율을 결정할 수 있다.
메모리 셀들 중 비교적 짧은 데이터 보유 시간을 가지는 메모리 셀(weak cell)들의 수가 증가하고 있다. 이러한 위크 셀들에 저장된 데이터를 유지하기 위해, 메모리 셀 로우들 각각을 순차적으로 리프레시하는 노멀 셀 로우 리프레시 동작 중간에 위크 셀 로우들을 적어도 한번 이상 리프레시하는 동작을 수행할 수 있다.
즉, 리프레시 레잇 제어부(162)는 결정된 리프레시 주기에 기초하여, 입력되는 리프레시 커맨드(REF_CMD) 중 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드와 위크 셀 로우들을 리프레시하는 리프레시 커맨드 간의 비율(이하, 위크 셀 리프레시 비율이라 함)을 결정할 수 있다.
리프레시 주기에 따라, 위크 셀 리프레시 비율은 i:j로 결정될 수 있다. 여기서, i, j는 양수이고, i:j는 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드와 위크 셀 로우들을 리프레시하는 리프레시 커맨드의 비이다. 리프레시 주기가 짧은 경우에는 리프레시 주기가 긴 경우에 비해 i/j값이 더 크다.
그리고, 리프레시 레잇 제어부(162)는 내부 온도 데이터(TEMP)와 외부 온도 데이터(TEMP_R)를 이용하여, 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드 중 스킵(skip)하지 않는 리프레시 커맨드와 스킵하는 리프레시 커맨드간의 비율(이하, 커맨드 스킵 비율이라 함)을 결정할 수 있다.
리프레시 레잇 제어부(162)는 검출된 내부 온도가 포함되는 온도 구간이 외부 온도가 포함되는 온도 구간보다 더 높은 은도 구간에 포함되는 경우, 리프레시 커맨드를 스킵하지 않도록 결정할 수 있다.
또한, 리프레시 레잇 제어부(162)는 검출된 내부 온도가 포함되는 온도 구간이 외부 온도가 포함되는 온도 구간에 포함되는 경우, 리프레시 커맨드를 스킵하도록 결정할 수 있다.
이때, 리프레시 레잇 제어부(162)는 커맨드 스킵 비율을 더 결정할 수 있다. 예를 들어, 동일한 외부 온도 데이터가 입력되는 동안, 내부 온도가 서로 상이한 온도 구간에 포함되어 내부 온도 데이터가 서로 다른 값으로 검출된다. 내부 온도가 비교적 높은 온도에 해당하는 온도 구간에 포함되는 경우, 내부 온도가 비교적 낮은 온도에 해당하는 온도 구간에 포함되는 경우에 비해, 더 빈번하게 리프레시 커맨드를 스킵하도록 커맨드 스킵 비율이 결정된다.
리프레시 레잇 제어부(162)는 커맨드 스킵 비율 및 위크 셀 리프레시 비율을 이용하여 제어 신호(CCS)를 생성한다.
예를 들어, 리프레시 레잇 제어부(162)는 위크 셀 리프레시 비율을 a:b로 결정하고, 커맨드 스킵 비율을 c:d(여기서 a, b, c, d는 양수이고, c+d=a임)로 결정한다. 리프레시 레잇 제어부(162)는 a+b개의 리프레시 커맨드가 입력될 때, a개의 리프레시 커맨드를 노멀 셀 로우 리프레시 동작에 사용되는 커맨드로 결정하고, b개의 리프레시 커맨드를 위크 셀 로우 리프레시 동작에 사용되는 커맨드로 결정하며, 노멀 셀 로우 리프레시 동작에 사용되는 a개의 리프레시 커맨드 중 d개의 리프레시 커맨드를 스킵하도록 제어하는 제어 신호(CCS)를 생성한다.
리프레시 커맨드 전달부(164)는 제어 신호(CCS)에 기초하여, 입력되는 리프레시 커맨드(REF_CMD) 중 일부 리프레시 커맨드가 스킵된 리프레시 커맨드(mREF_CMD)를 전달할 수 있다.
구체적으로, 리프레시 커맨드 전달부(164)는 a+b개의 리프레시 커맨드(REF_CMD)가 입력될 때, 노멀 셀 로우 리프레시 동작에 사용되는 a개의 리프레시 커맨드 중에서 d개의 리프레시 커맨드를 스킵하고, c개의 리프레시 커맨드(mREF_CMD)를 전달할 수 있다.
이때, 리프레시 커맨드 전달부(164)는 커맨드 스킵 비율로 리프레시 커맨드를 스킵할 수 있다. 예를 들어, 위크 셀 리프레시 비율이 32:8이고, 커맨드 스킵 비율이 28:4인 경우를 가정한다. 40개의 리프레시 커맨드가 입력될 때, 리프레시 커맨드 전달부(164)는 노멀 셀 로우 리프레시 동작에 사용되는 32개의 리프레시 커맨드 중 4개의 리프레시 커맨드를 스킵한다. 리프레시 커맨드 전달부(164)는 7:1(28, 4의 최대공약수로 제산한 비율)의 비율로 노멀 셀 로우 리프레시 동작에 사용되는 28개의 리프레시 커맨드를 출력하고, 4개의 리프레시 커맨드를 스킵한다. 즉, 리프레시 커맨드 전달부(164)는 7개의 리프레시 커맨드를 출력하면 1개의 리프레시 커맨드를 스킵하는 방식으로, 32개의 리프레시 커맨드가 입력될 때 4개의 리프레시 커맨드를 스킵한다.
다음으로, 리프레시 어드레스 생성부(166)는 입력되는 리프레시 커맨드(mREF_CMD)에 응답하여 메모리 셀 로우에 연결된 메모리 셀들이 리프레시되도록 리프레시 로우 어드레스(REF_ADDR)를 생성할 수 있다.
리프레시 어드레스 생성부(166)는 그 내부에 어드레스 카운터(미도시)를 포함할 수 있다. 리프레시 어드레스 생성부(166)는 입력되는 리프레시 커맨드 중 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드에 응답하여 카운팅 동작을 수행한다. 리프레시 어드레스 생성부(166)는 카운터의 카운팅 동작에 따라 그 값이 증가하는 노멀 셀 로우 어드레스를 순차적으로 생성할 수 있다.
리프레시 어드레스 생성부(166)는 메모리 셀 로우 각각에 대하여 해당 메모리 셀 로우가 위크 셀 로우인지를 나타내는 위크 셀 플래그를 저장하는 플래그 저장부(168)를 포함할 수 있다. 리프레시 어드레스 생성부(166)는 입력되는 리프레시 커맨드 중 위크 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드에 응답하여 위크 셀 플래그에 대응하는 위크 셀 로우 어드레스를 생성할 수 있다.
리프레시 어드레스 생성부(166)는 제어 신호(CCS)를 이용하여, 입력되는 리프레시 커맨드(mREF_CMD) 중 일부 리프레시 커맨드에 따라 노멀 셀 로우 어드레스를 출력하고, 일부 리프레시 커맨드를 제외한 리프레시 커맨드에 따라 위크 셀 로우 어드레스를 출력할 수 있다.
노멀 셀 로우 어드레스를 출력하는 동작과 위크 셀 로우 어드레스를 출력하는 동작의 비율이 제어 신호(CCS)의 위크 셀 리프레시 비율 및 커맨드 스킵 비율에 의해 결정될 수 있다.
예를 들어, 위크 셀 리프레시 비율이 32:8이고, 커맨드 스킵 비율이 28:4인 경우를 가정한다. 리프레시 어드레스 생성부(166)는 입력되는 리프레시 커맨드(mREF_CMD) 중 28개의 리프레시 커맨드가 입력되면 노멀 셀 로우 어드레스를 순차적으로 출력한다. 리프레시 어드레스 생성부(166)는 28개의 리프레시 커맨드 입력에 따라 노멀 셀 로우 어드레스를 출력한 후에 수신되는 8개의 리프레시 커맨드(mREF_CMD)에 대응하여, 위크 셀 로우 어드레스를 출력한다.
이하에서는 상기와 같이 구성되는 리프레시 제어 회로(160)를 포함하는 메모리 장치(100)의 리프레시 방법에 대해 도 4 및 도 5를 참조하여 설명한다.
도 4는 실시예에 따른 메모리 장치의 리프레시 방법을 나타낸 순서도이고, 도 5는 도 4의 방법 중 일부 단계를 구체적으로 나타낸 순서도이다.
도 4를 참조하면, 먼저 온도 센서(180)는 내부 온도를 검출(S10)한다. 온도 센서(180)는 각각의 메모리 장치(100)에 구비되어 대응하는 영역의 온도를 검출할 수 있다. 온도 센서(180)는 내부 온도 데이터를 제어 유닛(150)에 출력할 수 있다.
제어 유닛(150)은 내부 온도 데이터에 기초하여, 출력 온도 데이터를 생성하고 이를 모드 레지스터(156)에 저장(S11)한다.
이때, 메모리 장치(100)는 메모리 컨트롤러(20)로부터의 MRR 커맨드를 수신(S11-1)하고, 모드 레지스터(156)에 저장된 출력 온도 데이터(TEMP_M)를 메모리 컨트롤러(20)로 출력(S11-2)할 수도 있다.
구체적으로, 메모리 컨트롤러(20)는 메모리 장치(100)들 중 일부 또는 전부에 대해 MRR 커맨드를 포함하는 CA 신호를 출력할 수 있다. MRR 커맨드를 입력받은 메모리 장치(100)는 모드 레지스터(156)에 저장된 출력 온도 데이터(TEMP_M)를 메모리 컨트롤러(20)로 출력할 수 있다.
메모리 컨트롤러(20)는 출력 온도 데이터(TEMP_M)의 출력 온도에 따라, 리프레시 주기를 변경한다. 예를 들어, 메모리 컨트롤러(20)는 출력 온도의 값이 높은 경우, 리프레시 주기를 짧게 설정하고, 출력 온도의 값이 낮은 경우 리프레시 주기를 길게 설정할 수 있다.
메모리 컨트롤러(20)가 복수의 메모리 장치(100)로부터 출력 온도 데이터(TEMP_M)를 각각 입력받는 경우, 메모리 컨트롤러(20)는 출력 온도의 값들을 비교할 수 있다. 메모리 컨트롤러(20)는 가장 높은 온도에 해당하는 출력 온도에 기초하여 리프레시 주기를 변경할 수 있다.
메모리 컨트롤러(20)는 변화된 리프레시 주기에 따라 리프레시 커맨드를 인가하도록 CA 신호를 생성하여 메모리 장치(100)로 공급할 수 있다. 또한, 메모리 컨트롤러(20)는 MRW 커맨드와 리프레시 주기를 설정하는 데 사용된 출력 온도 데이터를 메모리 장치(100)들에 외부 온도 데이터(TEMP_R)로서 전송할 수 있다.
메모리 장치(100)는 MRW 커맨드에 응답하여 DQ 패드(DQ PAD)로 전달되는 외부 온도 데이터(TEMP_R)를 수신(S12)하여, 모드 레지스터(154)에 저장한다.
리프레시 레잇 제어부(162)는 외부 온도 데이터(TEMP_R) 및 내부 온도 데이터(TEMP)를 사용하여, 커맨드 스킵 비율 및 위크 셀 리프레시 비율을 결정(S13)한다.
S13 단계에 대해, 도 5를 함께 참조하여 설명한다. 도 5에 도시된 바와 같이, 리프레시 레잇 제어부(162)는 외부 온도 데이터(TEMP_R)를 이용하여 메모리 컨트롤러(20)로부터 입력되는 리프레시 커맨드의 리프레시 주기를 결정(S20)한다.
리프레시 레잇 제어부(162)는 결정된 리프레시 주기에 따라, 위크 셀 리프레시 비율을 결정(S21)한다. S20 단계 및 S21 단계와 관련하여 도 6 및 도 7을 함께 참조하여 설명한다.
도 6 및 도 7은 실시예의 리프레시 방법에 따라 수행되는 메모리 셀 로우들의 리프레시를 설명하는 예들의 타이밍도이다.
도 6 및 도 7을 참조하면, 리프레시 주기(tREFW_1) 및 리프레시 주기(tREFW_2)는 동일하고, 리프레시 커맨드들 간의 주기는 tREFi1이다. 리프레시 주기(tREFW_3) 및 리프레시 주기(tREFW_4)는 동일하고, 리프레시 커맨드들 간의 주기는 tREFi2이다. 각각의 리프레시 주기들(tREFW_1~tREFW_4) 동안 동일한 개수의 리프레시 커맨드가 입력될 수 있다.
또한, 리프레시 주기(tREFW_1)보다 리프레시 주기(tREFW_3)가 짧으므로, 리프레시 주기(tREFW_3)가 더 높은 온도에 대응하는 리프레시 주기일 수 있다. 이하에서, 리프레시 주기(tREFW_1)는 리프레시 주기(tREFW_3)의 두 배의 기간인 것으로 가정한다.
리프레시 레잇 제어부(162)는 외부 온도에 따라 결정된 리프레시 주기가 짧아짐에 따라, 입력되는 리프레시 커맨드 중 위크 셀 로우들을 리프레시하는 리프레시 커맨드의 비율을 낮추어 위크 셀 리프레시 비율을 결정한다.
예를 들어, 리프레시 레잇 제어부(162)는 리프레시 주기(tREFW_1)이면, 위크 셀 리프레시 비율을 i1:j1으로 결정할 수 있다. 리프레시 레잇 제어부(162)는 리프레시 주기(tREFW_3)이면, 위크 셀 리프레시 비율을 i2:j2으로 결정할 수 있다. 이때, i2/j2는 i1/j1보다 더 크다. 하기에서는 i1=16, j1=8, i2=32, j2=8인 것으로 가정하여 설명한다.
하나의 리프레시 주기(tREFW_1)는 리프레시 커맨드의 개수에 따라 복수의 구간(R11, R12, …)으로 구분될 수 있다. 40개의 리프레시 커맨드가 구간(R11) 동안 입력될 수 있다. 위크 셀 리프레시 비율이 i1:j1(32:8)으로 결정되므로, 구간(R11) 동안 입력되는 40개의 리프레시 커맨드 중 구간(RA11) 동안의 32개의 리프레시 커맨드가 노멀 셀 로우 리프레시 동작에 사용되는 커맨드로 결정되고, 구간(RB11) 동안의 나머지 8개의 리프레시 커맨드가 위크 셀 로우 리프레시 동작에 사용되는 커맨드로 결정될 수 있다.
마찬가지로, 하나의 리프레시 주기(tREFW_3)는 리프레시 커맨드의 개수에 따라 복수의 구간(R21, R22, …)으로 구분될 수 있다. 72개의 리프레시 커맨드가 구간(R21) 동안 입력될 수 있다. 위크 셀 리프레시 비율이 i2:j2(64:8)으로 결정되므로, 구간(R21) 동안 72개의 리프레시 커맨드 중 구간(RA21) 동안의 64개의 리프레시 커맨드가 노멀 셀 로우 리프레시 동작에 사용되는 커맨드로 결정되고, 구간(RB21) 동안의 나머지 8개의 리프레시 커맨드가 위크 셀 로우 리프레시 동작에 사용되는 커맨드로 결정될 수 있다.
위크 셀 로우 리프레시 동작은 온도 이외의 요소에 영향을 받는 동작이므로, 온도 증감에 따라 리프레시 주기가 변동하더라도 일정한 시간 주기로 수행되어야 한다. 즉, 온도 증가에 따라 감소된 리프레시 주기로 리프레시 커맨드가 입력되더라도, 위크 셀 로우 리프레시 동작은 대체적으로 동일한 시간 간격으로 수행되어야 한다.
도 6 및 도 7에 도시된 바와 같이, 리프레시 주기(tREFW_1)는 리프레시 주기(tREFW_3)의 두 배의 기간이고, 각 리프레시 주기마다 동일한 개수의 리프레시 커맨드가 입력된다. 그러므로, 도 6에서 32개의 노멀 셀 로우 리프레시에 사용되는 리프레시 커맨드가 입력되는 구간(RA11)의 길이와 도 7에서 64개의 노멀 셀 로우 리프레시에 사용되는 리프레시 커맨드가 입력되는 구간(RA21)의 길이는 동일할 수 있다. 위크 셀 로우 리프레시 동작은 노멀 셀 로우 리프레시에 사용되는 리프레시 커맨드가 입력된 후에 입력되는 리프레시 커맨드를 사용하여 수행된다.
실시예의 리프레시 방법에 따르면, 외부 온도에 따라 결정되는 리프레시 주기가 서로 상이한 각각의 경우에도, 리프레시 주기 내의 동일 시간(RA11, RA21)이 경과되면, 일정한 개수의 리프레시 커맨드를 위크 셀 로우 리프레시 동작에 사용하도록 위크 셀 리프레시 비율을 결정할 수 있다.
다음으로, 도 5를 다시 참조하면, 리프레시 레잇 제어부(162)는 내부 온도 데이터(TEMP)에 따른 내부 온도와 외부 온도 데이터(TEMP_R)에 따른 외부 온도를 비교(S22)한다.
리프레시 레잇 제어부(162)는 내부 온도가 포함되는 온도 구간이 외부 온도가 포함되는 온도 구간보다 더 높은 은도 구간에 포함되는 경우, 리프레시 커맨드를 스킵하지 않도록 결정(S23)한다.
리프레시 레잇 제어부(162)는 내부 온도가 포함되는 온도 구간이, 외부 온도가 포함되는 온도 구간에 포함되는 경우, 리프레시 커맨드를 스킵하도록 결정(S24)한다.
리프레시 레잇 제어부(162)는 내부 온도 데이터(TEMP)를 사용하여, 커맨드 스킵 비율을 결정(S25)한다. 이때, 내부 온도가 높은 경우의 커맨드 스킵 비율에 비해, 내부 온도가 낮은 경우의 커맨드 스킵 비율에서의 스킵하는 리프레시 커맨드의 비율이 더 높다.
리프레시 레잇 제어부(162)는 결정된 커맨드 스킵 비율 및 위크 셀 리프레시 비율을 이용하여 제어 신호(CCS)를 생성(S26)한다.
상기의 S23 내지 S25 단계와 관련하여, 도 8을 함께 참조하여 설명한다.
도 8은 실시예의 리프레시 방법에 따라 스킵되는 메모리 셀 로우들의 리프레시를 설명하는 예들의 타이밍도이다. 도 8에 도시된 바와 같이, 하나의 리프레시 주기(tREFW_1)는 리프레시 커맨드의 개수에 따라 복수의 구간(R11, R12, …)으로 구분될 수 있다. 40개의 리프레시 커맨드가 구간(R11) 동안 입력될 수 있다. 위크 셀 리프레시 비율이 i1:j1(32:8)으로 결정되므로, 구간(R11) 동안 입력되는 40개의 리프레시 커맨드 중 구간(RA11) 동안의 32개의 리프레시 커맨드가 노멀 셀 로우 리프레시 동작에 사용되는 커맨드로 결정되고, 구간(RB11) 동안의 나머지 8개의 리프레시 커맨드가 위크 셀 로우 리프레시 동작에 사용되는 커맨드로 결정될 수 있다.
리프레시 레잇 제어부(162)는 내부 온도 및 외부 온도를 이용하여, 리프레시 커맨드의 스킵 여부와 커맨드 스킵 비율을 결정할 수 있다. 이때, 외부 온도가 포함되는 구간이 동일할 때, 내부 온도가 낮은 경우에는 내부 온도가 높은 경우에 비해, 스킵하는 리프레시 커맨드의 비율이 더 높도록 커맨드 스킵 비율이 결정된다.
mREF_CMD3에서의 내부 온도가 가장 높고, mREF_CMD2, mREF_CMD1 순으로 내부 온도가 낮아질 수 있다.
리프레시 레잇 제어부(162)는 내부 온도가 포함되는 온도 구간이, 외부 온도가 포함되는 온도 구간보다 더 높은 온도 구간에 포함되는 경우, mREF_CMD3에서와 같이 리프레시 커맨드를 스킵하지 않도록 제어 신호(CCS)를 생성할 수 있다.
리프레시 레잇 제어부(162)는 내부 온도가 포함되는 온도 구간이 외부 온도가 포함되는 온도 구간에 포함되는 경우, mREF_CMD1 또는 mREF_CMD2와 같이 리프레시 커맨드를 스킵하도록 제어 신호(CCS)를 생성할 수 있다. mREF_CMD1에서 노멀 셀 로우 리프레시 동작에 사용되는 리프레시 커맨드 중 스킵되는 리프레시 커맨드의 비율이 mREF_CMD2에서의 비율보다 높다.
일례로, mREF_CMD1는 리프레시 레잇 제어부(162)가 커맨드 스킵 비율을 16:16으로 결정할 때의 리프레시 커맨드를 나타낸 것이다. 이 경우, 리프레시 커맨드 전달부(164)는 구간(RA11) 동안 입력되는 32개의 리프레시 커맨드 중 16개를 스킵한다. 리프레시 커맨드 전달부(164)는 1:1의 비율로 16개의 리프레시 커맨드를 출력하고, 16개의 리프레시 커맨드를 스킵한다. 즉, 리프레시 커맨드 전달부(164)는 1개의 리프레시 커맨드를 출력하면 1개의 리프레시 커맨드를 스킵하는 방식으로, 32개의 리프레시 커맨드가 입력될 때 16개의 리프레시 커맨드를 스킵한다.
다른 예로, mREF_CMD2는 리프레시 레잇 제어부(162)가 커맨드 스킵 비율을 24:8로 결정할 때의 리프레시 커맨드를 나타낸 것이다. 이 경우, 리프레시 커맨드 전달부(164)는 구간(RA11) 동안 입력되는 32개의 리프레시 커맨드 중 8개를 스킵한다. 리프레시 커맨드 전달부(164)는 3:1의 비율로 24개의 리프레시 커맨드를 출력하고, 8개의 리프레시 커맨드를 스킵한다. 즉, 리프레시 커맨드 전달부(164)는 3개의 리프레시 커맨드를 출력하면 1개의 리프레시 커맨드를 스킵하는 방식으로, 32개의 리프레시 커맨드가 입력될 때 8개의 리프레시 커맨드를 스킵한다.
다시 도 4를 참조하여 리프레시 방법을 설명한다. 리프레시 제어 회로(160)는 리프레시 커맨드(REF_CMD)를 수신(S14)한다. 리프레시 커맨드 전달부(164) 및 리프레시 어드레스 생성부(166)는 제어 신호(CCS)를 이용하여, 수신된 리프레시 커맨드(REF_CMD)를 리프레시 로우 어드레스(REF_ADDR)로서 로우 어드레스 선택부(174)에 출력(S15)한다. 그러면, 로우 어드레스 선택부(174)는 리프레시 로우 어드레스(REF_ADDR)를 제1 내지 제4 뱅크 로우 디코더들(132a~132d)에 각각 인가하고, 제1 내지 제4 뱅크 로우 디코더들(132a~132d)는 리프레시 로우 어드레스(REF_ADDR)에 상응하는 워드 라인을 활성화할 수 있다.
다음으로, 도 9 및 도 10을 참조하여, 실시예의 리프레시 방법에 따른 온도에 대한 리프레시 주기 변화에 대해 설명한다.
도 9 및 도 10은 실시예의 리프레시 방법에 따른 온도와 tREFW의 기간을 나타낸 그래프이다.
도 9에 도시된 바와 같이, 리프레시 주기(e_tREFW)는 메모리 컨트롤러(20)로부터 입력되는 리프레시 커맨드의 리프레시 주기이고, 리프레시 주기(m_tREFW)는 리프레시 제어 회로(160)에 의해 리프레시 로우 어드레스(REF_ADDR)로서 출력되는 리프레시 커맨드의 리프레시 주기이다.
온도(T1) 이하의 구간 및 온도(T8) 이상의 구간에서 리프레시 주기(m_tREFW)는 리프레시 주기(e_tREFW)와 동일하다.
온도(T1) 내지 온도(T8) 사이의 구간에서, 리프레시 주기(m_tREFW)는 리프레시 주기(e_tREFW)보다 길다. 실시예의 리프레시 방법은 내부 온도에 따라 입력되는 리프레시 커맨드를 스킵하기 때문에 리프레시 주기(m_tREFW)가 리프레시 주기(e_tREFW)보다 길다.
예를 들어, 온도(T1) 내지 온도(T3) 사이의 구간에서, 리프레시 주기(e_tREFW)는 tR4(ms)인데 비해, 리프레시 주기(m_tREFW)는 tR4보다 길다.
실시예의 리프레시 방법에 따르면, 리프레시 주기(m_tREFW)가 리프레시 주기(e_tREFW)에 비해 더 길기 때문에, 리프레시 동작에 따른 전력 소모가 감소될 수 있다.
다음으로, 도 10에 도시된 바와 같이, 실시예의 리프레시 방법은 외부 온도 데이터(TEMP_R)에 의해 결정된 리프레시 주기(o_tREFW)에 따라 위크 셀 리프레시 비율을 변경한다. 외부 온도에 따라 결정되는 리프레시 주기가 증감하면, 이에 대응하여 동일 시간 동안 입력되는 리프레시 커맨드의 수가 증감한다.
예를 들어, 메모리 컨트롤러(20)는 현재 시점에서 출력된 MRR 커맨드에 의해 메모리 장치(100)의 온도를 수신한다. 메모리 컨트롤러(20)는 현재 시점 온도가 포함되는 온도 구간과 이전 MRR 커맨드에 의해 수신되는 온도가 포함된 구간을 비교한다. 메모리 컨트롤러(20)는 현재 온도 구간이 이전 온도 구간에 비해 한 구간 증가하는 경우, 일정 시간 동안 리프레시 커맨드의 수를 두 배로 증가시켜 메모리 장치(100)에 출력한다. 그러면, 리프레시 제어 회로(160)는 일정 시간 동안 리프레시 커맨드의 수가 두 배로 증가(예를 들어. 32개에서 64개로 증가함)되는 만큼, 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드에 대한 위크 셀 로우를 리프레시하기 위한 리프레시 커맨드의 비율을 두 배로 감소(예를 들어, 32:8에서 64:8로 감소시킴)시킨다.
그러므로, 외부 온도에 따라 결정되는 리프레시 주기가 서로 상이한 각각의 경우에도 리프레시 주기 내의 동일 시간이 경과되면, 실시예의 리프레시 방법은 일정한 개수의 리프레시 커맨드를 위크 셀 로우 리프레시 동작에 사용하도록 위크 셀 리프레시 비율을 결정할 수 있다.
다음으로, 도 11을 참조하여 외부 온도 데이터(TEMP_R), 외부 온도에 의해 결정된 리프레시 주기, 내부 온도 데이터(TEMP), 내부 온도에 의해 결정된 리프레시 주기, 위크 셀 리프레시 비율, 및 커맨드 스킵 비율에 대해 예를 들어 설명한다.
도 11은 실시예의 리프레시 방법에 따라 결정되는 리프레시 비율과 스킵될 리프레시 커맨드의 개수의 일례를 나타낸 표이다. 도 11에 도시된 바와 같이, 외부 온도 데이터(TEMP_R)에 따른 온도 구간은, T1 이하의 온도 구간(1), T1 내지 T3의 온도 구간(2), T3 내지 T5의 온도 구간(3), T5 내지 T7의 온도 구간(4), T7 내지 T8의 온도 구간(5), T8 내지 T10의 온도 구간(6), T10 이상의 온도 구간(7)과 같이, 총 7개로 구분될 수 있다.
리프레시 레잇 제어부(162)는 외부 온도 데이터(TEMP_R)에 따라 리프레시 주기를 결정할 수 있다. 온도 구간(3)의 리프레시 주기를 1로 하여, 온도 구간(1) 내지 온도 구간(6)의 리프레시 주기를 0.25, 0.5, 1, 2, 4 등으로 나타낼 수 있다. 이때, T10 이상의 온도 구간(7)은 메모리 장치(100)가 동작하지 않는 구간으로 설명을 생략한다.
리프레시 레잇 제어부(162)는 외부 온도 데이터(TEMP_R)에 따라 결정된 리프레시 주기에 따라 위크 셀 리프레시 비율(N:W)을 결정할 수 있다.
그리고, 내부 온도 데이터(TEMP)에 따른 온도 구간은, 온도 구간(1)을 구분하는 세 개의 구간, 온도 구간(2)을 구분하는 세 개의 구간, 온도 구간(3)을 구분하는 네 개의 구간, 온도 구간(4)을 구분하는 두 개의 구간, 온도 구간(5) 내지 온도 구간(7)에 각각 대응하는 세 개의 구간과 같이, 총 15개로 구분될 수 있다.
리프레시 레잇 제어부(162)는 내부 온도가 포함되는 온도 구간과 외부 온도가 포함되는 온도 구간을 비교하여, 커맨드 스킵 비율을 결정할 수 있다. 일례로, 외부 온도가 온도 구간(3)에 포함되고, 검출된 내부 온도가 온도 구간(3)에 포함된 T31~T32 구간에 포함되면, 리프레시 레잇 제어부(162)는 커맨드 스킵 비율을 32-c:c로 결정할 수 있다. 다른 예로, 외부 온도가 온도 구간(3)에 포함되고, 검출된 내부 온도가 온도 구간(3)에 포함된 T36~T5 구간에 포함되면, 리프레시 레잇 제어부(162)는 커맨드 스킵 비율을 32-a:a로 결정할 수 있다.
리프레시 레잇 제어부(162)는 내부 온도가 포함되는 온도 구간이 외부 온도가 포함되는 온도 구간보다 더 높은 은도 구간에 포함되는 경우, 리프레시 커맨드를 스킵하지 않도록 결정할 수 있다. 예를 들어, 외부 온도가 온도 구간(3)에 포함되고, 검출된 내부 온도가 온도 구간(4)에 포함되면, 리프레시 레잇 제어부(162)는 리프레시 커맨드를 스킵하지 않도록 결정할 수 있다.
도 12는 실시예에 따른 메모리 장치를 모바일 시스템에 응용한 예를 나타낸 블록도이다. 도 12를 참조하면, 모바일 시스템(1900)은 버스(1902)를 통하여 서로 연결되는 어플리케이션 프로세서(1910), 통신(Connectivity)부(1920), 제1 메모리 장치(1930), 제2 메모리 장치(1940), 사용자 인터페이스(1950) 및 파워 서플라이(1960)를 포함할 수 있다. 제1 메모리 장치(1930)는 휘발성 메모리 장치로 설정되고, 제2 메모리 장치(1940)는 비휘발성 메모리 장치로 설정될 수 있다.
어플리케이션 프로세서(1910)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1910)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(1920)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다.
휘발성 메모리 장치인 제1 메모리 장치(1930)는 어플리케이션 프로세서(1910)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 제1 메모리 장치(1930)는 복수의 메모리 셀 로우들, 내부 온도를 검출하는 온도 센서, 및 외부 온도가 저장되는 모드 레지스터를 포함한다. 제1 메모리 장치(1930)는 입력되는 리프레시 커맨드를 외부 온도에 따라 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드와 위크 셀 로우들을 리프레시하는 리프레시 커맨드 간의 비율을 결정하여 리프레시할 수 있다. 또한, 제1 메모리 장치(1930)는 내부 온도와 외부 온도를 비교하여 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드 중 일부를 스킵하여 리프레시할 수 있다.
비휘발성 메모리 장치인 제2 메모리 장치(1940)는 모바일 시스템(1900)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 사용자 인터페이스(1950)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1960)의 동작 전압을 공급할 수 있다.
도 13은 실시예에 따른 메모리 장치를 컴퓨팅 시스템에 응용한 예를 나타낸 블록도이다. 도 13을 참조하면, 컴퓨팅 시스템(2000)은 프로세서(2010), 입출력 허브(2020), 입출력 컨트롤러 허브(2030), 메모리 장치(2040) 및 그래픽 카드(2050)를 포함한다.
프로세서(2010)는 특정 계산들 또는 태스크들과 같은 다양한 컴퓨팅 기능들을 실행할 수 있다. 프로세서(2010)는 메모리 장치(2040)의 동작을 제어하는 메모리 컨트롤러(2011)를 포함할 수 있다.
프로세서(2010)에 포함된 메모리 컨트롤러(2011)는 집적 메모리 컨트롤러(Intergrated Memory Controller: IMC) 라 불릴 수 있다. 실시예에 따라, 메모리 컨트롤러(2011)는 입출력 허브(2020) 내에 위치할 수 있다. 메모리 컨트롤러(2011)를 포함하는 입출력 허브(2020)는 메모리 컨트롤러 허브(memory Controller Hub: MCH)라 불릴 수 있다.
메모리 장치(2040)는 복수의 메모리 셀 로우들, 내부 온도를 검출하는 온도 센서, 및 외부 온도가 저장되는 모드 레지스터를 포함한다. 메모리 장치(2040)는 입력되는 리프레시 커맨드를 외부 온도에 따라 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드와 위크 셀 로우들을 리프레시하는 리프레시 커맨드 간의 비율을 결정하여 리프레시할 수 있다. 또한, 제1 메모리 장치(1930)는 내부 온도와 외부 온도를 비교하여 노멀 셀 로우 리프레시 동작을 수행하는 리프레시 커맨드 중 일부를 스킵하여 리프레시할 수 있다.
입출력 허브(2020)는 그래픽 카드(2050)와 같은 장치들과 프로세서(2010) 사이의 데이터 전송을 관리할 수 있다.
그래픽 카드(2050)는 AGP 또는 PCIe를 통하여 입출력 허브(2020)와 연결될 수 있다. 그래픽 카드(2050)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다.
입출력 컨트롤러 허브(2030)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(2030)는 내부 버스를 통하여 입출력 허브(2020)와 연결될 수 있다. 입출력 컨트롤러 허브(2030)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다.
실시예에 따라, 프로세서(2010), 입출력 허브(2020) 또는 입출력 컨트롤러 허브(2030) 중 2 이상의 구성 요소들이 하나의 칩셋으로 구현될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (21)

  1. 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이,
    상기 메모리 셀 어레이 주변의 온도를 검출하여 내부 온도 데이터를 생성하는 온도 센서,
    외부로부터 입력되는 외부 온도 데이터를 저장하는 제1 레지스터, 그리고
    상기 내부 온도 데이터와 상기 외부 온도 데이터를 비교하여, 상기 외부 온도 데이터에 대응하는 리프레시 주기로 입력되는 리프레시 커맨드의 스킵 정도를 결정하고, 상기 스킵 정도에 따라 스킵되어 전달된 리프레시 커맨드에 응답하여 상기 복수의 메모리 셀 로우에 대한 리프레시 동작을 수행하는 리프레시 제어부
    를 포함하는 메모리 장치.
  2. 제1항에 있어서,
    상기 리프레시 제어부는 상기 입력되는 리프레시 커맨드 중 적어도 하나의 제1 리프레시 커맨드에 응답하여 상기 복수의 메모리 셀 로우들 중 데이터 보유 시간이 노멀 셀들에 비하여 짧은 적어도 하나의 위크 셀 로우에 대한 리프레시 동작을 수행하는,
    메모리 장치.
  3. 제2항에 있어서,
    상기 리프레시 제어부는 상기 입력되는 리프레시 커맨드 중 상기 적어도 하나의 제1 리프레시 커맨드를 제외한 제2 리프레시 커맨드를 상기 스킵 정도에 따라 스킵하는,
    메모리 장치.
  4. 제3항에 있어서,
    상기 리프레시 제어부는 상기 리프레시 주기가 증가하면, 상기 제2 리프레시 커맨드에 대한 상기 제1 리프레시 커맨드의 비율을 감소시켜 상기 적어도 하나의 위크 셀 로우에 대한 리프레시 동작을 수행하는,
    메모리 장치.
  5. 제1항에 있어서,
    상기 리프레시 제어부는 상기 외부 온도 데이터의 값이 일정한 경우, 상기 내부 온도 데이터의 값이 감소하면 상기 스킵 정도를 증가시키는,
    메모리 장치.
  6. 제1항에 있어서,
    상기 온도 센서는 복수로 구분되는 온도 구간 중 상기 온도가 포함되는 온도 구간에 대응하는 값을 상기 내부 온도 데이터로서 생성하는,
    메모리 장치.
  7. 제6항에 있어서,
    상기 리프레시 제어부는 상기 내부 온도 데이터의 값에 대응하는 온도 구간이 상기 외부 온도 데이터의 값에 대응하는 온도 구간에 포함되면, 상기 스킵 정도를 결정하는,
    메모리 장치.
  8. 제6항에 있어서,
    상기 리프레시 제어부는 상기 내부 온도 데이터의 값에 대응하는 온도 구간이 상기 외부 온도 데이터의 값에 대응하는 온도 구간을 벗어나면, 상기 입력되는 리프레시 커맨드를 스킵하지 않는,
    메모리 장치.
  9. 제6항에 있어서,
    상기 내부 온도 데이터의 값을 증가시킨 출력 온도 데이터를 저장하는 제2 레지스터, 그리고
    상기 출력 온도 데이터를 외부로 전송하는 데이터 패드
    를 더 포함하는 메모리 장치.
  10. 제9항에 있어서,
    상기 출력 온도 데이터는 외부로부터 입력되는 모드 레지스터 읽기 커맨드에 응답하여 상기 데이터 패드를 통해 출력되고, 상기 외부 온도 데이터는 외부로부터 입력되는 모드 레지스터 쓰기 커맨드에 응답하여 상기 데이터 패드를 통해 입력되는,
    메모리 장치.
  11. 제1항에 있어서,
    상기 내부 온도 데이터와 상기 외부 온도 데이터는 상이한 비트수를 가지고, 상기 외부 온도 데이터와 상기 출력 온도 데이터는 동일한 비트수를 가지는,
    메모리 장치.
  12. 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이를 포함하는 메모리 장치의 리프레시 방법에 있어서,
    메모리 컨트롤러로부터 입력되는 외부 온도 데이터를 저장하는 단계,
    상기 외부 온도 데이터에 대응하는 리프레시 주기를 결정하는 단계, 그리고
    상기 메모리 컨트롤러로부터 입력되는 리프레시 커맨드에 응답하여, 상기 리프레시 주기에 대응하는 비율에 따라 상기 복수의 메모리 셀 로우 어드레스 또는 상기 복수의 메모리 셀 로우들 중 데이터 보유 시간이 노멀 셀들에 비하여 짧은 적어도 하나의 위크 셀 로우 어드레스를 출력하는 단계,
    를 포함하는 메모리 장치의 리프레시 방법.
  13. 제12항에 있어서,
    상기 복수의 메모리 셀 로우 어드레스 또는 상기 위크 셀 로우 어드레스를 출력하는 단계는 상기 리프레시 주기가 짧아지면 상기 복수의 메모리 셀 로우 어드레스를 출력하는 비율을 증가시켜 출력하는 단계를 포함하는,
    메모리 장치의 리프레시 방법.
  14. 제12항에 있어서,
    주변의 온도를 검출하여 내부 온도 데이터를 생성하는 단계,
    상기 내부 온도 데이터와 상기 외부 온도 데이터를 비교하는 단계, 그리고
    상기 비교 결과에 따라 상기 입력되는 리프레시 커맨드의 스킵 정도를 결정하는 단계,
    를 더 포함하는 메모리 장치의 리프레시 방법.
  15. 제14항에 있어서,
    상기 복수의 메모리 셀 로우 어드레스 또는 상기 위크 셀 로우 어드레스를 출력하는 단계는 상기 복수의 메모리 셀 로우 어드레스를 출력하기 위한 리프레시 커맨드를 상기 스킵 정도에 따라 스킵하는 단계를 포함하는,
    메모리 장치의 리프레시 방법.
  16. 제14항에 있어서,
    상기 비교 결과에 따라 입력되는 리프레시 커맨드의 스킵 정도를 결정하는 단계는,
    상기 내부 온도 데이터의 값에 대응하는 온도 구간이 상기 외부 온도 데이터의 값에 대응하는 온도 구간에 포함되면, 상기 입력되는 리프레시 커맨드를 스킵하도록 상기 스킵 정도를 결정하는 단계, 그리고
    상기 내부 온도 데이터의 값에 대응하는 온도 구간이 상기 외부 온도 데이터의 값에 대응하는 온도 구간을 벗어나면, 상기 입력되는 리프레시 커맨드를 스킵하지 않도록 상기 스킵 정도를 결정하는 단계를 포함하는,
    메모리 장치의 리프레시 방법.
  17. 제12항에 있어서,
    상기 메모리 컨트롤러로부터 모드 레지스터 읽기 커맨드를 수신하는 단계, 그리고
    상기 내부 온도 데이터의 값을 증가시킨 출력 온도 데이터를 상기 메모리 컨트롤러에 전송하는 단계
    를 더 포함하는 메모리 장치의 리프레시 방법.
  18. 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이 주변의 온도를 검출하여 내부 온도 데이터를 생성하는 온도 센서를 각각 포함하는 복수의 메모리 장치, 그리고
    상기 복수의 메모리 장치로부터 상기 내부 온도 데이터들을 수신하고, 상기 복수의 메모리 장치에 상기 복수의 메모리 셀 로우를 리프레시하는 리프레시 커맨드를 상기 내부 온도 데이터들 중 가장 높은 온도에 대응하는 주기로 출력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  19. 제18항에 있어서,
    상기 메모리 컨트롤러는 상기 내부 온도 데이터들 중 가장 높은 온도의 기준 온도 데이터를 상기 복수의 메모리 장치로 출력하고,
    상기 복수의 메모리 장치는 기준 온도 데이터와 상기 내부 온도 데이터를 각각 비교한 결과에 따라, 상기 리프레시 커맨드를 선택적으로 스킵하는,
    메모리 시스템.
  20. 제19항에 있어서,
    상기 복수의 메모리 장치 중 적어도 하나는 상기 리프레시 커맨드를 스킵하지 않는,
    메모리 시스템.
  21. 복수의 메모리 셀 로우를 포함하는 메모리 셀 어레이,
    상기 메모리 셀 어레이 주변의 온도를 검출하여 제1 리프레시 레잇 데이터를 생성하는 온도 센서,
    외부로부터 입력되는 제2 리프레시 레잇 데이터를 저장하는 제1 레지스터, 그리고
    상기 제1 리프레시 레잇 데이터와 상기 제2 리프레시 레잇 데이터를 비교한 결과에 따라 입력되는 리프레시 커맨드에 응답하여, 상기 복수의 메모리 셀 로우에 대한 리프레시 동작을 수행하는 리프레시 제어부
    를 포함하는 메모리 장치.
KR1020170002981A 2017-01-09 2017-01-09 메모리 장치 및 그것의 리프레시 방법 KR20180081989A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170002981A KR20180081989A (ko) 2017-01-09 2017-01-09 메모리 장치 및 그것의 리프레시 방법
US15/823,152 US10529406B2 (en) 2017-01-09 2017-11-27 Memory device and refresh method thereof
TW107100768A TWI735727B (zh) 2017-01-09 2018-01-09 記憶體裝置以及其刷新方法及記憶體系統
CN201810019422.1A CN108288482B (zh) 2017-01-09 2018-01-09 存储设备及其刷新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170002981A KR20180081989A (ko) 2017-01-09 2017-01-09 메모리 장치 및 그것의 리프레시 방법

Publications (1)

Publication Number Publication Date
KR20180081989A true KR20180081989A (ko) 2018-07-18

Family

ID=62782361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170002981A KR20180081989A (ko) 2017-01-09 2017-01-09 메모리 장치 및 그것의 리프레시 방법

Country Status (4)

Country Link
US (1) US10529406B2 (ko)
KR (1) KR20180081989A (ko)
CN (1) CN108288482B (ko)
TW (1) TWI735727B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021725A (ko) * 2018-08-21 2020-03-02 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법
KR20210006474A (ko) * 2018-06-04 2021-01-18 마이크론 테크놀로지, 인크 단일 명령에 응답하여 다수의 메모리 동작을 수행하기 위한 방법 및 이를 이용하는 메모리 디바이스 및 시스템

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977770B2 (en) * 2018-06-04 2024-05-07 Lodestar Licensing Group Llc Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
KR102479500B1 (ko) * 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US11056168B2 (en) * 2018-08-14 2021-07-06 Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America Temperature compensated memory refresh
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US11017834B2 (en) 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
CN112489706B (zh) * 2019-09-11 2022-03-25 美光科技公司 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统
US11200939B1 (en) * 2020-07-06 2021-12-14 Micron Technology, Inc. Memory with per die temperature-compensated refresh control
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
CN112435699A (zh) * 2020-11-30 2021-03-02 海光信息技术股份有限公司 参数控制方法、内存控制器及中央处理器
KR20220091162A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
KR20220112573A (ko) 2021-02-04 2022-08-11 삼성전자주식회사 리프레쉬 동작을 스킵하는 메모리 장치 및 그 동작방법
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same
CN117766008A (zh) * 2022-09-19 2024-03-26 长鑫存储技术有限公司 内建自测试方法、内建自测试装置及半导体存储器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US7742355B2 (en) * 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh
US7843753B2 (en) 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US8307270B2 (en) 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
US8787105B2 (en) 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
KR20140028659A (ko) 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 리프레시 제어회로 및 이를 포함하는 메모리 장치
KR20140076735A (ko) * 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US9224449B2 (en) * 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9368187B2 (en) * 2013-07-11 2016-06-14 Qualcomm Incorporated Insertion-override counter to support multiple memory refresh rates
US9685217B2 (en) * 2013-07-22 2017-06-20 Taiwan Semiconductor Manufacturing Company Ltd. Memory device with over-refresh and method thereof
KR20150017276A (ko) * 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
US9704557B2 (en) 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
KR102275051B1 (ko) * 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
US9412433B2 (en) 2014-01-22 2016-08-09 Nanya Technology Corp. Counter based design for temperature controlled refresh
KR102158266B1 (ko) 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210006474A (ko) * 2018-06-04 2021-01-18 마이크론 테크놀로지, 인크 단일 명령에 응답하여 다수의 메모리 동작을 수행하기 위한 방법 및 이를 이용하는 메모리 디바이스 및 시스템
KR20200021725A (ko) * 2018-08-21 2020-03-02 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법

Also Published As

Publication number Publication date
US10529406B2 (en) 2020-01-07
CN108288482B (zh) 2023-05-23
US20180197599A1 (en) 2018-07-12
TWI735727B (zh) 2021-08-11
TW201826270A (zh) 2018-07-16
CN108288482A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
KR20180081989A (ko) 메모리 장치 및 그것의 리프레시 방법
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US11935576B2 (en) Semiconductor device performing row hammer refresh operation
US6618314B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
US9558805B2 (en) Memory modules and memory systems
US7710809B2 (en) Self refresh operation of semiconductor memory device
JP5157207B2 (ja) 半導体メモリ、メモリコントローラ、システムおよび半導体メモリの動作方法
KR102398209B1 (ko) 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법
KR20130119544A (ko) 휘발성 메모리 장치의 동작 방법, 휘발성 메모리 장치 및 메모리 시스템의 제어 방법
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
US7068566B2 (en) Semiconductor memory device capable of outputting data when a read request not accompanied with an address change being issued
KR102449333B1 (ko) 메모리 시스템 및 그것의 읽기 요청 관리 방법
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
KR20170098540A (ko) 리프레쉬 제어 장치
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
KR20050041600A (ko) 셀프리프레쉬 주기 발생 장치
US20130258787A1 (en) Semiconductor device and method of driving thereof
US7167407B2 (en) Dynamic semiconductor memory device and power saving mode of operation method of the same
KR20220121596A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
KR100802075B1 (ko) 반도체 메모리 장치
KR20120098055A (ko) 메모리 장치 및 이의 리프레쉬 제어방법
US20240029777A1 (en) Memory device and refresh method thereof
KR20060079646A (ko) 자동 부분 어레이 셀프 리프레쉬 장치
KR101020289B1 (ko) 셀프리프레쉬 테스트회로
KR20080029576A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal