KR102275051B1 - 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택 - Google Patents

3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택 Download PDF

Info

Publication number
KR102275051B1
KR102275051B1 KR1020167022472A KR20167022472A KR102275051B1 KR 102275051 B1 KR102275051 B1 KR 102275051B1 KR 1020167022472 A KR1020167022472 A KR 1020167022472A KR 20167022472 A KR20167022472 A KR 20167022472A KR 102275051 B1 KR102275051 B1 KR 102275051B1
Authority
KR
South Korea
Prior art keywords
layer
forming
tungsten
process gases
processing chamber
Prior art date
Application number
KR1020167022472A
Other languages
English (en)
Other versions
KR20160107333A (ko
Inventor
신하이 한
나가라잔 라자고팔란
성 현 홍
복 현 김
무쿤드 스리니바산
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160107333A publication Critical patent/KR20160107333A/ko
Application granted granted Critical
Publication of KR102275051B1 publication Critical patent/KR102275051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H01L27/11556—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

3D 메모리 디바이스들에서 사용하기 위한 필름 층들의 스택을 형성하기 위한 방법이 제공된다. 방법은, 증착 반응기의 프로세싱 챔버에 기판을 제공하는 것으로 시작된다. 그런 다음, 유전체 층을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들이 증착 반응기의 프로세싱 챔버 내로 공급되어, 기판 상에 유전체 층을 형성한다. 그런 다음, 금속 층(metallic layer)을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들이 증착 반응기의 프로세싱 챔버 내로 공급되어, 유전체 층 상에 금속 층을 형성한다. 그런 다음, 금속 질화물 접착 층(metallic nitride adhesion layer)을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들이 증착 반응기의 프로세싱 챔버 내로 공급되어, 금속 층 상에 금속 질화물 접착 층을 형성한다. 그런 다음, 시퀀스는 요구되는 개수의 층들을 형성하기 위해 반복된다.

Description

3D 플래시 메모리 애플리케이션을 위한 유전체-금속 스택{DIELECTRIC-METAL STACK FOR 3D FLASH MEMORY APPLICATION}
[0001] 본 발명의 양상들은 일반적으로, 3D 플래시 메모리에서 사용되는 스택들을 형성하기 위한 방법들에 관한 것이다.
[0002] 컴퓨터 메모리 디바이스들의 제조업자들은 더 적은 비용으로 증가된 용량을 갖는 더 작은 기하형상들을 끊임없이 추구하고 있다. 이를 위하여, 메모리 셀들의 컴포넌트들은 일반적으로, 3D 스택들을 생성하기 위해 서로의 상부에 레이어링된다(layered).
[0003] 대개, 이러한 3D 메모리 스택들의 형성은, 유전체 재료 층과 전도성 재료 층을 교번시킴으로써 시작되며, 여기서 전도성 재료 층은 플래시 메모리의 메모리 셀들에서 사용되는 트랜지스터들에 대한 제어 게이트로서 기능한다. 폴리실리콘이 전도성 재료로서 사용될 수 있지만, 폴리실리콘을 사용하는 것은, 이를 테면 폴리실리콘 리세스(polysilicon recess), 실리사이드화(silicidation), 및 금속들의 습식 스트리핑(wet stripping)과 같은 문제들을 제시한다.
[0004] 대안적으로, 이러한 3D 메모리 스택들의 형성은, 유전체 층과 전하 트래핑 층(charge trapping layer) 사이에, 이를 테면 산화물 층 및 그 이후의 질화물 층을 교번시킴으로써 시작될 수 있다. 실리콘 질화물이 전하 트래핑 재료로서 사용될 수 있지만, 스택 내의 초기(initial) 층들 중 하나로서 실리콘 질화물을 사용하는 것은, 결함 제어를 갖는 질화물 제거 문제를 제시한다. 이후, 텅스텐과 같은 금속들, 또는 티타늄 질화물과 같은 금속 화합물들이 일반적으로, 스택 내에 형성된 채널들 또는 홀(hole)들 내에 증착되어야 하며, 이러한 금속들 또는 금속 화합물들의 등각적(conformal) 증착은 추가의 난제(challenge)들을 제시한다.
[0005] 따라서, 3D 메모리 구조들을 위한 개선된 방법들에 대한 필요성이 존재한다.
[0006] 일 실시예에서, 3D 메모리 디바이스들에서 사용하기 위한 필름 층들의 스택을 형성하기 위한 방법이 제공되며, 이 방법은, 증착 반응기의 프로세싱 챔버에 기판을 제공하는 단계, 증착 반응기의 프로세싱 챔버 내로 유전체 층을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 기판 상에 유전체 층을 형성하는 단계, 증착 반응기의 프로세싱 챔버 내로 금속 층(metallic layer)을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 유전체 층 상에 금속 층을 형성하는 단계, 증착 반응기의 프로세싱 챔버 내로 금속 질화물 접착 층(metallic nitride adhesion layer)을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 및 금속 층 상에 금속 질화물 접착 층을 형성하는 단계의 시퀀스를 포함한다. 시퀀스는 이후, 유전체 층, 그 이후의 금속 층 및 그 이후의 금속 질화물 접착 층의 스택을 형성하기 위해 반복된다.
[0007] 다른 실시예에서, 3D 메모리 디바이스들에서 사용하기 위한 필름 층들의 스택을 형성하기 위한 방법이 제공되며, 이 방법은, 증착 반응기의 프로세싱 챔버에 기판을 제공하는 단계, 증착 반응기의 프로세싱 챔버 내로 산화물 층을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 기판 상에 산화물 층을 형성하는 단계, 증착 반응기의 프로세싱 챔버 내로 텅스텐 층을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 산화물 층 상에 텅스텐 층을 형성하는 단계, 증착 반응기의 프로세싱 챔버 내로 질화 텅스텐 접착 층을 형성하기에 적합한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 및 텅스텐 층 상에 질화 텅스텐 접착 층을 형성하는 단계의 시퀀스를 포함한다. 시퀀스는 이후, 산화물 층, 그 이후 텅스텐 층 및 그 이후의 질화 텅스텐 접착 층의 스택을 형성하기 위해 반복된다. 3D 메모리 디바이스들에서 사용하기 위한 필름 층들의 스택을 형성한 후, 추가의 프로세스들은 스택 내에 복수의 홀들을 형성하는 것, 및 복수의 홀들 내에 실리콘 산화물 보다 더 큰 유전 상수를 갖는 재료를 등각적으로(conformally) 형성하는 것을 포함할 수 있다.
[0008] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 발명의 일 실시예에 따른 프로세스 흐름도이다.
[0010] 도 2는 본 발명의 일 실시예에 따라 처리되는 기판을 예시한다.
[0011] 도 3은 본 발명의 다른 실시예에 따른 프로세스 흐름도이다.
[0012] 도 4a-4c는 본 발명의 다른 실시예에 따라 처리되는 기판을 예시한다.
[0013] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예에 개시된 엘리먼트들은 구체적인 언급없이 다른 실시예들에서 유익하게 활용될 수 있음이 예상된다.
[0014] 프로세스 집적(process integration) 및 층 접착에 있어서 장점들을 제공하는, 3D 플래시 메모리에서 사용되는 스택들을 형성하기 위한 방법들이 설명된다.
[0015] 도 1은 복수의 필름 층들을 갖는 구조를 형성하기 위한 프로세스(100)를 요약하는 프로세스 흐름도이다. 도 2는 프로세스(100)에 따라 제조되는 디바이스의 단면도이다. 프로세스(100)를 설명함에 있어서, 도 2의 피처(feature)들에 대한 참조가 이루어질 것이다. 102에서, 증착 반응기의 프로세싱 챔버에 기판(200)이 제공된다. 증착 반응기는 화학 기상 증착(CVD) 또는 원자 층 증착(ALD)을 사용할 수 있으며, 양쪽의 증착 방법은 플라즈마 강화될 수 있다. 기판은 전형적으로, 디바이스들이 상부에 형성될 수 있는 표면을 제공하는 구조적 부재이다. 따라서, 기판은, 실리콘, 게르마늄, 또는 화합물 반도체와 같은 반도체 재료, 유리, 세라믹, 또는 플라스틱과 같은 유전체 재료, 또는 알루미늄 또는 다른 금속과 같은 전도성 재료일 수 있다.
[0016] 104에서, 유전체 층(212)을 형성하기에 적합한 프로세스 가스들이 증착 반응기의 프로세싱 챔버에 공급된다. 유전체 층(212)은 산화물, 질화물, 산질화물, PSG(phosphosilicate glass), BSG(borosilicate glass), 또는 PBSG(phosphoborosilicate glass)일 수 있다. 산화물 층은, CVD 또는 플라즈마 강화 화학 기상 증착(PECVD) 프로세스에서 통상의 TEOS(tetraethoxysilane)/산소 가스 혼합물을 사용하여 제조될 수 있다. 질화물 층은 통상의 유기실란/암모니아 가스 혼합물을 사용하여 제조될 수 있다. 산질화물 층은 TEOS/산소 혼합물을 사용하여 제조될 수 있으며, 이 혼합물에는 약간의 암모니아가 부가된다(added). PSG, BSG, 및 PBSG는 상기 언급된 TEOS/산소 가스 혼합물을 사용하여 제조될 수 있으며, 인 및/또는 붕소 도펀트 전구체들, 이를 테면 포스핀(phosphine) 및 보레인(borane)(또는 이들의 올리고머들)이 가스 혼합물에 부가된다. 106에서, 유전체 층(212)이 기판(200) 상에 형성된다.
[0017] 일 실시예에서, PECVD 프로세스가 유전체 층(212)을 형성하기 위해 사용될 수 있지만, 다른 증착 방법들이 또한 사용될 수 있다. 104에서 프로세싱 챔버에 공급되는 가스 혼합물은, 프로세싱 챔버에 공급된 이후 플라즈마로 이온화될 수 있다. PECVD 프로세스는 고(high) 및 저(low) 무선 주파수(RF) 전력을 사용할 수 있다. 고 주파수 RF 전력은, 약 1 MHz 내지 약 20 MHz, 이를 테면 약 13.56 MHz의 주파수에서 약 50 Watts 내지 약 2000 Watts의 전력 레벨로 공급될 수 있다. 저 주파수 RF 전력은, 약 200 kHz 내지 약 1 MHz, 예를 들어 약 350 kHz의 주파수에서 약 30 Watts 내지 약 1000 Watts의 전력 레벨로 공급될 수 있다. DC 또는 RF 바이어스는, 약 0 Watts 내지 약 200 Watts, 예를 들어 약 50 Watts의 전력 레벨로 기판에 인가될 수 있다. RF 전력은 사이클링되거나(cycled) 또는 펄싱될(pulsed) 수 있으며, 연속적이거나 또는 불연속적일 수 있다. 유전체 층(212)의 증착 동안, 증착 반응기의 프로세싱 챔버는, 약 300℃ 내지 약 650℃, 예를 들어 450℃의 온도, 및 약 0.5 Torr 내지 10 Torr, 예를 들어 5 Torr의 압력으로 유지될 수 있다. 유전체 층(212)의 증착 동안의 기판 지지 페디스털과 샤워헤드 간의 간격은 약 200 mils 내지 약 1,000 mils, 예를 들어 400 mils 일 수 있다.
[0018] 108에서, 금속 층(metallic layer)(214)을 형성하기에 적합한 프로세스 가스들이 증착 반응기의 프로세싱 챔버에 공급된다. 금속 층(214)은, 텅스텐, 알루미늄, 니켈, 코발트, 탄탈륨, 또는 티타늄, 이러한 금속들의 합금, 또는 이러한 금속들의 실리사이드의 층일 수 있다. 금속 층(214)을 형성하기에 적합한 프로세스 가스들은, 수소; 텅스텐, 알루미늄, 니켈, 코발트, 탄탈륨, 또는 티타늄으로 이루어진 금속들의 그룹으로부터의 금속을 포함하는 금속 화합물; 및 비활성 가스, 예를 들어 아르곤 또는 헬륨을 포함할 수 있다. 110에서, 금속 층(214)이 유전체 층(212) 상에 형성된다. 사용될 수 있는 금속 전구체들은 유기 금속 화합물들, 이를 테면 금속 알킬들을 포함하며, 이것의 일 예는 트리메틸알루미늄이다. 무기 금속 화합물들, 이를 테면 염화물들 및 불화물(fluoride)들, 예를 들어 플루오르화 텅스텐(tungsten fluoride, WF6), 염화 티타늄(titanium chloride, TiCl4) 등이 또한, 금속 전구체들로서 사용될 수 있다.
[0019] 일 실시예에서, PECVD 프로세스가 금속 층(214)을 형성하기 위해 사용되지만, 다른 증착 방법들이 사용될 수 있다. 108에서 프로세싱 챔버에 제공되는 가스 혼합물은, 그러한 가스 혼합물이 프로세싱 챔버에 공급된 이후 플라즈마로 이온화될 수 있다. PECVD 프로세스는 고 및 저 주파수 RF 전력을 사용할 수 있다. 고 주파수 RF 전력은, 약 1 MHz 내지 약 20 MHz, 예를 들어 약 13.56 MHz의 주파수에서 약 100 Watts 내지 약 1500 Watts의 전력 레벨로 제공될 수 있다. 저 주파수 RF 전력은, 약 200 kHz 내지 약 1 MHz, 예를 들어 약 350 kHz의 주파수에서 약 0 Watts 내지 약 500 Watts의 전력 레벨로 제공될 수 있다. DC 또는 RF 바이어스는 약 0 Watts 내지 약 200 Watts, 예를 들어 약 50 Watts의 전력 레벨로 기판에 인가될 수 있다. RF 전력은 사이클링되거나 또는 펄싱될 수 있으며, 연속적이거나 또는 불연속적일 수 있다. 금속 층(214)의 증착 동안, 프로세싱 챔버는 약 300℃ 내지 약 650℃, 예를 들어 450℃의 온도, 및 약 0.5 Torr 내지 50 Torr, 예를 들어 30 Torr의 압력으로 유지될 수 있다. 금속 층(214)의 증착 동안의 기판 지지 페디스털과 샤워헤드 간의 간격은 약 200 mils 내지 약 1,000 mils, 예를 들어 400 mils일 수 있다.
[0020] 112에서, 금속 질화물 접착 층(216)을 형성하기에 적합한 프로세스 가스들이 증착 반응기의 프로세싱 챔버에 공급된다. 금속 질화물 접착 층(216)은 질화 텅스텐의 층일 수 있다. 금속 질화물 접착 층(216)을 형성하기에 적합한 프로세스 가스들은 암모니아, 질소, 비활성 가스들, 및 텅스텐, 알루미늄, 니켈, 코발트, 탄탈륨, 또는 티타늄으로 이루어진 그룹으로부터의 금속을 포함하는 금속 화합물을 포함할 수 있다. 114에서, 금속 질화물 접착 층(216)이 금속 층(214) 상에 형성된다.
[0021] 일 실시예에서, PECVD가 금속 질화물 접착 층(216)을 형성하기 위해 사용되지만, 다른 증착 방법들이 사용될 수 있다. 112에서 프로세싱 챔버에 제공되는 가스 혼합물은, 그러한 가스 혼합물이 프로세싱 챔버에 공급된 이후 플라즈마로 이온화될 수 있다. PECVD 프로세스는 고 및 저 주파수 RF 전력을 사용할 수 있다. 고 주파수 RF 전력은, 약 1 MHz 내지 약 20 MHz, 예를 들어 약 13.56 MHz의 주파수에서 약 45 Watts 내지 약 2500 Watts의 전력 레벨로 제공될 수 있다. 저 주파수 RF 전력은, 약 200 kHz 내지 약 1 MHz, 예를 들어 약 350 kHz의 주파수에서 약 20 Watts 내지 약 500 Watts의 전력 레벨로 제공될 수 있다. DC 또는 RF 바이어스는, 약 0 Watts 내지 약 200 Watts, 예를 들어 약 50 Watts의 전력 레벨로 기판에 인가될 수 있다. RF 전력은 사이클링되거나 또는 펄싱될 수 있으며, 연속적이거나 또는 불연속적일 수 있다. 금속 질화물 접착 층(216)의 증착 동안, 프로세싱 챔버는 약 300℃ 내지 약 650℃, 예를 들어 450℃의 온도, 및 약 0.5 Torr 내지 10 Torr, 예를 들어 7 Torr의 압력으로 유지될 수 있다. 금속 질화물 접착 층(216)의 증착 동안의 기판 지지 페디스털과 샤워헤드 간의 간격은 약 200 mils 내지 약 800 mils, 예를 들어 300 mils 일 수 있다.
[0022] 다른 실시예에서, 층(216)과 같은 금속 질화물 접착 층을 형성하기 위해, 증착된 금속 층의 표면에 질소가 부가될 수 있다. 인시츄(in-situ) 또는 원격 플라즈마 생성을 갖는, 플라즈마 질화(plasma nitridation)와 같은 프로세스가 사용될 수 있다. 질소 전구체, 이를 테면 암모니아 또는 질소 가스, 또는 질소 전구체들의 혼합물이, 본원에서 설명되는 방법들에 의해 인시츄로 이온화되거나 또는 활성화될 수 있으며, 그리고 활성(active) 질소 전구체 종(species)이 금속 층(214)과 접촉하여, 금속 질화물 층(216)을 형성할 수 있다. 대안적으로(alternately), 질소 전구체들은 분리된(separate) 챔버에서 이온화되거나 또는 활성화될 수 있으며, 그리고 활성 질소 종은 프로세싱 챔버 내로 유동되고 금속 층(214)과 접촉하여, 금속 질화물 층(216)을 형성할 수 있다.
[0023] 금속 층(214)은 금속 질화물 접착 층(216) 보다 더 두꺼울 수 있다. 금속 층(214)의 두께 대 금속 질화물 접착 층(216)의 두께의 비율은 약 5:1 내지 약 100:1, 예를 들어 25:1 일 수 있다.
[0024] 특정 실시예들에서, 금속 질화물 접착 층은 각각의 유전체 층과 금속 층 사이에 부가될 수 있다. 금속 질화물 접착 층은, 114에서 금속 질화물 접착 층을 형성하는 것과 관련하여 상기 설명된 프로세스와 유사한 프로세스에 따라 형성될 수 있다. 금속 층의 증착 이전에 유전체 층에 금속 질화물 접착 층을 부가하기 위해, 112 및 114에서 언급된 동작들에 의해 금속 질화물 층이 유전체 층 상에 증착될 수 있다. 따라서, 몇몇 실시예들에서, 동작들(112 및 114)이 동작들(106 및 108) 사이에서 반복될 수 있다.
[0025] 유전체 층(212), 금속 층(214) 및 금속 질화물 접착 층(216)을 형성하는 프로세스는, 결정 동작(116)에 의해 예시된 바와 같이, 요구되는 개수의 층들에 도달할 때 까지 반복될 수 있다. 도 2의 디바이스에서는, 프로세스를 반복함으로써 부가적인 층들이 형성되었다. 제 2 유전체 층(222)이 금속 질화물 접착 층(216) 상에 형성되고, 제 2 금속 층(224)이 제 2 유전체 층(222) 상에 형성되며, 그리고 제 2 금속 질화물 접착 층(226)이 제 2 금속 층(224) 상에 형성된다. 제 3 유전체 층(232)이 제 2 금속 질화물 접착 층(226) 상에 형성되고, 제 3 금속 층(234)이 제 3 유전체 층(232) 상에 형성되며, 그리고 제 3 금속 질화물 접착 층(236)이 제 3 금속 층(234) 상에 형성된다. 실제로는 부가적인 층들이 또한 제공될 수 있음을 이해해야 한다. 또한, 도 2의 디바이스에 도시된 층들은 도 2에 도시된 것과 반대 순서로 제공될 수 있음을 이해해야 한다. 임의의 요구되는 횟수(number of times) 만큼 프로세스를 반복함으로써, 임의의 개수의 층들이 제공될 수 있다. 몇몇 실시예들에서, 프로세스는 50번 초과 만큼 또는 100번 초과 만큼 반복될 수 있다.
[0026] 증착 반응기의 프로세싱 챔버는, 요구되는 경우, 증착 케미스트리들(deposition chemistries) 간에 깨끗한 천이(clean transition)를 제공하기 위해 임의의 시간에 퍼징될(purged) 수 있다. 예를 들어, 프로세싱 챔버는, 106에서 유전체 층을 형성하는 것과 108에서 금속 층을 위한 프로세스 가스들을 공급하는 것 사이에서 퍼징될 수 있다. 프로세싱 챔버는 또한, 110에서 금속 층을 형성하는 것과 112에서 금속 질화물 접착 층을 위한 프로세스 가스들을 공급하는 것 사이에서 퍼징될 수 있다. 프로세싱 챔버는 또한, 114에서 금속 질화물 접착 층을 형성하는 것과 104에서 유전체 층을 위한 프로세스 가스들을 공급하는 것 사이에서 퍼징될 수 있다. 몇몇 실시예들에서, 프로세싱 챔버를 퍼징하는 것은, 도 2에 도시된 것과 같은 디바이스들에서 하나의 층으로부터 다음 층으로의 뚜렷한 전이(sharp transition)를 제공하는 데에 유용할 수 있다. 대안적으로, 2개 또는 그 초과의 프로세싱 챔버들이 사용될 수 있다. 프로세싱 챔버들은 특정 층을 형성하는 데에 전용될 수 있다.
[0027] 116에서, 요구되는 개수의 층들에 도달한 이후, 프로세스는 선택적으로, 스택 내에 복수의 홀들을 계속해서 형성할 수 있다. 홀들은 드릴링되거나(drilled) 또는 펀칭될(punched) 수 있다. 대안적으로, 이를 테면 건식 에칭과 같은 컷팅 기법(cutting technique)들이 사용될 수 있다. 복수의 홀들이 형성된 이후, 홀들 내에 등각적(conformal) 고(high) k 유전체 재료를 증착함으로써, 복수의 채널들이 생성될 수 있다. 고 k 유전체 재료들은, 이를 테면 금속 산화물과 같은, 실리콘 산화물 보다 더 큰 유전 상수를 갖는 재료들을 포함한다. 산화 알루미늄 및 산화 하프늄이 일반적으로 사용되는 고-k 게이트 유전체 재료들이다.
[0028] 도 3은 복수의 필름 층들을 갖는 구조를 형성하기 위한 프로세스(300)를 요약하는 프로세스 흐름도이다. 도 4a는 프로세스(300)에 따라 제조되는 디바이스의 단면도이다. 프로세스(300)를 설명함에 있어서, 도 4a-4c의 피처들에 대한 참조가 이루어질 것이다. 302에서, 증착 반응기의 프로세싱 챔버에 기판(200)이 제공된다. 증착 반응기는 CVD 또는 ALD를 사용할 수 있으며, 양쪽의 증착 방법은 플라즈마 강화될 수 있다. 기판은 전형적으로, 디바이스들이 상부에 형성될 수 있는 표면을 제공하는 구조적 부재이다. 따라서, 기판은, 실리콘, 게르마늄, 또는 화합물 반도체와 같은 반도체 재료, 유리, 세라믹, 또는 플라스틱과 같은 유전체 재료, 또는 알루미늄 또는 다른 금속과 같은 전도성 재료일 수 있다.
[0029] 304에서, 산화물 층(412)을 형성하기에 적합한 프로세스 가스들이 증착 반응기의 프로세싱 챔버에 공급된다. 산화물 층(412)은 실리콘 산화물일 수 있다. 실리콘 산화물이 선택된 산화물 층인 경우, 실리콘 산화물 층을 형성하기에 적합한 프로세스 가스들은 실리콘 전구체 및 산화제(oxidizer)를 포함한다. 실리콘 전구체는 TEOS 또는 실란(silane) 중 적어도 하나를 포함할 수 있다. 실란의 유량은 약 100 sccm 내지 약 2,000 sccm, 예를 들어 약 500 내지 600 sccm 일 수 있다. TEOS의 유량은 약 500 mgm 내지 약 10,000 mgm, 예를 들어 3,000 mgm 일 수 있다. 산화제는, 산소 또는 아산화질소(nitrous oxide) 중 적어도 하나를 포함할 수 있다. 산화제의 유량은 약 500 sccm 내지 약 20,000 sccm 일 수 있다. 306에서, 산화물 층(412)이 기판(200) 상에 형성된다.
[0030] 일 실시예에서, PECVD 프로세스가 산화물 층(412)을 형성하기 위해 사용되지만, 다른 증착 방법들이 또한 사용될 수 있다. 304에서 프로세싱 챔버에 공급되는 가스 혼합물은 프로세싱 챔버에 공급된 이후 플라즈마로 이온화될 수 있다. PECVD 프로세스는 고 및 저 RF 전력을 사용할 수 있다. 고 주파수 RF 전력은, 약 1 MHz 내지 약 20 MHz, 이를 테면 약 13.56 MHz의 주파수에서 약 50 Watts 내지 약 2000 Watts의 전력 레벨로 공급될 수 있다. 저 주파수 RF 전력은, 약 200 kHz 내지 약 1MHz, 예를 들어 약 350 kHz의 주파수에서 약 30 Watts 내지 약 1000 Watts의 전력 레벨로 공급될 수 있다. DC 또는 RF 바이어스는 약 0 Watts 내지 약 200 Watts, 예를 들어 약 50 Watts의 전력 레벨로 기판에 인가될 수 있다. RF 전력은 사이클링되거나 또는 펄싱될 수 있으며, 연속적이거나 또는 불연속적일 수 있다. 산화물 층(412)의 증착 동안, 증착 반응기의 프로세스 챔버는 약 300℃ 내지 약 650℃, 예를 들어 450℃의 온도, 및 약 0.5 Torr 내지 10 Torr, 예를 들어 5 Torr의 압력으로 유지될 수 있다. 산화물 층(412)의 증착 동안의 기판 지지 페디스털과 샤워헤드 간의 간격은 약 200 mils 내지 약 1,000 mils, 예를 들어 400 mils 일 수 있다.
[0031] 308에서, 텅스텐 층(414)을 형성하기에 적합한 프로세스 가스들이 증착 반응기의 프로세싱 챔버에 공급된다. 텅스텐 층을 형성하기에 적합한 프로세스 가스들은 육불화 텅스텐(tungsten hexafluoride, WF6), 수소 및 비활성 가스, 예를 들어 아르곤 또는 헬륨을 포함할 수 있다. WF6의 유량은 약 100 sccm 내지 약 2,000 sccm, 예를 들어 약 500 내지 600 sccm 일 수 있다. 수소의 유량은 약 500 sccm 내지 약 20,000 sccm, 예를 들어 7,500 sccm 일 수 있다. 310에서, 텅스텐 층(414)이 산화물 층(412) 상에 형성된다.
[0032] 일 실시예에서, PECVD 프로세스가 텅스텐 층(414)을 형성하기 위해 사용되지만, 다른 증착 방법들이 사용될 수 있다. 308에서 프로세싱 챔버에 제공되는 가스 혼합물은 그러한 가스 혼합물이 프로세싱 챔버에 공급된 이후 플라즈마로 이온화될 수 있다. PECVD 프로세스는 고 및 저 주파수 RF 전력을 사용할 수 있다. 고 주파수 RF 전력은, 약 1 MHz 내지 약 20 MHz, 예를 들어 약 13.56 MHz의 주파수에서 약 100 Watts 내지 약 1500 Watts의 전력 레벨로 제공될 수 있다. 저 주파수 RF 전력은, 약 200 kHz 내지 약 1 MHz, 예를 들어 약 350 kHz의 주파수에서 약 0 Watts 내지 약 500 Watts의 전력 레벨로 제공될 수 있다. DC 또는 RF 바이어스는, 약 0 Watts 내지 약 200 Watts, 예를 들어 약 50 Watts의 전력 레벨로 기판에 인가될 수 있다. RF 전력은 사이클링되거나 또는 펄싱될 수 있으며, 연속적이거나 또는 불연속적일 수 있다. 텅스텐 층(414)의 증착 동안, 증착 반응기의 프로세싱 챔버는 약 300℃ 내지 약 650℃, 예를 들어 450℃의 온도, 및 약 0.5 Torr 내지 50 Torr, 예를 들어 30 Torr의 압력으로 유지될 수 있다. 텅스텐 층(414)의 증착 동안의 기판 지지 페디스털과 샤워헤드 간의 간격은 약 200 mils 내지 약 1,000 mils, 예를 들어 400 mils 일 수 있다.
[0033] 312에서, 질화 텅스텐 접착 층(416)을 형성하기에 적합한 프로세스 가스들이 증착 반응기의 프로세싱 챔버에 공급된다. 질화 텅스텐 접착 층(416)을 형성하기에 적합한 프로세스 가스들은 육불화 텅스텐, 암모니아, 수소, 질소, 및 비활성 가스, 예를 들어 아르곤 또는 헬륨을 포함할 수 있다. WF6의 유량은 약 100 sccm 내지 약 2,000 sccm, 예를 들어 약 500 내지 600 sccm 일 수 있다. 수소의 유량은 약 0 sccm 내지 약 20,000 sccm, 예를 들어 7,500 sccm 일 수 있다. 암모니아의 유량은 약 100 sccm 내지 약 10,000 sccm, 예를 들어 4,500 sccm 일 수 있다. 질소 및/또는 헬륨 및/또는 아르곤의 유량은 약 1,000 sccm 내지 약 20,000 sccm, 예를 들어 12,500 sccm 일 수 있다. 314에서, 질화 텅스텐 접착 층(416)이 텅스텐 층(414) 상에 형성된다.
[0034] 일 실시예에서, PECVD 프로세스가 질화 텅스텐 접착 층(416)을 형성하기 위해 사용되지만, 다른 증착 방법들이 또한 사용될 수 있다. 312에서 프로세싱 챔버에 공급되는 가스 혼합물은 프로세싱 챔버에 공급된 이후 플라즈마로 이온화될 수 있다. PECVD 프로세스는 고 및 저 RF 전력을 사용할 수 있다. 고 주파수 RF 전력은, 약 1 MHz 내지 약 20 MHz, 이를 테면 약 13.56 MHz의 주파수에서 약 45 Watts 내지 약 2500 Watts의 전력 레벨로 공급될 수 있다. 저 주파수 RF 전력은, 약 200 kHz 내지 약 1 MHz, 예를 들어 약 350 kHz의 주파수에서 약 20 Watts 내지 약 500 Watts의 전력 레벨로 제공될 수 있다. DC 또는 RF 바이어스는 약 0 Watts 내지 약 200 Watts, 예를 들어 약 50 Watts의 전력 레벨로 기판에 인가될 수 있다. RF 전력은 사이클링되거나 또는 펄싱될 수 있으며, 연속적이거나 또는 불연속적일 수 있다. 질화 텅스텐 접착 층(416)의 증착 동안, 증착 반응기의 프로세싱 챔버는 약 300℃ 내지 약 650℃, 예를 들어 450℃의 온도, 및 약 0.5 Torr 내지 10 Torr, 예를 들어 7 Torr의 압력으로 유지될 수 있다. 텅스텐 층(414)의 증착 동안의 기판 지지 페디스털과 샤워헤드 간의 간격은 약 200 mils 내지 약 800 mils, 예를 들어 300 mils일 수 있다.
[0035] 텅스텐 층(414)은 질화 텅스텐 접착 층(416) 보다 더 두꺼울 수 있다. 텅스텐 층(414)의 두께 대 질화 텅스텐 접착 층(416)의 두께의 비율은 약 5:1 내지 약 100:1, 예를 들어 25:1 일 수 있다.
[0036] 특정 실시예들에서, 질화 텅스텐 접착 층이 각각의 산화물과 텅스텐 층 사이에 부가될 수 있다. 질화 텅스텐 접착 층은, 314에서 질화 텅스텐 접착 층을 형성하는 것과 관련하여 상기 설명된 프로세스와 유사한 프로세스에 따라 형성될 수 있다. 따라서, 몇몇 실시예들에서, 312 및 314에서의 동작들은 306 및 308에서의 동작들 사이에서 반복될 수 있다.
[0037] 산화물 층(412), 텅스텐 층(414), 및 질화 텅스텐 접착 층(416)을 형성하는 프로세스는, 결정 동작(316)에 의해 예시된 바와 같이, 요구되는 개수의 층들에 도달할 때 까지 반복될 수 있다. 도 4a의 디바이스에서는, 프로세스를 반복함으로써, 부가적인 층들이 형성되었다. 제 2 산화물 층(422)이 질화 텅스텐 접착 층(416) 상에 형성되고, 제 2 텅스텐 층(424)이 제 2 산화물 층(422) 상에 형성되며, 이후 제 2 질화 텅스텐 접착 층(426)이 제 2 텅스텐 층(424) 상에 형성된다. 제 3 산화물 층(432)이 제 2 질화 텅스텐 접착 층(426) 상에 형성되고, 제 3 텅스텐 층(434)이 제 3 산화물 층(432) 상에 형성되며, 이후 제 3 질화 텅스텐 접착 층(436)이 제 3 텅스텐 층(434) 상에 형성된다. 실제로는 부가적인 층들이 또한 제공될 수 있음을 이해해야 한다. 또한, 도 4a의 디바이스에 도시된 층들은 도 4a에 도시된 것과 반대 순서로 제공될 수 있음을 이해해야 한다. 임의의 요구되는 횟수 만큼 프로세스를 반복함으로써, 임의의 개수의 층들이 제공될 수 있다. 몇몇 실시예들에서, 프로세스는 50번 초과 만큼 또는 100번 초과 만큼 반복될 수 있다.
[0038] 증착 반응기의 프로세싱 챔버는, 요구되는 경우, 증착 케미스트리들 간에 깨끗한 천이를 제공하기 위해 임의의 시간에 퍼징될 수 있다. 예를 들어, 프로세싱 챔버는, 306에서 산화물 층을 형성하는 것과 308에서 텅스텐 층을 위한 프로세스 가스들을 공급하는 것 사이에서 퍼징될 수 있다. 프로세싱 챔버는 또한, 310에서 텅스텐 층을 형성하는 것과 312에서 질화 텅스텐 접착 층을 위한 프로세스 가스들을 공급하는 것 사이에서 퍼징될 수 있다. 프로세싱 챔버는 또한, 314에서 질화 텅스텐 접착 층을 형성하는 것과 304에서 산화물 층을 위한 프로세스 가스들을 공급하는 것 사이에서 퍼징될 수 있다. 몇몇 실시예들에서, 프로세싱 챔버를 퍼징하는 것은, 도 4a에 도시된 것과 같은 디바이스들에서 하나의 층으로부터 다음 층으로의 뚜렷한 전이를 제공하는 데에 유용할 수 있다. 대안적으로, 2개 또는 그 초과의 프로세싱 챔버들이 사용될 수 있다. 프로세싱 챔버들은 특정 층을 형성하는 데에 전용될 수 있다.
[0039] 316에서, 요구되는 개수의 층들에 도달한 이후, 프로세스는 선택적으로, 318 및 320에서 계속될 수 있다. 도 4b 및 4c는 이러한 부가적인 프로세스 동작들에 대응한다. 318에서, 복수의 홀들(407)이 스택 내에 만들어진다. 홀들은 드릴링되거나 또는 펀칭될 수 있다. 대안적으로, 이를 테면 건식 에칭과 같은 컷팅 기법들이 사용될 수 있다. 320에서, 홀들(407) 내에 등각적 고 k 유전체 재료를 증착함으로써, 복수의 채널들(409)이 생성될 수 있다. 고 k 유전체 재료들은, 이를 테면 금속 산화물과 같은, 실리콘 산화물 보다 더 큰 유전 상수를 갖는 재료들을 포함한다. 산화 알루미늄 및 산화 하프늄이 일반적으로 사용되는 고-k 게이트 유전체 재료들이다.
[0040] 본원에서 설명된 프로세스들은, 캘리포니아 산타클라라의 Applied Materials, Inc.로부터 입수가능한 PRODUCER
Figure 112016079839311-pct00001
챔버들 중 임의의 챔버를 사용하여 수행될 수 있다. 다른 제조업자들로부터의 프로세싱 챔버들이 또한 사용될 수 있다.
[0041] 전술한 내용들이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 발명의 범위는 하기의 청구항들에 의해 결정된다.

Claims (15)

  1. 3D 메모리 디바이스를 형성하기 위한 방법으로서,
    증착 반응기의 프로세싱 챔버에 기판을 제공하는 단계;
    상기 증착 반응기의 상기 프로세싱 챔버 내로 유전체 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계;
    상기 기판 상에 유전체 층을 형성하는 단계;
    상기 증착 반응기의 상기 프로세싱 챔버 내로 금속 층(metallic layer)을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계;
    상기 기판 상에 금속 층을 형성하는 단계;
    상기 증착 반응기의 상기 프로세싱 챔버 내로 금속 질화물 접착 층(metallic nitride adhesion layer)을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계;
    상기 금속 층의 표면에 질소를 부가함으로써 상기 유전체 층과 상기 금속 층 사이에 금속 질화물 접착 층을 형성하는 단계; 및
    각각의 유전체 층과 인접하는 금속 층 사이에 금속 질화물 접착 층들 중 하나를 갖는 상태로, 교번하는(alternating) 유전체 층들 및 금속 층들의 스택을 형성하기 위해, 상기 증착 반응기의 상기 프로세싱 챔버 내로 유전체 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 상기 기판 상에 유전체 층을 형성하는 단계, 상기 증착 반응기의 상기 프로세싱 챔버 내로 금속 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 상기 기판 상에 금속 층을 형성하는 단계, 상기 증착 반응기의 상기 프로세싱 챔버 내로 금속 질화물 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 및 상기 유전체 층과 상기 금속 층 사이에 금속 질화물 접착 층을 형성하는 단계를 반복하는 단계를 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 증착 반응기의 상기 프로세싱 챔버의 내부에서, 상기 유전체 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들 각각을 플라즈마로 이온화하는 단계;
    상기 금속 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들이 상기 증착 반응기의 상기 프로세싱 챔버에 공급된 이후, 상기 금속 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들 각각을 플라즈마로 이온화하는 단계; 및
    상기 금속 질화물 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들이 상기 증착 반응기의 상기 프로세싱 챔버에 공급된 이후, 상기 금속 질화물 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들 각각을 플라즈마로 이온화하는 단계를 더 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 유전체 층은, 산화물, 질화물, 산질화물, PSG(phosphosilicate glass), BSG(borosilicate glass), PBSG(phosphoborosilicate glass), 및 이들의 유도체들로 이루어진 그룹으로부터 선택되는 재료를 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 유전체 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들은, TEOS(tetraethoxysilane) 또는 실란(silane) 중 적어도 하나, 및 산소 또는 아산화질소(nitrous oxide) 중 적어도 하나를 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 금속 층은, 텅스텐, 알루미늄, 니켈, 코발트, 탄탈륨, 티타늄, 이들의 실리사이드(silicide)들, 이들의 합금들 및 이들의 유도체들로 이루어진 그룹으로부터 선택되는 재료를 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 금속 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들은, 텅스텐, 알루미늄, 니켈, 코발트, 탄탈륨, 또는 티타늄으로부터 선택된 금속을 포함하는 금속 전구체, 비활성 가스, 및 수소를 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 금속 질화물 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들은, 텅스텐, 알루미늄, 니켈, 코발트, 탄탈륨, 또는 티타늄으로부터 선택된 금속을 포함하는 금속 전구체, 프로세스 조건(process condition)들에서 비활성인 희석 가스(dilution gas) 및 질소 중 하나 또는 그 초과, 암모니아, 및 수소를 포함하는,
    3D 메모리 디바이스를 형성하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 금속 층은 제 1 두께를 갖고, 상기 금속 질화물 접착 층은 제 2 두께를 가지며, 상기 제 1 두께 대 상기 제 2 두께의 비율은 5:1 내지 100:1 인,
    3D 메모리 디바이스를 형성하기 위한 방법.
  9. 3D 메모리 디바이스들을 형성하기 위한 방법으로서,
    증착 반응기의 프로세싱 챔버에 기판을 제공하는 단계;
    상기 증착 반응기의 상기 프로세싱 챔버 내로 산화물 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계;
    상기 기판 상에 산화물 층을 형성하는 단계;
    상기 증착 반응기의 상기 프로세싱 챔버 내로 텅스텐 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계;
    상기 산화물 층 상에 텅스텐 층을 형성하는 단계;
    상기 증착 반응기의 상기 프로세싱 챔버 내로 질화 텅스텐 접착 층(tungsten nitride adhesion layer)을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계;
    상기 텅스텐 층의 표면에 질소를 부가함으로써 상기 텅스텐 층 상에 질화 텅스텐 접착 층을 형성하는 단계; 및
    각각의 산화물 층과 인접하는 텅스텐 층 사이에 질화 텅스텐 접착 층들 중 하나를 갖는 상태로, 교번하는 산화물 및 텅스텐 층들의 스택을 형성하기 위해, 상기 증착 반응기의 상기 프로세싱 챔버 내로 산화물 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 상기 기판 상에 산화물 층을 형성하는 단계, 상기 증착 반응기의 상기 프로세싱 챔버 내로 텅스텐 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 상기 산화물 층 상에 텅스텐 층을 형성하는 단계, 상기 증착 반응기의 상기 프로세싱 챔버 내로 질화 텅스텐 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들을 공급하는 단계, 및 상기 텅스텐 층 상에 질화 텅스텐 접착 층을 형성하는 단계를 반복하는 단계를 포함하는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 산화물 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들이 상기 증착 반응기의 상기 프로세싱 챔버에 공급된 이후, 상기 산화물 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들 각각을 플라즈마로 이온화하는 단계;
    상기 텅스텐 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들이 상기 증착 반응기의 상기 프로세싱 챔버에 공급된 이후, 상기 텅스텐 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들 각각을 플라즈마로 이온화하는 단계; 및
    상기 질화 텅스텐 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들이 상기 증착 반응기의 상기 프로세싱 챔버에 공급된 이후, 상기 질화 텅스텐 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들 각각을 플라즈마로 이온화하는 단계를 더 포함하는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
  11. 제 10 항에 있어서,
    산화물 층들, 텅스텐 층들 및 질화 텅스텐 접착 층들 모두가 형성된 이후, 상기 스택 내에 복수의 홀(hole)들을 형성하는 단계; 및
    상기 복수의 홀들 내에 고(high) k 유전체 재료를 등각적으로(conformally) 증착하는 단계를 더 포함하는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
  12. 제 9 항에 있어서,
    상기 산화물 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들은, TEOS(tetraethoxysilane) 또는 실란 중 적어도 하나, 및 산소(O2) 또는 아산화질소 중 적어도 하나를 포함하는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
  13. 제 9 항에 있어서,
    상기 텅스텐 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들은 육불화 텅스텐(tungsten hexafluoride), 수소, 및 비활성 가스를 포함하는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
  14. 제 9 항에 있어서,
    상기 질화 텅스텐 접착 층을 형성하기 위한 하나 또는 그 초과의 프로세스 가스들은, 프로세스 조건들에서 비활성인 희석 가스 및 질소 중 하나 또는 그 초과, 암모니아, 수소, 및 육불화 텅스텐을 포함하는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
  15. 3D 메모리 디바이스들을 형성하기 위한 방법으로서,
    증착 반응기의 프로세싱 챔버에 기판을 제공하는 단계; 및
    산화물 층들과 텅스텐 층들의 교번하는 층들의 세트를 형성하기 위해, 상기 증착 반응기의 상기 프로세싱 챔버에 공급되는 프로세스 가스들을 이온화하는 단계를 포함하며,
    상기 텅스텐 층의 표면에 질소를 부가함으로써 각각의 산화물 층과 인접한 텅스텐 층 간의 인터페이스에 질화 텅스텐 접착 층이 형성되는,
    3D 메모리 디바이스들을 형성하기 위한 방법.
KR1020167022472A 2014-01-21 2015-01-06 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택 KR102275051B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461929794P 2014-01-21 2014-01-21
US61/929,794 2014-01-21
PCT/US2015/010313 WO2015112327A1 (en) 2014-01-21 2015-01-06 Dielectric-metal stack for 3d flash memory application

Publications (2)

Publication Number Publication Date
KR20160107333A KR20160107333A (ko) 2016-09-13
KR102275051B1 true KR102275051B1 (ko) 2021-07-07

Family

ID=53545432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022472A KR102275051B1 (ko) 2014-01-21 2015-01-06 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택

Country Status (6)

Country Link
US (2) US9972487B2 (ko)
JP (1) JP6800015B2 (ko)
KR (1) KR102275051B1 (ko)
CN (1) CN105934819B (ko)
TW (1) TWI646211B (ko)
WO (1) WO2015112327A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934819B (zh) * 2014-01-21 2019-04-26 应用材料公司 用于3d闪存应用的电介质-金属堆叠
CN109417022B (zh) 2016-06-28 2023-08-11 应用材料公司 用于3d nand存储器器件的基于cvd的氧化物-金属多结构
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
CN110678972B (zh) * 2017-06-05 2023-06-20 应用材料公司 降低字线电阻的方法
US10332888B2 (en) * 2017-11-13 2019-06-25 United Microelectronics Corp. Memory devices and method of manufacturing the same
US10651196B1 (en) * 2018-11-08 2020-05-12 Sandisk Technologies Llc Three-dimensional multilevel device containing seamless unidirectional metal layer fill and method of making same
CN109801872B (zh) * 2019-02-13 2020-04-10 长江存储科技有限责任公司 三维存储器及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519257A (ja) 2004-01-21 2007-07-12 サンディスク　コーポレイション Ｈｉｇｈ−Ｋ材料とゲート間プログラミングとを使用する不揮発性メモリ・セル
JP2011199177A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2012174866A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置およびその製造方法
US20120319172A1 (en) 2009-08-26 2012-12-20 Nirmal Ramaswamy Charge-trap based memory
US20130127011A1 (en) 2011-11-21 2013-05-23 Masaaki Higashitani Passive Devices For 3D Non-Volatile Memory
US20130161629A1 (en) 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
CN103370745A (zh) 2010-12-14 2013-10-23 桑迪士克3D有限责任公司 具有带有垂直位线和选择器件的读/写元件的3d阵列的非易失性存储器及其方法
WO2014011596A1 (en) * 2012-07-12 2014-01-16 Applied Materials, Inc. Methods for depositing oxygen deficient metal films

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341016A (en) 1993-06-16 1994-08-23 Micron Semiconductor, Inc. Low resistance device element and interconnection structure
US6996151B1 (en) 1999-11-08 2006-02-07 Lucent Technologies Inc. Tin oxide adhesion layer for metal-dielectric mirrors
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
KR100771808B1 (ko) * 2006-07-05 2007-10-30 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법
CN100428416C (zh) * 2006-04-03 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
KR20090036850A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
KR100945923B1 (ko) * 2007-11-07 2010-03-05 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR101015125B1 (ko) * 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법
US20100075499A1 (en) * 2008-09-19 2010-03-25 Olsen Christopher S Method and apparatus for metal silicide formation
KR20100048731A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 ＡｌＯ 마스크를 이용한 반도체소자의 제조방법
JP5558695B2 (ja) * 2008-11-18 2014-07-23 株式会社東芝 不揮発性半導体記憶装置
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8709551B2 (en) 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
US20120043518A1 (en) * 2010-08-18 2012-02-23 Applied Materials, Inc. Variable resistance memory element and fabrication methods
US8076250B1 (en) 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
JP5722180B2 (ja) * 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
CN105934819B (zh) * 2014-01-21 2019-04-26 应用材料公司 用于3d闪存应用的电介质-金属堆叠
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
JP6360457B2 (ja) * 2015-04-08 2018-07-18 東芝メモリ株式会社 半導体装置及びその製造方法
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519257A (ja) 2004-01-21 2007-07-12 サンディスク　コーポレイション Ｈｉｇｈ−Ｋ材料とゲート間プログラミングとを使用する不揮発性メモリ・セル
US20120319172A1 (en) 2009-08-26 2012-12-20 Nirmal Ramaswamy Charge-trap based memory
JP2011199177A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
CN103370745A (zh) 2010-12-14 2013-10-23 桑迪士克3D有限责任公司 具有带有垂直位线和选择器件的读/写元件的3d阵列的非易失性存储器及其方法
JP2012174866A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置およびその製造方法
US20130127011A1 (en) 2011-11-21 2013-05-23 Masaaki Higashitani Passive Devices For 3D Non-Volatile Memory
US20130161629A1 (en) 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
WO2014011596A1 (en) * 2012-07-12 2014-01-16 Applied Materials, Inc. Methods for depositing oxygen deficient metal films

Also Published As

Publication number Publication date
US10475644B2 (en) 2019-11-12
WO2015112327A1 (en) 2015-07-30
TWI646211B (zh) 2019-01-01
KR20160107333A (ko) 2016-09-13
CN105934819A (zh) 2016-09-07
US9972487B2 (en) 2018-05-15
CN105934819B (zh) 2019-04-26
TW201534748A (zh) 2015-09-16
US20180247808A1 (en) 2018-08-30
JP2017510059A (ja) 2017-04-06
US20150206757A1 (en) 2015-07-23
JP6800015B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
US10475644B2 (en) Dielectric-metal stack for 3D flash memory application
KR102602311B1 (ko) NbMC 층
KR102501364B1 (ko) 자기정렬된 콘택트 스킴을 위한 희생적 pmd
KR101990051B1 (ko) 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US20070251444A1 (en) PEALD Deposition of a Silicon-Based Material
KR102489044B1 (ko) 균일하고 컨포멀한 하이브리드 티타늄 산화물 필름들을 위한 증착 방법들
US20220375792A1 (en) Molybdenum fill
JP2020537351A (ja) ３Ｄ ｎａｎｄを拡張可能にするための多層積層体
US9981286B2 (en) Selective formation of metal silicides
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
US20230245925A1 (en) Method of tuning film properties of metal nitride using plasma
KR101094386B1 (ko) 반도체 장치의 전극 및 캐패시터 제조 방법
US10998195B2 (en) Metal and metal-derived films
KR20120122548A (ko) 반도체 장치 및 그 제조방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
WO2022055732A1 (en) Amorphous carbon for gap fill

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant