TW201534748A - 用於３ｄ快閃記憶體應用的介電質－金屬堆疊 - Google Patents

用於３ｄ快閃記憶體應用的介電質－金屬堆疊 Download PDF

Info

Publication number
TW201534748A
TW201534748A TW104101708A TW104101708A TW201534748A TW 201534748 A TW201534748 A TW 201534748A TW 104101708 A TW104101708 A TW 104101708A TW 104101708 A TW104101708 A TW 104101708A TW 201534748 A TW201534748 A TW 201534748A
Authority
TW
Taiwan
Prior art keywords
layer
forming
tungsten
processing chamber
metal
Prior art date
Application number
TW104101708A
Other languages
English (en)
Other versions
TWI646211B (zh
Inventor
xin-hai Han
Nagarajan Rajagopalan
Sung-Hyun Hong
Bok Hoen Kim
Mukund Srinivasan
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201534748A publication Critical patent/TW201534748A/zh
Application granted granted Critical
Publication of TWI646211B publication Critical patent/TWI646211B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種用於形成薄膜層之堆疊供3D記憶體裝置中使用之方法。該方法從在沉積反應器之處理腔室內提供基板開始。隨後，將適合於形成介電層的一或更多種製程氣體供應至沉積反應器之處理腔室內，從而在基板上形成介電層。隨後，將適合於形成金屬層的一或更多種製程氣體供應至沉積反應器之處理腔室內，從而在介電層上形成金屬層。隨後，將適合於形成金屬氮化物黏著層的一或更多種製程氣體供應至沉積反應器之處理腔室內，從而在金屬層上形成金屬氮化物黏著層。隨後重複該序列以形成所欲層數。

Description

用於3D快閃記憶體應用的介電質-金屬堆疊
本發明之態樣大體而言係關於用於形成3D快閃記憶體中所使用之堆疊的方法。
電腦記憶體裝置製造商日益追求具有增加容量、較低成本的更小幾何形狀。為此目的，記憶體單元之組件通常在彼此頂部上層疊以產生3D堆疊。
通常，該等3D記憶體堆疊之形成從介電材料與導電材料之交替層開始，其中導電材料層充當在快閃記憶體之記憶體單元中所使用之電晶體的控制閘極。可將多晶矽用作導電材料，但使用多晶矽存在諸如多晶矽凹陷、矽化及金屬濕式剝落之問題。
或者，該等3D記憶體堆疊之形成可從介電層與電荷補陷層之間的交替開始，諸如氧化物層繼之以氮化物層。可將氮化矽用作電荷補陷材料，但在堆疊中使用氮化矽作為初始層之一存在氮化物移除的缺陷控制問題。隨後，必須將金屬(諸如鎢)或金屬化合物(諸如氮化鈦)大體上沉積在 堆疊中所形成的孔或通道中，並且該等金屬或金屬化合物之保形沉積存在進一步挑戰。
因此，存在對用於3D記憶體結構的改良方法的需求。
在一個實施例中，提供一種用於形成薄膜層之堆疊供3D記憶體裝置中使用之方法，該方法包含以下步驟序列：在沉積反應器之處理腔室內提供基板；將適合於形成介電層的一或更多種製程氣體供應至沉積反應器之處理腔室內；在基板上形成介電層；將適合於形成金屬層的一或更多種製程氣體供應至沉積反應器之處理腔室內；在介電層上形成金屬層；將適合於形成金屬氮化物黏著層的一或更多種製程氣體供應至沉積反應器之處理腔室內；在金屬層上形成金屬氮化物黏著層。隨後重複該序列以形成介電層、繼之以金屬層、繼之以金屬氮化物黏著層之堆疊。
在另一實施例中，提供一種用於形成薄膜層之堆疊供3D記憶體裝置中使用之方法，該方法包含以下步驟序列：在沉積反應器之處理腔室內提供基板；將適合於形成氧化物層的一或更多種製程氣體供應至沉積反應器之處理腔室內；在基板上形成氧化物層；將適合於形成鎢層的一或更多種製程氣體供應至沉積反應器之處理腔室內；在氧化物層上形成鎢層；將適合於形成氮化鎢黏著層的一或更多種製程氣體供應至沉積反應器之處理腔室內；在鎢層上形成氮化鎢黏著層。隨後重複該序列以形成氧化物層、繼之以鎢層、繼之以 氮化鎢黏著層之堆疊。在形成薄膜層之堆疊供3D記憶體裝置中使用後，進一步製程可包括：在堆疊中形成複數個孔，及在複數個孔中保形地形成具有比氧化矽更大介電常數的材料。
100‧‧‧製程
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧步驟
116‧‧‧步驟
200‧‧‧基板
212‧‧‧介電層
214‧‧‧金屬層
216‧‧‧金屬氮化物黏著層
222‧‧‧第二介電層
224‧‧‧第二金屬層
226‧‧‧第二金屬氮化物黏著層
232‧‧‧第三介電層
234‧‧‧第三金屬層
236‧‧‧第三金屬氮化物黏著層
300‧‧‧製程
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
312‧‧‧步驟
314‧‧‧步驟
316‧‧‧步驟
318‧‧‧步驟
320‧‧‧步驟
407‧‧‧孔
409‧‧‧通道
412‧‧‧氧化物層
414‧‧‧鎢層
416‧‧‧氮化鎢黏著層
422‧‧‧第二氧化物層
424‧‧‧第二鎢層
426‧‧‧第二氮化鎢黏著層
432‧‧‧第三氧化物層
434‧‧‧第三鎢層
436‧‧‧第三氮化鎢黏著層
因此，可詳細理解本發明之上述特徵之方式，可參照實施例獲得上文簡要概述之本發明之更特定描述，其中一些實施例圖示於附加圖式中。然而，應注意，附加圖式僅圖示本發明之典型實施例，且因此不欲視為其範疇之限制，因為本發明可允許其他同等有效之實施例。
第1圖係根據本發明之一個實施例的製程流程圖。
第2圖圖示根據本發明之一個實施例所處理之基板。
第3圖係根據本發明之另一實施例的製程流程圖。
第4A圖至第4C圖圖示根據本發明之另一實施例所處理之基板。
為了促進理解，在可能的情況下，相同元件符號已用於代表諸圖共有之相同元件。應設想，一個實施例中揭示之元件可有益地併入其他實施例，而無需贅述。
本發明描述用於形成3D快閃記憶體中所使用之堆疊的方法，該等方法提供製程整合及層黏著方面的優勢。
第1圖係概括用於形成具有複數個薄膜層的結構之製程100之製程流程圖。第2圖係根據製程100製造之裝置 之橫截面視圖。在描述製程100中，將參考第2圖之特徵。在102處，將基板200提供至沉積反應器之處理腔室。沉積反應器可使用化學氣相沉積(chemical vapor deposition；CVD)或原子層沉積(atomic layer deposition；ALD)且兩種沉積方法之任一者可被電漿增強。基板通常為結構構件，該結構構件提供一表面，在該表面上可形成裝置。因此，基板可為半導體材料(諸如矽、鍺或化合物半導體)、介電材料(諸如玻璃、陶瓷或塑膠)或導電材料(諸如鋁或另一種金屬)。
在104處，將適合於形成介電層212的製程氣體供應至沉積反應器之處理腔室。介電層212可為氧化物、氮化物、氮氧化物、磷矽玻璃(phosphosilicate glass；PSG)、硼矽玻璃(borosilicate glass；BSG)或磷硼矽玻璃(phosphoborosilicate glass；PBSG)。可在CVD或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)製程中使用習知四乙氧基矽烷(tetraethoxysilane；TEOS)/氧氣混合物產生氧化物層。可使用習知有機矽烷/氨氣混合物產生氮化物層。可使用TEOS/氧氣混合物以及將一些氨氣添加至混合物中來產生氮氧化物層。可使用上文指示之TEOS/氧氣混合物以及將諸如磷化氫及硼烷(或其寡聚物)之磷及/或硼摻雜物前驅物添加至氣體混合物中來產生PSG、BSG及PBSG。在106處，在基板200上形成介電層212。
在一個實施例中，使用PECVD製程形成介電層212，但亦可使用其他沉積方法。可使104處供應至處理腔室的氣體混合物在供應至處理腔室後離子化成電漿。PECVD製 程可使用高射頻(radio frequency；RF)及低射頻功率。可在約50瓦特至約2000瓦特之功率位準處以約1MHz與約20MHz之間(諸如約13.56MHz)的頻率供應高頻RF功率。可在約30瓦特至約1000瓦特之功率位準處以約200kHz與約1MHz之間(例如，約350kHz)的頻率供應低頻RF功率。可在約0瓦特與約200瓦特之間(例如，約50瓦特)的功率位準處將DC或RF偏壓施加至基板。RF功率可為循環或脈衝的及可為連續或不連續的。在介電層212之沉積期間，可將沉積反應器之處理腔室維持在約300℃與約650℃之間(例如，450℃)的溫度及約0.5托與10托之間(例如，5托)的壓力下。在介電層212之沉積期間位於噴淋頭與基板支撐基座之間的間隔可介於約200密耳與約1000密耳之間(例如，400密耳)。
在108處，將適合於形成金屬層214的製程氣體供應至沉積反應器之處理腔室。金屬層214可為鎢、鋁、鎳、鈷、鉭或鈦、此類金屬之合金或此類金屬之矽化物的層。適合於形成金屬層214的製程氣體可包括：氫氣；金屬化合物，該金屬化合物包括來自由鎢、鋁、鎳、鈷、鉭或鈦組成之金屬群組的金屬；及惰性氣體(例如，氬氣或氦氣)。在110處，在介電層212上形成金屬層214。可使用之金屬前驅物包括有機金屬化合物，諸如金屬烷基，其中一個實例為三甲基鋁。亦可將無機金屬化合物(諸如氯化物及氟化物，例如氟化鎢(WF6)、氯化鈦(TiCl4)及類似者)用作金屬前驅物。
在一個實施例中，使用PECVD製程形成金屬層214，但可使用其他沉積方法。在將氣體混合物供應至處理腔 室後，可使108處提供至處理腔室的氣體混合物離子化成電漿。PECVD製程可使用高頻RF功率及低頻RF功率。可在約100瓦特至約1500瓦特之功率位準處以約1MHz與約20MHz之間(例如，約13.56MHz)的頻率提供高頻RF功率。可在約0瓦特至約500瓦特之功率位準處以約200kHz與約1MHz之間(例如，約350kHz)的頻率提供低頻RF功率。可在約0瓦特與約200瓦特之間(例如，約50瓦特)的功率位準處將DC或RF偏壓施加至基板。RF功率可為循環或脈衝的及可為連續或不連續的。在金屬層214之沉積期間，可將處理腔室維持在約300℃與約650℃之間(例如，450℃)的溫度及約0.5托與50托之間(例如，30托)的壓力下。在金屬層214之沉積期間位於噴淋頭與基板支撐基座之間的間隔可介於約200密耳與約1000密耳之間(例如，400密耳)。
在112處，將適合於形成金屬氮化物黏著層216的製程氣體供應至沉積反應器之處理腔室。金屬氮化物黏著層216可為氮化鎢層。適合於形成金屬氮化物黏著層216的製程氣體可包括氨氣、氮氣、惰性氣體及金屬化合物，該金屬化合物包括來自由鎢、鋁、鎳、鈷、鉭或鈦組成之群組的金屬。在114處，在金屬層214上形成金屬氮化物黏著層216。
在一個實施例中，使用PECVD形成金屬氮化物黏著層216，但可使用其他沉積方法。在將氣體混合物供應至處理腔室後，可使112處提供至處理腔室的氣體混合物離子化成電漿。PECVD製程可使用高頻RF功率及低頻RF功率。可在約45瓦特至約2500瓦特之功率位準處以約1MHz與約20 MHz之間(例如，約13.56MHz)的頻率提供高頻RF功率。可在約20瓦特至約500瓦特之功率位準處以約200kHz與約1MHz之間(例如，約350kHz)的頻率提供低頻RF功率。可在約0瓦特與約200瓦特之間(例如，約50瓦特)的功率位準處將DC或RF偏壓施加至基板。RF功率可為循環或脈衝的及可為連續或不連續的。在金屬氮化物黏著層216之沉積期間，可將處理腔室維持在約300℃與約650℃之間(例如，450℃)的溫度及約0.5托與10托之間(例如，7托)的壓力下。在金屬氮化物黏著層216之沉積期間位於噴淋頭與基板支撐基座之間的間隔可介於約200密耳與約800密耳之間(例如，300密耳)。
在另一實施例中，可將氮氣添加至所沉積金屬層之表面以形成金屬氮化物黏著層，諸如層216。可使用諸如具有原位或遠端電漿產生的電漿氮化之製程。可藉由本文所描述之方法原位活化或離子化氮前驅物(諸如氨氣或氮氣)或氮前驅物之混合物，且可使活性氮前驅物物質與金屬層214接觸以形成金屬氮化物層216。或者，在獨立腔室內可活化或離子化氮前驅物，並可使活性氮物質流入處理腔室內且與金屬層214接觸以形成金屬氮化物層216。
金屬層214可比金屬氮化物黏著層216更厚。金屬層214厚度與金屬氮化物黏著層216厚度之比率可介於約5：1與約100：1之間(例如，25：1)。
在某些實施例中，可在每一介電層與金屬層之間添加金屬氮化物黏著層。可根據與上文所描述的在114處形成 金屬氮化物黏著層的相關製程類似的製程形成金屬氮化物黏著層。為了在沉積金屬層之前將金屬氮化物黏著層添加至介電層，可藉由在112及114處所指示之操作在介電層上沉積金屬氮化物層。因此，在一些實施例中，可在操作106與108之間重複操作112及114。
在達到所欲層數前可一直重複形成介電層212、金屬層214及金屬氮化物黏著層216之製程，如決定操作116所示。在第2圖之裝置中，已藉由重複該製程形成額外層。在金屬氮化物黏著層216上形成第二介電層222，在第二介電層222上形成第二金屬層224，且在第二金屬層224上形成第二金屬氮化物黏著層226。在第二金屬氮化物黏著層226上形成第三介電層232，在第三介電層232上形成第三金屬層234，且在第三金屬層234上形成第三金屬氮化物黏著層236。應理解，實際上亦可提供額外層。亦應理解，可以與第2圖所示之次序相反的次序提供第2圖之裝置中所示的層。可藉由將製程重複任何所欲次數來提供任何層數。在一些實施例中，可重複該製程大於50次或大於100次。
若需要，可在任何時間淨化沉積反應器之處理腔室，以提供沉積化學品之間的清潔轉換。舉例而言，可在106處形成介電層與108處供應用於金屬層的製程氣體之間淨化處理腔室。亦可在110處形成金屬層與112處供應用於金屬氮化物黏著層的製程氣體之間淨化處理腔室。亦可在114處形成金屬氮化物黏著層與104處供應用於介電層的製程氣體之間淨化處理腔室。在一些實施例中，淨化處理腔室可用於 提供裝置中自一個層至另一層的急劇轉換，諸如第2圖所示。或者，可使用兩個或更多個處理腔室。處理腔室可專用於形成特定層。
在116處達到所欲層數後，製程可視情況繼續，以在堆疊中形成複數個孔。可鑽鑿或衝壓該等孔。或者，可使用切割技術，諸如乾式蝕刻。在形成複數個孔後，可藉由在孔內部沉積保形高介電常數的介電材料產生複數個通道。高介電常數的介電材料包括具有比氧化矽更大介電常數的材料，諸如金屬氧化物。氧化鋁及氧化鉿是通常使用的高介電常數閘極介電材料。
第3圖係概括用於形成具有複數個薄膜層的結構之製程300之製程流程圖。第4A圖係根據製程300製造之裝置之橫截面視圖。在描述製程300中，將參考第4A圖至第4C圖之特徵。在302處，將基板200提供至沉積反應器之處理腔室。沉積反應器可使用CVD或ALD且兩種沉積方法之任一者可被電漿增強。基板通常為結構構件，該結構構件提供一表面，在該表面上可形成裝置。因此，基板可為半導體材料(諸如矽、鍺或化合物半導體)、介電材料(諸如玻璃、陶瓷或塑膠)或導電材料(諸如鋁或另一種金屬)。
在304處，將適合於形成氧化物層412的製程氣體供應至沉積反應器之處理腔室。氧化物層412可為氧化矽。若氧化矽為選定氧化物層，則適合於形成氧化矽層的製程氣體包括矽前驅物及氧化劑。矽前驅物可包括矽烷或TEOS中的至少一者。矽烷之流動速率可自約100sccm至約2000 sccm，例如介於約500與600sccm之間。TEOS之流動速率可自約500mgm至約10000mgm，例如為3000mgm。氧化劑可包括氧或氧化亞氮中的至少一者。氧化劑之流動速率可自約500sccm至約20000sccm。在306處，在基板200上形成氧化物層412。
在一個實施例中，使用PECVD製程形成氧化物層412，但亦可使用其他沉積方法。可使304處供應至處理腔室的氣體混合物在供應至處理腔室後離子化成電漿。PECVD製程可使用高RF功率及低RF功率。可在約50瓦特至約2000瓦特之功率位準處以約1MHz與約20MHz之間(諸如約13.56MHz)的頻率供應高頻RF功率。可在約30瓦特至約1000瓦特之功率位準處以約200kHz與約1MHz之間(例如，約350kHz)的頻率供應低頻RF功率。可在約0瓦特與約200瓦特之間(例如，約50瓦特)的功率位準處將DC或RF偏壓施加至基板。RF功率可為循環或脈衝的及可為連續或不連續的。在氧化物層412之沉積期間，可將沉積反應器之製程腔室維持在約300℃與約650℃之間(例如，450℃)的溫度及約0.5托與10托之間(例如，5托)的壓力下。在氧化物層412之沉積期間位於噴淋頭與基板支撐基座之間的間隔可介於約200密耳與約1000密耳之間(例如，400密耳)。
在308處，將適合於形成鎢層414的製程氣體供應至沉積反應器之處理腔室。適合於形成鎢層的製程氣體可包括六氟化鎢(WF6)、氫氣及惰性氣體(例如，氬氣或氦氣)。WF6之流動速率可自約100sccm至約2000sccm，例如介於 約500與600sccm之間。氫氣之流動速率可自約500sccm至約20000sccm，例如為7500sccm。在310處，在氧化物層412上形成鎢層414。
在一個實施例中，使用PECVD製程形成鎢層414，但可使用其他沉積方法。在將氣體混合物供應至處理腔室後，可使308處提供至處理腔室的氣體混合物離子化成電漿。PECVD製程可使用高頻RF功率及低頻RF功率。可在約100瓦特至約1500瓦特之功率位準處以約1MHz與約20MHz之間(例如，約13.56MHz)的頻率提供高頻RF功率。可在約0瓦特至約500瓦特之功率位準處以約200kHz與約1MHz之間(例如，約350kHz)的頻率提供低頻RF功率。可在約0瓦特與約200瓦特之間(例如，約50瓦特)的功率位準處將DC或RF偏壓施加至基板。RF功率可為循環或脈衝的及可為連續或不連續的。在鎢層414之沉積期間，可將沉積反應器之處理腔室維持在約300℃與約650℃之間(例如，450℃)的溫度及約0.5托與50托之間(例如，30托)的壓力下。在鎢層414之沉積期間位於噴淋頭與基板支撐基座之間的間隔可介於約200密耳與約1000密耳之間(例如，400密耳)。
在312處，將適合於形成氮化鎢黏著層416的製程氣體供應至沉積反應器之處理腔室。適合於形成氮化鎢黏著層416的製程氣體可包括六氟化鎢、氨氣、氫氣、氮氣及惰性氣體(例如，氬氣或氦氣)。WF6之流動速率可自約100sccm至約2000sccm，例如介於約500與600sccm之間。氫氣之流動速率可自約0sccm至約20000sccm，例如為7500sccm。 氨氣之流動速率可自約100sccm至約10000sccm，例如為4500sccm。氮氣及/或氦氣及/或氬氣之流動速率可自約1000sccm至約20000sccm，例如為12500sccm。在314處，在鎢層414上形成氮化鎢黏著層416。
在一個實施例中，使用PECVD製程形成氮化鎢黏著層416，但亦可使用其他沉積方法。可使312處供應至處理腔室的氣體混合物在供應至處理腔室後離子化成電漿。PECVD製程可使用高RF功率及低RF功率。可在約45瓦特至約2500瓦特之功率位準處以約1MHz與約20MHz之間(諸如約13.56MHz)的頻率供應高頻RF功率。可在約20瓦特至約500瓦特之功率位準處以約200kHz與約1MHz之間(例如，約350kHz)的頻率提供低頻RF功率。可在約0瓦特與約200瓦特之間(例如，約50瓦特)的功率位準處將DC或RF偏壓施加至基板。RF功率可為循環或脈衝的及可為連續或不連續的。在氮化鎢黏著層416之沉積期間，可將沉積反應器之處理腔室維持在約300℃與約650℃之間(例如，450℃)的溫度及約0.5托與10托之間(例如，7托)的壓力下。在鎢層414之沉積期間位於噴淋頭與基板支撐基座之間的間隔可介於約200密耳與約800密耳之間(例如，300密耳)。
鎢層414可比氮化鎢黏著層416更厚。鎢層414厚度與氮化鎢黏著層416厚度之比率可介於約5：1與約100：1之間(例如，25：1)。
在某些實施例中，可在每一氧化物與鎢層之間添加氮化鎢黏著層。可根據與上文描述在314處形成氮化鎢黏著 層相關的製程類似的製程形成氮化鎢黏著層。因此，在一些實施例中，可在306及308處的操作之間重複312及314處的操作。
在達到所欲層數前可一直重複形成氧化物層412、鎢層414及氮化鎢黏著層416之製程，如決定操作316所示。在第4A圖之裝置中，已藉由重複該製程形成額外層。在氮化鎢黏著層416上形成第二氧化物層422，在第二氧化物層422上形成第二鎢層424，且隨後在第二鎢層424上形成第二氮化鎢黏著層426。在第二氮化鎢黏著層426上形成第三氧化物層432，在第三氧化物層432上形成第三鎢層434，且隨後在第三鎢層434上形成第三氮化鎢黏著層436。應理解，實際上亦可提供額外層。亦應理解，可以與第4A圖所示之次序相反的次序提供第4A圖之裝置中所示的層。可藉由將製程重複任何所欲次數提供任何層數。在一些實施例中，可重複該製程大於50次或大於100次。
若需要，可在任何時間淨化沉積反應器之處理腔室，以提供沉積化學品之間的清潔轉換。舉例而言，可在306處形成氧化物層與308處供應用於鎢層的製程氣體之間淨化處理腔室。亦可在310處形成鎢層與312處供應用於氮化鎢黏著層的製程氣體之間淨化處理腔室。亦可在314處形成氮化鎢黏著層與304處供應用於氧化物層的製程氣體之間淨化處理腔室。在一些實施例中，淨化處理腔室可用於提供裝置中自一個層至另一層的急劇轉換，諸如第4A圖所示。或者，可使用兩個或更多個處理腔室。處理腔室可專用於形成特定 層。
在316處達到所欲層數後，製程可視情況在318及320處繼續。第4B圖及第4C圖對應於該等額外製程操作。在318處，在堆疊中產生複數個孔407。可鑽鑿或衝壓該等孔。或者，可使用切割技術，諸如乾式蝕刻。在320處，藉由在孔407內部沉積保形高介電常數的介電材料產生複數個通道409。高介電常數的介電材料包括具有比氧化矽更大介電常數的材料，諸如金屬氧化物。氧化鋁及氧化鉿是通常使用的高介電常數閘極介電材料。
可使用購自美國加州聖克拉拉市應用材料公司之任意PRODUCER®腔室執行本文所描述之製程。亦可使用來自其他製造商的處理腔室。
儘管上述係針對本發明之實施例，但是可在不脫離本發明基本範疇的情況下設計出其他及進一步實施例，並且其範疇由隨後申請專利範圍決定。
100‧‧‧製程
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
114‧‧‧步驟
116‧‧‧步驟

Claims (20)

  1. 一種用於形成薄膜層之一堆疊供3D記憶體裝置中使用之方法，該方法包含以下步驟：在一沉積反應器之一處理腔室內提供一基板；將適合於形成一介電層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內；在該基板上形成一介電層；將適合於形成一金屬層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內；在該基板上形成一金屬層；將適合於形成一金屬氮化物黏著層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內；在該介電層與該金屬層之間形成一金屬氮化物黏著層；以及重複以下步驟：將適合於形成一介電層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內，在該基板上形成一介電層，將適合於形成一金屬層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內，在該基板上形成一金屬層，將適合於形成一金屬氮化物黏著層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內，且在該介電層與該金屬層之間形成一金屬氮化物黏著層以形成交替介電層與金屬層的一堆疊，其中在每一介電層與相鄰金屬層之間具有一金屬氮化物層。
  2. 如請求項1所述之方法，進一步包含以下步驟：使適合於形成該介電層的該一或更多種製程氣體在該沉積反應器之該處理腔室內部離子化成一電漿；在將適合於形成該金屬層的該一或更多種氣體供應至該沉積反應器之該處理腔室後，使適合於形成該金屬層的該一或更多種製程氣體離子化成一電漿；在將適合於形成該金屬氮化物黏著層的該一或更多種氣體供應至該沉積反應器之該處理腔室後，使適合於形成該金屬氮化物黏著層的該一或更多種製程氣體離子化成一電漿。
  3. 如請求項1所述之方法，其中該介電層包含一材料，該材料選自由以下組成之群組：一氧化物、一氮化物、一氮氧化物、一磷矽玻璃、一硼矽玻璃、一磷硼矽玻璃及上述之衍生物。
  4. 如請求項5所述之方法，其中適合於形成該介電層的該一或更多種製程氣體包含矽烷或四乙氧基矽烷之至少一者及氧氣或氧化亞氮之至少一者。
  5. 如請求項1所述之方法，其中該金屬層包含一材料，該材料選自由以下組成之群組：鎢、鋁、鎳、鈷、鉭、鈦、上述之矽化物、上述之合金及上述之衍生物。
  6. 如請求項5所述之方法，其中適合於形成該金屬層的該一或更多種製程氣體包含氫氣、一惰性氣體及一金屬化合物，該金屬化合物包括來自由鎢、鋁、鎳、鈷、鉭或鈦組成之群組的一金屬。
  7. 如請求項1所述之方法，其中適合於形成該金屬氮化物黏著層的該一或更多種製程氣體包含氫氣，氨氣，氮氣與在製程條件下為惰性之一稀釋氣體中的一或更多者，及一金屬化合物，該金屬化合物包括來自由鎢、鋁、鎳、鈷、鉭或鈦組成之群組的一金屬。
  8. 如請求項2所述之方法，其中重複該序列至少50次。
  9. 如請求項2所述之方法，其中重複該序列至少100次。
  10. 如請求項7所述之方法，其中該金屬層具有一第一厚度，該金屬氮化物黏著層具有一第二厚度，且該第一厚度與該第二厚度之比率介於約5：1與約100：1之間。
  11. 一種用於形成薄膜層之一堆疊供3D記憶體裝置中使用之方法，該方法包含以下步驟：在一沉積反應器之一處理腔室內提供一基板；將適合於沉積一氧化物層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內； 在該基板上形成一氧化物層；將適合於形成一鎢層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內；在該氧化物層上形成一鎢層；將適合於形成一氮化鎢黏著層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內；在該鎢層上形成一氮化鎢黏著層；以及重複以下步驟：將適合於沉積一氧化物層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內，在該基板上形成該氧化物層，將適合於形成一鎢層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內，在該氧化物層上形成該鎢層，將適合於形成一氮化鎢黏著層的一或更多種製程氣體供應至該沉積反應器之該處理腔室內，及在該鎢層上形成一氮化鎢黏著層以形成交替氧化物層與鎢層的一堆疊，其中在每一氧化物層與相鄰鎢層之間具有一氮化鎢層。
  12. 如請求項11所述之方法，進一步包含以下步驟：在將適合於形成該氧化物層的該一或更多種氣體供應至該沉積反應器之該處理腔室後，使適合於形成該氧化物層的該一或更多種製程氣體離子化成一電漿；在將適合於形成該鎢層的該一或更多種氣體供應至該沉積反應器之該處理腔室後，使適合於形成該鎢層的該一或更多種製程氣體離子化成一電漿； 在將適合於形成該氮化鎢黏著層的該一或更多種氣體供應至該沉積反應器之該處理腔室後，使適合於形成該氮化鎢黏著層的該一或更多種製程氣體離子化成一電漿。
  13. 如請求項12所述之方法，進一步包含以下步驟：在已形成所有該等氧化物層、鎢層及氮化鎢黏著層後，在該堆疊中形成複數個孔；以及在該複數個孔中保形地沉積一高介電常數的介電材料。
  14. 如請求項11所述之方法，其中該氧化物層為氧化矽。
  15. 如請求項14所述之方法，其中適合於形成該氧化矽層的該一或更多種製程氣體包含矽烷或四乙氧基矽烷之至少一者及氧氣或氧化亞氮之至少一者。
  16. 如請求項11所述之方法，其中適合於形成該鎢層的該一或更多種製程氣體包含六氟化鎢、氫氣及一惰性氣體。
  17. 如請求項11所述之方法，其中適合於形成該氮化鎢黏著層的該一或更多種製程氣體包含六氟化鎢，氫氣，氨氣，及氮氣與在該等製程條件下為惰性的一稀釋氣體中的一或更多者。
  18. 如請求項12所述之方法，其中重複該序列至少50次。
  19. 如請求項12所述之方法，其中重複該序列至少100次。
  20. 一種用於形成薄膜層之一堆疊供3D記憶體裝置中使用之方法，該方法包含以下步驟：在一沉積反應器之一處理腔室內提供一基板；離子化供應至該沉積反應器之該處理腔室的製程氣體以形成氧化物層與鎢層之交替層之一集合，其中在每一氧化物層與鎢層之間的介面處形成一氮化鎢黏著層。
TW104101708A 2014-01-21 2015-01-19 用於３ｄ快閃記憶體應用的介電質－金屬堆疊 TWI646211B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461929794P 2014-01-21 2014-01-21
US61/929,794 2014-01-21

Publications (2)

Publication Number Publication Date
TW201534748A true TW201534748A (zh) 2015-09-16
TWI646211B TWI646211B (zh) 2019-01-01

Family

ID=53545432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101708A TWI646211B (zh) 2014-01-21 2015-01-19 用於３ｄ快閃記憶體應用的介電質－金屬堆疊

Country Status (6)

Country Link
US (2) US9972487B2 (zh)
JP (1) JP6800015B2 (zh)
KR (1) KR102275051B1 (zh)
CN (1) CN105934819B (zh)
TW (1) TWI646211B (zh)
WO (1) WO2015112327A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102275051B1 (ko) * 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
CN109417022B (zh) * 2016-06-28 2023-08-11 应用材料公司 用于3d nand存储器器件的基于cvd的氧化物-金属多结构
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
WO2018226696A1 (en) * 2017-06-05 2018-12-13 Applied Materials, Inc. Methods of lowering wordline resistance
US10332888B2 (en) * 2017-11-13 2019-06-25 United Microelectronics Corp. Memory devices and method of manufacturing the same
US10651196B1 (en) 2018-11-08 2020-05-12 Sandisk Technologies Llc Three-dimensional multilevel device containing seamless unidirectional metal layer fill and method of making same
CN109801872B (zh) * 2019-02-13 2020-04-10 长江存储科技有限责任公司 三维存储器及其形成方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341016A (en) 1993-06-16 1994-08-23 Micron Semiconductor, Inc. Low resistance device element and interconnection structure
US6996151B1 (en) 1999-11-08 2006-02-07 Lucent Technologies Inc. Tin oxide adhesion layer for metal-dielectric mirrors
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
KR100771808B1 (ko) * 2006-07-05 2007-10-30 주식회사 하이닉스반도체 Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법
CN100428416C (zh) * 2006-04-03 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
KR20090036850A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
KR100945923B1 (ko) * 2007-11-07 2010-03-05 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR101015125B1 (ko) * 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법
US20100075499A1 (en) * 2008-09-19 2010-03-25 Olsen Christopher S Method and apparatus for metal silicide formation
KR20100048731A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 ＡｌＯ 마스크를 이용한 반도체소자의 제조방법
JP5558695B2 (ja) * 2008-11-18 2014-07-23 株式会社東芝 不揮発性半導体記憶装置
US8258034B2 (en) * 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
JP5121869B2 (ja) * 2010-03-23 2013-01-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8709551B2 (en) 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
US20120043518A1 (en) * 2010-08-18 2012-02-23 Applied Materials, Inc. Variable resistance memory element and fabrication methods
US8076250B1 (en) 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
EP2731110B1 (en) 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
JP2012174866A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置およびその製造方法
JP5722180B2 (ja) * 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
US8643142B2 (en) 2011-11-21 2014-02-04 Sandisk Technologies Inc. Passive devices for 3D non-volatile memory
US20130161629A1 (en) 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application
TW201408810A (zh) * 2012-07-12 2014-03-01 Applied Materials Inc 用於沉積貧氧金屬膜的方法
KR102275051B1 (ko) * 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
JP6360457B2 (ja) * 2015-04-08 2018-07-18 東芝メモリ株式会社 半導体装置及びその製造方法
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof

Also Published As

Publication number Publication date
WO2015112327A1 (en) 2015-07-30
KR20160107333A (ko) 2016-09-13
KR102275051B1 (ko) 2021-07-07
US9972487B2 (en) 2018-05-15
TWI646211B (zh) 2019-01-01
JP6800015B2 (ja) 2020-12-16
CN105934819B (zh) 2019-04-26
CN105934819A (zh) 2016-09-07
JP2017510059A (ja) 2017-04-06
US20150206757A1 (en) 2015-07-23
US20180247808A1 (en) 2018-08-30
US10475644B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US10475644B2 (en) Dielectric-metal stack for 3D flash memory application
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
US9627221B1 (en) Continuous process incorporating atomic layer etching
JP6653577B2 (ja) プラスマエンハンスト原子層エッチングの方法
TWI625414B (zh) 用ｔｄｍａｔ或ｔｄｅａｔ透過ｐｅａｌｄ形成含鈦膜之方法
TWI606511B (zh) 非原地的電漿氧化物蝕刻
TWI601204B (zh) 自由基成分的氧化物蝕刻
TWI523103B (zh) 在高開口率圖案上形成具有Ｓｉ－Ｎ鍵之共形膜的方法
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
TWI805644B (zh) 針對pecvd金屬摻雜碳硬遮罩之均質介面的沉積系統和方法
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
US11664219B2 (en) Selective deposition of SiOC thin films
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
US20230143204A1 (en) Plasma Enhanced Film Formation Method
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US11056353B2 (en) Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR20240099147A (ko) 플라즈마 강화 막 형성 방법
CN107794515A (zh) 通过形成基于烃的超薄膜对层进行保护的方法