JP5558695B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5558695B2 JP5558695B2 JP2008294786A JP2008294786A JP5558695B2 JP 5558695 B2 JP5558695 B2 JP 5558695B2 JP 2008294786 A JP2008294786 A JP 2008294786A JP 2008294786 A JP2008294786 A JP 2008294786A JP 5558695 B2 JP5558695 B2 JP 5558695B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- film
- disposed
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 138
- 229910052751 metal Inorganic materials 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 34
- 229910021332 silicide Inorganic materials 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 8
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 52
- 229920005591 polysilicon Polymers 0.000 description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 41
- 229910052814 silicon oxide Inorganic materials 0.000 description 41
- 238000004519 manufacturing process Methods 0.000 description 35
- 229910052581 Si3N4 Inorganic materials 0.000 description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 34
- 238000000034 method Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Description
本発明は、不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置のメモリセルは半導体基板上にゲート絶縁膜、制御ゲート電極が積層されたトランジスタ構造をなしている。このメモリセルの書き込み／消去は、制御ゲート電極と基板間に電圧を印加することでトンネル電流を流し、電荷蓄積膜中の電荷の有無で閾値電圧を制御することによって、データを記憶させる。メモリセルの構造には、例えば、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）構造、スタックゲート構造等がある。
ＭＯＮＯＳ構造等は、チャージトラップ型とも呼ばれ、例えば、ゲート絶縁膜として電荷を選択的に通過させるトンネル絶縁膜（シリコン酸化膜）、電荷蓄積絶縁膜（シリコン窒化膜）、及び電荷蓄積絶縁膜と制御ゲート電極間の電流を阻止するブロッキング絶縁膜（シリコン酸化膜）が順次積層されており、シリコン窒化膜中に局在するトラップサイトへの電荷トラップによって閾値を変化させる。
スタックゲート構造は、浮遊ゲート型とも呼ばれ、例えば、トンネル絶縁膜（シリコン酸化膜）、浮遊ゲート電極（ポリシリコン膜）、電極間絶縁膜（ＯＮＯ膜）、制御ゲート電極が順次積層されている。書き込み／消去は、制御ゲート電極と半導体基板間に高電圧を印加することでＦＮ（Fow1er-Nordheim）トンネル電流を流し、トンネル絶縁膜と浮遊ゲート電極間で電荷の出し入れをすることによって行われる。つまり、浮遊ゲート電極内の電荷の有無で閾値電圧を制御することによって、データを記憶させる。
これらのどちらのメモリセルも、メモリセルに隣接する選択トランジスタによって選択される。選択トランジスタは、電荷を蓄積し続ける必要はなく、例えば、ゲート絶縁膜（シリコン酸化膜）とその上に制御ゲート電極（ポリシリコン膜）が順次積層されている。
メモリセルトランジスタ及び選択トランジスタは、それぞれの閾値電圧が許容範囲に収められることは重要である。スタックゲート構造において、例えば、メモリセルは、浮遊ゲート電極と、浮遊ゲート電極上に配置されるゲート間絶縁膜と、ゲート間絶縁膜上に配置される制御ゲート電極とを有し、選択トランジスタは、下側ゲート電極と、下側ゲート電極上に配置され、開口部を有するゲート間絶縁膜と、少なくとも開口部に形成され、金属原子の拡散をブロックする機能を有するブロック膜と、第２ゲート間絶縁膜上に配置され、ブロック膜を介して下側ゲート電極に電気的に接続される上側ゲート電極とを有し、メモリセルの制御ゲート電極及び選択トランジスタの上側ゲート電極がフルシリサイド化される構造が開示されている（例えば、特許文献１参照。）。
開示されたスタックゲート構造は、選択トランジスタの下側ゲート電極が、シリサイド化されないポリシリコンを残し、メモリセルの制御ゲート電極が、フルシリサイドとされる構成とし、両トランジスタの制御ゲート電極が異なる仕事関数を有することが可能である。これらのゲート電極はゲート間絶縁膜を共通に有し、一方の選択トランジスタはゲート間絶縁膜に開口を有する構成であることを利用している。
しかしながら、チャージトラップ型は、ゲート間絶縁膜を配する構造にはなっていないので、開示されたスタックゲート構造の技術をそのまま適用することが難しい。また、開示された技術では、選択トランジスタの下側ゲート電極にポリシリコンを残して、閾値電圧を制御するという選択に限定され、その他の構成を取ることが難しいという問題がある。
特開２００８−１５９６１４号公報
本発明は、互いに異なる仕事関数のゲート電極を有するメモリセルトランジスタ及び選択トランジスタを構成可能なチャージトラップ型の不揮発性半導体記憶装置を提供する。
本発明の一態様の不揮発性半導体記憶装置は、表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、不純物がドープされたシリコン及び金属系導電性材料のグループから選択される少なくとも１つの材料が配置された第１のゲート電極を備えたメモリセルトランジスタと、前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、前記不純物がドープされたシリコン及び前記金属系導電性材料のグループから選択される少なくとも１つの材料が配置された第２のゲート電極を備えた選択トランジスタとを具備し、前記第１のゲート電極に配置され前記第１の絶縁膜の上に接する材料と、前記第２のゲート電極に配置され前記第２の絶縁膜の上に接する材料とは異なり、チャージトラップ型であることを特徴とする。
また、本発明の別態様の不揮発性半導体記憶装置は、表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、第１の幅を有するシリサイドが配置された第１のゲート電極を備えたメモリセルトランジスタと、前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、順に、第１の幅より大きい第２の幅を有する不純物がドープされたシリコン及び前記シリサイドが配置された第２のゲート電極を備えた選択トランジスタと、を具備し、チャージトラップ型であることを特徴とする。
本発明によれば、互いに異なる仕事関数のゲート電極を有するメモリセルトランジスタ及び選択トランジスタを構成可能なチャージトラップ型の不揮発性半導体記憶装置を提供する。
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
本発明の実施例１に係る不揮発性半導体記憶装置及びその製造方法について、図１乃至図９を参照しながら説明する。図１は不揮発性半導体記憶装置の構造を模式的に示す断面図である。図２乃至図９は、不揮発性半導体記憶装置の製造方法を工程順に模式的に示す構造断面図である。図２乃至図９のそれぞれの（ａ）及び（ｂ）は、図１（ｂ）の２点鎖線で囲んだ領域、及び図１（ｃ）の２点鎖線で囲んだ領域に、それぞれ対応している。なお、半導体基板の表面において、半導体基板から離れる方向を上または上方向として説明する。
図１に示すように、ＮＡＮＤ型の不揮発性半導体記憶装置１は、表面に、互いに離間して設けられたソースまたはドレインとする拡散領域２１を有する半導体基板１０と、拡散領域２１の間の半導体基板１０の表面に、順に、トンネル絶縁膜１３、電荷蓄積絶縁膜１４、及びブロッキング絶縁膜１５を有する第１の絶縁膜であるゲート絶縁膜１８が配設され、ゲート絶縁膜１８の上に接して、第１の幅である幅Ｌ１を有するシリサイド膜１７ａが配置された第１のゲート電極であるゲート電極１９を備えたメモリセル領域７にあるメモリセルトランジスタ５と、拡散領域２１の間の半導体基板１０の表面に、第２の絶縁膜であるゲート絶縁膜２８が配設され、ゲート絶縁膜２８の上に接して、順に、第１の幅より大きい第２の幅である幅Ｌ２を有する不純物ドープのシリコンされたポリシリコン膜１６ａ及びシリサイド膜１７ａが配置された第２のゲート電極であるゲート電極２９を備えた選択ゲート領域８にある選択トランジスタ６とを具備している。
また、図１（ａ）に示すように、不揮発性半導体記憶装置１は、複数の素子領域１１（網掛け表示）がストライプ状に平行に、図面左右に伸長して設けられている。素子領域１１内には、ソースまたはドレインとなる拡散領域２１が互いに離間して設けられている。また、素子領域１１間には、例えば、シリコン酸化膜からなる素子分離領域３１が設けられている。
メモリセルトランジスタ５のゲート電極１９は、素子領域１１に直交するように、ストライプ状に平行に、図面上下に伸長して設けられている。メモリセルは個々にメモリセルトランジスタ５に対応し、メモリセル領域７に格子状に配設されている。
選択トランジスタ６のゲート電極２９は、ゲート電極１９に平行に、メモリセル領域７を挟むように両側に、１対の選択トランジスタ６が配置されている。つまり、各メモリセルトランジスタ５のソースとドレイン、すなわち拡散領域２１は、隣接するものが共通に接続されて、メモリブロックが形成され、メモリブロックの両端に選択トランジスタ６が設けられている。ゲート電極２９は、２本ずつ選択ゲート領域８に配設されている。ここでは２本ずつ図示しているが、選択できればゲート電極２９を有する選択ゲートは1本でもよい。
図１（ｂ）及び（ｃ）に示すように、半導体基板１０は、例えば、ｐ型シリコン基板であり、拡散領域２１は、ｎ型の不純物、例えばＡｓが注入されている。拡散領域２１は、対向する拡散領域２１側に、それぞれ張り出したエクステンション領域が設けられていることが多い。隣接する拡散領域２１間の一部は、チャネル領域（図示略）として機能する。なお、半導体基板１０は、ｐ型ウェルが設けられた基板構造とすること、絶縁層の上にｐ型シリコンを有するＳＯＩ（Silicon on Insulator）基板とすることが可能であり、また、半導体基板１０及び拡散領域２１は、それぞれ逆の導電型で構成することが可能である。
また、ゲート絶縁膜１８、２８及びゲート電極１９、２９は、間を、例えば、シリコン絶縁膜からなる層間絶縁膜３３で埋め込まれている。なお、図示を省略するが、ゲート絶縁膜１８、２８及びゲート電極１９、２９の側壁部及び上部は、シリコン酸化膜またはシリコン窒化膜またはシリコン酸窒化膜の少なくとも一つからなる絶縁膜で被われている。
メモリセル領域７では、隣接する拡散領域２１間のチャネル領域の上部に、トンネル絶縁膜１３、電荷蓄積絶縁膜１４、及びブロッキング絶縁膜１５に、それぞれ、対応するシリコン酸化膜１３ａ、シリコン窒化膜１４ａ、及びシリコン酸化膜１５ａからなるゲート絶縁膜１８が設けられている。なお、トンネル絶縁膜１３は、シリコン酸化膜、シリコン酸窒化膜、並びに、シリコン酸化膜及びシリコン窒化膜を積層した膜のいずれかで構成することが可能である。
メモリセルトランジスタ５のゲート電極１９は、ゲート絶縁膜１８の最上層のブロッキング絶縁膜１５に接して、幅Ｌ１のシリサイド膜１７ａが配設されている。シリサイド膜１７ａは、例えば、Ｎｉを主成分とする。ゲート電極１９の幅Ｌ１が、例えば、製造プロセスの最小寸法で形成される。なお、シリサイド膜１７ａは、その他に、Ｃｏ、Ｐｔ、Ｙｂ、Ｗ等の内の少なくとも１つの元素を主成分とすることが可能である。
一方、選択ゲート領域８では、隣接する拡散領域２１間のチャネル領域の上部に、シリコン酸化膜１３ｂ及びシリコン酸化膜１５ａからなるゲート絶縁膜２８が設けられている。
選択トランジスタ６のゲート電極２９は、シリコン酸化膜１５ａに接して、幅Ｌ１のポリシリコン膜１６ａが配置され、ポリシリコン膜１６ａのシリコン酸化膜１５ａとは反対側に接して、幅Ｌ１のシリサイド膜１７ａが配置されている。つまり、ポリシリコン膜１６ａとシリサイド膜１７ａとの境界は、ゲート電極２９の半導体基板１０の表面からの高さ方向の中間にある。ゲート電極２９は、必要とするトランジスタの駆動能力を発揮するために、チャネル長がゲート電極１９より大きく設定され、同時に、幅Ｌ２が幅Ｌ１より大きく、例えば、２倍乃至それ以上大きく形成されている。
ポリシリコン膜１６ａは、不純物、例えばＰが導入されて、抵抗が低く形成されている。なお、ポリシリコン膜１６ａの不純物は他のｎ型またはｐ型の不純物から適宜選択することが可能である。
次に、不揮発性半導体記憶装置１の製造方法について説明する。製造工程の説明において、不揮発性半導体記憶装置１を構成する材料または配置等が補足される。
図２に示すように、半導体基板１０の表面に、シリコン酸化膜１３ａが熱酸化法により形成され、シリコン酸化膜１３ａの上に、シリコン窒化膜１４ａがＣＶＤ（Chemical Vapor Deposition）法により形成される。図示を省略するが、その後、シリコン窒化膜１４ａの上に、例えば、フォトリソグラフィ法によりパターニングしたアモルファスシリコンを形成し、このアモルファスシリコンをマスクとして、ＲＩＥ（Reactive Ion Etching）法によりエッチングを行う。
図３に示すように、メモリセル領域７（図３（ａ）の右側）で、シリコン酸化膜１３ａ及びシリコン窒化膜１４ａが残り、選択ゲート領域８（図３（ａ）の左側）で、シリコン酸化膜１３ａ及びシリコン窒化膜１４ａがエッチングされる。
図４に示すように、半導体基板１０の表面に、シリコン酸化膜１３ｂが熱酸化法により形成される。図示を省略するが、その後、シリコン酸化膜１３ｂ及びシリコン窒化膜１４ａの上に、例えば、フォトリソグラフィ法によりパターニングしたアモルファスシリコンを形成し、このアモルファスシリコンをマスクとして、ＲＩＥ法によりエッチングを行う。素子分離領域３３（図４（ｂ）の左右両端側）となる領域にトレンチ４１を形成し、次に、例えば、このトレンチ４１にＣＶＤ法によりシリコン酸化膜を埋め込み、平坦化またはエッチングを行う。
図５に示すように、トレンチ４１に素子分離領域３１が形成され、表面にシリコン酸化膜１３ｂ、シリコン窒化膜１４ａ、及び素子分離領域３１の上面が露出する。
図６に示すように、シリコン酸化膜１３ｂ、シリコン窒化膜１４ａ、及び素子分離領域３３の表面に、シリコン酸化膜１５ａをＣＶＤ法により形成する。その後、シリコン酸化膜１５ａの表面に、Ｐがドープされたポリシリコン膜１６ａを形成する。図示を省略するが、その後、ポリシリコン膜１６ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図７に示すように、ゲート絶縁膜１８及びゲート電極１９となる領域に、ほぼ幅Ｌ１となるシリコン酸化膜１３ａ、シリコン窒化膜１４ａ、シリコン酸化膜１５ａ、及びポリシリコン膜１６ａを形成し、ゲート絶縁膜２８及びゲート電極２９となる領域に、ほぼ幅Ｌ２となるシリコン酸化膜１３ｂ、シリコン酸化膜１５ａ、及びポリシリコン膜１６ａを形成する。図示を省略するが、その後、形成された積層膜の側壁部及び上部に、シリコン酸化膜またはシリコン窒化膜またはシリコン酸窒化膜の少なくとも一方からなる絶縁膜を形成し、半導体基板１０の表面に、イオン注入を行って、拡散領域２１を形成する。なお、側壁の絶縁膜を形成する前に、イオン注入を行って、エクステンション領域を形成することは可能である。
図８に示すように、ゲート絶縁膜１８、２８及びゲート電極１９、２９となる領域の間に、ＴＥＯＳ(Tetraethoxysilane)系のシリコン酸化膜からなる層間絶縁膜３３が埋め込まれ、次に、ポリシリコン膜１６ａの上面が露出するように、ＣＭＰ法により平坦化して、平坦化された層間絶縁膜３３及びポリシリコン膜１６ａの上に、例えばＮｉからなるシリサイド形成用の金属膜３５ａがＣＶＤ法により堆積される。
図９に示すように、加熱処理を行って、ゲート絶縁膜１８の上に、ポリシリコン膜１６ａと金属膜３５ａとが反応して、全てシリサイド化されたシリサイド膜１７ａを形成し、同時に、ゲート絶縁膜２８の上に、ポリシリコン膜１６ａの上部のみがシリサイド化されたシリサイド膜１７ａを形成する。つまり、ゲート絶縁膜１８の上のゲート電極１９は、幅Ｌ１のシリサイド膜１７ａで構成され、ゲート絶縁膜２８の上のゲート電極２９は、幅Ｌ２のポリシリコン膜１６ａ及びシリサイド膜１７ａで構成される。
ポリシリコン膜１６ａと金属膜３５ａとが加熱処理によって反応するシリサイド化は、幅の狭い幅Ｌ１のポリシリコン膜１６ａにおいて、幅の広い幅Ｌ２のポリシリコン膜１６ａより早く進行する、いわゆる細線効果を利用して行われる。幅Ｌ１と幅Ｌ２は、幅Ｌ１のポリシリコン膜１６ａで全てシリサイド化され、一方、幅Ｌ２のポリシリコン膜１６ａで、ゲート絶縁膜２８の上に、ポリシリコン膜１６ａがシリサイド化されずに安定的に残るように決められる。シリサイド化の速度差は、加熱温度、金属膜３５ａの種類や膜厚、ポリシリコン膜１６ａの膜厚、不純物濃度や結晶性等により変化するが、本実施例においては、幅Ｌ２を幅Ｌ１の約３倍とした。なお、金属膜３５ａはＮｉの他、上述の元素とすることが可能である。
上述したように、不揮発性半導体記憶装置１は、メモリセル領域７のメモリセルトランジスタ５のゲート電極１９を幅Ｌ１とし、選択ゲート領域８の選択トランジスタ６のゲート電極２９を幅Ｌ１より大きな幅Ｌ２として、ゲート電極１９がゲート絶縁膜１８に接して全てシリサイド膜１７ａで構成され、ゲート電極２９がゲート絶縁膜２８に接してポリシリコン膜１６ａ及びその上のシリサイド膜１７ａで構成されている。
その結果、チャージトラップ型の不揮発性半導体記憶装置１は、異なる仕事関数のゲート電極１９、２９を有するメモリセルトランジスタ５及び選択トランジスタ６を構成可能である。異なる仕事関数を有するゲート電極１９、２９を得たことにより、不揮発性半導体記憶装置１は、メモリセルトランジスタ５及び選択トランジスタ６の閾値電圧をより適当な値に設定することが可能となる。
本発明の実施例２に係る不揮発性半導体記憶装置について、図１０乃至図１３を参照しながら説明する。図１０乃至図１３は、半導体装置の製造方法を工程順に模式的に示す構造断面図であり、図１０は、図１１乃至図１３に示す工程を経て得られる構造断面図である。実施例１の不揮発性半導体記憶装置とは、メモリセルトランジスタのゲート電極が、ゲート絶縁膜の上に金属窒化膜を配設した構成であることが異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
図１０に示すように、本実施例の不揮発性半導体記憶装置は、実施例１の不揮発性半導体記憶装置１に対して、メモリセル領域７のメモリセルトランジスタ７１のゲート電極６１の構成、及び選択ゲート領域８の選択ゲートトランジスタ７２のゲート電極６２の構成が異なる。すなわち、ゲート電極６１は、ゲート絶縁膜１８に接して、例えば、ＴａＮからなる金属窒化膜５１ａが形成され、金属窒化膜５１ａの上にポリシリコン膜５３ａが形成されており、一方、ゲート電極６２は、ゲート絶縁膜２８に接して、ポリシリコン膜５３ａが形成されている。その他の構成は、実施例１の不揮発性半導体記憶装置１と同様であり、ポリシリコン膜５３ａは、実施例１のポリシリコン膜１６ａと同様である。なお、金属窒化膜５１ａは、ＴａＮの他に、ＴｉＮ、ＷＮ、ＴａＳｉＮ等が可能である。
次に、本実施例の不揮発性半導体記憶装置の製造方法について説明する。実施例１の不揮発性半導体記憶装置の製造方法と同様に、図６に示す工程の前まで進めて、次に、図１１に示すように、シリコン酸化膜１３ｂ、シリコン窒化膜１４ａ、及び素子分離領域３３の表面に、シリコン酸化膜１５ａをＣＶＤ法により形成する。その後、シリコン酸化膜１５ａの表面に、ＣＶＤ法で金属窒化膜５１ａを形成する。図示を省略するが、その後、金属窒化膜５１ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図１２に示すように、メモリセル領域７（図１２（ａ）の右側）で、金属窒化膜５１ａが残り、選択ゲート領域８（図１２（ａ）の左側）で、金属窒化膜５１ａがエッチングされる。
図１３に示すように、シリコン酸化膜１５ａ及び金属窒化膜５１ａの表面に、Ｐがドープされたポリシリコン膜５３ａを形成する。図示を省略するが、その後、ポリシリコン膜５３ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図１０に示すように、実施例１の図７示す工程から、図８に示す工程の一部と同様にして、層間絶縁膜３３を形成し、メモリセル領域７に上述の構成のゲート電極６１、及び選択ゲート領域８に上述の構成のゲート電極６２が得られる。
上述したように、本実施例の不揮発性半導体記憶装置は、メモリセルトランジスタ７１のゲート電極６１がゲート絶縁膜１８に接して金属窒化膜５１ａ及びその上のポリシリコン膜５３ａで構成され、選択トランジスタ７２のゲート電極６２がゲート絶縁膜２８に接してポリシリコン膜５３ａで構成されている。
その結果、本実施例の不揮発性半導体記憶装置は、異なる仕事関数のゲート電極６１、６２を有するメモリセルトランジスタ７１及び選択トランジスタ７２を構成可能であり、実施例１の不揮発性半導体記憶装置１と同様な効果を有している。その他に、本実施例の不揮発性半導体記憶装置のゲート電極の幅は、実施例１の不揮発性半導体記憶装置１のゲート電極の幅より制約が少なくなる。
本発明の実施例３に係る不揮発性半導体記憶装置について、図１４乃至図１６を参照しながら説明する。図１４乃至図１６は、半導体装置の製造方法を工程順に模式的に示す構造断面図であり、図１４は、図１５及び図１６に示す工程を経て得られる構造断面図である。実施例１の不揮発性半導体記憶装置とは、選択トランジスタのゲート電極が、ゲート絶縁膜の上に金属窒化膜を配設した構成であることが異なる。なお、実施例１及び２と同一構成部分には同一の符号を付して、その説明は省略する。
図１４に示すように、本実施例の不揮発性半導体記憶装置は、実施例１の不揮発性半導体記憶装置１に対して、メモリセル領域７のメモリセルトランジスタ７３のゲート電極６３の構成、及び選択ゲート領域８の選択トランジスタ７４のゲート電極６４の構成が異なる。すなわち、ゲート電極６３は、ゲート絶縁膜１８に接して、ポリシリコン膜５３ａが形成されており、一方、ゲート電極６４は、ゲート絶縁膜２８に接して、例えば、ＴａＮからなる金属窒化膜５１ａが形成され、金属窒化膜５１ａの上にポリシリコン膜５３ａが形成されている。その他の構成は、実施例１の不揮発性半導体記憶装置１と同様である。
次に、本実施例の不揮発性半導体記憶装置の製造方法について説明する。実施例２の不揮発性半導体記憶装置の製造方法と同様に、図１１に示す工程まで進める。図示を省略するが、その後、金属窒化膜５１ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図１５に示すように、メモリセル領域７（図１５（ａ）の右側）で、金属窒化膜５１ａがエッチングされ、選択ゲート領域８（図１５（ａ）の左側）で、金属窒化膜５１ａが残される。
図１６に示すように、シリコン酸化膜１５ａ及び金属窒化膜５１ａの表面に、Ｐがドープされたポリシリコン膜５３ａを形成する。図示を省略するが、その後、ポリシリコン膜５３ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図１４に示すように、実施例２の図１０示す工程と同様にして、上述のメモリセル領域７に上述の構成のゲート電極６３、及び選択ゲート領域８に上述の構成のゲート電極６４が得られる。
上述したように、本実施例の不揮発性半導体記憶装置は、メモリセルトランジスタ７３のゲート電極６３がゲート絶縁膜１８に接してポリシリコン膜５３ａで構成され、選択トランジスタ７４のゲート電極６４がゲート絶縁膜２８に接して金属窒化膜５１ａ及びその上のポリシリコン膜５３ａで構成されている。
その結果、本実施例の不揮発性半導体記憶装置は、異なる仕事関数のゲート電極６３、６４を有するメモリセルトランジスタ７３及び選択トランジスタ７４を構成可能であり、実施例１の不揮発性半導体記憶装置１と同様な効果を有している。また、本実施例の不揮発性半導体記憶装置のゲート電極６３、６４の仕事関数は、実施例２の不揮発性半導体記憶装置のゲート電極６１、６２の仕事関数と逆の関係にあるが、実施例２の不揮発性半導体記憶装置が有する効果と同様な効果を有している。
本発明の実施例４に係る不揮発性半導体記憶装置について、図１７乃至図２０を参照しながら説明する。図１７乃至図２０は、半導体装置の製造方法を工程順に模式的に示す構造断面図であり、図１７は、図１８乃至図２０に示す工程を経て得られる構造断面図である。実施例１の不揮発性半導体記憶装置とは、メモリセルトランジスタのゲート電極が、ゲート絶縁膜の上に金属窒化膜を配置し、選択トランジスタのゲート電極が、ゲート絶縁膜の上に金属膜を配設した構成であることが異なる。なお、実施例１乃至３と同一構成部分には同一の符号を付して、その説明は省略する。
図１７に示すように、本実施例の不揮発性半導体記憶装置は、実施例２の不揮発性半導体記憶装置に対して、選択ゲート領域８の選択トランジスタ７５のゲート電極６５の構成が異なる。すなわち、ゲート電極６５は、ゲート絶縁膜２８に接して、例えば、Ｒｕからなる金属膜５２ａが形成され、金属膜５２ａの上にポリシリコン膜５３ａが形成されている。その他の構成は、実施例２の不揮発性半導体記憶装置と同様である。なお、金属膜５２ａは、Ｒｕの他に、Ａｕ、Ｐｔ、Ｃｏ、Ｂｅ、Ｎｉ、Ｒｈ、Ｐｄ、Ｔｅ、Ｒｅ、Ｍｏ、Ａｌ、Ｈｆ、Ｔａ、Ｍｎ、Ｚｎ、Ｚｒ、Ｉｎ、Ｂｉ、Ｗ、Ｉｒ、Ｅｒ、Ｌａ、Ｔｉ、Ｙ、Ｙｂ等が可能である。
次に、本実施例の不揮発性半導体記憶装置の製造方法について説明する。実施例２の不揮発性半導体記憶装置の製造方法と同様に、図１２に示す工程まで進める。次に、図１８に示すように、シリコン酸化膜１５ａ、及び金属窒化膜５１ａの表面に、金属膜５２ａをＣＶＤ法により形成する。図示を省略するが、その後、金属膜５２ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図１９に示すように、メモリセル領域７（図１９（ａ）の右側）で、金属膜５２ａがエッチングされ、選択ゲート領域８（図１９（ａ）の左側）で、金属膜５２ａが残される。
図２０に示すように、金属窒化膜５１ａ及び金属膜５２ａの表面に、Ｐがドープされたポリシリコン膜５３ａを形成する。図示を省略するが、その後、ポリシリコン膜５３ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図１７に示すように、実施例２の図１０示す工程と同様にして、メモリセル領域７に上述の構成のゲート電極６１、及び選択ゲート領域８に上述の構成のゲート電極６５が得られる。
上述したように、本実施例の不揮発性半導体記憶装置は、メモリセルトランジスタ７１のゲート電極６１がゲート絶縁膜１８に接して金属窒化膜５１ａ及びその上のポリシリコン膜５３ａで構成され、選択ゲート領域８のゲート電極６５がゲート絶縁膜２８に接して金属膜５２ａ及びその上のポリシリコン膜５３ａで構成されている。
その結果、本実施例の不揮発性半導体記憶装置は、異なる仕事関数のゲート電極６１、６５を有するメモリセルトランジスタ７１及び選択トランジスタ７５を構成可能であり、実施例１乃至３の不揮発性半導体記憶装置と同様な効果を有している。また、本実施例の不揮発性半導体記憶装置のゲート電極６１、６５の仕事関数は、金属窒化膜５１ａ及び金属膜５２ａの中から適宜組み合わせることが可能となり、より適するものを選択することが可能となる。
本発明の実施例５に係る不揮発性半導体記憶装置について、図２１及び図２２を参照しながら説明する。図２１及び図２２は、半導体装置の製造方法を工程順に模式的に示す構造断面図であり、図２１は、図２２に示す工程を経て得られる構造断面図である。実施例４の不揮発性半導体記憶装置とは、メモリセルトランジスタのゲート電極が、ゲート絶縁膜の上に金属窒化膜及び金属膜を配設した構成であることが異なる。なお、実施例１乃至４と同一構成部分には同一の符号を付して、その説明は省略する。
図２１に示すように、本実施例の不揮発性半導体記憶装置は、実施例４の不揮発性半導体記憶装置に対して、メモリセル領域７のメモリセルトランジスタ７６のゲート電極６６の構成が異なる。すなわち、ゲート電極６６は、ゲート絶縁膜１８に接して、金属窒化膜５１ａが形成され、金属窒化膜５１ａの上に金属膜５２ａが形成され、金属膜５２ａの上にポリシリコン膜５３ａが形成されている。その他の構成は、実施例４の不揮発性半導体記憶装置と同様である。
次に、本実施例の不揮発性半導体記憶装置の製造方法について説明する。実施例４の不揮発性半導体記憶装置の製造方法と同様に、図１８に示す工程まで進める。次に、図２２に示すように、金属膜５２ａの表面に、Ｐがドープされたポリシリコン膜５３ａを形成する。図示を省略するが、その後、ポリシリコン膜５３ａの上に、フォトリソグラフィ法によりパターニングしたシリコン窒化膜を形成し、このシリコン窒化膜をマスクとして、ＲＩＥ法によりエッチングを行う。
図２１に示すように、実施例４の図１７示す工程と同様にして、メモリセル領域７に上述の構成のゲート電極６６、及び選択ゲート領域８に上述の構成のゲート電極６５が得られる。
上述したように、本実施例の不揮発性半導体記憶装置は、メモリセルトランジスタ７６のゲート電極６６がゲート絶縁膜１８に接して、順に、金属窒化膜５１ａ、金属膜５２ａ、及びポリシリコン膜５３ａで構成され、選択ゲートトランジスタ７５のゲート電極６５がゲート絶縁膜２８に接して金属膜５２ａ及びその上のポリシリコン膜５３ａで構成されている。
その結果、本実施例の不揮発性半導体記憶装置は、異なる仕事関数のゲート電極６５、６６を有するメモリセルトランジスタ７６及び選択トランジスタ７５を構成可能であり、実施例４の不揮発性半導体記憶装置と同様な効果を有している。また、本実施例の不揮発性半導体記憶装置は、実施例４の不揮発性半導体記憶装置と比較して、金属膜５２ａをエッチングする工程が不要となるので、製造工程の短縮が可能である。
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
例えば、実施例では、ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である例を示したが、誘電率のより高い、例えば、Ｈｆ等を含む酸化膜、Ｈｆ等を含むシリコン酸化膜、Ｈｆ等を含む酸窒化膜、及びＨｆ等を含むシリコン酸窒化膜等のいわゆるhigh-k膜とすることは可能である。
また、実施例では、不揮発性半導体記憶装置は、ＮＡＮＤ型である例を示したが、他の論理、例えば、ＡＮＤ型を構成するメモリセルトランジスタ及び選択トランジスタに同様に適用可能である。
また、実施例では、メモリセルトランジスタ及び選択トランジスタのゲート絶縁膜に接するゲート電極の例として、ポリシリコン膜、シリサイド膜、金属窒化膜、及び金属膜の内の２つの組合せの幾つかを示したが、実施例で示した組合せ以外の別の組合せとすることは可能である。
また、実施例では、ゲート電極の材料として、金属単体、シリサイド（珪化物）、窒化物等の金属系導電性材料の例を示したが、その他に、実施例で示した元素を１つ以上含む金属単体もしくは金属化合物、または、これらの珪化物、ホウ化物、窒化物、もしくは炭化物であることは可能である。
その他、以下の付記に記載されるような構成が考えられる。
（付記１） 表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、第１の幅を有するシリサイドが配置された第１のゲート電極を備えたメモリセルトランジスタと、前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、順に、第１の幅より大きい第２の幅を有する不純物がドープされたシリコン及び前記シリサイドが配置された第２のゲート電極を備えた選択トランジスタとを具備している不揮発性半導体記憶装置。
（付記１） 表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、第１の幅を有するシリサイドが配置された第１のゲート電極を備えたメモリセルトランジスタと、前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、順に、第１の幅より大きい第２の幅を有する不純物がドープされたシリコン及び前記シリサイドが配置された第２のゲート電極を備えた選択トランジスタとを具備している不揮発性半導体記憶装置。
（付記２） 前記金属系導電性材料は、Ａｕ、Ｐｔ、Ｃｏ、Ｂｅ、Ｎｉ、Ｒｈ、Ｐｄ、Ｔｅ、Ｒｅ、Ｍｏ、Ａｌ、Ｈｆ、Ｔａ、Ｍｎ、Ｚｎ、Ｚｒ、Ｉｎ、Ｂｉ、Ｒｕ、Ｗ、Ｉｒ、Ｅｒ、Ｌａ、Ｔｉ、Ｙ、Ｙｂのうちから選ばれる１つ以上の元素を含む金属単体もしくは金属化合物、または、これらの珪化物、ホウ化物、窒化物、もしくは炭化物である付記１に記載の不揮発性半導体記憶装置。
（付記３） 前記第１の絶縁膜は、前記半導体基板の表面側から、順に、トンネル絶縁膜、電荷蓄積絶縁膜、及びブロッキング絶縁膜を有する付記１に記載の不揮発性半導体記憶装置。
（付記４） 前記トンネル絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、並びに、シリコン酸化膜及びシリコン窒化膜を積層した膜のいずれかである付記１に記載の不揮発性半導体記憶装置。
（付記５） 前記半導体基板は、前記拡散領域の表面とは反対側の内部に、絶縁層を有する付記１に記載の不揮発性半導体記憶装置。
１ 不揮発性半導体記憶装置
５、７１、７３、７６ メモリセルトランジスタ
６、７２、７４、７５ 選択トランジスタ
７ メモリセル領域
８ 選択ゲート領域
１０ 半導体基板
１１ 素子領域
１３ トンネル絶縁層
１３ａ、１３ｂ、１５ａ シリコン酸化膜
１４ 電荷蓄積絶縁膜
１４ａ シリコン窒化膜
１５ ブロッキング絶縁膜
１６ａ、５３ａ ポリシリコン膜
１７ａ シリサイド膜
１８、２８ ゲート絶縁膜
１９、２９、６１、６２、６３、６４、６５、６６ ゲート電極
２１ 拡散領域
３１ 素子分離領域
３３ 層間絶縁膜
３５ａ、５２ａ 金属膜
４１ トレンチ
５１ａ 金属窒化膜
Ｌ１、Ｌ２ 幅
５、７１、７３、７６ メモリセルトランジスタ
６、７２、７４、７５ 選択トランジスタ
７ メモリセル領域
８ 選択ゲート領域
１０ 半導体基板
１１ 素子領域
１３ トンネル絶縁層
１３ａ、１３ｂ、１５ａ シリコン酸化膜
１４ 電荷蓄積絶縁膜
１４ａ シリコン窒化膜
１５ ブロッキング絶縁膜
１６ａ、５３ａ ポリシリコン膜
１７ａ シリサイド膜
１８、２８ ゲート絶縁膜
１９、２９、６１、６２、６３、６４、６５、６６ ゲート電極
２１ 拡散領域
３１ 素子分離領域
３３ 層間絶縁膜
３５ａ、５２ａ 金属膜
４１ トレンチ
５１ａ 金属窒化膜
Ｌ１、Ｌ２ 幅
Claims (4)
- 表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、
前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、不純物がドープされたシリコン及び金属系導電性材料のグループから選択される少なくとも１つの材料が配置された第１のゲート電極を備えたメモリセルトランジスタと、
前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、前記不純物がドープされたシリコン及び前記金属系導電性材料のグループから選択される少なくとも１つの材料が配置された第２のゲート電極を備えた選択トランジスタとを具備し、
前記第１のゲート電極に配置され前記第１の絶縁膜の上に接する材料と、前記第２のゲート電極に配置され前記第２の絶縁膜の上に接する材料とは異なり、
前記第１のゲート電極は、前記第１の絶縁膜の上に接して設けられた金属窒化物を含む多層構造であることを特徴とするチャージトラップ型の不揮発性半導体記憶装置。 - 表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、
前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、不純物がドープされたシリコン及び金属系導電性材料のグループから選択される少なくとも１つの材料が配置された第１のゲート電極を備えたメモリセルトランジスタと、
前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、前記不純物がドープされたシリコン及び前記金属系導電性材料のグループから選択される少なくとも１つの材料が配置された第２のゲート電極を備えた選択トランジスタとを具備し、
前記第１のゲート電極に配置され前記第１の絶縁膜の上に接する材料と、前記第２のゲート電極に配置され前記第２の絶縁膜の上に接する材料とは異なり、
前記第１のゲート電極に配置され、前記第１の絶縁膜の上に接する材料は、不純物がドープされたシリコンであり、
前記第２のゲート電極に配置され、前記第２の絶縁膜の上に接する材料は、金属窒化物であることを特徴とするチャージトラップ型の不揮発性半導体記憶装置。 - 前記第２のゲート電極に配置され、前記第２の絶縁膜の上に接する材料は、前記金属単体又は前記金属化合物であることを特徴とする請求項１に記載のチャージトラップ型の不揮発性半導体記憶装置。
- 表面に、互いに離間して設けられたソースまたはドレインとなる拡散領域を有する半導体基板と、
前記拡散領域の間の前記半導体基板の表面に、電荷蓄積絶縁膜を有する第１の絶縁膜が配設され、前記第１の絶縁膜の上に接して、第１の幅を有するシリサイドが配置された第１のゲート電極を備えたメモリセルトランジスタと、
前記拡散領域の間の前記半導体基板の表面に、第２の絶縁膜が配設され、前記第２の絶縁膜の上に接して、順に、第１の幅より大きい第２の幅を有する不純物がドープされたシリコン及び前記シリサイドが配置された第２のゲート電極を備えた選択トランジスタと、
を具備していることを特徴とするチャージトラップ型の不揮発性半導体記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008294786A JP5558695B2 (ja) | 2008-11-18 | 2008-11-18 | 不揮発性半導体記憶装置 |
| US12/618,119 US8134203B2 (en) | 2008-11-18 | 2009-11-13 | Nonvolatile semiconductor memory device |
| US13/364,602 US8575684B2 (en) | 2008-11-18 | 2012-02-02 | Nonvolatile semiconductor memory device |
| US13/364,588 US8614477B2 (en) | 2008-11-18 | 2012-02-02 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008294786A JP5558695B2 (ja) | 2008-11-18 | 2008-11-18 | 不揮発性半導体記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010123684A JP2010123684A (ja) | 2010-06-03 |
| JP2010123684A5 JP2010123684A5 (ja) | 2012-01-12 |
| JP5558695B2 true JP5558695B2 (ja) | 2014-07-23 |
Family
ID=42171295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008294786A Active JP5558695B2 (ja) | 2008-11-18 | 2008-11-18 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8134203B2 (ja) |
| JP (1) | JP5558695B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101137929B1 (ko) * | 2010-05-31 | 2012-05-09 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP5549411B2 (ja) * | 2010-06-18 | 2014-07-16 | 富士通セミコンダクター株式会社 | 半導体素子の製造方法、半導体メモリの製造方法、及び半導体素子 |
| JP5702227B2 (ja) * | 2011-05-27 | 2015-04-15 | 東京エレクトロン株式会社 | 選択トランジスタ、選択トランジスタの作成方法、メモリ装置及びメモリ装置の製造方法 |
| KR20130004784A (ko) * | 2011-07-04 | 2013-01-14 | 삼성전자주식회사 | 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법 |
| JP6800015B2 (ja) | 2014-01-21 | 2020-12-16 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ３ｄフラッシュメモリ応用のための誘電体金属スタック |
| JP6250506B2 (ja) | 2014-09-16 | 2017-12-20 | 東芝メモリ株式会社 | 集積回路装置及びその製造方法 |
| US9793289B2 (en) | 2015-06-08 | 2017-10-17 | Toshiba Memory Corporation | Non-volatile memory device |
| JP6696865B2 (ja) * | 2016-08-31 | 2020-05-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN111384060B (zh) * | 2018-12-27 | 2023-11-03 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| KR20200126686A (ko) * | 2019-04-30 | 2020-11-09 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156371A (en) * | 1979-05-24 | 1980-12-05 | Toshiba Corp | Non-volatile semiconductor memory device |
| US5838041A (en) * | 1995-10-02 | 1998-11-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region |
| JP2000286349A (ja) | 1999-03-31 | 2000-10-13 | Sony Corp | 半導体装置およびその製造方法 |
| JP4346228B2 (ja) * | 2000-09-21 | 2009-10-21 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
| JP3947041B2 (ja) * | 2001-05-28 | 2007-07-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6897522B2 (en) * | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6925007B2 (en) * | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| JP2004039866A (ja) | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005044844A (ja) * | 2003-07-23 | 2005-02-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4041076B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | データ記憶システム |
| US7829938B2 (en) * | 2005-07-14 | 2010-11-09 | Micron Technology, Inc. | High density NAND non-volatile memory device |
| TWI260769B (en) * | 2005-08-23 | 2006-08-21 | Ememory Technology Inc | Non-volatile memory and operating method thereof |
| JP4965878B2 (ja) * | 2006-03-24 | 2012-07-04 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| JP5128172B2 (ja) * | 2006-04-28 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2008159614A (ja) | 2006-12-20 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
| US7846817B2 (en) * | 2007-03-26 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8089114B2 (en) * | 2007-11-08 | 2012-01-03 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including blocking and interface patterns between charge storage patterns and control electrodes and related methods |
-
2008
- 2008-11-18 JP JP2008294786A patent/JP5558695B2/ja active Active
-
2009
- 2009-11-13 US US12/618,119 patent/US8134203B2/en active Active
-
2012
- 2012-02-02 US US13/364,588 patent/US8614477B2/en active Active
- 2012-02-02 US US13/364,602 patent/US8575684B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8575684B2 (en) | 2013-11-05 |
| US20100123184A1 (en) | 2010-05-20 |
| US8614477B2 (en) | 2013-12-24 |
| US8134203B2 (en) | 2012-03-13 |
| US20120146128A1 (en) | 2012-06-14 |
| US20120139031A1 (en) | 2012-06-07 |
| JP2010123684A (ja) | 2010-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5558695B2 (ja) | 不揮発性半導体記憶装置 | |
| US9768185B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| JP6026913B2 (ja) | 半導体装置の製造方法 | |
| JP5498011B2 (ja) | 不揮発性半導体記憶装置 | |
| US9349743B2 (en) | Method of manufacturing semiconductor device | |
| JP5221065B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP5210675B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US9673208B2 (en) | Method of forming memory array and logic devices | |
| EP2846348A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009212218A (ja) | 半導体記憶装置及びその製造方法 | |
| CN106024795B (zh) | 半导体器件及其制造方法 | |
| JP2013045837A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2022532474A (ja) | ３次元水平ｎｏｒ型メモリアレイの製造方法 | |
| WO2016088196A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2011029576A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7986001B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20160079265A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP2008135715A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP5319092B2 (ja) | 半導体装置およびその製造方法 | |
| JP5937172B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010135561A (ja) | 不揮発性半導体記憶装置 | |
| US7166512B2 (en) | Method of fabricating non-volatile memory | |
| JP4599421B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010182713A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5297556B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5558695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |