JP2008159614A - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ Download PDF

Info

Publication number
JP2008159614A
JP2008159614A JP2006343169A JP2006343169A JP2008159614A JP 2008159614 A JP2008159614 A JP 2008159614A JP 2006343169 A JP2006343169 A JP 2006343169A JP 2006343169 A JP2006343169 A JP 2006343169A JP 2008159614 A JP2008159614 A JP 2008159614A
Authority
JP
Japan
Prior art keywords
gate electrode
film
insulating film
conductive film
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006343169A
Other languages
English (en)
Inventor
Atsuyoshi Satou
敦祥 佐藤
Mutsumi Okajima
睦 岡嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006343169A priority Critical patent/JP2008159614A/ja
Priority to US11/959,919 priority patent/US8093647B2/en
Publication of JP2008159614A publication Critical patent/JP2008159614A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】フルシリサイド化による周辺トランジスタの閾値変動を防止する。
【解決手段】メモリセルＭＣは、フローティングゲート電極１５ａと、フローティングゲート電極１５ａ上に配置される第１ゲート間絶縁膜１６ａと、第１ゲート間絶縁膜１６ａ上に配置されるコントロールゲート電極１７ａとを有する。ＦＥＴ Ｔｒは、下側ゲート電極１５ｂと、下側ゲート電極１５ｂ上に配置され、開口部を有する第２ゲート間絶縁膜１６ｂと、少なくとも開口部に形成され、金属原子の拡散をブロックする機能を有するブロック膜２０と、第２ゲート間絶縁膜１６ｂ上に配置され、ブロック膜２０を介して下側ゲート電極１５ｂに電気的に接続される上側ゲート電極１７ｂとを有する。コントロールゲート電極１７ａ及び上側ゲート電極１７ｂは、フルシリサイド構造を有する。
【選択図】図１

Description

本発明は、コントロールゲート電極の全体がシリサイド化されるフルシリサイド(FUSI: Full Silicide)構造の不揮発性半導体メモリに関する。
スタックゲート構造のメモリセルを有する不揮発性半導体メモリ、例えば、ＮＡＮＤ型フラッシュメモリにおいては、メモリセルがシュリンクされ、そのゲート長が50nm以下になると、互いに隣接する２つのメモリセルのフローティングゲート電極同士が干渉し、様々な問題を発生させる。
例えば、コントロールゲート電極（ワード線）がフローティングゲート電極の側面を覆うセル構造の場合、メモリセルの微細化により、コントロールゲート電極の一部分、即ち、フローティングゲート電極の間の部分が空乏化すると、その部分がゲート電極として機能しなくなり、カップリング比が低下する。
また、互いに隣接する２つのコントロールゲート電極（ワード線）の間に発生する寄生容量が大きくなるため、信号速度が遅くなり、書き込み／読み出し時間の増大の原因となる。
このような問題を解決するために、コントロールゲート電極の全体をシリサイド化するフルシリサイド構造が提案されている。
フルシリサイド構造のメモリセルによれば、コントロールゲート電極の一部が空乏化することはなく、また、シリサイド自体が低抵抗であるため、信号遅延も緩和される。
しかし、フルシリサイド構造にも問題がある。それは、この構造を採用する場合、メモリセルと同時に形成されるＦＥＴ(Field Effect Transistor)の特性のばらつきが大きくなる、という点にある。
具体的には、メモリセルと同時に形成されるＦＥＴ(セルアレイ内の選択トランジスタ、周辺回路を構成するトランジスタなど)は、メモリセルと同様に、スタックゲート構造を有する。但し、２つのゲート電極は、ゲート間絶縁膜、例えば、ＩＰＤ(Inter-Polisilicon Dielectric)に設けられた開口部を介して互いに電気的に接続される。
この場合、コントロールゲート電極のシリサイド化と同時に、ＦＥＴの上側ゲート電極の全体をシリサイド化すると、ゲート間絶縁膜に設けられた開口部を経由して、下側ゲート電極に金属原子が拡散し、下側ゲート電極の一部もシリサイド化される。
そして、下側ゲート電極のシリサイド化がゲート絶縁膜に隣接するエリアまで進行すると、シリサイドがゲート絶縁膜に接触する部分と導電性ポリシリコンがゲート絶縁膜に隣接する部分とが混在する構造になる。
シリサイドのシリコン基板に対するフラットバンド電圧は、導電性ポリシリコンのそれとは異なるため、下側ゲート電極のシリサイド化の進行具合によってＦＥＴの閾値が変動する、という問題が生じる。
特開２００３−６００９２号公報
本発明の例では、コントロールゲート電極をフルシリサイド化したときに、メモリセル以外のＦＥＴの下側ゲート電極がシリサイド化されない技術を提案する。
本発明の例に係る不揮発性半導体メモリは、メモリセルとＦＥＴとを備え、メモリセルは、フローティングゲート電極と、フローティングゲート電極上に配置される第１ゲート間絶縁膜と、第１ゲート間絶縁膜上に配置されるコントロールゲート電極とを有し、ＦＥＴは、下側ゲート電極と、下側ゲート電極上に配置され、開口部を有する第２ゲート間絶縁膜と、少なくとも開口部に形成され、金属原子の拡散をブロックする機能を有するブロック膜と、第２ゲート間絶縁膜上に配置され、ブロック膜を介して下側ゲート電極に電気的に接続される上側ゲート電極とを有する。そして、コントロールゲート電極及び上側ゲート電極は、その全体がシリサイド化されるフルシリサイド構造を有し、下側ゲート電極は、シリサイド化されていない。
本発明の例に係る不揮発性半導体メモリの製造方法は、第１導電膜を形成する工程と、第１導電膜上に絶縁膜を形成する工程と、絶縁膜上に第２導電膜を形成する工程と、第２導電膜及び絶縁膜に第１導電膜に達する開口部を形成する工程と、少なくとも開口部に金属原子の拡散をブロックする機能を有するブロック膜を形成する工程と、ブロック膜上に第３導電膜を形成する工程と、第３導電膜及び第２導電膜をエッチバックする工程と、第２導電膜、絶縁膜及び第１導電膜をパターニングし、第１導電膜から構成されるフローティングゲート電極、フローティングゲート電極上の絶縁膜から構成される第１ゲート間絶縁膜及び第１ゲート間絶縁膜上の第２導電膜から構成されるコントロールゲート電極を形成すると同時に、第１導電膜から構成される下側ゲート電極、開口部を含む下側ゲート電極上の絶縁膜から構成される第２ゲート間絶縁膜及び第２ゲート間絶縁膜上の第２及び第３導電膜から構成される上側ゲート電極を形成する工程と、コントロールゲート電極の全体及び上側ゲート電極の全体をシリサイド化する工程とを備える。
本発明の例に係る不揮発性半導体メモリの製造方法は、第１導電膜を形成する工程と、第１導電膜上に絶縁膜を形成する工程と、絶縁膜上に第２導電膜を形成する工程と、第２導電膜、絶縁膜及び第１導電膜をパターニングし、第１導電膜から構成されるフローティングゲート電極、フローティングゲート電極上の絶縁膜から構成される第１ゲート間絶縁膜及び第１ゲート間絶縁膜上の第２導電膜から構成されるコントロールゲート電極を形成すると同時に、第１導電膜から構成される下側ゲート電極、下側ゲート電極上の絶縁膜から構成される第２ゲート間絶縁膜及び第２ゲート間絶縁膜上の第２導電膜から構成される上側ゲート電極を形成する工程と、上側ゲート電極及び第２ゲート間絶縁膜に下側ゲート電極に達する開口部を形成する工程と、少なくとも開口部に金属原子の拡散をブロックする機能を有するブロック膜を形成する工程と、ブロック膜上に第３導電膜を形成する工程と、第３導電膜をエッチバックする工程と、コントロールゲート電極の全体、上側ゲート電極の全体及び第３導電膜の全体をシリサイド化する工程とを備える。
本発明の例によれば、コントロールゲート電極をフルシリサイド化したときに、メモリセル以外のＦＥＴの下側ゲート電極がシリサイド化されない。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例は、スタックゲート構造のメモリセルのコントロールゲート電極の全体をシリサイド化するフルシリサイド技術を前提とし、メモリセル以外のＦＥＴ、例えば、セルアレイ内の選択トランジスタや、周辺回路を構成するトランジスタ（これらのトランジスタを総称して周辺トランジスタと称する）の構造に特徴を有する。
具体的には、周辺トランジスタは、下側ゲート電極と、下側ゲート電極上に配置され、開口部を有するゲート間絶縁膜と、少なくとも開口部に形成され、金属原子の拡散をブロックする機能を有するブロック膜と、ゲート間絶縁膜上に配置され、ブロック膜を介して下側ゲート電極に電気的に接続される上側ゲート電極とを有する。
そして、上側ゲート電極の全体がシリサイド化され、下側ゲート電極は、シリサイド化されない。
このような構造は、ゲート間絶縁膜の開口部にブロック膜が配置されることにより実現される。ブロック膜は、金属原子の拡散をブロックするため、コントロールゲート電極及び上側ゲート電極をフルシリサイド化するとき、金属原子が下側ゲート電極に拡散することはなく、下側ゲート電極のシリサイド化を防げる。
ブロック膜は、下側ゲート電極と上側ゲート電極との導電性を確保するものでなければならない。
そのような膜であって、さらに、金属原子の拡散をブロックする機能を有する材料としては、第一に、Ti, TiSiなどの導電体がある。
また、第二に、酸化物、窒化物及び酸窒化物のうちの１つであって、絶縁機能を有しない材料、例えば、SiO2, SixNy, SiONなども、ブロック膜として使用できる。
ここで、絶縁機能を有しない、とは、膜厚、膜質などの制御により、下側ゲート電極と上側ゲート電極とが電気的に接続されている状態のことである。例えば、SixNyの場合には、トラップ伝導する三配位でない構造とすることにより、絶縁機能を排斥することができる。
２． 実施の形態
以下、実施の形態を説明する。
図１は、本発明の例に係るデバイス構造を示している。
シリコン基板１１上には、スタックゲート構造のメモリセルＭＣ及び周辺トランジスタ（ＦＥＴ）Ｔｒが形成される。
メモリセルＭＣは、シリコン基板１１内にソース／ドレイン拡散層１２ａ及びエクステンション拡散層１３ａを有する。ソース／ドレイン拡散層１２ａ間のチャネル領域上には、ゲート絶縁膜１４ａを介してフローティングゲート電極（ＦＧ）１５ａが形成される。フローティングゲート電極１５ａは、不純物を含む導電性ポリシリコンから構成される。
フローティングゲート電極１５ａ上には、ゲート間絶縁膜１６ａを介してコントロールゲート電極（ＣＧ）１７ａが形成される。ゲート間絶縁膜１６ａは、例えば、ＯＮＯ(oxide/nitride/oxide)構造の絶縁材料、高誘電率(High-k)材料などから構成される。本発明の例では、ゲート間絶縁膜１６ａの構造について制限はない。
コントロールゲート電極１７ａは、その全体がシリサイド化されるフルシリサイド構造を有する。コントロールゲート電極１７ａは、例えば、WSi, TaSiなどから構成される。
ここで、ゲート間絶縁膜とは、スタックゲート構造を有する２つのゲート電極の間の絶縁体のことをいうものとする。
フローティングゲート電極１５ａ及びコントロールゲート電極１７ａは、絶縁膜１８ａにより覆われる。絶縁膜１８ａは、一般には、熱酸化によりシリコン基板１１の表面、フローティングゲート電極１５ａの表面及びコントロールゲート電極１７ａの表面に形成される酸化シリコンである。
フローティングゲート電極１５ａ及びコントロールゲート電極１７ａの側壁部には、サイドウォールと呼ばれる絶縁膜１９ａが形成される。絶縁膜１９ａは、例えば、窒化シリコンから構成される。
周辺トランジスタ（ＦＥＴ）Ｔｒは、シリコン基板１１内にソース／ドレイン拡散層１２ｂ及びエクステンション拡散層１３ｂを有する。ソース／ドレイン拡散層１２ｂ間のチャネル領域上には、ゲート絶縁膜１４ｂを介して下側ゲート電極１５ｂが形成される。
下側ゲート電極１５ｂは、フローティングゲート電極１５ａと同じ材料、即ち、不純物を含む導電性ポリシリコンから構成される。
下側ゲート電極１５ｂ上には、ゲート間絶縁膜１６ｂを介して上側ゲート電極１７ｂが形成される。ゲート間絶縁膜１６ｂは、ゲート間絶縁膜１６ａと同じ材料から構成され、上側ゲート電極１７ｂは、コントロールゲート電極１７ａと同じ材料から構成される。
但し、ゲート間絶縁膜１６ｂ及び上側ゲート電極１７ｂには、開口部が設けられ、その開口部内には、金属原子の拡散をブロックするブロック膜２０及び導電膜１７ｃが形成される。導電膜１７ｃは、上側ゲート電極１７ｂと同じ材料から構成される。
上側ゲート電極１７ｂ及び導電膜１７ｃは、コントロールゲート電極１７ａと同様に、その全体がシリサイド化されるフルシリサイド構造を有する。上側ゲート電極１７ｂ及び導電膜１７ｃは、例えば、WSi, TaSiなどから構成される。
下側ゲート電極１５ｂ及び上側ゲート電極１７ｂは、絶縁膜１８ｂにより覆われる。絶縁膜１８ｂは、絶縁膜１８ａと同様に、熱酸化によりシリコン基板１１の表面、下側ゲート電極１５ｂの表面及び上側ゲート電極１７ｂの表面に形成される酸化シリコンである。
下側ゲート電極１５ｂ及び上側ゲート電極１７ｂの側壁部には、サイドウォールと呼ばれる絶縁膜１９ｂが形成される。絶縁膜１９ｂは、例えば、窒化シリコンから構成される。
このようなデバイス構造によれば、ブロック膜２０は、金属原子の拡散をブロックするため、コントロールゲート電極１７ａ及び上側ゲート電極１７ｂをフルシリサイド化するとき、ゲート間絶縁膜１６ｂの開口部を介して金属原子が下側ゲート電極１５ｂに拡散することはなく、下側ゲート電極１５ｂのシリサイド化を防ぐことができる。
図２は、比較例としてのデバイス構造を示している。
この構造が図１の構造と異なる点は、ゲート間絶縁膜１６ｂの開口部にブロック膜が存在しない点にある。
スタックゲート構造のメモリセルＭＣに混載される周辺トランジスタ（ＦＥＴ）Ｔｒは、通常、図２に示すようなデバイス構造を有する。この場合、アイデアとしては、上側ゲート電極１７ｂのみをフルシリサイド化し、下側ゲート電極１５ｂをシリサイド化しない、とすることもできる。
しかし、この構造で、実際にサンプルを作成してみると、図３に示すように、シリサイド化がゲート間絶縁膜１６ｂの開口部を介して下側ゲート電極１５ｂまで進行してしまう。
従って、図１に示すように、ゲート間絶縁膜１６ｂの開口部をブロック膜２０で覆うことは、メモリセル以外のＦＥＴの特性変動なしに、フルシリサイド化を実行するに当って非常に有効な技術となる。
３． 適用例
本発明の例は、スタックゲート構造のメモリセルを有する不揮発性半導体メモリ全般に適用できる。
ここで、不揮発性半導体メモリとは、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリなどの汎用メモリ(general memory)の他、ロジックＬＳＩに混載される不揮発性半導体メモリ、例えば、2-Tr型フラッシュメモリ、3-Tr型フラッシュメモリなども含む。
以下では、不揮発性メモリの代表例であるＮＡＮＤ型フラッシュメモリに本発明の例を適用した場合について説明する。
(1) 全体図
図４は、ＮＡＮＤ型フラッシュメモリの全体図を示している。
メモリセルアレイ１は、複数のブロックＢＫ１，ＢＫ２，・・・ＢＬｊから構成される。複数のブロックＢＫ１，ＢＫ２，・・・ＢＬｊの各々は、複数のセルユニットを有し、複数のセルユニットの各々は、直列接続された複数のメモリセルからなるＮＡＮＤストリングと、その両端に１つずつ接続される２つのセレクトゲートトランジスタとから構成される。
データラッチ回路２は、リード(read)／ライト(write)時にデータを一時的にラッチする機能を有し、例えば、フリップフロップ回路から構成される。Ｉ／Ｏ(input/output)バッファ３は、データのインターフェイス回路として、アドレスバッファ４は、アドレス信号のインターフェイス回路として機能する。
ロウデコーダ５及びカラムデコーダ６は、アドレス信号に基づいてメモリセルアレイ１内のメモリセルを選択する。ワード線ドライバ７は、選択されたブロック内の選択されたワード線を駆動する。
基板電圧制御回路８は、半導体基板の電圧を制御する。具体的には、ｐ型半導体基板内に、ｎ型ウェル領域とｐ型ウェル領域からなるダブルウェル領域が形成され、メモリセルがｐ型ウェル領域内に形成される場合、ｐ型ウェル領域の電圧を動作モードに応じて制御する。
例えば、基板電圧制御回路８は、リード／ライト時には、ｐ型ウェル領域を０Ｖに設定し、イレーズ(erase)時には、ｐ型ウェル領域を１５Ｖ以上４０Ｖ以下の電圧に設定する。
電圧発生回路９は、選択されたブロック内の複数のワード線に与える電圧を発生する。
例えば、リード時には、電圧発生回路９は、リード電圧と中間電圧を発生する。リード電圧は、選択されたブロック内の選択されたワード線に与え、中間電圧は、選択されたブロック内の非選択のワード線に与える。
また、ライト時には、電圧発生回路９は、ライト電圧と中間電圧を発生する。ライト電圧は、選択されたブロック内の選択されたワード線に与え、中間電圧は、選択されたブロック内の非選択のワード線に与える。
制御回路１０は、例えば、基板電圧制御回路８及び電圧発生回路９の動作を制御する。
(2) デバイス構造
図５は、メモリセルアレイの平面図を示している。図６は、メモリセル及び周辺トランジスタのデバイス構造を示している。
図６（ａ）の左側のロウ方向の断面図は、図５のＡ−Ａ線に沿う断面図に相当し、右側のカラム方向の断面図は、図５のＢ−Ｂ線に沿う断面図に相当する。但し、ビット線は省略している。
図６（ｂ），（ｃ）は、周辺トランジスタ、例えば、ワード線ドライバ、センスアンプなどを構成するＦＥＴの断面図である。
Ｐ型シリコン基板１１ａ内には、ＳＴＩ(Shallow Trench Isolation)構造の素子分離絶縁層が形成される。素子分離絶縁層（ＳＴＩ）により取り囲まれた素子領域(Active area)ＡＡ１，ＡＡ２，ＡＡ３内には、Ｎ型ウェル領域１１ｂ及びＰ型ウェル領域１１ｃからなるダブルウェル領域が形成される。
素子領域ＡＡ１内には、直列接続される複数のメモリセルＭＣ１，ＭＣ２，・・・からなるＮＡＮＤストリングと、その一端に接続される選択トランジスタＳＴとから構成されるＮＡＮＤセルユニットが形成される。
メモリセルＭＣ１，ＭＣ２，・・・は、Ｐ型ウェル領域１１ｃ内にソース／ドレイン拡散層１２ａを有する。ソース／ドレイン拡散層１２ａ間のチャネル領域上には、ゲート絶縁膜１４ａを介してフローティングゲート電極（ＦＧ）１５ａが形成される。
フローティングゲート電極１５ａ上には、ゲート間絶縁膜１６ａを介して、ワード線としてのコントロールゲート電極（ＷＬ１，ＷＬ２）１７ａが形成される。コントロールゲート電極１７ａは、その全体がシリサイド化されるフルシリサイド構造を有する。
選択トランジスタＳＴは、Ｐ型ウェル領域１１ｃ内にソース／ドレイン拡散層１２ａを有する。ソース／ドレイン拡散層１２ａ間のチャネル領域上には、ゲート絶縁膜１４ａを介して下側ゲート電極１５ａが形成される。
下側ゲート電極１５ａ上には、ゲート間絶縁膜１６ａを介して、選択ゲート線としての上側ゲート電極（ＳＧＬ）１７ａが形成される。
選択トランジスタＳＴのゲート間絶縁膜１６ａは、開口部を有する。開口部は、金属原子の拡散をブロックする機能を有するブロック膜２０により覆われる。ブロック膜２０上には、導電膜１７ｃが形成される。
下側ゲート電極１５ａ、上側ゲート電極１７ａ及び導電膜１７ｃは、ブロック膜２０を介して互いに電気的に接続される。
上側ゲート電極１７ａ及び導電膜１７ｃは、その全体がシリサイド化されるフルシリサイド構造を有するが、下側ゲート電極１５ａは、シリサイド化されていない。
周辺回路は、ＣＭＯＳ回路から構成されるため、周辺トランジスタ（ＦＥＴ）Ｔｒは、ＮチャネルＦＥＴとＰチャネルＦＥＴとの２種類が存在する。また、周辺トランジスタＴｒは、駆動電圧に応じて、電流駆動力や、ゲート絶縁膜の厚さなどが制御される。
ＮチャネルＦＥＴは、Ｐ型シリコン基板１１ａ内にＮ型ソース／ドレイン拡散層１２ｂ（ｎ）を有する。ソース／ドレイン拡散層１２ｂ（ｎ）間のチャネル領域上には、ゲート絶縁膜１４ｂを介して下側ゲート電極１５ｂが形成される。
下側ゲート電極１５ｂ上には、ゲート間絶縁膜１６ｂを介して、上側ゲート電極１７ｂが形成される。
ＰチャネルＦＥＴは、Ｎ型ウェル領域１１ｂ内にＰ型ソース／ドレイン拡散層１２ｂ（ｐ）を有する。ソース／ドレイン拡散層１２ｂ（ｐ）間のチャネル領域上には、ゲート絶縁膜１４ｂを介して下側ゲート電極１５ｂが形成される。
下側ゲート電極１５ｂ上には、ゲート間絶縁膜１６ｂを介して、上側ゲート電極１７ｂが形成される。
ＮチャネルＦＥＴ及びＰチャネルＦＥＴのゲート間絶縁膜１６ａは、共に、開口部を有する。開口部は、金属原子の拡散をブロックする機能を有するブロック膜２０により覆われる。ブロック膜２０上には、導電膜１７ｃが形成される。
下側ゲート電極１５ｂ、上側ゲート電極１７ｂ及び導電膜１７ｃは、ブロック膜２０を介して互いに電気的に接続される。
上側ゲート電極１７ｂ及び導電膜１７ｃは、その全体がシリサイド化されるフルシリサイド構造を有するが、下側ゲート電極１５ｂは、シリサイド化されていない。
(3) 製造方法（第１例）
図５及び図６のデバイス構造の製造方法の第１例について説明する。
まず、図７に示すように、Ｐ型シリコン基板１１ａ内に、Ｎ型ウェル領域１１ｂ及びＰ型ウェル領域１１ｃからなるダブルウェル領域を形成する。
また、熱酸化法により、シリコン基板（ウェル領域を含む）１１ａ上にゲート絶縁膜（SiO2）１４ａ，１４ｂを形成する。続けて、ＣＶＤ法により、ゲート絶縁膜１４ａ，１４ｂ上に第１導電膜（導電性ポリシリコン）１５ａ，１５ｂを形成する。
この後、シリコン基板（ウェル領域を含む）１１ａ及び第１導電膜１５ａ，１５ｂにカラム方向に延びるスリット（開口部）を形成する。
また、ＣＶＤ法により、このスリットを完全に満たす絶縁膜（SiO2）を形成した後、この絶縁膜をエッチバックすることにより、セルアレイエリアでは、第１導電膜１５ａ，１５ｂの上面及び側面の一部を露出させ、さらに、ＳＴＩ構造の素子分離絶縁層を自己整合的に形成する。
この時、周辺回路エリアでは、ＳＴＩ構造の素子分離絶縁層の上面が第１導電膜１５ａ，１５ｂの上面とほぼ同じになるようにするのが好ましい。
この後、ＣＶＤ法により、第１導電膜１５ａ，１５ｂの上面及び側面の一部を覆うゲート間絶縁膜１６ａ，１６ｂを形成する。また、ゲート間絶縁膜１６ａ，１６ｂ上には、第２導電膜（導電性ポリシリコン）１７ａ，１７ｂを形成する。
そして、ＰＥＰ(Photo Engraving Process)及びＲＩＥにより、セルアレイエリアの選択トランジスタが形成される部分、及び、周辺回路エリアにおいて、それぞれ、ゲート間絶縁膜１６ａ，１６ｂ及び第２導電膜１７ａ，１７ｂに、第１導電膜１５ａ，１５ｂに達する開口部を形成する。
また、第２導電膜１７ａ，１７ｂ上及び開口部内にブロック膜２０を形成する。ブロック膜２０の形成方法としては、例えば、熱酸化法又はＣＶＤ法により、膜厚や膜質などを制御しながら形成することができる。また、デバイス（ウェハ）を空気中にさらすことによりできる自然酸化膜を利用してもよい。
いずれの方法を利用するにしても、ブロック膜２０が絶縁機能を有しないように、膜厚や膜質などを制御することが必要である。
ここでは、ブロック膜２０は、膜厚2nmのSiO2とする。
次に、図８に示すように、ＣＶＤ法により、ブロック膜２０上に、開口部を完全に満たす第３導電膜（導電性ポリシリコン）１７ｃを形成する。
次に、図９に示すように、全面エッチバックを行い、第２導電膜１７ａ，１７ｂの上面を露出させる。この時、ブロック膜２０は、ゲート間絶縁膜１６ａ，１６ｂの開口部上のみに残存する。
次に、図１０及び図１１に示すように、ＰＥＰ及びＲＩＥにより、ゲート加工のためのハードマスクとしての絶縁膜(SixNy)２１を形成する。
そして、ＲＩＥにより、絶縁膜２１をマスクにして、第２導電膜１７ａ，１７ｂ、ゲート間絶縁膜１６ａ，１６ｂ及び第１導電膜１５ａ，１５ｂを順次エッチングし、セルアレイエリアにおいては、メモリセルＭＣ１，ＭＣ２及び選択トランジスタＳＴのゲート電極、周辺回路エリアにおいては、周辺トランジスタＴｒのゲート電極をそれぞれ形成する。
また、セルアレイエリアにおいては、イオン注入法により、ゲート電極をマスクにして、Ｐ型ウェル領域１１ｃ内にＮ型ソース／ドレイン拡散層１２ａ（ｎ）を自己整合的に形成する。
周辺回路エリアにおいては、イオン注入法により、Ｐ型シリコン基板１１ａ内にＮ型ソース／ドレイン拡散層１２ｂ（ｎ）を自己整合的に形成し、Ｎ型ウェル領域１１ｂ内にＰ型ソース／ドレイン拡散層１２ｂ（ｐ）を自己整合的に形成する。
次に、図１２に示すように、ＣＶＤ法により、メモリセルＭＣ１，ＭＣ２、選択トランジスタＳＴ及び周辺トランジスタＴｒを覆う層間絶縁膜(SiO2)２２を形成し、さらに、ＣＭＰによりこの層間絶縁膜２２を研磨し、ハードマスクとしての絶縁膜２１の上面を露出させる。
この後、絶縁膜２１を選択的に除去すると、図１３に示すように、第２導電膜１７ａ，１７ｂの上面及び第３導電膜１７ｃの上面が露出する。
そして、図１３に示すように、第２導電膜１７ａ，１７ｂの全体及び第３導電膜１７ｃの全体をフルシリサイド化する。
シリサイド化の方法について制限はないが、例えば、第２導電膜１７ａ，１７ｂ上及び第３導電膜１７ｃ上に高融点金属膜を形成した後に熱処理を行い、高融点金属と導電性ポリシリコンとを反応させることにより、容易に、フルシリサイド構造を得ることができる。
但し、この時、ブロック膜２０の存在により、第１導電膜１５ａ，１５ｂのシリサイド化が防止される。
この後、ソース線、ビット線などの導電線の形成工程を経ることにより、ＮＡＮＤ型フラッシュメモリが完成する。
このような製造方法によれば、第２導電膜１７ａ，１７ｂ及び第３導電膜１７ｃをフルシリサイド化しても、選択トランジスタＳＴの下側ゲート電極１５ａ及び周辺トランジスタＴｒの下側ゲート電極１５ｂがシリサイド化されることはないため、選択トランジスタＳＴ及び周辺トランジスタＴｒの閾値電圧にばらつきが生じることはない。
(4) 製造方法（第２例）
図５及び図６のデバイス構造の製造方法の第２例について説明する。
まず、図１４及び図１５に示すように、Ｐ型シリコン基板１１ａ内に、Ｎ型ウェル領域１１ｂ及びＰ型ウェル領域１１ｃからなるダブルウェル領域を形成する。
また、熱酸化法により、シリコン基板（ウェル領域を含む）１１ａ上にゲート絶縁膜（SiO2）１４ａ，１４ｂを形成する。続けて、ＣＶＤ法により、ゲート絶縁膜１４ａ，１４ｂ上に第１導電膜（導電性ポリシリコン）１５ａ，１５ｂを形成する。
この後、シリコン基板（ウェル領域を含む）１１ａ及び第１導電膜１５ａ，１５ｂにカラム方向に延びるスリット（開口部）を形成する。
また、ＣＶＤ法により、このスリットを完全に満たす絶縁膜（SiO2）を形成した後、この絶縁膜をエッチバックすることにより、セルアレイエリアでは、第１導電膜１５ａ，１５ｂの上面及び側面の一部を露出させ、さらに、ＳＴＩ構造の素子分離絶縁層を自己整合的に形成する。
この時、周辺回路エリアでは、ＳＴＩ構造の素子分離絶縁層の上面が第１導電膜１５ａ，１５ｂの上面とほぼ同じになるようにするのが好ましい。
この後、ＣＶＤ法により、第１導電膜１５ａ，１５ｂの上面及び側面の一部を覆うゲート間絶縁膜１６ａ，１６ｂを形成する。また、ゲート間絶縁膜１６ａ，１６ｂ上には、第２導電膜（導電性ポリシリコン）１７ａ，１７ｂを形成する。
また、ＰＥＰ及びＲＩＥにより、ゲート加工のためのハードマスクとしての絶縁膜(SixNy)２１を形成する。
そして、ＲＩＥにより、絶縁膜２１をマスクにして、第２導電膜１７ａ，１７ｂ、ゲート間絶縁膜１６ａ，１６ｂ及び第１導電膜１５ａ，１５ｂを順次エッチングし、セルアレイエリアにおいては、メモリセルＭＣ１，ＭＣ２及び選択トランジスタＳＴのゲート電極、周辺回路エリアにおいては、周辺トランジスタＴｒのゲート電極をそれぞれ形成する。
さらに、セルアレイエリアにおいては、イオン注入法により、ゲート電極をマスクにして、Ｐ型ウェル領域１１ｃ内にＮ型ソース／ドレイン拡散層１２ａ（ｎ）を自己整合的に形成する。
周辺回路エリアにおいては、イオン注入法により、Ｐ型シリコン基板１１ａ内にＮ型ソース／ドレイン拡散層１２ｂ（ｎ）を自己整合的に形成し、Ｎ型ウェル領域１１ｂ内にＰ型ソース／ドレイン拡散層１２ｂ（ｐ）を自己整合的に形成する。
次に、図１６に示すように、ＣＶＤ法により、メモリセルＭＣ１，ＭＣ２、選択トランジスタＳＴ及び周辺トランジスタＴｒを覆う層間絶縁膜(SiO2)２２を形成し、さらに、ＣＭＰによりこの層間絶縁膜２２を研磨し、ハードマスクとしての絶縁膜２１の上面を露出させる。
次に、図１７に示すように、ＰＥＰ及びＲＩＥにより、セルアレイエリアの選択トランジスタが形成される部分、及び、周辺回路エリアにおいて、それぞれ、ゲート間絶縁膜１６ａ，１６ｂ、第２導電膜１７ａ，１７ｂ及び絶縁膜２２に、第１導電膜１５ａ，１５ｂに達する開口部を形成する。
また、絶縁膜２１，２２上及び開口部内にブロック膜２０を形成する。ブロック膜２０の形成方法としては、第１例と同様に、例えば、熱酸化法又はＣＶＤ法を採用することができる。また、デバイス（ウェハ）を空気中にさらすことによりできる自然酸化膜を利用してもよい。
ここでは、第１例と同様に、絶縁機能を有しないブロック膜２０として、膜厚2nmのSiO2を採用する。
次に、図１８に示すように、ＣＶＤ法により、ブロック膜２０上に、開口部を完全に満たす第３導電膜（導電性ポリシリコン）１７ｃを形成する。
次に、図１９に示すように、全面エッチバックを行い、絶縁膜２１，２２の上面を露出させる。この時、ブロック膜２０は、ゲート間絶縁膜１６ａ，１６ｂの開口部上のみに残存する。
また、第３導電膜１７ｃの上面が第２導電膜１７ａ，１７ｂの上面とほぼ同じになるように、第３導電膜１７ｃのエッチバック量を制御する。
この後、絶縁膜２１を選択的に除去すると、図２０に示すように、第２導電膜１７ａ，１７ｂの上面及び第３導電膜１７ｃの上面が露出する。
そして、図２０に示すように、第２導電膜１７ａ，１７ｂの全体及び第３導電膜１７ｃの全体をフルシリサイド化する。
この時、ブロック膜２０の存在により、第１導電膜１５ａ，１５ｂのシリサイド化が防止される。尚、シリサイド化の方法については、第１例と同様に、制限はない。
この後、ソース線、ビット線などの導電線の形成工程を経ることにより、ＮＡＮＤ型フラッシュメモリが完成する。
このような製造方法によれば、第１例と同様に、第２導電膜１７ａ，１７ｂ及び第３導電膜１７ｃをフルシリサイド化しても、選択トランジスタＳＴの下側ゲート電極１５ａ及び周辺トランジスタＴｒの下側ゲート電極１５ｂがシリサイド化されることはないため、選択トランジスタＳＴ及び周辺トランジスタＴｒの閾値電圧にばらつきが生じることはない。
(5) その他
本発明の例は、メモリセルのコントロールゲート電極をフルシリサイド化するときの問題を解消するものであるため、メモリセルは必須要件となるが、その応用例として、場合によっては、周辺トランジスタの構造のみを採用した半導体集積回路を実現することも可能である。
４． まとめ
本発明の例によれば、コントロールゲート電極をフルシリサイド化したときに、メモリセル以外のＦＥＴの下側ゲート電極がシリサイド化されない。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明の例に係るデバイス構造の断面図。 比較例としてのデバイス構造の断面図。 比較例としてのデバイス構造の断面図。 ＮＡＮＤ型フラッシュメモリを示す図。 セルアレイの平面図。 適用例に係るデバイス構造の断面図。 製造方法の第１例を示す断面図。 製造方法の第１例を示す断面図。 製造方法の第１例を示す断面図。 製造方法の第１例を示す断面図。 製造方法の第１例を示す断面図。 製造方法の第１例を示す断面図。 製造方法の第１例を示す断面図。 製造方法の第２例を示す断面図。 製造方法の第２例を示す断面図。 製造方法の第２例を示す断面図。 製造方法の第２例を示す断面図。 製造方法の第２例を示す断面図。 製造方法の第２例を示す断面図。 製造方法の第２例を示す断面図。
符号の説明
１１： シリコン基板、 １２ａ，１２ｂ： ソース／ドレイン拡散層、 １３ａ，１３ｂ： エクステンション拡散層、 １４ａ，１４ｂ： ゲート絶縁膜、 １５ａ： フローティングゲート電極、 １５ｂ： 下側ゲート電極、 １６ａ，１６ｂ： ゲート間絶縁膜、 １７ａ： コントロールゲート電極、 １７ｂ： 上側ゲート電極、 １７ｃ： 導電膜、 １８ａ，１８ｂ，２１，２２： 絶縁膜、 １９ａ，１９ｂ： 側壁絶縁膜、 ２０： ブロック膜。

Claims (5)

  1. フローティングゲート電極と、前記フローティングゲート電極上に配置される第１ゲート間絶縁膜と、前記第１ゲート間絶縁膜上に配置されるコントロールゲート電極とを有するメモリセルと、
    下側ゲート電極と、前記下側ゲート電極上に配置され、開口部を有する第２ゲート間絶縁膜と、少なくとも前記開口部に形成され、金属原子の拡散をブロックする機能を有するブロック膜と、前記第２ゲート間絶縁膜上に配置され、前記ブロック膜を介して前記下側ゲート電極に電気的に接続される上側ゲート電極とを有するＦＥＴとを具備し、
    前記コントロールゲート電極及び前記上側ゲート電極は、その全体がシリサイド化されるフルシリサイド構造を有し、前記下側ゲート電極は、シリサイド化されていないことを特徴とする不揮発性半導体メモリ。
  2. 前記ブロック膜は、Ti及びTiSiのうちの１つから構成されることを特徴とする請求項１に記載の不揮発性半導体メモリ。
  3. 前記ブロック膜は、酸化物、窒化物及び酸窒化物のうちの１つであって、絶縁機能を有しない材料から構成されることを特徴とする請求項１に記載の不揮発性半導体メモリ。
  4. 第１導電膜を形成する工程と、前記第１導電膜上に絶縁膜を形成する工程と、前記絶縁膜上に第２導電膜を形成する工程と、前記第２導電膜及び前記絶縁膜に前記第１導電膜に達する開口部を形成する工程と、少なくとも前記開口部に金属原子の拡散をブロックする機能を有するブロック膜を形成する工程と、前記ブロック膜上に第３導電膜を形成する工程と、前記第３導電膜及び前記第２導電膜をエッチバックする工程と、前記第２導電膜、前記絶縁膜及び前記第１導電膜をパターニングし、前記第１導電膜から構成されるフローティングゲート電極、前記フローティングゲート電極上の前記絶縁膜から構成される第１ゲート間絶縁膜及び前記第１ゲート間絶縁膜上の前記第２導電膜から構成されるコントロールゲート電極を形成すると同時に、前記第１導電膜から構成される下側ゲート電極、前記開口部を含む前記下側ゲート電極上の前記絶縁膜から構成される第２ゲート間絶縁膜及び前記第２ゲート間絶縁膜上の前記第２及び第３導電膜から構成される上側ゲート電極を形成する工程と、前記コントロールゲート電極の全体及び前記上側ゲート電極の全体をシリサイド化する工程とを具備することを特徴とする不揮発性半導体メモリの製造方法。
  5. 第１導電膜を形成する工程と、前記第１導電膜上に絶縁膜を形成する工程と、前記絶縁膜上に第２導電膜を形成する工程と、前記第２導電膜、前記絶縁膜及び前記第１導電膜をパターニングし、前記第１導電膜から構成されるフローティングゲート電極、前記フローティングゲート電極上の前記絶縁膜から構成される第１ゲート間絶縁膜及び前記第１ゲート間絶縁膜上の前記第２導電膜から構成されるコントロールゲート電極を形成すると同時に、前記第１導電膜から構成される下側ゲート電極、前記下側ゲート電極上の前記絶縁膜から構成される第２ゲート間絶縁膜及び前記第２ゲート間絶縁膜上の前記第２導電膜から構成される上側ゲート電極を形成する工程と、前記上側ゲート電極及び前記第２ゲート間絶縁膜に前記下側ゲート電極に達する開口部を形成する工程と、少なくとも前記開口部に金属原子の拡散をブロックする機能を有するブロック膜を形成する工程と、前記ブロック膜上に第３導電膜を形成する工程と、前記第３導電膜をエッチバックする工程と、前記コントロールゲート電極の全体、前記上側ゲート電極の全体及び前記第３導電膜の全体をシリサイド化する工程とを具備することを特徴とする不揮発性半導体メモリの製造方法。
JP2006343169A 2006-12-20 2006-12-20 不揮発性半導体メモリ Pending JP2008159614A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006343169A JP2008159614A (ja) 2006-12-20 2006-12-20 不揮発性半導体メモリ
US11/959,919 US8093647B2 (en) 2006-12-20 2007-12-19 Nonvolatile semiconductor memory having transistor with a diffusion blocking layer between the lower gate and fully silicided upper gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343169A JP2008159614A (ja) 2006-12-20 2006-12-20 不揮発性半導体メモリ

Publications (1)

Publication Number Publication Date
JP2008159614A true JP2008159614A (ja) 2008-07-10

Family

ID=39660245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343169A Pending JP2008159614A (ja) 2006-12-20 2006-12-20 不揮発性半導体メモリ

Country Status (2)

Country Link
US (1) US8093647B2 (ja)
JP (1) JP2008159614A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799196B2 (ja) * 2006-01-31 2011-10-26 株式会社東芝 不揮発性半導体記憶装置
JP2010080498A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5558695B2 (ja) 2008-11-18 2014-07-23 株式会社東芝 不揮発性半導体記憶装置
US9117525B2 (en) * 2012-09-12 2015-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
KR20150070490A (ko) * 2013-12-16 2015-06-25 삼성전자주식회사 비휘발성 메모리 장치 및 그의 형성방법
US11133226B2 (en) * 2018-10-22 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. FUSI gated device formation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187695A (ja) * 1997-09-11 1999-03-30 Toshiba Corp 半導体装置の製造方法
US5962904A (en) * 1997-09-16 1999-10-05 Micron Technology, Inc. Gate electrode stack with diffusion barrier
JP4068781B2 (ja) * 2000-02-28 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002176114A (ja) 2000-09-26 2002-06-21 Toshiba Corp 半導体装置及びその製造方法
US20030030123A1 (en) 2001-08-10 2003-02-13 Masayuki Ichige Semiconductor memory device equipped with memory transistor and peripheral transistor and method of manufacturing the same
JP4266089B2 (ja) 2001-08-10 2009-05-20 株式会社東芝 半導体記憶装置の製造方法
JP4799196B2 (ja) 2006-01-31 2011-10-26 株式会社東芝 不揮発性半導体記憶装置
US7446370B2 (en) * 2006-04-20 2008-11-04 Powerchip Semiconductor Corp. Non-volatile memory

Also Published As

Publication number Publication date
US8093647B2 (en) 2012-01-10
US20080179654A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP4571544B2 (ja) 集積メモリデバイスおよびその製造方法
JP4102112B2 (ja) 半導体装置及びその製造方法
JP4762041B2 (ja) 不揮発性半導体メモリ
US6903422B2 (en) Semiconductor integrated circuits, fabrication method for the same and semiconductor integrated circuit systems
JP4802040B2 (ja) 不揮発性半導体記憶装置
JP2002313967A (ja) 半導体装置及びその製造方法
JP4818061B2 (ja) 不揮発性半導体メモリ
US20070228451A1 (en) Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array
US7636256B2 (en) Semiconductor memory device
US10439032B2 (en) Semiconductor device and method of manufacturing same
US20080006885A1 (en) Semiconductor integrated circuit device and method of manufacturing
CN109473438B (zh) 半导体器件及其制造方法
JP4901452B2 (ja) 不揮発性半導体メモリ
US8093647B2 (en) Nonvolatile semiconductor memory having transistor with a diffusion blocking layer between the lower gate and fully silicided upper gate
JP2009054942A (ja) 不揮発性半導体記憶装置
US8258569B2 (en) Non-volatile semiconductor memory device
US8134201B2 (en) Semiconductor memory device provided with stacked layer gate including charge accumulation layer and control gate, and manufacturing method thereof
JP2009130137A (ja) 半導体記憶装置及びその製造方法
US7358129B2 (en) Nonvolatile semiconductor memory device and a method of the same
KR100908755B1 (ko) 전하 축적층을 갖는 ｍｉｓ 트랜지스터를 구비한 반도체기억 장치
JP2007142468A (ja) 半導体装置
JP2005183763A (ja) 不揮発性メモリを含む半導体装置の製造方法
JP5351274B2 (ja) 不揮発性半導体記憶装置
JP2008166415A (ja) 半導体装置及びその製造方法
JP2012059777A (ja) 半導体装置およびその製造方法