JP4799196B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4799196B2 JP4799196B2 JP2006023850A JP2006023850A JP4799196B2 JP 4799196 B2 JP4799196 B2 JP 4799196B2 JP 2006023850 A JP2006023850 A JP 2006023850A JP 2006023850 A JP2006023850 A JP 2006023850A JP 4799196 B2 JP4799196 B2 JP 4799196B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- gate
- layer
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明の不揮発性半導体記憶装置の製造方法の態様は、半導体基板上に第1絶縁膜を形成する工程と、前記第1絶縁膜上に複数の第1ゲート電極を形成する工程と、前記複数の第1ゲート電極の上面及び側面に第2絶縁膜を形成する工程と、前記第2絶縁膜上に第2ゲート電極を形成する工程と、前記第2ゲート電極のうち前記複数の第1ゲート電極の上面に形成された前記第2絶縁膜より上方に位置する部分を全てシリサイド化し、前記第2ゲート電極のうち前記第1ゲート電極の間に位置する部分の少なくとも一部をシリサイド化しつつ残りの部分にシリコン層を残存させる工程とを具備する。
図1乃至図3は、第1の実施形態に係るNAND型不揮発性半導体記憶装置を示している。図2は、NAND型不揮発性半導体記憶装置の平面図である。図2において、複数の素子領域4は、素子分離領域3により分離されている。各素子領域4上にNANDセルユニットがそれぞれ形成されている。各NANDセルユニットは、NANDセルを構成する直列接続された例えば4個のメモリセルMCと、ドレイン側選択トランジスタSTD、ソース側選択トランジスタSTSとにより構成されている。NANDセルを構成するメモリセルの数は、4個に限定されるものではなく、例えば16個や32個など、任意の数で形成できる。行方向(図中左右方向)に配列された複数のメモリセルMCは、共通のコントロールゲート線(ワード線)9により接続されている。ドレイン側選択トランジスタSTDは、共通のドレイン側選択ゲート線12に接続され、ソース側選択トランジスタSTSは、共通のソース側選択ゲート線14に接続されている。ドレイン側選択トランジスタSTDは、ビット線コンタクト20を介して第1配線層によるビット線接続部22に接続され、さらに、配線間コンタクト25を介してビット線26に接続されている。ソース側選択トランジスタSTSは、ソース線コンタクト21を介して第1配線層によるソース線23に接続されている。
図17、図18は、第2の実施形態を示している。第2の実施形態において、第1の実施形態と同一部分には同一符号を付している。
図19、図20は、第3の実施の形態を示している。
図21、図22、図23は、第4の実施の形態を示すものであり、NOR型の不揮発性半導体記憶装置を示している。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された複数の第1ゲート電極と、
前記複数の第1ゲート電極の上面及び側面に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された第2ゲート電極とを具備し、
前記第2ゲート電極のうち前記複数の第1ゲート電極の上面に形成された前記第2絶縁膜より上方に位置する部分は全てシリサイド層であり、
前記第2ゲート電極のうち前記第1ゲート電極の間に位置する部分の少なくとも一部はシリコン層であり、残りの部分はシリサイド層であることを特徴とする不揮発性半導体記憶装置。 - 半導体基板と、
前記半導体基板上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成された第1ゲート電極と、
前記第1ゲート電極の上面及び側面に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された第2ゲート電極とを含む複数のメモリセルと、
前記半導体基板上にゲート絶縁膜を介して形成された第3ゲート電極を含む選択トランジスタとを具備し、
前記複数のメモリセルは第1の方向に配列され、
前記第2ゲート電極のうち前記第1ゲート電極の上面に形成された前記第2絶縁膜より上方に位置する部分は全てシリサイド層であり、
前記第2ゲート電極のうち、前記第1の方向において前記複数のメモリセルの前記第1ゲート電極の間に位置する部分の少なくとも一部はシリコン層であり、残りの部分はシリサイド層であり、
前記第3ゲート電極の前記第1絶縁膜に接する部分はシリコン層であることを特徴とする不揮発性半導体記憶装置。 - 前記第3ゲート電極は、前記第1ゲート電極と前記第2ゲート電極とが開口を介して接続された積層ゲート構造であることを特徴とする請求項2に記載の不揮発性半導体記憶装置。
- 前記第2絶縁膜の前記第2ゲート電極に接する部分がシリコン窒化膜であることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。
- 半導体基板上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に複数の第1ゲート電極を形成する工程と、
前記複数の第1ゲート電極の上面及び側面に第2絶縁膜を形成する工程と、
前記第2絶縁膜上に第2ゲート電極を形成する工程と、
前記第2ゲート電極のうち前記複数の第1ゲート電極の上面に形成された前記第2絶縁膜より上方に位置する部分を全てシリサイド化し、前記第2ゲート電極のうち前記第1ゲート電極の間に位置する部分の少なくとも一部をシリサイド化しつつ残りの部分にシリコン層を残存させる工程と
を具備することを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023850A JP4799196B2 (ja) | 2006-01-31 | 2006-01-31 | 不揮発性半導体記憶装置 |
US11/625,055 US20070176224A1 (en) | 2006-01-31 | 2007-01-19 | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed |
KR1020070009358A KR100817640B1 (ko) | 2006-01-31 | 2007-01-30 | 메모리 셀의 결합비의 감소가 억압되는 비휘발성 반도체메모리 장치 |
US12/507,473 US8330203B2 (en) | 2006-01-31 | 2009-07-22 | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed |
US12/507,416 US8455937B2 (en) | 2006-01-31 | 2009-07-22 | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006023850A JP4799196B2 (ja) | 2006-01-31 | 2006-01-31 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007207946A JP2007207946A (ja) | 2007-08-16 |
JP4799196B2 true JP4799196B2 (ja) | 2011-10-26 |
Family
ID=38321204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006023850A Expired - Fee Related JP4799196B2 (ja) | 2006-01-31 | 2006-01-31 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US20070176224A1 (ja) |
JP (1) | JP4799196B2 (ja) |
KR (1) | KR100817640B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159614A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
JP5076557B2 (ja) * | 2007-03-06 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5106028B2 (ja) * | 2007-10-03 | 2012-12-26 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2009130137A (ja) * | 2007-11-22 | 2009-06-11 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2010080498A (ja) | 2008-09-24 | 2010-04-08 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR101092505B1 (ko) | 2008-12-24 | 2011-12-13 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US8541832B2 (en) * | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
KR20120003351A (ko) | 2010-07-02 | 2012-01-10 | 삼성전자주식회사 | 3차원 비휘발성 메모리 장치 및 그 동작방법 |
KR101763420B1 (ko) | 2010-09-16 | 2017-08-01 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
KR101825539B1 (ko) | 2010-10-05 | 2018-03-22 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
JP2014049731A (ja) * | 2012-09-04 | 2014-03-17 | Toshiba Corp | 半導体装置 |
US8969153B2 (en) * | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US345811A (en) * | 1886-07-20 | Henky w | ||
US320019A (en) * | 1885-06-16 | titus | ||
JPH07183411A (ja) * | 1993-11-09 | 1995-07-21 | Sony Corp | 積層ゲート型不揮発性半導体記憶装置 |
US5768186A (en) * | 1996-10-25 | 1998-06-16 | Ma; Yueh Yale | High density single poly metal-gate non-volatile memory cell |
JP3314748B2 (ja) * | 1999-02-09 | 2002-08-12 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP2000311992A (ja) | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR100356773B1 (ko) * | 2000-02-11 | 2002-10-18 | 삼성전자 주식회사 | 플래쉬 메모리 장치 및 그 형성 방법 |
US6566698B2 (en) * | 2000-05-26 | 2003-05-20 | Sony Corporation | Ferroelectric-type nonvolatile semiconductor memory and operation method thereof |
JP4008651B2 (ja) * | 2000-10-31 | 2007-11-14 | 株式会社東芝 | 半導体装置とその製造方法 |
KR100436673B1 (ko) * | 2001-05-28 | 2004-07-02 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
KR20030002467A (ko) * | 2001-06-29 | 2003-01-09 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
JP4160283B2 (ja) * | 2001-09-04 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
JP2005085996A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100507703B1 (ko) * | 2003-12-29 | 2005-08-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
KR100606536B1 (ko) * | 2003-12-31 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그의 제조방법 |
JP2005332885A (ja) * | 2004-05-18 | 2005-12-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2006024738A (ja) * | 2004-07-08 | 2006-01-26 | Seiko Instruments Inc | 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 |
JP4445353B2 (ja) * | 2004-09-02 | 2010-04-07 | 富士通株式会社 | 直接トンネル型半導体記憶装置の製造方法 |
JP2008159614A (ja) | 2006-12-20 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
JP2008283045A (ja) * | 2007-05-11 | 2008-11-20 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
-
2006
- 2006-01-31 JP JP2006023850A patent/JP4799196B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-19 US US11/625,055 patent/US20070176224A1/en not_active Abandoned
- 2007-01-30 KR KR1020070009358A patent/KR100817640B1/ko not_active IP Right Cessation
-
2009
- 2009-07-22 US US12/507,416 patent/US8455937B2/en not_active Expired - Fee Related
- 2009-07-22 US US12/507,473 patent/US8330203B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20070079015A (ko) | 2007-08-03 |
US20070176224A1 (en) | 2007-08-02 |
US20090278191A1 (en) | 2009-11-12 |
US8330203B2 (en) | 2012-12-11 |
KR100817640B1 (ko) | 2008-03-27 |
US8455937B2 (en) | 2013-06-04 |
JP2007207946A (ja) | 2007-08-16 |
US20090278184A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799196B2 (ja) | 不揮発性半導体記憶装置 | |
JP4829015B2 (ja) | 不揮発性半導体記憶装置 | |
US7521318B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5091452B2 (ja) | 半導体装置の製造方法 | |
JP4868864B2 (ja) | 半導体装置の製造方法 | |
JP2013045837A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US7986001B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2010040753A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
JP2008091614A (ja) | 半導体装置およびその製造方法 | |
JP4195058B2 (ja) | ビット線構造およびその製造方法 | |
JP4970507B2 (ja) | 半導体記憶装置 | |
JP2010087159A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20080146014A1 (en) | Self aligned contact | |
JP3622741B2 (ja) | 半導体装置の製造方法 | |
JP2004006433A (ja) | 半導体記憶装置及びその製造方法 | |
JP2004063789A (ja) | 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置 | |
JP2013004791A (ja) | 半導体装置およびその製造方法 | |
JP2012146750A (ja) | 半導体記憶装置およびその製造方法 | |
JP2008098503A (ja) | 半導体装置およびその製造方法 | |
JP2010135561A (ja) | 不揮発性半導体記憶装置 | |
JP4300394B2 (ja) | 半導体装置の製造方法 | |
JP2009147239A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2005294518A (ja) | 半導体装置およびその製造方法 | |
US20090166713A1 (en) | Semiconductor Device and Method of Fabricating the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |