JP4829015B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP4829015B2
JP4829015B2 JP2006170225A JP2006170225A JP4829015B2 JP 4829015 B2 JP4829015 B2 JP 4829015B2 JP 2006170225 A JP2006170225 A JP 2006170225A JP 2006170225 A JP2006170225 A JP 2006170225A JP 4829015 B2 JP4829015 B2 JP 4829015B2
Authority
JP
Japan
Prior art keywords
insulating film
contact
floating gate
gate electrode
gate electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006170225A
Other languages
English (en)
Other versions
JP2008004622A (ja
JP2008004622A5 (ja
Inventor
利武 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006170225A priority Critical patent/JP4829015B2/ja
Priority to US11/765,043 priority patent/US7692235B2/en
Publication of JP2008004622A publication Critical patent/JP2008004622A/ja
Publication of JP2008004622A5 publication Critical patent/JP2008004622A5/ja
Priority to US12/721,316 priority patent/US8304826B2/en
Application granted granted Critical
Publication of JP4829015B2 publication Critical patent/JP4829015B2/ja
Priority to US13/644,641 priority patent/US8648405B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

本発明は、不揮発性半導体記憶装置に関するもので、特に、浮遊ゲート電極と制御ゲート電極とからなる二層ゲート電極を有してメモリセルが構成されてなる不揮発性半導体記憶装置に関する。
メモリセルが浮遊ゲート電極と制御ゲート電極とからなる二層ゲート電極を有して構成されてなる不揮発性半導体記憶装置の例として、ＮＡＮＤ型の不揮発性半導体記憶装置が知られている。ＮＡＮＤ型の不揮発性半導体記憶装置は、直列に接続された複数のメモリセルと、この直列に接続されたメモリセル列のドレイン側およびソース側にそれぞれ接続された選択トランジスタとによって構成されている。また、各選択トランジスタに隣接して、ビット線に電気的に接続されたビット線コンタクト電極とソース線に電気的に接続されたソース線コンタクト電極とが配置されている。
各メモリセルは、上述したように、浮遊ゲート電極上にゲート間絶縁膜を介して制御ゲート電極が積層されてなる、二層ゲート電極を有して構成されている。制御ゲート電極によって構成されるワード線に沿う方向（チャネル幅方向：チャネル電流が流れる方向と直交する方向）においては、互いに対向する浮遊ゲート電極間に、ゲート間絶縁膜を介して、制御ゲート電極の一部が埋め込まれて、メモリセルのカップリング比が確保されている。
しかしながら、メモリセルの微細化によって、たとえば、浮遊ゲート電極間の距離がゲート間絶縁膜の膜厚の２倍よりも小さくなると、浮遊ゲート電極間がゲート間絶縁膜のみによって埋め込まれることになる。すると、浮遊ゲート電極と制御ゲート電極との間の容量が低下し、メモリセルのカップリング比を確保できなくなって、メモリセルの特性が劣化するという問題があった。
特に、制御ゲート電極がシリコンによって形成されている場合、浮遊ゲート電極間に埋め込まれた制御ゲート電極の幅が小さくなりやすく、メモリセルの動作時に完全に空乏化してしまうと、浮遊ゲート電極と制御ゲート電極との間の容量が低下し、メモリセルのカップリング比を確保できなくなって、メモリセルの特性が劣化するという問題があった。
なお、フローティングゲート電極の幅方向に沿った断面を凸型形状とし、フローティングゲート電極間の容量を低減してしきい値変動を抑制できるようにした積層ゲート型の半導体メモリがすでに提案されている（たとえば、特許文献１参照）。しかしながら、この提案の場合、フローティングゲート電極の段差が、フローティングゲート電極間に埋め込まれたゲート間絶縁膜のエッチングを困難にするという問題があった。
特開２００４−０２２８１９
本発明は、上記の問題点を解決すべくなされたもので、メモリセルのカップリング比が低下するのを抑制でき、メモリセルの特性を向上させることが可能な不揮発性半導体記憶装置を提供することを目的としている。
本願発明の一態様によれば、半導体基板と、前記半導体基板を複数の素子領域に分離する素子分離領域と、素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極とを具備し、前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、少なくとも互いに対向する側の側面が、前記第２の絶縁膜に接する第１の面と、前記素子分離領域と接する第２の面とを有して形成され、前記第１の面は、その一端が素子分離絶縁膜と接する第１接面と、前記第１接面の他端と接する第２接面とからなり、前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さく、前記複数の浮遊ゲート電極は、前記第２接面と前記第２の面との間に段差を有し、前記第１接面の端部と前記第２の面の端部との高さは等しいことを特徴とする不揮発性半導体記憶装置が提供される。
上記の構成により、メモリセルのカップリング比が低下するのを抑制でき、メモリセルの特性を向上させることが可能な不揮発性半導体記憶装置を提供できる。
以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、各図面の寸法や比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施の形態は、本発明の技術思想を具体化するための装置や方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術的思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。
［第１の実施形態］
図１は、本発明の第１の実施形態にしたがった、不揮発性半導体記憶装置の基本構成を示すものである。なお、ここでは、浮遊ゲート電極と制御ゲート電極とからなる二層ゲート電極を有してメモリセルが構成されてなる不揮発性半導体記憶装置の例として、ＮＡＮＤ型の不揮発性半導体記憶装置に適用した場合について説明する。また、メモリセル列におけるメモリセルの個数を「４」とした場合の例である。
図１に示すように、このＮＡＮＤ型の不揮発性半導体記憶装置は、複数のＮＡＮＤセルユニットＣＵを有して構成されている。各ＮＡＮＤセルユニットＣＵは、半導体基板（たとえば、シリコン基板）１１上の素子分離領域１２によって区分された素子領域１３において、直列に接続された４個のメモリセルＭＣからなるメモリセル列ＣＣに、ドレイン側選択トランジスタＳＴＤとソース側選択トランジスタＳＴＳとが接続された構成となっている。
図１の、左右方向であるワード線に沿う方向に配列された複数（この例では、２つ）のメモリセルＭＣは、それぞれ、共通の制御ゲート線（ワード線ＷＬ）２１に接続されている。ドレイン側選択トランジスタＳＴＤおよびソース側選択トランジスタＳＴＳは、それぞれ、共通のドレイン側選択ゲート線２２および共通のソース側選択ゲート線２３に接続されている。ドレイン側選択トランジスタＳＴＤには、ビット線コンタクト２４を介して、第１配線層からなるビット線接続部２５が接続され、さらに、配線間コンタクト２６を介して、第２層配線からなるビット線ＢＬが接続されている。ソース側選択トランジスタＳＴＳには、ソース線コンタクト２７を介して、第１配線層からなるソース線ＳＬが接続されている。
本実施形態の場合、４個のメモリセルＭＣと、ドレイン側選択トランジスタＳＴＤと、ソース側選択トランジスタＳＴＳとによって１つのＮＡＮＤセルユニットＣＵが構成され、このような構成の複数のＮＡＮＤセルユニットＣＵが、ビット線コンタクト２４およびソース線コンタクト２７を介して、ビット線方向に互いに隣接して配置されて１つのメモリセルアレイＭＣＡが実現されている。
図２は、図１のII−II線に沿った、ＮＡＮＤ型の不揮発性半導体記憶装置の断面構造を示すものである。図２に示すように、１つのＮＡＮＤセルユニットＣＵにおける４個のメモリセルＭＣは、半導体基板１１のウェル領域（図示していない）上に形成された素子領域１３に、ゲート絶縁膜（第１の絶縁膜）３１を介して設けられたメモリセルゲート電極ＧＥを有している。各メモリセルゲート電極ＧＥは、電荷蓄積層となる浮遊ゲート電極３２、浮遊ゲート電極３２上に形成されたゲート間絶縁膜（第２の絶縁膜）３３、ゲート間絶縁膜３３上に形成された制御ゲート電極２１を有している。制御ゲート電極２１は、シリコン層２１-1とシリサイド層２１-2との積層膜によって形成されている。シリサイド層２１-2には、たとえばコバルトシリサイドを利用できる。制御ゲート電極２１は、他のメモリセルＭＣとの間でそれぞれ共有されてワード線ＷＬとなっている。
なお、４個のメモリセルＭＣは、素子領域１３上に設けられたソースおよびドレインとなる拡散層領域３４を介して、互いに直列に接続されている。
さらに、４個のメモリセルＭＣの一端（この例の場合、右端）には、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄが配置されている。このゲート電極ＧＥｄは、ゲート絶縁膜３１を介して、上記半導体基板１１の素子領域１３上に形成されている。ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄの、メモリセルＭＣと反対側の素子領域１３には、ビット線コンタクト拡散層３５が形成されている。
また、４個のメモリセルＭＣの他端（この例の場合、左端）には、ソース側選択トランジスタＳＴＳのゲート電極ＧＥｓが配置されている。このゲート電極ＧＥｓは、ゲート絶縁膜３１を介して、上記半導体基盤１の素子領域１３上に形成されている。ソース側選択トランジスタＳＴＳのゲート電極ＧＥｓの、メモリセルＭＣと反対側の素子領域１３には、ソース線コンタクト拡散層３６が形成されている。
ここで、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄおよびソース側選択トランジスタＳＴＳのゲート電極ＧＥｓは、ゲート間絶縁膜３３の一部が除去されて、上記浮遊ゲート電極３２に対応する第１の制御ゲート電極３２’と上記制御ゲート電極２１に対応する第２の制御ゲート電極２１’とが電気的に接続されている。第２の制御ゲート電極２１’は、上記シリコン層２１-1と上記シリサイド層２１-2との積層膜によって形成されている。
すなわち、メモリセルゲート電極ＧＥと、その両端の素子領域１３に設けられた拡散層３４とで、メモリセルＭＣが構成されている。また、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄと、そのメモリセルＭＣ側の素子領域１３に設けられた拡散層１１と、ビット線コンタクト拡散層３５とによって、ドレイン側選択トランジスタＳＴＤが構成されている。さらに、ソース側選択トランジスタＳＴＳのゲート電極ＧＥｓと、そのメモリセルＭＣ側の素子領域１３に設けられた拡散層３４と、ソース線コンタクト拡散層３６とによって、ソース側選択トランジスタＳＴＳが構成されている。
このように、４個のメモリセルＭＣが、拡散層３４により互いにコンタクトなしで直列に接続されて、メモリセル列ＣＣが構成されている。そして、メモリセル列ＣＣの各端に、拡散層３４を介して、ドレイン側選択トランジスタＳＴＤとソース側選択トランジスタＳＴＳとが接続されて、ＮＡＮＤセルユニットＣＵが構成されている。
メモリセルゲート電極ＧＥの相互間、および、メモリセルゲート電極ＧＥとドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄおよびソース側選択トランジスタＳＴＳのゲート電極ＧＥｓとの間には、たとえば酸化シリコン膜からなる絶縁膜３７が形成されている。ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄおよびソース側選択トランジスタＳＴＳのゲート電極ＧＥｓの、メモリセルゲート電極ＧＥと反対側の側面には、絶縁膜（たとえば、酸化シリコン膜）３８が形成され、絶縁膜３８上には絶縁膜３９が形成されている。絶縁膜３９は、絶縁膜３８とはエッチングレートが異なる膜、たとえば、シリコン窒化膜を利用できる。絶縁膜３９上には、絶縁膜４０が設けられている。絶縁膜４０は、たとえばＢＰＳＧ膜（ホウ素を含むシリコン酸化膜）により形成できる。
絶縁膜３７，３８，３９，４０およびゲート電極ＧＥ，ＧＥｄ，ＧＥｓ上には、層間絶縁膜４１が設けられている。層間絶縁膜４１は、たとえばＴＥＯＳ膜（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｓｉｌａｎｅ膜）により形成できる。
層間絶縁膜４１、絶縁膜３８，３９，４０、および、ゲート絶縁膜３１を貫いて、ビット線コンタクト電極２４とソース線コンタクト電極２７とが設けられている。ビット線コンタクト電極２４およびソース線コンタクト電極２７は、それぞれ、ビット線コンタクト拡散層３５およびソース線コンタクト拡散層３６に接続されている。
ビット線コンタクト電極２４上には、第１配線層からなるビット線接続部２５が設けられ、さらに、配線間コンタクト２６を介して、第２配線層からなるビット線ＢＬが設けられている。ソース線コンタクト電極２７上には、第１配線層からなるソース線ＳＬが設けられている。このソース線ＳＬ、ビット線接続部２５および配線間コンタクト２６は、配線間絶縁膜４２で覆われて、その上に、ビット線ＢＬが形成されている。
ＮＡＮＤセルユニットＣＵのメモリセル列ＣＣは、ここでは４個のメモリセルＭＣが選択トランジスタＳＴＤ,ＳＴＳに挟まれた形で形成されているが、メモリセルＭＣの個数は４個に限定されるものではなく、たとえば１６個または３２個など、任意の数で形成できる。
なお、ウェル領域をＰ型とした場合、各拡散層３４，３５，３６はＮ型であり、ウェル領域をＮ型とした場合、各拡散層３４，３５，３６はＰ型となる。
図３は、図１のIII−III線に沿った、ＮＡＮＤ型の不揮発性半導体記憶装置の断面構造を示すものである。図３に示すように、半導体基板１１のウェル領域中に素子分離領域１２が設けられ、この素子分離領域１２によって素子領域１３が画定されている。そして、この素子領域１３上に、ゲート絶縁膜３１を介して、メモリセルＭＣのメモリセルゲート電極ＧＥが形成されている。
すなわち、ゲート絶縁膜３１上に浮遊ゲート電極３２が設けられ、その浮遊ゲート電極３２の上面および側面上に形成されたゲート間絶縁膜３３を介して、制御ゲート電極２１が形成されている。シリコン層２１-1とシリサイド層２１-2との積層膜からなる制御ゲート電極２１は、その一部である上記シリコン層２１-1が、互いに対向する浮遊ゲート電極３２間に埋め込まれている。
制御ゲート電極２１上には層間絶縁膜４１が設けられており、その層間絶縁膜４１上には配線間絶縁膜４２が設けられている。この配線間絶縁膜４２上には、ビット線ＢＬが設けられている。
なお、本実施形態の場合、素子分離の方法としてＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を用いているが、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）など、別の方法を用いてもよい。
ここで、本実施形態のＮＡＮＤ型の不揮発性半導体記憶装置においては、浮遊ゲート電極３２の上部のチャネル幅方向の幅Ｗ１が、下部のチャネル幅方向の幅Ｗ２よりも短くなっている。すなわち、浮遊ゲート電極３２は、たとえば図３に示すように、チャネル幅方向の断面において、上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短く、かつ、少なくともゲート間絶縁膜３３に接する各側面が１つの平面からなる台形形状を有して形成されている。これにより、制御ゲート電極２１の一部が、互いに対向する浮遊ゲート電極３２間に十分に埋め込まれるようになる。したがって、メモリセルＭＣのカップリング比の低下を防止することが可能となり、微細化にともなってメモリセルＭＣの特性が劣化するのを防止できるようになるものである。
このとき、互いに対向する浮遊ゲート電極３２間に埋め込まれている制御ゲート電極２１の幅（最大幅ｘ）は、制御ゲート電極２１がゲート間絶縁膜３３との界面において空乏化する距離（ｂ）の２倍よりも大きくなるようにする（ｘ＞２ｂ）。制御ゲート電極２１がシリコンによって形成される場合、その空乏化する距離（ｂ）は、形成条件および動作条件によっても異なるが、通常は最大で３ｎｍ程度である。すなわち、浮遊ゲート電極３２は、たとえば、互いに対向する浮遊ゲート電極３２間の最小間隔（Ｓ）が、ゲート間絶縁膜３３の膜厚（ａ）を２倍にした値と制御ゲート電極２１が空乏化する距離（ｂ）とを足し合わせた値よりも小さく（Ｓ＜２（ａ＋ｂ））、かつ、互いに対向する浮遊ゲート電極３２間の最大間隔（Ｓ’）が、ゲート間絶縁膜３３の膜厚（ａ）を２倍にした値と制御ゲート電極２１が空乏化する距離（ｂ）とを足し合わせた値よりも大きく（Ｓ’＞２（ａ＋ｂ））なるように、それぞれ形成されている。
ただし、制御ゲート電極２１がシリコン層２１-1とシリサイド層２１-2との積層膜でなく、完全にシリサイド化されている場合または金属で形成されている場合には、互いに対向する浮遊ゲート電極３２間に埋め込まれる制御ゲート電極２１の幅（ｘ）は、制御ゲート電極２１がゲート間絶縁膜３３との界面において空乏化する距離（ｂ）の２倍よりも大きくする必要はない。
本実施形態の場合、浮遊ゲート電極３２の側面を平面によって構成するようにしているため、１回のエッチング工程により加工することが可能であり、工程数を増加させることなしに形成することができる。
なお、浮遊ゲート電極の側面は、たとえば図４に示すように、上に凸形状を有するような外側に湾曲した曲面を備えてなる構成（３２Ａ）としてもよいし、たとえば図５に示すように、下に凸形状を有するような内側に湾曲した曲面を備えてなる構成（３２Ｂ）としてもよい。つまり、段差のない形状であれば、工程数を増加させたりすることなく、制御性よく形成することが可能である。
特に、上記した浮遊ゲート電極３２，３２Ａ，３２Ｂのように、上部のチャネル幅方向の幅Ｗ１が、下部のチャネル幅方向の幅Ｗ２よりも短い構造においては、メモリセルゲート電極ＧＥの加工時に、浮遊ゲート電極３２，３２Ａ，３２Ｂの側面のゲート間絶縁膜３３を完全に除去することが可能となる。すなわち、本実施形態の構成によれば、浮遊ゲート電極３２，３２Ａ，３２Ｂの側面に形成されたゲート間絶縁膜３３の垂直方向の膜厚（最大膜厚）ｔ１が、ゲート間絶縁膜３３の最下面から最上面までの垂直方向の距離ｔ２よりも小さくなることから、ゲート間絶縁膜３３の加工を容易にしつつ、上記の効果を得ることができる。
以下に、図６〜図１０を参照して、上記した構成のＮＡＮＤ型の不揮発性半導体記憶装置の製造方法について簡単に説明する。各図は、それぞれ図１のIII−III線に沿う断面を示すものである。ここでは、図３に示した構造の浮遊ゲート電極３２を形成する場合を例に説明する。
まず、たとえば図６に示すように、半導体基板１１の表面部にウェル領域およびチャネル領域（いずれも図示していない）を形成した後、全面にゲート絶縁膜３１を形成する。次に、ゲート絶縁膜３１上に浮遊ゲート電極３２となる多結晶シリコンを堆積した後、リソグラフィー法により、順次、浮遊ゲート電極３２、ゲート絶縁膜３１、および、半導体基板１１をエッチングして、半導体基板１１の表面部に溝部５１を形成する。このとき、浮遊ゲート電極３２の上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短くなるようにするために、エッチングの条件として、たとえばＨＢｒ／Ｏ2 系ガスを用い、圧力を５０ｍＴｏｒｒ以上、バイアスを１００Ｗ以下に設定する。
次に、たとえば図７に示すように、溝部５１内にシリコン酸化膜からなる素子分離絶縁膜５２を埋め込んだ後、適当な高さまで素子分離絶縁膜５２をエッチバックして、素子分離領域１２を形成するとともに、その素子分離領域１２によって画定された素子領域１３を形成する。
次に、たとえば図８に示すように、浮遊ゲート電極３２上および素子分離領域１２上に、順次、ゲート間絶縁膜（たとえば、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）３３、多結晶シリコンからなる制御ゲート電極２１、および、シリコン窒化膜からなるゲートマスク材５３を形成する。このとき、選択トランジスタＳＴＤ，ＳＴＳのゲート電極ＧＥｄ，ＧＥｓを形成する部分（領域）では、一部のゲート間絶縁膜３３を除去し、浮遊ゲート電極３２に対応する第１の制御ゲート電極３２’と制御ゲート電極２１に対応する第２の制御ゲート電極２１’とが電気的に接続されるようにする。
次に、フォトリソグラフィー法によってゲートマスク材５３をエッチングし、引き続き、そのゲートマスク材５３に対して自己整合的に、制御ゲート電極２１、ゲート間絶縁膜３３、および、浮遊ゲート電極３２をエッチングする。これにより、メモリセルゲート電極ＧＥ、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄ、および、ソース側選択トランジスタＳＴＳのゲート電極ＧＥｓを同時に形成する。さらに、ゲート加工時のダメージを回復させるための後酸化を行った後、拡散層３４，３５，３６を形成するための不純物をイオン注入する。
次に、たとえば図９に示すように、絶縁膜３７，３８を形成するためのシリコン酸化膜５４を形成する。このシリコン酸化膜５４は、メモリセルゲート電極ＧＥの相互間、メモリセルゲート電極ＧＥとドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄとの間、および、メモリセルゲート電極ＧＥとソース側選択トランジスタＳＴＳのゲート電極ＧＥｓとの間を完全に埋め込み、かつ、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄの相互間およびソース側選択トランジスタＳＴＳのゲート電極ＧＥｓの相互間は完全に埋め込まない膜厚で形成する。
次に、シリコン酸化膜５４をエッチバックし、メモリセルＭＣのメモリセルゲート電極ＧＥの相互間、メモリセルゲート電極ＧＥとドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄとの間、および、メモリセルゲート電極ＧＥとソース側選択トランジスタＳＴＳのゲート電極ＧＥｓとの間に、それぞれ、絶縁膜３７を形成する。また、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄの相互間およびソース側選択トランジスタＳＴＳのゲート電極ＧＥｓの相互間には、それぞれ、シリコン酸化膜５４が側壁として残る形で絶縁膜３８を形成する。
次に、シリコン窒化膜からなる絶縁膜３９とＢＰＳＧ膜からなる絶縁膜４０を順に堆積し、ドレイン側選択トランジスタＳＴＤのゲート電極ＧＥｄの相互間およびソース側選択トランジスタＳＴＳのゲート電極ＧＥｓの相互間を埋め込んだ後、たとえば図１０に示すように、制御ゲート電極２１の上面にコバルトを堆積し、熱工程を加えることにより、多結晶シリコンとコバルトとを反応させることによって、シリコン層２１-1上にシリサイド層２１-2を形成する。この結果、制御ゲート電極２１は、シリコン層２１-1とシリサイド層２１-2との積層構造となる。こうして、メモリセルＭＣのメモリセルゲート電極ＧＥが完成される。
次に、層間絶縁膜４１を堆積し、ビット線コンタクト拡散層３５とソース線コンタクト拡散層３６とにコンタクトを取るためのコンタクト孔を開口した後、コンタクト孔内にアルミニウムまたはタングステンなどの金属あるいは低抵抗の半導体を埋め込んで、ビット線コンタクト電極２４およびソース線コンタクト電極２７を形成する。
この後、層間絶縁膜４１上に金属配線層（第１の配線層）を形成することによって、ビット線接続部２５およびソース線ＳＬを形成する。さらに、配線間絶縁膜４２を堆積し、ビット線接続部２５にコンタクトを取るためのコンタクト孔を開口した後、コンタクト孔内にアルミニウムまたはタングステンなどの金属あるいは低抵抗の半導体を埋め込んで、配線間コンタクト２６を形成す。そして、配線間絶縁膜４２上に、配線間コンタクト２６につながるビット線ＢＬを形成することによって、たとえば図３に示したような断面形状を有する浮遊ゲート電極３２を備えたＮＡＮＤ型の不揮発性半導体記憶装置が完成する。
上記したように、ゲート間絶縁膜を介して、浮遊ゲート電極と制御ゲート電極とを積層してなる構造のメモリセルゲート電極を有するＮＡＮＤ型の不揮発性半導体記憶装置において、浮遊ゲート電極を、その上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、少なくともゲート間絶縁膜に接する側面が１つの平面または１つの上に凸形状の曲面または１つの下に凸形状の曲面を有してなる構造とすることにより、たとえ対向する浮遊ゲート電極間の最小距離がゲート間絶縁膜の膜厚の２倍よりも小さいメモリセルの場合にも、浮遊ゲート電極間に制御ゲート電極の一部を十分に埋め込むことが可能となる結果、メモリセルのカップリング比の低化を防止でき、メモリセルの特性を向上させることが可能となる。
特に、ゲート間絶縁膜の垂直方向の膜厚（最大膜厚）を、その最下面から最上面までの垂直方向の距離よりも小さくすることにより、浮遊ゲート電極の加工時の工程数を増加させることなく、しかも、ゲート間絶縁膜のエッチングを容易なものとすることができる。
また、互いに対向する浮遊ゲート電極間の最小間隔を、ゲート間絶縁膜の膜厚を２倍にした値と制御ゲート電極が空乏化する距離とを足し合わせた値よりも小さくすることによって、互いに対向する浮遊ゲート電極間が最小となる部分に対しても、制御ゲート電極の一部をより確実に埋め込むことが可能となる。
なお、図３に示した構造の浮遊ゲート電極３２を形成する場合を例に説明したが、これに限らず、図４に示した構造の浮遊ゲート電極３２Ａを形成する場合および図５に示した構造の浮遊ゲート電極３２Ｂを形成する場合についても同様である。
［第２の実施形態］
図１１は、本発明の第２の実施形態にしたがった、不揮発性半導体記憶装置の基本構成を示すものである。ここでは、第１の実施形態に示したＮＡＮＤ型の不揮発性半導体記憶装置（図１参照）の、III−III線に沿う断面に対応する部分の構造を示している。なお、第１の実施形態のＮＡＮＤ型の不揮発性半導体記憶装置と同一部分には同一符号を付して、詳しい説明は割愛する。
図１１に示すように、本実施形態の場合、上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短く、かつ、少なくともゲート間絶縁膜３３に接する側面が１つの平面を有してなる構造の浮遊ゲート電極３２ａにおいて、さらに、その側面のうち、ゲート間絶縁膜３３に接する部分と垂直方向とのなす角θ１が、素子分離領域１２の素子分離絶縁膜５２に接する部分（第２の絶縁膜に接しない部分）と垂直方向とのなす角θ２よりも大きくなるように形成されている（この例の場合、θ２はほぼ０度）。すなわち、浮遊ゲート電極３２ａは、その側面に、ゲート間絶縁膜３３に接する部分（第１の平面）と素子分離領域１２の素子分離絶縁膜５２に接する部分（第２の平面）とを有してなる構造とされている。
このような構造とした場合にも、制御ゲート電極２１の一部を、互いに対向する浮遊ゲート電極３２ａ間に十分に埋め込むことが可能となる結果、メモリセルＭＣのカップリング比の低下を防止でき、メモリセルＭＣの特性が劣化するのを防止することが可能となるものである。
なお、本実施形態の構成とした場合にも、互いに対向する浮遊ゲート電極３２ａ間に埋め込まれている制御ゲート電極２１の幅が、制御ゲート電極２１がゲート間絶縁膜３３との界面において空乏化する距離の２倍よりも大きくなるようにする必要があるが、制御ゲート電極２１がシリコン層２１-1とシリサイド層２１-2との積層膜でなく、完全にシリサイド化されている場合または金属で形成されている場合には、互いに対向する浮遊ゲート電極３２ａ間に埋め込まれる制御ゲート電極２１の幅は、制御ゲート電極２１がゲート間絶縁膜３３との界面において空乏化する距離の２倍よりも大きくする必要はない。
また、この浮遊ゲート電極３２ａの側面のうち、少なくともゲート間絶縁膜３３に接する第１の平面を１つの面によって構成するようにしているため、浮遊ゲート電極３２ａのゲート間絶縁膜３３に接する部分は１回のエッチング工程により加工することが可能であり、工程数を増加させることなしに形成することができる。
なお、浮遊ゲート電極３２ａの側面のうち、ゲート間絶縁膜３３に接する部分および素子分離領域１２に接する部分は、上に凸形状の曲面を有して構成するようにしてもよいし、下に凸形状の曲面を有して構成するようにしてもよい。つまり、傾斜角の異なる複数の面からなる、段差のない形状であれば、工程数を増加させたりすることなく、制御性よく形成することが可能である。
このような構造においても、メモリセルゲート電極ＧＥの加工時に、浮遊ゲート電極３２ａの側面のゲート間絶縁膜３３を完全に除去する必要があるため、ゲート間絶縁膜３３の加工を容易にするという観点からは、第１の実施形態の場合と同様に、浮遊ゲート電極３２ａの側面に形成されるゲート間絶縁膜３３の垂直方向の膜厚（最大膜厚）ｔ１が、ゲート間絶縁膜３３の最下面から最上面までの垂直方向の距離ｔ２よりも小さくなるように形成するのが望ましい。
以下に、図１２〜図１４を参照して、上記した構成のＮＡＮＤ型の不揮発性半導体記憶装置の製造方法について簡単に説明する。各図は、それぞれ図１のIII−III線に沿う断面に対応する部分を示すものである。
まず、たとえば図１２に示すように、半導体基板１１の表面部にウェル領域およびチャネル領域（いずれも図示していない）を形成した後、全面にゲート絶縁膜３１を形成する。次に、ゲート絶縁膜３１上に浮遊ゲート電極３２ａとなる多結晶シリコンを堆積した後、リソグラフィー法により、順次、浮遊ゲート電極３２ａ、ゲート絶縁膜３１、および、半導体基板１１をエッチングして、半導体基板１１の表面部に溝部５１を形成する。
次に、たとえば図１３に示すように、溝部５１内にシリコン酸化膜からなる素子分離絶縁膜５２を埋め込んだ後、適当な高さまで素子分離絶縁膜５２をエッチバックして、素子分離領域１２を形成するとともに、その素子分離領域１２によって画定された素子領域１３を形成する。このとき、素子分離絶縁膜５２のエッチバックを、たとえばＣＦ４：ＣＨＦ３の比が５：１とされたガスを用いて行うことにより、浮遊ゲート電極３２ａの側面のうち、ゲート間絶縁膜３３に接する部分と垂直方向とのなす角θ１が、素子分離領域１２に接する部分と垂直方向とのなす角θ２よりも大きくなるようにする。
次に、たとえば図１４に示すように、浮遊ゲート電極３２ａ上および素子分離領域１２上に、順次、ゲート間絶縁膜（たとえば、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）３３、多結晶シリコンからなる制御ゲート電極２１、および、シリコン窒化膜からなるゲートマスク材５３を形成する。
これ以後、上述した第１の実施形態に示した工程（たとえば、図９〜参照）と同様の工程を行うことにより、図１１に示した断面構造を有する浮遊ゲート電極３２ａを備えたＮＡＮＤ型の不揮発性半導体記憶装置が完成する。
ここで、上記した第２の実施形態にかかる、いくつかの変形例（他の構成例）について簡単に説明する。
図１５は、第２の実施形態にしたがったＮＡＮＤ型の不揮発性半導体記憶装置の、第１の変形例を示すものである。この第１の変形例の場合、浮遊ゲート電極３２ｂの側面のうち、ゲート間絶縁膜３３に接する部分（第１の平面）と素子分離領域１２に接する部分（第２の平面）との間に段差が設けられている点で、図１１に示した構造の浮遊ゲート電極３２ａと異なっている。
すなわち、この浮遊ゲート電極３２ｂは、上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短く、かつ、少なくともゲート間絶縁膜３３に接する側面が１つの平面を有するとともに、その垂直方向とのなす角がθ１（θ１＞θ２）となるように形成されたゲート間絶縁膜３３に接する部分と、その垂直方向とのなす角がθ２（θ２＝０）となるように形成された素子分離領域１２に接する部分との間に段差が設けられてなる構造とされている。
このような構造は、以下の方法により形成できる。まず、たとえば図１３に示したように、溝部５１内に埋め込んだ素子分離絶縁膜５２をエッチバックして、素子分離領域１２を形成するとともに、素子領域１３を画定する。その際に、浮遊ゲート電極３２ｂの側面のうち、ゲート間絶縁膜３３に接する部分と垂直方向とのなす角θ１が、素子分離領域１２に接する部分と垂直方向とのなす角（θ２）よりも大きくなるようにする。次に、ゲート間絶縁膜３３に接する部分と垂直方向とのなす角θ１を維持するように、たとえばホットリン酸を用いたウエットエッチングを行うことにより、浮遊ゲート電極３２ｂの側面のうち、ゲート間絶縁膜３３に接する部分と素子分離領域１２に接する部分との間に段差を形成する。それ以後は、上述した第１の実施形態に示した工程（たとえば、図８〜参照）と同様の工程を行うことにより、図１５に示した断面構造を有する浮遊ゲート電極３２ｂを備えたＮＡＮＤ型の不揮発性半導体記憶装置が完成する。
図１６は、第２の実施形態にしたがったＮＡＮＤ型の不揮発性半導体記憶装置の、第２の変形例（他の構成例）を示すものである。この第２の変形例の場合、浮遊ゲート電極３２ｃの側面のうち、素子分離領域１２に接する部分（第２の絶縁膜に接しない第２の平面）と垂直方向とのなす角θ２が０度よりも大きくなるように形成されている点で、図１１に示した構造の浮遊ゲート電極３２ａと異なっている（ただし、θ２＜θ１）。
すなわち、この浮遊ゲート電極３２ｃは、上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短く、かつ、少なくともゲート間絶縁膜３３に接する側面が１つの平面（第１の平面）を有するとともに、その垂直方向とのなす角がθ１となるように形成されたゲート間絶縁膜３３に接する部分と、その垂直方向とのなす角がθ２（θ１＞θ２＞０）となるように形成された素子分離領域１２に接する部分とによって、側面が形成されてなる構造とされている。
このような構造は、以下の方法により形成できる。まず、たとえば図６に示したように、浮遊ゲート電極３２ｃをエッチングにより加工する際に、浮遊ゲート電極３２ｃの上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短くなるようにした後、溝部５１内にシリコン酸化膜からなる素子分離絶縁膜５２を埋め込む。次に、素子分離絶縁膜５２を適当な高さまでエッチバックする工程において、たとえば図１６に示すように、浮遊ゲート電極３２ｃの側面のうち、ゲート間絶縁膜３３に接する部分と垂直方向とのなす角θ１が、素子分離領域１２に接する部分と垂直方向とのなす角θ２よりも大きくなるように形成する。それ以降は、上記した第１の実施形態に示した工程（たとえば、図８〜参照）と同様の工程を行うことにより、図１６に示した断面構造を有する浮遊ゲート電極３２ｃを備えたＮＡＮＤ型の不揮発性半導体記憶装置が完成する。
図１７は、第２の実施形態にしたがったＮＡＮＤ型の不揮発性半導体記憶装置の、第３の変形例（他の構成例）を示すものである。この第３の変形例の場合、浮遊ゲート電極３２ｄの側面のうち、素子分離領域１２に接する部分（第２の平面）と垂直方向とのなす角θ２が０度より大きく、かつ、ゲート間絶縁膜３３に接する部分（第１の平面）と素子分離領域１２に接する部分との間に段差が設けられている点で、図１１に示した構造の浮遊ゲート電極３２ａと異なっている。
すなわち、この浮遊ゲート電極３２ｄは、上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短く、かつ、少なくともゲート間絶縁膜３３に接する側面が１つの平面を有するとともに、その垂直方向とのなす角がθ１（θ１＞θ２）となるように形成されたゲート間絶縁膜３３に接する部分と、その垂直方向とのなす角がθ２（θ１＞θ２＞０）となるように形成された素子分離領域１２に接する部分との間に段差が設けられてなる構造とされている。
このような構造は、以下の方法により形成できる。まず、たとえば図６に示したように、浮遊ゲート電極３２ｄをエッチングにより加工する際に、浮遊ゲート電極３２ｄの上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短くなるようにした後、溝部５１内にシリコン酸化膜からなる素子分離絶縁膜５２を埋め込む。次に、素子分離絶縁膜５２を適当な高さまでエッチバックする工程において、たとえば図１７に示すように、浮遊ゲート電極３２ｄの側面のうち、ゲート間絶縁膜３３に接する部分と素子分離領域１２に接する部分との間に段差を形成し、かつ、ゲート間絶縁膜３３に接する部分と垂直方向とのなす角θ１が、素子分離領域１２に接する部分と垂直方向とのなす角θ２よりも大きくなるように形成する。それ以降は、上記した第１の実施形態に示した工程（たとえば、図８〜参照）と同様の工程を行うことにより、図１７に示した断面構造を有する浮遊ゲート電極３２ｄを備えたＮＡＮＤ型の不揮発性半導体記憶装置が完成する。
上記したように、図１５〜図１７に示したいずれの構造の浮遊ゲート電極３２ｂ，３２ｃ，３２ｄにおいても、図１１に示した構造の浮遊ゲート電極３２ａと同様の効果を得ることができる。すなわち、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、側面のうち、少なくともゲート間絶縁膜に接する側面を１つの平面により構成してなる構造の浮遊ゲート電極においては、ゲート間絶縁膜に接する部分と垂直方向とのなす角が、素子分離領域に接する部分と垂直方向とのなす角（０度）よりも大きくなるように形成した場合、または、ゲート間絶縁膜に接する部分と素子分離領域に接する部分との間に段差を形成するようにした場合にも、制御ゲート電極の一部を、互いに対向する浮遊ゲート電極間に十分に埋め込むことが可能となる結果、浮遊ゲート電極の加工の工程数を増加させることなく、メモリセルのカップリング比の低下を抑制でき、メモリセルの特性を向上させることが可能となる。
［第３の実施形態］
図１８は、本発明の第３の実施形態にしたがった、不揮発性半導体記憶装置の基本構成を示すものである。ここでは、第１の実施形態に示したＮＡＮＤ型の不揮発性半導体記憶装置（図１参照）の、III−III線に沿う断面に対応する部分の構造を示している。なお、第１の実施形態のＮＡＮＤ型の不揮発性半導体記憶装置と同一部分には同一符号を付して、詳しい説明は割愛する。
図１８に示すように、本実施形態の場合、上部のチャネル幅方向の幅Ｗ１が下部のチャネル幅方向の幅Ｗ２よりも短く、かつ、少なくともゲート間絶縁膜３３に接する側面が１つの曲面を有してなる構造の浮遊ゲート電極３２ｅを備えて構成されている。すなわち、浮遊ゲート電極３２ｅは、その側面に、素子分離領域１２の素子分離絶縁膜５２に接する部分３２ｅ-1とゲート間絶縁膜３３に接する部分３２ｅ-2とを有し、そのゲート間絶縁膜３３に接する部分３２ｅ-2（浮遊ゲート電極３２ｅの上部側）が、上に凸形状を有するような外側に湾曲した曲面を備えてなる構成とされている。
このような構造とした場合にも、制御ゲート電極２１の一部を、互いに対向する浮遊ゲート電極３２ｅ間に十分に埋め込むことが可能となる結果、メモリセルＭＣのカップリング比の低下を防止でき、メモリセルＭＣの特性が劣化するのを防止することが可能となるものである。
なお、本実施形態の構成とした場合にも、互いに対向する浮遊ゲート電極３２ｅ間に埋め込まれている制御ゲート電極２１の幅が、制御ゲート電極２１がゲート間絶縁膜３３との界面において空乏化する距離の２倍よりも大きくなるようにする必要があるが、制御ゲート電極２１がシリコン層２１-1とシリサイド層２１-2との積層膜でなく、完全にシリサイド化されている場合または金属で形成されている場合には、互いに対向する浮遊ゲート電極３２ｅ間に埋め込まれる制御ゲート電極２１の幅は、制御ゲート電極２１がゲート間絶縁膜３３との界面において空乏化する距離の２倍よりも大きくする必要はない。
このような構造においても、メモリセルゲート電極ＧＥの加工時に、浮遊ゲート電極３２ｅの側面のゲート間絶縁膜３３を完全に除去する必要があるため、ゲート間絶縁膜３３の加工を容易にするという観点からは、第１の実施形態の場合と同様に、浮遊ゲート電極３２ｅの側面に形成されるゲート間絶縁膜３３の垂直方向の膜厚（最大膜厚）ｔ１が、ゲート間絶縁膜３３の最下面から最上面までの垂直方向の距離ｔ２よりも小さくなるように形成するのが望ましい。
以下に、図１９〜図２２を参照して、上記した構成のＮＡＮＤ型の不揮発性半導体記憶装置の製造方法について簡単に説明する。各図は、それぞれ図１のIII−III線に沿う断面に対応する部分を示すものである。
まず、たとえば図１９に示すように、半導体基板１１の表面部にウェル領域およびチャネル領域（いずれも図示していない）を形成した後、全面にゲート絶縁膜３１を形成する。次に、ゲート絶縁膜３１上に浮遊ゲート電極３２ｅとなる多結晶シリコンを堆積した後、リソグラフィー法により、順次、下部側の浮遊ゲート電極３２ｅ-1、ゲート絶縁膜３１、および、半導体基板１１をエッチングして、半導体基板１１の表面部に溝部５１を形成する。
次に、たとえば図２０に示すように、溝部５１内にシリコン酸化膜からなる素子分離絶縁膜５２を埋め込んだ後、浮遊ゲート電極３２ｅ-1の上面の高さまで素子分離絶縁膜５２をエッチバックして、素子分離領域１２を形成するとともに、その素子分離領域１２によって画定された素子領域１３を形成する。この際、ＣＭＰ（化学機械研磨）法を用いて、表面を平坦化してもよい。
次に、たとえば図２１に示すように、浮遊ゲート電極３２ｅ-1上に選択エピタキシャル成長などを用いてシリコンを成長させ、上に凸形状の曲面を有する上部側の浮遊ゲート電極３２ｅ-2を形成する。この結果、浮遊ゲート電極３２ｅは、下部側の浮遊ゲート電極３２ｅ-1と上部側の浮遊ゲート電極３２ｅ-2とからなる積層構造となる。
次に、たとえば図２２に示すように、浮遊ゲート電極３２ｅ上および素子分離領域１２上に、順次、ゲート間絶縁膜（たとえば、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）３３、多結晶シリコンからなる制御ゲート電極２１、シリコン窒化膜からなるゲートマスク材５３を形成する。
これ以後、上述した第１の実施形態に示した工程（たとえば、図９〜参照）と同様の工程を行うことにより、図１８に示した断面構造を有する浮遊ゲート電極３２ｅを備えたＮＡＮＤ型の不揮発性半導体記憶装置が完成する。
上記したように、ゲート間絶縁膜を介して、浮遊ゲート電極と制御ゲート電極とを積層してなる構造のメモリセルゲート電極を有するＮＡＮＤ型の不揮発性半導体記憶装置において、浮遊ゲート電極を、その上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、少なくともゲート間絶縁膜に接する側面は１つの上に凸形状の曲面を有し、ゲート間絶縁膜に接しない側面は平面を有してなる構造とすることにより、たとえ対向する浮遊ゲート電極間の最小距離がゲート間絶縁膜の膜厚の２倍よりも小さいメモリセルの場合にも、浮遊ゲート電極間に制御ゲート電極の一部を十分に埋め込むことが可能となる結果、メモリセルのカップリング比の低化を防止でき、メモリセルの特性を向上させることが可能となる。
特に、浮遊ゲート電極の側面に形成されるゲート間絶縁膜の垂直方向の膜厚（最大膜厚）を、ゲート間絶縁膜の最下面から最上面までの垂直方向の距離よりも小さくすることによって、ゲート間絶縁膜のエッチングを容易なものとすることができる。
なお、上述した各実施形態においては、いずれもＮＡＮＤ型の不揮発性半導体記憶装置を例に説明したが、これに限らず、たとえばＮＯＲ型およびＡＮＤ型など、浮遊ゲート電極を備える全ての不揮発性半導体記憶装置に適用できる。
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
本発明の第１の実施形態にしたがった、不揮発性半導体記憶装置（ＮＡＮＤ型）の構成例を示す平面図。 図１に示した不揮発性半導体記憶装置のII−II線に沿う断面図。 図１に示した不揮発性半導体記憶装置のIII−III線に沿う断面図。 図１に示した不揮発性半導体記憶装置の他の構成例を示す断面図。 図１に示した不揮発性半導体記憶装置のさらに別の構成例を示す断面図。 図１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 本発明の第２の実施形態にしたがった、不揮発性半導体記憶装置の構成例を示す断面図。 図１１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１１に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１１に示した不揮発性半導体記憶装置の、第１の変形例を示す断面図。 図１１に示した不揮発性半導体記憶装置の、第２の変形例を示す断面図。 図１１に示した不揮発性半導体記憶装置の、第３の変形例を示す断面図。 本発明の第３の実施形態にしたがった、不揮発性半導体記憶装置の構成例を示す断面図。 図１８に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１８に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１８に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。 図１８に示した不揮発性半導体記憶装置の製造方法を説明するために示す工程断面図。
符号の説明
１１…半導体基板、１２…素子分離領域、１３…素子領域、２１…制御ゲート電極、３１…ゲート絶縁膜、３２，３２Ａ，３２Ｂ，３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ…浮遊ゲート電極、３３…ゲート間絶縁膜、ＧＥ…メモリセルゲート電極。

Claims (10)

  1. 半導体基板と、
    前記半導体基板を複数の素子領域に分離する素子分離領域と、
    素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、少なくとも互いに対向する側の側面が、前記第２の絶縁膜に接する第１の面と、前記素子分離領域と接する第２の面とを有して形成され、前記第１の面は、その一端が素子分離絶縁膜と接する第１接面と、前記第１接面の他端と接する第２接面とからなり、
    前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さく、前記複数の浮遊ゲート電極は、前記第２接面と前記第２の面との間に段差を有し、前記第１接面の端部と前記第２の面の端部との高さは等しいことを特徴とする不揮発性半導体記憶装置。
  2. 半導体基板と、
    前記半導体基板を複数の素子領域に分離する素子分離領域と、
    素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、少なくとも互いに対向する側の側面が、前記第２の絶縁膜に接する第１の面と、前記素子分離領域と接する第２の面とを有して形成され、前記第１の面は、その一端が素子分離絶縁膜と接する第１接面と、前記第１接面の他端と接する第２接面とからなり、
    前記複数の浮遊ゲート電極は、前記第２接面と前記第２の面との間に段差を有し、前記第１接面の端部と前記第２の面の端部との高さは等しく、
    前記第２接面と垂直方向とのなす第１の角が、前記第２の面と垂直方向とのなす第２の角よりも大きいことを特徴とする不揮発性半導体記憶装置。
  3. 半導体基板と、
    前記半導体基板を複数の素子領域に分離する素子分離領域と、
    素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、少なくとも互いに対向する側の側面が、前記第２の絶縁膜に接する第１の面と、前記素子分離領域と接する第２の面とを有して形成され、前記第１の面は、その一端が素子分離絶縁膜と接する第１接面と、前記第１接面の他端と接する曲面である第２接面とからなり、
    前記複数の浮遊ゲート電極は、前記第２接面と前記第２の面との間に段差を有し、前記第１接面の端部と前記第２の面の端部との高さは等しいことを特徴とする不揮発性半導体記憶装置。
  4. 半導体基板と、
    前記半導体基板を複数の素子領域に分離する素子分離領域と、
    素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、上面が曲面で構成され、かつ、下面が平面で構成され、少なくとも互いに対向する側の面が第１の面と、前記素子分離領域と接する第２の面とを有して形成され、前記第１の面は、その一端が素子分離絶縁膜と接する第１接面と、前記第１接面の他端と接する曲面である第２接面とからなり、
    前記複数の浮遊ゲート電極は、前記第２接面と前記第２の面との間に段差を有し、前記第１接面の端部と前記第２の面の端部との高さは等しいことを特徴とする不揮発性半導体記憶装置。
  5. 前記複数の浮遊ゲート電極は、それぞれ、互いに対向する浮遊ゲート電極間の最小間隔が、前記第２の絶縁膜の膜厚を２倍にした値と前記制御ゲート電極が空乏化する距離とを足し合わせた値よりも小さいことを特徴とする請求項１，２，３，４のいずれかに記載の不揮発性半導体記憶装置。
  6. 前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さいことを特徴とする請求項２，３，４のいずれかに記載の不揮発性半導体記憶装置。
  7. 前記第２接面と垂直方向とのなす第１の角が、前記第２の面と垂直方向とのなす第２の角よりも大きいことを特徴とする請求項３，４のいずれかに記載の不揮発性半導体記憶装置。
  8. 前記第２の角が０度であることを特徴とする請求項２，７のいずれかに記載の不揮発性半導体記憶装置。
  9. 前記曲面は、上に凸形状を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  10. 前記曲面は、下に凸形状を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
JP2006170225A 2006-06-20 2006-06-20 不揮発性半導体記憶装置 Active JP4829015B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006170225A JP4829015B2 (ja) 2006-06-20 2006-06-20 不揮発性半導体記憶装置
US11/765,043 US7692235B2 (en) 2006-06-20 2007-06-19 Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes
US12/721,316 US8304826B2 (en) 2006-06-20 2010-03-10 Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes
US13/644,641 US8648405B2 (en) 2006-06-20 2012-10-04 Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170225A JP4829015B2 (ja) 2006-06-20 2006-06-20 不揮発性半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2008004622A JP2008004622A (ja) 2008-01-10
JP2008004622A5 JP2008004622A5 (ja) 2008-10-16
JP4829015B2 true JP4829015B2 (ja) 2011-11-30

Family

ID=38860699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170225A Active JP4829015B2 (ja) 2006-06-20 2006-06-20 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (3) US7692235B2 (ja)
JP (1) JP4829015B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745039B2 (ja) * 2005-12-02 2011-08-10 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP4829015B2 (ja) * 2006-06-20 2011-11-30 株式会社東芝 不揮発性半導体記憶装置
EP2054925A2 (en) * 2006-08-16 2009-05-06 SanDisk Corporation Nonvolatile memories with shaped floating gates
JP4762118B2 (ja) * 2006-11-17 2011-08-31 株式会社東芝 不揮発性半導体記憶装置
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
KR101402890B1 (ko) * 2007-11-30 2014-06-27 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
JP2010147241A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 不揮発性半導体記憶装置
US20110133266A1 (en) * 2009-12-03 2011-06-09 Sanh Tang Flash Memory Having a Floating Gate in the Shape of a Curved Section
JP2013055131A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置
US8890231B2 (en) * 2012-03-23 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with a narrowing charge storage layer
US20140225179A1 (en) * 2013-02-11 2014-08-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8921923B2 (en) 2013-03-18 2014-12-30 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device and semiconductor memory device
US9041091B2 (en) 2013-03-22 2015-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN105789277A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储器的浮栅结构及制作方法
US9431253B1 (en) * 2015-08-05 2016-08-30 Texas Instruments Incorporated Fabrication flow based on metal gate process for making low cost flash memory
CN106972021B (zh) * 2016-01-12 2019-12-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
CN110770898A (zh) * 2019-04-15 2020-02-07 长江存储科技有限责任公司 具有处理器和动态随机存取存储器的键合半导体器件及其形成方法
JP7311615B2 (ja) * 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163304A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100389918B1 (ko) * 2000-11-14 2003-07-04 삼성전자주식회사 빠른 프로그램 속도를 갖는 고집적 불활성 메모리 셀 어레이
US20020130357A1 (en) * 2001-03-14 2002-09-19 Hurley Kelly T. Self-aligned floating gate flash cell system and method
JP2003289114A (ja) * 2002-03-28 2003-10-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2004022819A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2004063789A (ja) * 2002-07-29 2004-02-26 Toshiba Corp 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置
US6756631B2 (en) * 2002-11-14 2004-06-29 Intelligent Sources Development Corp. Stacked-gate cell structure and its NAND-type flash memory array
JP2005079165A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
JP2005277035A (ja) * 2004-03-24 2005-10-06 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2006303308A (ja) * 2005-04-22 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
JP4745039B2 (ja) 2005-12-02 2011-08-10 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP4762041B2 (ja) 2006-04-24 2011-08-31 株式会社東芝 不揮発性半導体メモリ
JP4829015B2 (ja) * 2006-06-20 2011-11-30 株式会社東芝 不揮発性半導体記憶装置
JP4762118B2 (ja) 2006-11-17 2011-08-31 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP2008004622A (ja) 2008-01-10
US20130026555A1 (en) 2013-01-31
US8304826B2 (en) 2012-11-06
US20100163957A1 (en) 2010-07-01
US8648405B2 (en) 2014-02-11
US20070290274A1 (en) 2007-12-20
US7692235B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
JP4829015B2 (ja) 不揮発性半導体記憶装置
US7521318B2 (en) Semiconductor device and method of manufacturing the same
US20170278936A1 (en) Semiconductor devices and methods of manufacturing the same
JP4799196B2 (ja) 不揮発性半導体記憶装置
US20060108627A1 (en) NAND flash memory devices including multi-layer memory cell transistor structures and methods of fabricating the same
JP2008283095A (ja) 不揮発性半導体記憶装置及びその製造方法
US7411239B2 (en) Nand flash memory devices and methods of fabricating the same
JP2010087160A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US20060011971A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2007005380A (ja) 半導体装置
US7986001B2 (en) Semiconductor memory device and method of manufacturing the same
JP4822792B2 (ja) 半導体装置およびその製造方法
JP4080485B2 (ja) ビット線構造およびその製造方法
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
JP2006526284A (ja) ビット線構造およびその製造方法
JP4594796B2 (ja) 半導体装置およびその製造方法
US6787417B2 (en) Method of fabricating semiconductor device
US7651912B2 (en) Semiconductor device and method of fabricating the same
US7968404B2 (en) Semiconductor device and fabrication method therefor
US20100072534A1 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US7880216B2 (en) Flash memory device and method of fabricating the same
JP2005294518A (ja) 半導体装置およびその製造方法
JP2003258130A (ja) 半導体装置の製造方法
TW202329407A (zh) 包括含碳接觸柵的半導體裝置
JP2011040616A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4829015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350