JP4868864B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4868864B2 JP4868864B2 JP2006023851A JP2006023851A JP4868864B2 JP 4868864 B2 JP4868864 B2 JP 4868864B2 JP 2006023851 A JP2006023851 A JP 2006023851A JP 2006023851 A JP2006023851 A JP 2006023851A JP 4868864 B2 JP4868864 B2 JP 4868864B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 38
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 150000004767 nitrides Chemical group 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 12
- 239000003870 refractory metal Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 47
- 229910052710 silicon Inorganic materials 0.000 description 46
- 239000010703 silicon Substances 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 229910052581 Si3N4 Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 3
- 229960004583 pranlukast Drugs 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical compound NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Description
本発明は、ＮＡＮＤ型フラッシュメモリ等の不揮発性半導体メモリを含む半導体装置の製造方法に関する。
半導体記憶装置の一つとして、不揮発性半導体メモリがある。近年、不揮発性半導体メモリは、データ格納用のデバイスとしての需要が高くなってきている。浮遊ゲート（ＦＧ）電極および制御ゲート（ＣＧ）電極を用いた代表的な電気的に書き換え可能な不揮発性メモリとして、ＮＡＮＤ型フラッシュメモリが知られている。
ＮＡＮＤ型フラッシュメモリのＣＧ電極として、多結晶シリコンからなる電極と、この電極上に設けられ、金属シリサイドからなる電極とを含む積層タイプのものが知られている(特許文献１)。
ＮＡＮＤ型フラッシュメモリの記憶容量を増大させるために、素子の微細化が進行している。素子の微細化は、素子構造のアスペクトの増大を招く。上記積層タイプのＣＧ電極を用いた場合、素子の微細化に伴うＣＧ電極のアスペクト比の増加を抑制することは困難である。その理由は以下の通りである。多結晶シリコンからなる電極は、金属シリサイドからなる電極に比べて抵抗が高く、微細化による抵抗増加を抑制するためには、金属シリサイドからなる電極を厚くする必要があるからである。
特開平２−１８８９６９号公報
本発明の目的は、素子の微細化に伴う制御ゲート電極のアスペクト比の増加を抑制できるとともに、制御ゲート電極からのリーク電流の増大を抑制できる不揮発性半導体メモリを含む半導体装置の製造方法を提供することにある。
本発明に係る半導体装置の製造方法は、半導体基板と、前記半導体基板上に設けられ、絶縁膜と、前記絶縁膜上に設けられた制御ゲート電極とを含むゲート構造を備えた不揮発半導体メモリとを具備してなる半導体装置の製造方法であって、前記絶縁膜として最上層が窒化膜である絶縁膜を形成する工程と、前記絶縁膜上に非結晶の半導体膜を形成する工程と、前記半導体膜、前記絶縁膜をゲート加工した後、前記半導体膜を含む領域上に高融点金属膜を形成する工程と、熱処理により前記半導体膜の全体を金属シリサイド膜に変え、前記金属シリサイドからなる単層の制御ゲート電極を形成する工程とを有することを特徴とする。
本発明によれば、素子の微細化に伴う制御ゲート電極のアスペクト比の増加を抑制できるとともに、制御ゲート電極からのリーク電流の増大を抑制できる不揮発性半導体メモリを含む半導体装置の製造方法を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
（第１の実施形態）
図１はＮＡＮＤ型フラッシュメモリのメモリセルアレイの一部を示す平面パターン、図２は図１に示したメモリセルアレイ１０の等価回路を示している。
図１はＮＡＮＤ型フラッシュメモリのメモリセルアレイの一部を示す平面パターン、図２は図１に示したメモリセルアレイ１０の等価回路を示している。
図１および図２において、Ｍ１，Ｍ２，…，Ｍｎ−１，Ｍｎは複数のメモリセルを示しており、これらの複数のメモリセルＭ１，Ｍ２，…，Ｍｎ−１，Ｍｎは隣接するもの同士でソース／ドレインを共用する形で直列接続されたＮＡＮＤセルを構成している。ＮＡＮＤセルのドレイン端は選択トランジスタＱ１を介してビット線ＢＬに接続されている。ＮＡＮＤセルのソース端は選択トランジスタＱ２を介してソース線ＳＬに接続されている。
各メモリセルＭ１，Ｍ２，…，Ｍｎ−１，Ｍｎは、シリコン基板上にゲート絶縁膜を介して二層ゲート構造（ＦＧ電極上に絶縁膜を介してＣＧ電極が積層された構造）を含むＭＯＳＦＥＴからなり、選択トランジスタＳ１，Ｓ２もＭＯＳＦＥＴからなる。上記各ＭＯＳＦＥＴは同一のウェル基板上に形成されている。
メモリセルＭ１，Ｍ２，…，Ｍｎ−１，ＭｎのＣＧ電極は、それぞれ、メモリセルアレイの行方向に配設されたＣＧｉ線（ワード線）（ｉ＝１，２，…，ｎ−１，ｎ）に接続され、選択トランジスタＱ１，Ｑ２のゲート電極は、それぞれ、メモリセルアレイの行方向に配設された選択ゲート線ＳＧ１，ＳＧ２に接続されている。ワード線の一端は、メタル配線を介して周辺回路との接続パッドを有しており、素子分離絶縁膜上に形成された構造になっている。
図３−図１１は本実施形態のＮＡＮＤ型フラッシュメモリの製造方法を示す断面図である。図３−図１１の断面図は、図１の矢視Ａ−Ａ’方向の断面図に相当する。
［図３］
シリコン基板１上にシリコン酸化膜２が熱酸化法により形成される。
シリコン基板１上にシリコン酸化膜２が熱酸化法により形成される。
［図４］
シリコン酸化膜２は、ＮＯガスを用いた処理により、オキシナイトライド膜３に変えられる。このオキシナイトライド膜３は、一般に、トンネル絶縁膜と称される。
シリコン酸化膜２は、ＮＯガスを用いた処理により、オキシナイトライド膜３に変えられる。このオキシナイトライド膜３は、一般に、トンネル絶縁膜と称される。
［図５］
オキシナイトライド膜３上に、不純物としてリンが添加された多結晶のシリコン膜４がＣＶＤプロセスにより形成される。このシリコン膜４は、ＦＧ電極となる。なお、最初に、非結晶のシリコン膜を形成し、しかる後、加熱処理により多結晶のシリコン膜４に変えても構わない。
オキシナイトライド膜３上に、不純物としてリンが添加された多結晶のシリコン膜４がＣＶＤプロセスにより形成される。このシリコン膜４は、ＦＧ電極となる。なお、最初に、非結晶のシリコン膜を形成し、しかる後、加熱処理により多結晶のシリコン膜４に変えても構わない。
シリコン膜４上に、層上層が窒化膜である絶縁膜（ゲート電極間絶縁膜）５が形成される。窒化膜は金属に対してバリア性が高い膜である。窒化膜はシリサイド形成をブロックする膜厚(０．５ｎｍ以上)であり，厚すぎるとトラップ／デトラップサイトになり電荷特性の保持特性に影響を与えるため好ましくは３ｎｍ以下が良い。
ゲート電極間絶縁膜５は、ここでは、酸化膜／窒化膜／酸化膜／窒化膜の積層構造を有する、ＯＮＯＮ膜と呼ばれる絶縁膜である。ＯＮＯＮ膜の形成工程は、ＬＰＣＶＤプロセスにより、酸化膜／窒化膜／酸化膜の積層構造を有する、ＯＮＯ膜と呼ばれる絶縁膜を形成する工程と、ＬＰＣＶＤプロセスにより、ＯＮＯ膜上に窒化膜を形成する工程とを含む。
ゲート電極間絶縁膜５上に、不純物としてリンが添加されたシリコン膜６がＬＰＣＶＤプロセスにより形成される。シリコン膜６は非結晶である。非結晶のシリコン膜６を用いた理由は、多結晶シリコン膜に比べて、シリサイド化しやすいからである。シリコン膜６の厚さは、例えば、１２５ｎｍである。シリコン膜６を形成する前に、ゲート電極間絶縁膜５の最上層である窒化膜の表面がやや酸化されていても良いが、好ましくは酸化されないほうが良い。そのためには、ゲート電極間絶縁膜５とシリコン膜６とを同一チャンバー内で連続して形成する。シリコン膜６上にシリコン窒化膜７がＬＰＣＶＤプロセスにより形成される。
［図６］
シリコン窒化膜７上にレジストパターン８が形成される。レジストパターン８をマスクにしてシリコン窒化膜７をエッチングすることにより、レジストパターン８のパターンがシリコン窒化膜７に転写される。シリコン窒化膜７のエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）プロセスを用いて行われる。
シリコン窒化膜７上にレジストパターン８が形成される。レジストパターン８をマスクにしてシリコン窒化膜７をエッチングすることにより、レジストパターン８のパターンがシリコン窒化膜７に転写される。シリコン窒化膜７のエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）プロセスを用いて行われる。
［図７］
レジストパターン８が除去され、シリコン窒化膜７をマスクにして、シリコン膜６、ゲート電極間絶縁膜５、シリコン膜４、オキシナイトライド膜３が垂直方向にエッチングされる。これらの膜６−３のエッチングは、例えば、ＲＩＥプロセスを用いて行われる。
レジストパターン８が除去され、シリコン窒化膜７をマスクにして、シリコン膜６、ゲート電極間絶縁膜５、シリコン膜４、オキシナイトライド膜３が垂直方向にエッチングされる。これらの膜６−３のエッチングは、例えば、ＲＩＥプロセスを用いて行われる。
［図８］
図７の工程でのエッチングで生じたダメージを回復するために、後酸化と呼ばれる酸化処理が行われる。後酸化により後酸化膜９が形成される。シリコン基板１の表面にイオンをイオン注入プロセスにより注入し、注入されたイオンを熱アニールにより活性化することにより、ソース／ドレイン領域１０が形成される。エクステンションと呼ばれる浅い拡散領域も形成されることが多いが、ここでは簡単のため省略する。
図７の工程でのエッチングで生じたダメージを回復するために、後酸化と呼ばれる酸化処理が行われる。後酸化により後酸化膜９が形成される。シリコン基板１の表面にイオンをイオン注入プロセスにより注入し、注入されたイオンを熱アニールにより活性化することにより、ソース／ドレイン領域１０が形成される。エクステンションと呼ばれる浅い拡散領域も形成されることが多いが、ここでは簡単のため省略する。
［図９］
セル間が絶縁膜１１で埋め込まれるとともに、表面が平坦化される。具体的には、セル間が埋め込まれるように、絶縁膜１１としての熱酸化膜、シリコン窒化膜およびＢＰＳＧ膜が順次形成され、その後、ＣＭＰ（Chemical Mechanical Polishing）プロセスにより表面が平坦化される。
セル間が絶縁膜１１で埋め込まれるとともに、表面が平坦化される。具体的には、セル間が埋め込まれるように、絶縁膜１１としての熱酸化膜、シリコン窒化膜およびＢＰＳＧ膜が順次形成され、その後、ＣＭＰ（Chemical Mechanical Polishing）プロセスにより表面が平坦化される。
［図１０］
シリコン窒化膜７がエッチングにより除去される。絶縁膜１１はシリコン窒化膜７よりもエッチングレートが大きい。そのため、シリコン窒化膜７のエッチング時には、絶縁膜１１もエッチングされ、その高さが低くなる。シリコン窒化膜７が除去されて生じた凹部が埋め込まれるように、Ｃｏ（コバルト）膜１２がスパッタプロセスにより全面上に堆積される。Ｃｏ膜１２の厚さは、例えば、２６ｎｍである。
シリコン窒化膜７がエッチングにより除去される。絶縁膜１１はシリコン窒化膜７よりもエッチングレートが大きい。そのため、シリコン窒化膜７のエッチング時には、絶縁膜１１もエッチングされ、その高さが低くなる。シリコン窒化膜７が除去されて生じた凹部が埋め込まれるように、Ｃｏ（コバルト）膜１２がスパッタプロセスにより全面上に堆積される。Ｃｏ膜１２の厚さは、例えば、２６ｎｍである。
［図１１］
熱処理により、Ｃｏ膜１２とシリコン膜６とを反応させ、シリコン膜６を完全にＣｏシリサイド膜１３に変える。ここで、Ｃｏシリサイド膜は、実質的にゲート電極間絶縁膜５の界面までシリサイド化されている。Ｃｏシリサイド膜１３はＣＧ電極として使用される。未反応のＣｏ膜１２は除去される。この後、周知の工程を経てＮＡＮＤ型フラッシュメモリが完成する。
熱処理により、Ｃｏ膜１２とシリコン膜６とを反応させ、シリコン膜６を完全にＣｏシリサイド膜１３に変える。ここで、Ｃｏシリサイド膜は、実質的にゲート電極間絶縁膜５の界面までシリサイド化されている。Ｃｏシリサイド膜１３はＣＧ電極として使用される。未反応のＣｏ膜１２は除去される。この後、周知の工程を経てＮＡＮＤ型フラッシュメモリが完成する。
図１１に示されるように、本実施形態のＮＡＮＤ型フラッシュメモリは、シリコン基板１と、シリコン基板１上に設けられたトンネル絶縁膜としてのオキシナイトライド膜３と、オキシナイトライド膜３上に設けられたＦＧ電極としてのシリコン膜４と、シリコン膜４上に設けられ、最上層が窒化膜であるゲート電極間絶縁膜５と、ゲート電極間絶縁膜５上に設けられ、金属シリサイドからなる単層の制御ゲート電極としてのＣｏシリサイド膜１３とを備えている。
本実施形態によれば、Ｃｏシリサイド膜１３の形成がゲート電極間絶縁膜５の最上層の窒化膜で止まるため、制御性良くシリコン膜６の全体をシリサイド化することが可能となり、シリサイド膜厚が均一になる。ゲート電極間絶縁膜５の最上層の窒化膜であることにより、スパイクやＣｏの拡散が抑制されるため、ゲート電極間絶縁膜５やオキシナイトライド膜（トンネル酸化膜）３は劣化しない。
また、本実施形態によれば、ＣＧ電極の全体をＣｏシリサイド膜１３とすることにより、シリコン／金属シリサイド構造のＣＧ電極の場合に比べて、ＣＧ電極の高さ（アスペクト）を低くすることができ、これにより、ゲート加工、セル間埋め込み、コンタクトの加工が容易になる。
さらに、本実施形態によれば、ＣＧ電極であるＣｏシリサイド膜１３がゲート電極間絶縁膜５の最上層の窒化膜と接することにより、シリコン／金属シリサイド構造のＣＧ電極の場合に比べて、ＣＧ電極とゲート電極間絶縁膜との間のバリアハイトが高くなり、ＣＧ電極からのリーク電流の低減化を図れる。
なお、本実施形態では、ゲート電極間絶縁膜としてＯＮＯＮ膜を用いたが、酸化膜、窒化膜、酸窒化膜、高誘電金属酸化膜、高誘電金属窒化膜および高誘電金属酸窒化膜の少なくとも一つを含む、最上層が窒化膜である単層または多層の絶縁膜であれば構わない。例えば、ＮＯＮＯＮ膜があげられる。また、上記高誘電金属酸化膜、高誘電金属窒化膜および高誘電金属酸窒化膜は、より具体的には、ＳｉＯ2 膜よりも誘電率が高く、かつ、Ａｌ、Ｈｆ、Ｓｉ、ＯおよびＮの少なくとも一つを含む膜である。
また、金属シリサイドとしてＣｏシリサイドを用いたが、少なくとも一つ以上の高融点金属を含むものであれば構わない。高融点金属としては、例えば、Ｎｉ、Ｃｏ、Ｐｔがあげられる。
また、本実施形態では、ＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示したが、ＭＯＮＯＳ型不揮発性メモリにも同様の効果がある。すなわち、ＭＯＮＯＳ型不揮発性メモリ中のＯＮＯ膜上の制御電極の全体を本実施形態の方法により金属シリサイド電極しても構わない。
なお、特許文献１には、金属シリサイド膜の下に窒化膜を挿入しリーク電流を低減することが記載されているが、ＣＧ電極の全てはシリサイド化されていない。そのため、金属シリサイド膜の下側界面のラフネスが大きく、金属シリサイド膜の膜厚にばらつきが生じる。これらは、ＣＧ電極の抵抗値のばらつきの原因となる。また、ポリシリコン膜のグレインに沿ってスパイクが形成され、Ｃｏが拡散することにより、ゲート電極間絶縁膜やトンネル絶縁の劣化が生じる。
（第２の実施形態）
図１２−図１８は、本発明の第２の実施形態に係るＮＡＮＤ型フラッシュメモリの製造方法を示す断面図。なお、第１の実施形態の説明で用いた図３−図１１と対応する部分には図３−図１１と同一符号を付してあり、詳細な説明は省略する。
図１２−図１８は、本発明の第２の実施形態に係るＮＡＮＤ型フラッシュメモリの製造方法を示す断面図。なお、第１の実施形態の説明で用いた図３−図１１と対応する部分には図３−図１１と同一符号を付してあり、詳細な説明は省略する。
［図１２］
まず、第１の実施形態と同様に、シリコン基板１上に、オキシナイトライド膜３、多結晶のシリコン膜４、ゲート電極間絶縁膜５が形成される。ゲート電極間絶縁膜５上に多結晶のシリコン膜６’が形成される。非結晶のシリコン膜を形成し、その後、熱処理等により、上記シリコン膜を多結晶に変えたものをシリコン膜６’として用いても構わない。シリコン膜６’の厚さは、ここでは、４０ｎｍである。
まず、第１の実施形態と同様に、シリコン基板１上に、オキシナイトライド膜３、多結晶のシリコン膜４、ゲート電極間絶縁膜５が形成される。ゲート電極間絶縁膜５上に多結晶のシリコン膜６’が形成される。非結晶のシリコン膜を形成し、その後、熱処理等により、上記シリコン膜を多結晶に変えたものをシリコン膜６’として用いても構わない。シリコン膜６’の厚さは、ここでは、４０ｎｍである。
［図１３］
シリコン膜６’上に絶縁膜１５が形成される。絶縁膜１５は、Ｓｉ，Ｏ，Ｎを含むＳｉＯ膜、ＳｉＮ膜またはＳｉＯＮ膜である。絶縁膜１５の膜厚は下限がシリサイド形成をブロックする膜厚(０．５ｎｍ以上)、上限は多結晶シリコン膜とシリサイド膜の導電性を阻害しない膜厚(２ｎｍ以下)である。絶縁膜１５の形成は、シリコン膜６’の表面に形成された自然酸化膜を希フッ酸処理により予め除去した後、Ｈ2 Ｏ2 またはＯ3 が添加された溶液を用いて、シリコン膜６’の表面をウエット処理することにより行われる。上記ウエット処理の後、ラジカル窒素雰囲気中で絶縁膜１５の極表面を窒化しても構わない。絶縁膜１５上に、不純物としてリンが添加された非結晶のシリコン膜１６がＬＰＣＶＤプロセスにより形成される。シリコン膜１６の厚さは、例えば、１２５ｎｍである。シリコン膜１６上にシリコン窒化膜７がＬＰＣＶＤプロセスにより形成される。
シリコン膜６’上に絶縁膜１５が形成される。絶縁膜１５は、Ｓｉ，Ｏ，Ｎを含むＳｉＯ膜、ＳｉＮ膜またはＳｉＯＮ膜である。絶縁膜１５の膜厚は下限がシリサイド形成をブロックする膜厚(０．５ｎｍ以上)、上限は多結晶シリコン膜とシリサイド膜の導電性を阻害しない膜厚(２ｎｍ以下)である。絶縁膜１５の形成は、シリコン膜６’の表面に形成された自然酸化膜を希フッ酸処理により予め除去した後、Ｈ2 Ｏ2 またはＯ3 が添加された溶液を用いて、シリコン膜６’の表面をウエット処理することにより行われる。上記ウエット処理の後、ラジカル窒素雰囲気中で絶縁膜１５の極表面を窒化しても構わない。絶縁膜１５上に、不純物としてリンが添加された非結晶のシリコン膜１６がＬＰＣＶＤプロセスにより形成される。シリコン膜１６の厚さは、例えば、１２５ｎｍである。シリコン膜１６上にシリコン窒化膜７がＬＰＣＶＤプロセスにより形成される。
［図１４］
シリコン窒化膜７上にレジストパターン８が形成される。レジストパターン８をマスクにしてシリコン窒化膜７をエッチングすることにより、レジストパターン８のパターンがシリコン窒化膜７に転写される。
シリコン窒化膜７上にレジストパターン８が形成される。レジストパターン８をマスクにしてシリコン窒化膜７をエッチングすることにより、レジストパターン８のパターンがシリコン窒化膜７に転写される。
［図１５］
レジストパターン８が除去され、シリコン窒化膜７をマスクにして、シリコン膜１６、絶縁膜１５、シリコン膜６’、ゲート電極間絶縁膜５、シリコン膜４、オキシナイトライド膜３が垂直方向に順次エッチングされる。これらの膜３−６’，１５，１６のエッチングは、例えば、ＲＩＥプロセスを用いて行われる。このときのエッチングで生じたダメージを回復するために、後酸化が行われ、後酸化膜９が形成される。
レジストパターン８が除去され、シリコン窒化膜７をマスクにして、シリコン膜１６、絶縁膜１５、シリコン膜６’、ゲート電極間絶縁膜５、シリコン膜４、オキシナイトライド膜３が垂直方向に順次エッチングされる。これらの膜３−６’，１５，１６のエッチングは、例えば、ＲＩＥプロセスを用いて行われる。このときのエッチングで生じたダメージを回復するために、後酸化が行われ、後酸化膜９が形成される。
［図１６］
シリコン基板１の表面にイオンをイオン注入プロセスにより注入し、注入されたイオンを熱アニールにより活性化することにより、ソース／ドレイン領域１０が形成される。エクステンションと呼ばれる浅い拡散領域も形成されることが多いが、ここでは簡単のため省略する。
シリコン基板１の表面にイオンをイオン注入プロセスにより注入し、注入されたイオンを熱アニールにより活性化することにより、ソース／ドレイン領域１０が形成される。エクステンションと呼ばれる浅い拡散領域も形成されることが多いが、ここでは簡単のため省略する。
［図１７］
セル間が絶縁膜１１で埋め込まれるとともに、表面が平坦化される。
セル間が絶縁膜１１で埋め込まれるとともに、表面が平坦化される。
［図１８］
シリコン窒化膜７がエッチングにより除去され、膜厚が例えば２６ｎｍのＣｏ膜がスパッタプロセスにより全面上に堆積され、その後、熱処理により、上記Ｃｏ膜とシリコン膜１６とを反応させることにより、シリコン膜１６を完全にＣｏシリサイド膜１７に変える。Ｃｏシリサイド膜１７、絶縁膜１５およびシリコン膜１６は、ＣＧ電極として使用される。ＣＧ電極は絶縁膜１５を含むが、絶縁膜１５は先に説明した厚さに設定されているので、電極として支障はない。絶縁膜１１はシリコン窒化膜７よりもエッチングレートが大きいため、シリコン窒化膜７のエッチング時には、絶縁膜１１もエッチングされ、その高さが低くなる。この後、周知の工程を経てＮＡＮＤ型フラッシュメモリが完成する。
シリコン窒化膜７がエッチングにより除去され、膜厚が例えば２６ｎｍのＣｏ膜がスパッタプロセスにより全面上に堆積され、その後、熱処理により、上記Ｃｏ膜とシリコン膜１６とを反応させることにより、シリコン膜１６を完全にＣｏシリサイド膜１７に変える。Ｃｏシリサイド膜１７、絶縁膜１５およびシリコン膜１６は、ＣＧ電極として使用される。ＣＧ電極は絶縁膜１５を含むが、絶縁膜１５は先に説明した厚さに設定されているので、電極として支障はない。絶縁膜１１はシリコン窒化膜７よりもエッチングレートが大きいため、シリコン窒化膜７のエッチング時には、絶縁膜１１もエッチングされ、その高さが低くなる。この後、周知の工程を経てＮＡＮＤ型フラッシュメモリが完成する。
本実施形態のＮＡＮＤ型フラッシュメモリは、シリコン基板１(半導体基板)と、シリコン基板１上に設けられたトンネル絶縁膜としてのオキシナイトライド膜３(第１の絶縁膜)と、オキシナイトライド膜３上に設けられたＦＧ電極としての多結晶シリコン膜４(電荷蓄積層)と、多結晶シリコン膜４上に設けられたゲート電極間絶縁膜５(第２の絶縁膜)と、ゲート電極間絶縁膜５上に設けられた多層の制御ゲート電極であって、ゲート電極間絶縁膜５上に設けられたシリコン膜６’（半導体膜）と、シリコン膜６’上に設けられた最上層が窒化膜である絶縁膜１５(第３の絶縁膜)と、絶縁膜１５上に設けられたＣｏシリサイド膜１７(金属シリサイド膜)とを含む前記多層の制御ゲート電極とを備えている。
本実施形態によれば、Ｃｏシリサイド膜１７の形成が絶縁膜１５で止まるため、制御性良くシリコン膜１６の全体をシリサイド化することが可能となり、シリサイド膜厚が均一になる。また、スパイクやＣｏの拡散を抑制することができ、ゲート電極間絶縁膜５やオキシナイトライド膜（トンネル酸化膜）３は劣化しない
なお、本実施形態では、金属シリサイドとしてＣｏシリサイドを用いたが、少なくとも一つ以上の高融点金属を含むものであれば構わない。高融点金属としては、例えば、Ｎｉ、Ｃｏ、Ｐｔがあげられる。
なお、本実施形態では、金属シリサイドとしてＣｏシリサイドを用いたが、少なくとも一つ以上の高融点金属を含むものであれば構わない。高融点金属としては、例えば、Ｎｉ、Ｃｏ、Ｐｔがあげられる。
また、本実施形態では、ＮＡＮＤ型Ｆｌａｓｈメモリの製造方法を示したが、ＭＯＮＯＳ型不揮発性メモリにも同様の効果がある。すなわち、ＭＯＮＯＳ型不揮発性メモリ中のＯＮＯ膜上の制御電極を本実施形態の方法によりシリコン／絶縁体／金属シリサイド構造の電極としても構わない。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
１…シリコン基板、２…シリコン酸化膜、３…オキシナイトライド膜（第１の絶縁膜）、４…多結晶シリコン膜（電荷蓄積層）、５…ゲート電極間絶縁膜（第２の絶縁膜、最上層が窒化膜である絶縁膜）、６…非結晶シリコン膜、７…シリコン窒化膜、８…レジストパターン、９…後酸化膜、１０…ソース／ドレイン領域、１１…絶縁膜、１２…Ｃｏ膜（高融点金属膜）、１３，１７…Ｃｏシリサイド膜（金属シリサイドからなる単層の制御ゲート電極）、１５…絶縁膜、１６…非結晶シリコン膜。
Claims (3)
- 半導体基板と、
前記半導体基板上に設けられ、絶縁膜と、前記絶縁膜上に設けられた制御ゲート電極とを含むゲート構造を備えた不揮発半導体メモリと
を具備してなる半導体装置の製造方法であって、
前記絶縁膜として最上層が窒化膜である絶縁膜を形成する工程と、
前記絶縁膜上に非結晶の半導体膜を形成する工程と、
前記半導体膜、前記絶縁膜をゲート加工した後、前記半導体膜を含む領域上に高融点金属膜を形成する工程と、
熱処理により前記半導体膜の全体を金属シリサイド膜に変え、前記金属シリサイドからなる単層の制御ゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記絶縁膜および前記半導体膜を同一チャンバー内で連続して形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記絶縁膜は、酸化膜、窒化膜、酸窒化膜、高誘電金属酸化膜、高誘電金属窒化膜および高誘電金属酸窒化膜の少なくとも一つを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006023851A JP4868864B2 (ja) | 2006-01-31 | 2006-01-31 | 半導体装置の製造方法 |
| US11/699,501 US20070201275A1 (en) | 2006-01-31 | 2007-01-30 | Semiconductor device and method for manufacturing the same |
| US12/659,482 US8153487B2 (en) | 2006-01-31 | 2010-03-10 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006023851A JP4868864B2 (ja) | 2006-01-31 | 2006-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007207947A JP2007207947A (ja) | 2007-08-16 |
| JP4868864B2 true JP4868864B2 (ja) | 2012-02-01 |
Family
ID=38443803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006023851A Expired - Fee Related JP4868864B2 (ja) | 2006-01-31 | 2006-01-31 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20070201275A1 (ja) |
| JP (1) | JP4868864B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948021B2 (en) | 2007-04-27 | 2011-05-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of fabricating the same |
| US7691751B2 (en) * | 2007-10-26 | 2010-04-06 | Spansion Llc | Selective silicide formation using resist etchback |
| KR101408782B1 (ko) * | 2008-02-15 | 2014-06-19 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| JP2009302502A (ja) | 2008-05-12 | 2009-12-24 | Toshiba Corp | 半導体装置の製造方法 |
| JP5489449B2 (ja) * | 2008-12-10 | 2014-05-14 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2012038934A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
| US10504596B2 (en) * | 2012-04-18 | 2019-12-10 | Micron Technology, Inc. | Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow |
| US9129995B2 (en) * | 2013-08-23 | 2015-09-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2670330B2 (ja) * | 1989-01-17 | 1997-10-29 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR930007527B1 (ko) * | 1990-09-22 | 1993-08-12 | 삼성전자 주식회사 | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조 |
| JPH07183411A (ja) * | 1993-11-09 | 1995-07-21 | Sony Corp | 積層ゲート型不揮発性半導体記憶装置 |
| JPH08204032A (ja) * | 1995-01-20 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3464414B2 (ja) * | 1999-06-15 | 2003-11-10 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2003037190A (ja) * | 2001-07-23 | 2003-02-07 | Mitsubishi Electric Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
| JP2003197781A (ja) | 2001-12-27 | 2003-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2003309182A (ja) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2004087720A (ja) * | 2002-08-26 | 2004-03-18 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2005191489A (ja) * | 2003-12-26 | 2005-07-14 | Sharp Corp | 半導体記憶装置およびその製造方法 |
| JP2005310990A (ja) * | 2004-04-20 | 2005-11-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体製造装置 |
| JP2006024738A (ja) * | 2004-07-08 | 2006-01-26 | Seiko Instruments Inc | 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 |
| KR100685880B1 (ko) * | 2004-12-30 | 2007-02-23 | 동부일렉트로닉스 주식회사 | 플래쉬 이이피롬 셀 및 그 제조방법 |
| JP2005276428A (ja) * | 2005-04-11 | 2005-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US7602006B2 (en) * | 2005-04-20 | 2009-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor flash device |
| JP4731262B2 (ja) * | 2005-09-22 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法 |
-
2006
- 2006-01-31 JP JP2006023851A patent/JP4868864B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-30 US US11/699,501 patent/US20070201275A1/en not_active Abandoned
-
2010
- 2010-03-10 US US12/659,482 patent/US8153487B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070201275A1 (en) | 2007-08-30 |
| JP2007207947A (ja) | 2007-08-16 |
| US20100184275A1 (en) | 2010-07-22 |
| US8153487B2 (en) | 2012-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
| JP4772656B2 (ja) | 不揮発性半導体メモリ | |
| JP5288877B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4799196B2 (ja) | 不揮発性半導体記憶装置 | |
| JP5498011B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4868864B2 (ja) | 半導体装置の製造方法 | |
| US20050224863A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006286720A (ja) | 半導体装置およびその製造方法 | |
| JP2010177279A (ja) | Ｎａｎｄ型フラッシュメモリおよびその製造方法 | |
| JP2009026802A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009004639A (ja) | 不揮発性半導体メモリ装置 | |
| US7986001B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2008091614A (ja) | 半導体装置およびその製造方法 | |
| JP5266672B2 (ja) | 半導体装置の製造方法 | |
| JP2008166594A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US8207560B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| JP2004006433A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2004063789A (ja) | 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置 | |
| JP2008108787A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH10256402A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2009147239A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2009076636A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2009283852A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |