JP2006024738A - 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 - Google Patents
抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006024738A JP2006024738A JP2004201416A JP2004201416A JP2006024738A JP 2006024738 A JP2006024738 A JP 2006024738A JP 2004201416 A JP2004201416 A JP 2004201416A JP 2004201416 A JP2004201416 A JP 2004201416A JP 2006024738 A JP2006024738 A JP 2006024738A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- manufacturing
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 高精度で高安定な多結晶シリコンの抵抗体と特性ばらつきの小さいMOSトランジスターと2つの多結晶シリコンから成るEEPROMを同一チップに形成する場合、工程数の増大が問題となっていた。逆に工程数を抑えようとすると、抵抗体の精度やMOSトランジスターの特性ばらつきを犠牲にせざるを得ないという問題があった。
【解決手段】 膜厚100Å〜2000Åの第1の多結晶シリコン膜を抵抗体とフローティングゲートに、膜厚3000Å〜5000Åの第2の多結晶シリコン膜をHV-Tr.、LV-Tr.のゲートとコントロールゲートに用いることで、工程数の削減と高精度化が同時に実現できる。
【選択図】 図1
【解決手段】 膜厚100Å〜2000Åの第1の多結晶シリコン膜を抵抗体とフローティングゲートに、膜厚3000Å〜5000Åの第2の多結晶シリコン膜をHV-Tr.、LV-Tr.のゲートとコントロールゲートに用いることで、工程数の削減と高精度化が同時に実現できる。
【選択図】 図1
Description
本発明は、多結晶シリコン膜を用いた抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法に係わる。
図3に従来の半導体装置の断面図を示す。電気的書き換え可能な不揮発性メモリー(Electrically Erasable Programmable Read Only Memory:以下EEPROMと略す)は2層の多結晶シリコン膜を構成要素としている。また抵抗体とMOSトランジスターのゲートは1層の多結晶シリコン膜を構成要素としている。EEPROMを含む代表的な半導体装置は、主に、動作電圧2V〜7VくらいのMOSトランジスター(以下LV-Tr.と略す)と動作電圧14V〜20VくらいのMOSトランジスター(以下HV-Tr.と略す)の2種類のMOSトランジスターと抵抗体とEEPROMから成る。LV-Tr./HV-Tr.の2種類のMOSトランジスターと1層の多結晶シリコン膜から成る抵抗体と2層の多結晶シリコン膜から成るEEPROMを同一チップに形成するしようとする場合、図3から分かるように5種類の多結晶シリコン膜が必要とされる。工程数の増大を抑えるために、これまでも図4に示した様に、使用目的の異なるいくつかの多結晶シリコン膜をひとつの工程で同時に作成することで、これらの5種類の多結晶シリコン膜の共用化が図られてきた(例えば、特許文献1参照。)。
特開平11−284089号公報
1層の多結晶シリコン膜から成る抵抗体とLV-Tr./HV-Tr.2種類のMOSトランジスターと2層の多結晶シリコン膜から成るEEPROMを同一チップに形成するしようとする場合、図3から分かるように5種類の多結晶シリコン膜が必要とされる。工程数の増大を抑えるために、これまでも、この5種類多結晶シリコン膜の共用化が図られてきたが、次に述べるような課題が存在した。従来技術では、まずEEPROMのフローティングゲートとHV-Tr.のゲートを同時に作成し、その後にEEPROMのコントロールゲートとLV-Tr.のゲートと抵抗体の多結晶シリコンを同時に成膜していた。この場合、2層の多結晶シリコン膜が必要とされるが、2層ともMOSトランジスターのゲートに用いるため、通常3000Å〜5000Åの厚さが必要とされる。この膜厚の場合、多結晶シリコン膜から成る抵抗体の抵抗値の精度が悪くなるという問題がある。抵抗体の抵抗値の精度を良くするためには、多結晶シリコン膜の厚みを100Å〜2000Åと薄くする必要があるが、この膜厚ではトランジスターのゲートや配線に用いられるレベルまで抵抗値を下げることが困難になるという問題がある。別々に成膜すると厚みは各々に最適化できるが、工程数が増加するという問題が生じる。或いは、特開平11−284089のようにEEPROMのコントロールゲートと抵抗体の多結晶シリコンとを同時に作成する方法もあるが、この場合、多結晶シリコンの厚さが100Å〜2000Åと薄いためトLV-Tr.用の多結晶シリコン膜は別に成膜するか、HV-Tr.でLV-Tr.を代用しなければならないという問題があった。
本発明は上記の課題を解決し、工程数の増加なく、高精度で高安定な多結晶シリコンから成る抵抗体と特性ばらつきの小さいMOSトランジスターと2つの多結晶シリコンから成るEEPROMを同一チップに形成する製造方法の提供を目的とする。
本発明では、上記課題を解決するため、以下の手段を用いた。半導体基板もしくは前記半導体基板中に設けられた半導体領域中に逆導電型の第1の拡散層を形成する工程と、前記半導体基板上に第1の絶縁膜を形成する工程と、前記第1の拡散層上の前記第1の絶縁膜の一部を除去する工程と、前記第1の絶縁膜除去部に前記第1の絶縁膜より薄い第2の絶縁膜を形成する工程と、膜厚100Å〜2000Åの第1の多結晶シリコン膜を形成する工程と、前記第1多結晶シリコン膜の一部に1×1019 atoms/cm3以上の不純物をドーピングする工程と、前記第1の多結晶シリコン膜をパターニングする工程と、前記第1の多結晶シリコン膜を含む前記半導体基板の表面に第3の絶縁膜を形成する工程と、前記第3の絶縁膜上に3000Å〜5000Åの第2の多結晶シリコン膜を形成する工程と、前記第2の多結晶シリコン膜全域に1×1019 atoms/cm3以上の不純物をドーピングする工程と、前記半導体基板中に逆導電型の第2の拡散層を形成する工程からなる半導体装置の製造方法。
本発明により、高精度で高安定な抵抗体と特性ばらつきの小さいHV-Tr.、LV-Tr.と2つの多結晶シリコンから成るEEPROMを同一チップ内に少ない工程で形成することが可能になる。具体的には、膜厚100Å〜2000Åの第1の多結晶シリコン膜で抵抗体とフローティングゲートを形成し、膜厚3000Å〜5000Åの第2の多結晶シリコン膜でコントロールゲートとMOSトランジスターのゲートを形成する。この場合、抵抗体には膜厚100Å〜2000Åの比較的薄い多結晶シリコン膜を用いるため、抵抗値の高精度化、高安定化が図られる。またMOSトランジスターは最後に形成されるため、EEPROM形成の影響を受けず、そのため、特性ばらつきの小さいMOSトランジスターの形成が可能になる。また、この場合、EEPROMのフローティングゲートの多結晶シリコン膜の膜厚が100Å〜2000Åと薄くなるが、これはEEPROMの性能に何ら悪影響を及ぼさない。このように、高精度で高安定な抵抗体と特性ばらつきの小さいMOSトランジスターと2層の多結晶シリコンから成るEEPROMを同一チップ内に少ない工程で形成することが可能になることが本発明の効果である。
以下本発明の実施の形態を図2に基づいて説明する。図2は本発明の半導体装置の製造方法の工程順を表す模式的断面図である。まず、半導体基板1上にトンネルドレイン3となる半導体基板とは逆伝導型の第1の拡散層を形成し、次に第1のゲート絶縁膜4を形成し、このゲート絶縁膜4の一部をトンネルウインドとするために除去し、次に第2のゲート絶縁膜であるトンネル絶縁膜5を形成し、次に抵抗体7とフローティングゲート6となる膜厚100Å〜2000Åの第1の多結晶シリコン膜を成膜し、この第1の多結晶シリコン膜を抵抗体7とフローティングゲート6に用いるために選択的に除去し、LV-Tr.領域8の酸化膜を除去し、次にEEPROMを構成する2層の多結晶シリコン膜間の絶縁膜10を第3のゲート絶縁膜であるLV-Tr.のゲート絶縁膜9と同時に形成し、膜厚3000〜5000Åの第2の多結晶シリコン膜を成膜し、この第2の多結晶シリコン膜をコントロールゲート11とHV-Tr.ゲート12とLV-Tr.ゲート13に用いるために選択的に除去し、抵抗体7に必要とする抵抗値に合わせて1×1015 〜5×1019 atoms/cm3のドーピングを行い、EEPROMとMOS-Tr.のSource/Drainと抵抗体の電極部に1×1019 atoms/cm3以上のドーピングを行うことで、高精度で高安定な多結晶シリコンの抵抗体と特性ばらつきの小さいHV-Tr.、LV-Tr.と2つの多結晶シリコンから成るEEPROMが形成される。
次に各要素について説明する。
(1)メモリーセル部について説明する。半導体基板1中に基板とは逆導電型の拡散層3、14が形成され、半導体基板1上には第1のゲート絶縁膜4と第2のゲート絶縁膜であるトンネル絶縁膜5を有し、それらの絶縁膜上には第1の多結晶シリコンから成るフローティングゲート6が形成され、さらにフローティングゲート6上には絶縁膜10を介して第2の多結晶シリコンから成るコントロールゲート11が形成され、上記の要素から成るEEPROMセルが形成される。フローティングゲート、コントロールゲートに用いられる多結晶シリコンはどちらも電圧印加時に空乏化しない程度まで低抵抗化しておく必要がある。
(2)次にHV-Tr.について説明する。半導体基板上に第1のゲート絶縁膜4を有し、その上に成膜される第1の多結晶シリコンは除去され、その後、第3のゲート絶縁膜9の酸化工程が行われ、その後に成膜される第2の多結晶シリコンから成るゲート電極を有し、基板とは逆導電型の拡散層14を有するHV -Tr.が形成される。Vth調整用インプラントは第2の多結晶シリコン成膜直前に行う。これでチャネル領域の濃度プロファイルがEEPROM形成の熱工程の影響を受けなくなるため特性ばらつきの小さいトランジスターが形成される。
(3)次にLV-Tr.について説明する。半導体基板上の第1のゲート絶縁膜4と第1の多結晶シリコン膜が除去された領域にLV-Tr.は形成される。半導体基板上の第3のゲート絶縁膜9を介して第2の多結晶シリコン膜から成るゲート電極を有し、基板とは逆導電型の拡散層14を有するLV-Tr.が形成される。Vth調整用インプラについてはHV-Tr.と同様に第2の多結晶シリコン膜の成膜直前に行うことで特性ばらつきの小さいトランジスターの形成を実現している。
(4)次に抵抗体の説明を行う。フィールド酸化膜2上には第1の多結晶シリコンから成る抵抗体7が形成される。この抵抗体の両端には電極となるべき低抵抗部が拡散層14と同時に形成される。また抵抗体の抵抗値を所望の値にするためのドーピングが行われる。これでフィールド酸化膜2上に、所望の抵抗値を持ち、両端に電極取り付け用の低抵抗領域をもった多結晶シリコン膜が形成される。この第1の多結晶シリコンの膜厚を500Å〜1500Åと、通常のゲート電極や配線等に使用される多結晶シリコンの膜厚3000Å〜5000Åより薄くしておくことで、抵抗体7の抵抗値を高く保ちつつ、かつ高精度にすることが可能となる。多結晶シリコンの膜厚が厚い場合には、抵抗値を高くするために、多結晶シリコン中に導入する不純物の濃度を少なくしておく必要があるが、その際、不純物導入装置のばらつきや多結晶シリコンの膜厚、結晶サイズのばらつきに対して抵抗値は非常に敏感になる。一方、多結晶シリコンの膜厚が薄い場合には、多結晶シリコン中に導入する不純物の濃度を或る程度多くしておいても比較的高い抵抗値、例えばシート抵抗値で10kΩ/□程度の抵抗値を得られるので、抵抗値のばらつきを小さく抑えることが可能となる。
抵抗体の抵抗値を所望の抵抗値にするためのドーピング工程は、第1の多結晶シリコン成膜直後全面或いは一部に行っても良い。また、拡散層14形成後に行っても良い。或いは両者の間の工程で行ってもよい。比較的低抵抗の抵抗値が所望される場合は、フローティングゲートに用いる領域へのドーピング工程と共用できる。比較的高抵抗の抵抗値が所望される場合は、フローティングゲート領域と抵抗体領域へのドーピングはマスクを用いて別々に行う必要がある。
MOSトランジスターのゲート電極や多結晶シリコン配線の低抵抗化が必要な場合、第2の多結晶シリコン膜はシリサイド化する。
拡散層14の形成においては耐圧や所望のMOS-Tr.の性能に応じて、DDD構造、Offset構造、LDD構造、LOCOS-Drain構造をとる。特にHV-Tr.では耐圧確保のために前記記載のトランジスター構造をとる必要がある。そのために拡散層14より1〜4桁濃度の薄い拡散層を追加する。この薄い拡散層の形成はゲートに対して自己整合的に行うので第2の多結晶シリコン膜のパターニング直後、あるいは更に後の工程で行う。
拡散層14の形成のために、拡散層14領域上の酸化膜を第2の多結晶シリコン膜のパターニング後に除去してもよい。この酸化膜除去の必要性は酸化膜越しで不純物のインプラントができるかどうかに拠る。
工程数の面から見て、LV-Tr.のゲート絶縁膜9とEEPROMを構成する2層の多結晶シリコン膜間の絶縁膜は同時に形成される方が望ましいが、別々に形成してもよい。
抵抗体用の多結晶シリコン膜がトランジスターのゲート電極やEEPROM用の多結晶シリコン膜とは別に成膜されている。
従来の半導体装置の実施例を示す模式的断面図。
抵抗体用の多結晶シリコン膜とEEPROMのコントロールゲート用の多結晶シリコン膜は共有化されているが、トランジスターのゲート電極とは別に成膜されている。
1 半導体基板
2 フィールド酸化膜
3 トンネルドレイン
4 ゲート絶縁膜
5 ゲート絶縁膜(トンネル絶縁膜)
6 フローティングゲート
7 抵抗体
8 LV-Tr.領域
9 ゲート絶縁膜
10 絶縁膜
11 コントロールゲート
12 HV-Tr.ゲート
13 LV-Tr.ゲート
14 拡散層
2 フィールド酸化膜
3 トンネルドレイン
4 ゲート絶縁膜
5 ゲート絶縁膜(トンネル絶縁膜)
6 フローティングゲート
7 抵抗体
8 LV-Tr.領域
9 ゲート絶縁膜
10 絶縁膜
11 コントロールゲート
12 HV-Tr.ゲート
13 LV-Tr.ゲート
14 拡散層
Claims (10)
- 半導体基板中に逆導電型の第1の拡散層を形成する工程と、前記半導体基板上に第1の絶縁膜を形成する工程と、前記第1の拡散層上の前記第1の絶縁膜の一部を除去する工程と、前記第1の絶縁膜除去部に前記第1の絶縁膜より薄い第2の絶縁膜を形成する工程と、膜厚100Å〜2000Åの第1の多結晶シリコン膜を形成する工程と、前記第1多結晶シリコン膜の一部に1×1019 atoms/cm3以上の不純物をドーピングする工程と、前記第1の多結晶シリコン膜をパターニングする工程と、前記第1の多結晶シリコン膜領域の上を含む前記半導体基板の表面に第3の絶縁膜を形成する工程と、前記第3の絶縁膜上に3000Å〜5000Åの第2の多結晶シリコン膜を形成する工程と、前記第2の多結晶シリコン膜全域に1×1019 atoms/cm3以上の不純物をドーピングする工程と、前記第2の多結晶シリコン膜をパターニングする工程と、前記半導体基板中に逆導電型の第2の拡散層を形成する工程からなる半導体装置の製造方法。
- 前記第1の多結晶シリコン膜の一部に1×1019 atoms/cm3以上の不純物をドーピングする工程と、前記半導体基板中に逆導電型の前記第2の拡散層を形成する工程とが同時であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2の多結晶シリコン膜の一部ないし全域に1×1019 atoms/cm3以上の不純物をドーピングする工程と、前記半導体基板中に逆導電型の前記第2の拡散層を形成する工程とが同時であることを特徴とする請求項1記載の半導体装置の製造方法。
- 請求項2記載のドーピング工程と請求項3記載のドーピング工程とが同時であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2の多結晶シリコン膜の一部ないし全域がシリサイド化されていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の多結晶シリコン膜がEEPROMのフローティングゲートと抵抗体を兼ねていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2の多結晶シリコン膜がEEPROMのコントロールゲートとMOSトランジスターのゲートを兼ねていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の多結晶シリコン膜の一部ないし全域に1×1015 〜5×1019 atoms/cm3の不純物をドーピングすることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記半導体基板中に前記第2の拡散層より1桁〜4桁濃度の薄い逆導電型の拡散層を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 請求項8記載の第1の多結晶シリコン膜の一部ないし全域に1×1015 〜5×1019 atoms/cm3ドーピングする工程と請求項9記載の第2の拡散層より1桁〜4桁濃度の薄い逆導電型の拡散層を形成する工程とが同時であることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201416A JP2006024738A (ja) | 2004-07-08 | 2004-07-08 | 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201416A JP2006024738A (ja) | 2004-07-08 | 2004-07-08 | 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024738A true JP2006024738A (ja) | 2006-01-26 |
Family
ID=35797798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201416A Pending JP2006024738A (ja) | 2004-07-08 | 2004-07-08 | 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006024738A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207947A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007207946A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013211448A (ja) * | 2012-03-30 | 2013-10-10 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-07-08 JP JP2004201416A patent/JP2006024738A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207947A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007207946A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8153487B2 (en) | 2006-01-31 | 2012-04-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US8330203B2 (en) | 2006-01-31 | 2012-12-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed |
US8455937B2 (en) | 2006-01-31 | 2013-06-04 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device in which decrease in coupling ratio of memory cells is suppressed |
JP2013211448A (ja) * | 2012-03-30 | 2013-10-10 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4223551B2 (ja) | フローティングゲート不揮発性メモリデバイスの製造方法 | |
US8803217B2 (en) | Process of forming an electronic device including a control gate electrode, a semiconductor layer, and a select gate electrode | |
JP3114229B2 (ja) | 不揮発性記憶装置 | |
TWI223852B (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
JP3000524B2 (ja) | 半導体装置の製造方法 | |
KR0179360B1 (ko) | 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 집적회로의 제조방법 | |
JPH07240478A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
JP2006024738A (ja) | 抵抗回路と不揮発性メモリーとを有する半導体装置の製造方法 | |
JP3128939B2 (ja) | 薄膜トランジスタ | |
JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
JP2008028257A (ja) | 半導体装置及びその製造方法 | |
JP3173907B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
JPH09167807A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4854375B2 (ja) | 半導体記憶装置及びその製造方法、並びに携帯電子機器 | |
JP2005093458A (ja) | 半導体装置およびその製造方法 | |
JPH07249697A (ja) | 不揮発性半導体メモリ装置 | |
JP2006229044A (ja) | 半導体装置 | |
JPH0831539B2 (ja) | 不揮発性メモリの製造方法 | |
JP2003068894A (ja) | 半導体記憶装置およびその形成方法 | |
JP2007036123A (ja) | 半導体集積回路装置の製造方法 | |
JPH0521805A (ja) | 半導体装置の製造方法 | |
JPS6244700B2 (ja) | ||
JPH08306808A (ja) | 不揮発性半導体記憶装置 | |
JP2001024185A (ja) | 半導体装置およびその製造方法 | |
JP2000294662A (ja) | 不揮発性半導体メモリ素子及びその製造方法 |