JP5076557B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5076557B2
JP5076557B2 JP2007055494A JP2007055494A JP5076557B2 JP 5076557 B2 JP5076557 B2 JP 5076557B2 JP 2007055494 A JP2007055494 A JP 2007055494A JP 2007055494 A JP2007055494 A JP 2007055494A JP 5076557 B2 JP5076557 B2 JP 5076557B2
Authority
JP
Japan
Prior art keywords
metal
manufacturing
semiconductor device
solution
hydrogen peroxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007055494A
Other languages
English (en)
Other versions
JP2008218788A (ja
Inventor
正則 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007055494A priority Critical patent/JP5076557B2/ja
Priority to US11/831,234 priority patent/US8008194B2/en
Publication of JP2008218788A publication Critical patent/JP2008218788A/ja
Application granted granted Critical
Publication of JP5076557B2 publication Critical patent/JP5076557B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、MISFETのゲート電極上及びソース/ドレイン領域上に選択的に金属シリサイド膜を形成する半導体装置の製造方法に関する。
近年の半導体装置では、トランジスタの微細化に伴う電極部の抵抗上昇を抑制して駆動能力を向上するために、電極部に低抵抗の金属珪化物(シリサイド)を形成することが一般的に用いられている。
通常、電極部の金属シリサイドは、いわゆる自己整合シリサイド(サリサイド:self-aligned silicide)プロセスと呼ばれる手法を用い、電極部を選択的にシリサイド化することにより形成されている。サリサイドプロセスは、具体的には、基板全面にNi等の金属膜を形成し、熱処理によってシリコンが露出している領域において金属膜とシリコンとを反応させて選択的に金属シリサイド膜を形成した後、シリコンと反応せずに未反応のまま残存している金属膜を除去する方法である(例えば、特許文献1〜3を参照)。
また、最近では、金属シリサイド形成用の金属に貴金属を添加した合金を用いて金属シリサイドを形成することが行われている。その最大の利点は、金属シリサイドの結晶界面に貴金属が適度に拡散することにより、形成される金属シリサイド結晶の均一化が図られ、異常な結晶粒や相転移を抑制できることである。
特開2000−091290号公報 特開2004−186698号公報 特開2006−128497号公報
しかしながら、貴金属材料は、未反応のまま残存している金属膜を除去するために通常用いられている硫酸過水(SPM)、塩酸過水(HPM)、アンモニア過水(APM)といったエッチング液で除去することが困難なため、未反応のまま残存している合金を除去する過程において素子分離領域などの電極部分以外に貴金属が残渣として残り、電極間のショートなどを引き起こす場合がある。
貴金属の除去方法としては、王水を使用することが一般に知られている。しかしながら、王水は通常の半導体製造工程において使用されることがほとんどないため、王水専用の設備の導入が不可欠となる。設備を専用化できない場合は王水の供給・排水の仕様追加や槽洗浄等の付帯作業が増加するため、運用コストを増加させる要因となる。
本発明の目的は、貴金属を含む合金を用いて金属シリサイドを形成する工程を有する半導体装置の製造方法において、新たな製造設備の導入や運用コストの増加をもたらすことなく、貴金属の残渣を生じることなく、未反応のまま残存している合金を除去することができる半導体装置の製造方法を提供することにある。
本発明の一観点によれば、シリコンが部分的に露出した領域を含む半導体基板上に、ニッケル、コバルト、チタン、ジルコニウム、ルテニウム、パラジウム、ハフニウム、タングステン及びタンタルを含む群から選択される金属とプラチナ及び金を含む群から選択される貴金属との合金よりなる金属合金膜を形成する工程と、熱処理により、前記露出した領域のシリコンと前記金属合金膜とを選択的に反応させ、前記金属及び前記貴金属を含む金属シリサイド膜を前記露出した領域上に形成する工程と、未反応のまま残存している前記金属合金膜を、前記金属よりもイオン化傾向の高い遷移金属を溶解した、過酸化水素を含有する溶液を用いて除去する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、Ni等の金属と貴金属とを含む合金を用いて金属シリサイドを形成する工程を有する半導体装置の製造方法において、過酸化水素を含有し、金属よりもイオン化傾向の高い遷移金属を溶解した溶液を用いて未反応のまま残存している合金を除去するので、貴金属の残渣を生じることなく、未反応のまま残存している合金を除去することができる。また、過酸化水素を含有する溶液は、通常の半導体製造工程において使用されており、新たな製造設備の導入や運用コストの増加を引き起こすことなく実施可能である。
本発明の一実施形態による半導体装置の製造方法について図1乃至図8を用いて説明する。
図1乃至図3は本実施形態による半導体装置の製造方法を示す工程断面図、図4及び図5は本実施形態による半導体装置の製造方法における未反応の金属合金膜の除去方法を示す工程図、図6は未反応の金属合金膜を除去した後のシリコン基板上における欠陥の分布を示す平面図、図7はエッチング液中に溶解するコバルトの濃度を変えたときの欠陥の数の変化を示すグラフ、図8はエッチング液中に溶解するチタンの濃度を変えたときの欠陥の数の変化を示すグラフである。
まず、シリコン基板10の表面に、例えばSTI(Shallow Trench Isolation)法により、活性領域を画定して素子間を分離するための素子分離膜12を形成する
次いで、ウェル注入、チャネルストップ注入、チャネル注入等のイオン注入を行い、シリコン基板10の活性領域内に所定の導電型のウェル14を形成する(図1(a))。ウェル14は、例えばN型MISFET形成領域であればPウェルとし、例えばP型MISFET形成領域であればNウェルとする。
次いで、例えば熱酸化法により、シリコン基板10の表面を熱酸化し、素子分離膜12により画定されたシリコン基板10の活性領域上に、例えばシリコン酸化膜よりなるゲート絶縁膜16を形成する。
次いで、ゲート絶縁膜16上に、例えばCVD法により、多結晶シリコン膜18を堆積する(図1(b))。
次いで、フォトリソグラフィ及びドライエッチングにより、多結晶シリコン膜18をパターニングし、多結晶シリコン膜18よりなるゲート電極20を形成する(図1(c))。
次いで、ゲート電極20をマスクとしてイオン注入を行い、ゲート電極20の両側のシリコン基板10内に、エクステンション領域或いはLDD領域となる不純物拡散領域22を形成する(図2(a))。
次いで、例えばCVD法により例えばシリコン酸化膜を堆積後、このシリコン酸化膜をエッチバックし、ゲート電極20の側壁部分にシリコン酸化膜よりなる側壁絶縁膜24を形成する(図2(b))。
次いで、ゲート電極20及び側壁絶縁膜24をマスクとしてイオン注入を行い、ゲート電極の両側のシリコン基板10内に、不純物拡散領域26を形成する。
次いで、例えば窒素雰囲気中で短時間アニールを行い、注入した不純物を活性化し、不純物拡散領域22,26よりなるソース/ドレイン領域28を形成する(図2(c))。
次いで、全面に、例えばスパッタ法により、金属と貴金属との合金、例えばニッケル(Ni)とプラチナ(Pt)との合金(NiPt合金)よりなり、膜厚が例えば20nmの金属合金膜30を堆積する(図3(a))。スパッタターゲットとしては、例えばPt5%含有のNiPt合金のターゲットを用いることができる。
次いで、例えば真空中又は窒素雰囲気中で熱処理を行い、シリコンが露出しているソース/ドレイン領域28上及びゲート電極20上において、金属合金膜30とシリコンとを選択的に反応させ、ソース/ドレイン領域28上及びゲート電極20上にNiPtSiよりなる金属シリサイド膜32を形成する(図3(b))。
次いで、ウェットエッチングにより、シリコンと反応せずに残存している金属合金膜30を選択的に除去する。
こうして、いわゆるサリサイドプロセスにより、MISFETのゲート電極20上及びソース/ドレイン領域28上に、NiPtSiよりなる金属シリサイド膜32を選択的に形成する(図3(c))。
上記の半導体装置の製造方法において、本発明の主たる特徴は、シリコンと反応せずに残存している金属合金膜30をウェットエッチングにより除去する工程(図3(b)〜図3(c)の工程)にある。
本発明の主たる特徴であるこのウェットエッチング工程について、図4及び図5を用いて具体的に説明する。
まず、薬液処理槽40内に、例えば硫酸と過酸化水素水との混合液(硫酸過水:SPM)よりなる薬液42を入れ、所定の処理温度、例えば80℃に温度調節する(図4(a))。硫酸過水は、半導体製造工程において一般的に用いられている薬液である。
なお、薬液42の温度は、半導体製造工程において通常用いられている温度、例えば70℃以上の温度に設定することが好ましい。これにより、新たな製造設備の導入や運用コストの増加を引き起こすことを防止することができる。
次いで、薬液処理槽40内の薬液42に、例えばコバルト(Co)膜50が形成された半導体基板44を浸漬する(図4(b))。
これにより、半導体基板44上に形成されていたコバルトは、薬液42内に溶解する。こうして、金属合金膜30を除去するために用いるエッチング液46を得る(図4(c))。
なお、半導体基板44は、図1(a)〜図3(b)の工程を経たシリコン基板10とは異なるものである。半導体基板44としては、薬液42中にコバルトを溶解させるための専用のダミーウェーハを用いることができる。或いは、コバルトを用いた他の製品が存在し、その製品の製造工程の一部にコバルトの除去工程等があるような場合(例えば、コバルトを用いたサリサイドプロセスを含む場合)には、その製品ウェーハの処理工程として図4(b)に示す工程を行ってもよい。或いは、コバルトが成膜された半導体基板44を薬液42中に浸漬する代わりに、薬液42中に直にコバルトの塊などを入れて溶解させるようにしてもよい。
次いで、薬液処理槽40内から、半導体基板44を取り出す(図5(a))。
次いで、薬液処理槽40内のエッチング液46に、図3(b)の工程までを経て金属合金膜30が形成されたシリコン基板10を浸漬する(図5(b))。この際、エッチング液46は例えば80℃に温度調節しておき、シリコン基板10を例えば12分間処理する。
これにより、シリコンと反応せずに残存している金属合金膜30が、エッチング液46により選択的にエッチングされ、図3(c)に示す構造を得ることができる(図5(c))
この後、シリコン基板10を薬液処理槽40内から取り出して水洗及び乾燥を実施し、続く多層配線プロセスなどの所定の製造プロセスを経て、半導体装置を完成する。
図6は、金属合金膜を除去した後のシリコン基板上における欠陥の分布を示す平面図である。図6(a)は処理薬液として本実施形態のエッチング液を用いた場合であり、図6(b)は処理薬液としてコバルトを溶解していない通常の硫酸過水を用いた場合である。図中に示す複数の点が、欠陥の位置を表している。
金属合金膜30の除去に通常の硫酸過水を用いた場合、図6(b)に示すように、シリコン基板上には多数の欠陥が発生している。この欠陥は、金属シリサイド膜32中のプラチナが溶けきらずに、素子分離領域などに残渣として残ったものである。これに対し、本実施形態のエッチング液を用いた場合には、図6(a)に示すように、シリコン基板上の欠陥を大幅に低減することができた。
図7は、硫酸過水中に溶解するコバルトの濃度を変えたときの欠陥の数の変化を示すグラフである。図中、横軸がエッチング液46中のコバルト濃度であり、縦軸が基板面内の欠陥の数である。
図7に示すように、硫酸過水中のコバルト濃度が0.6ppm未満の場合には、十分な欠陥低減効果を得ることはできない。これに対し、硫酸過水中のコバルト濃度を0.6ppm以上に設定することにより、欠陥の数を1桁以上低減することができる。
なお、上記の説明では、薬液42中にコバルトを溶解してエッチング液46を形成する場合を示したが、コバルトの代わりにチタン(Ti)を用いてもよい。
図8は、チタンを硫酸過水中に溶解した場合における、硫酸過水中に溶解するチタンの濃度を変えたときの欠陥の数の変化を示すグラフである。図中、横軸がエッチング液46中のチタン濃度であり、縦軸が基板面内の欠陥の数である。
図8に示すように、硫酸過水中のチタン濃度が0.6ppm未満の場合には、十分な欠陥低減効果を得ることはできない。これに対し、硫酸過水中のチタン濃度を0.6ppm以上に設定することにより、欠陥の数を1桁以上低減することができる。
このように、硫酸過水中にコバルトを溶解する代わりにチタンを溶解することによっても、同様の欠陥低減効果を得ることができる。
なお、コバルトやチタンをエッチング液46中に溶解しすぎると、金属汚染によって半導体装置の特性劣化を引き起こす虞があるため、エッチング液46中のコバルト濃度或いはチタン濃度は、10ppm程度以下に設定することが望ましい。
硫酸過水中にコバルトやチタンを溶解させることにより、金属合金膜30の除去の際にプラチナの残渣を低減できるメカニズムは明らかではないが、本願発明者は以下のように推測している。
硫酸過水には、過酸化水素水(H)が含まれており、薬液の作成時には硫酸によって金属が溶けてイオン化したあとで、以下のような金属水和物錯体が形成されるものと考えられる。
X+ + nHO → M(HO)nX+ …(1)
合金(NiPt)を用いたシリサイド形成においては、シリサイド形成用金属(ニッケル)及び貴金属(プラチナ)のほかに、これら金属よりもイオン化傾向の高い金属(コバルト,チタン)を事前にエッチング液中に溶かしておくことによって、それらの金属元素が式(1)のような金属水和物錯体を形成し、合金の貴金属(プラチナ)を配位するかたちで除去が可能になったものと考えられる。
イオン化傾向の高い金属元素が必要とされる理由としては、以下の点が挙げられる。
まず、シリサイド形成用金属(ニッケル)よりもイオン化傾向の高い金属(コバルト,チタン)を使用することで、式(1)のような金属水和物錯体を形成するが、液中の状態が安定(平衡状態)となるため、貴金属(プラチナ)の除去反応が起こりやすくなることが考えられる。
また、シリサイド形成用金属(ニッケル)よりもイオン化傾向の高い金属(コバルト,チタン)を使用することで、得られる金属水和物錯体も活性となり、貴金属(プラチナ)に作用し易くなることが考えられる。逆に、シリサイド形成用金属(Ni)よりもイオン化傾向の低い金属元素では、得られる金属水和物錯体も活性となり難いため、反応性が低く貴金属元素を除去できないものと考えられる。
以上のメカニズムを考慮すると、イオン化傾向の高い金属元素を溶解するための薬液としては、過酸化水素を含有する無機溶液、例えば、塩酸と過酸化水素水との混合液(塩酸過水:HPM)、アンモニアと過酸化水素水との混合液(アンモニア過水:APM)を用いた場合にも、同様の効果が期待できる。
なお、エッチング液中の過酸化水素の混合比は、硫酸過水(SPM)で10〜30%、塩酸過水(HPM)及びアンモニア過水(APM)で50%程度であることが望ましい。上記の混合比の範囲は、各混合液の活性度が最も高く、シリコンと反応せずに残存している金属膜30のシリサイド形成用金属を最も効率よく除去することができる濃度設定である。
このように、本実施形態によれば、Ni等の金属と貴金属とを含む合金を用いて金属シリサイドを形成する工程を有する半導体装置の製造方法において、過酸化水素を含有し、金属よりもイオン化傾向の高い遷移金属を溶解した無機溶液を用いて未反応のまま残存している合金を除去するので、貴金属の残渣を生じることなく、未反応のまま残存している合金を除去することができる。また、過酸化水素を含有する溶液は、通常の半導体製造工程において使用されており、新たな製造設備の導入や運用コストの増加を引き起こすことなく実施可能である。
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、サリサイドプロセスに用いる金属と貴金属との合金として、NiPt合金を用いたが、他の金属と貴金属とを組み合わせた合金を用いてもよい。例えば、ニッケルのほか、コバルト、チタン、ジルコニウム(Zr)、ルテニウム(Ru)、パラジウム(Pd)、ハフニウム(Hf)、タングステン(W)、タンタル(Ta)等を適用することができ、貴金属としては、プラチナのほか、金(Au)等を適用することができる。
エッチング液中に溶解させる金属元素としては、金属シリサイドを構成する金属よりもイオン化傾向の高い遷移金属材料を適用することができる。このような金属元素としては、例えば、スカンジウム(Sc)、バナジウム(V)、クロム(Cr)、マンガン(Mn)、鉄(Fe)、ニッケル、銅(Cu)、亜鉛(Zn)、タンタル、タングステン等が挙げられる。
例えば、金属シリサイドを構成する金属としてニッケルを適用する場合、エッチング液中に溶解させる金属元素としては、上述のように、例えばコバルトやチタンを適用することができる。金属シリサイドを構成する金属としてコバルトを適用する場合、エッチング液中に溶解させる金属元素としては、例えばチタンを適用することができる。
また、上記実施形態では、硫酸過水中に遷移金属を溶解させることによりエッチング液46を調製したが、硫酸中に遷移金属を溶解させた溶液と、過酸化水素水とを混合することにより、エッチング液46を調製するようにしてもよい。
また、上記実施形態では、バッチ処理を考慮して、エッチング液46中にシリコン基板10を浸漬する方法を示したが、本発明の半導体装置の製造方法を枚葉処理で実現することも可能である。例えば、硫酸中に遷移金属元素を溶かした溶液を、噴射直前に過酸化水素水とミキシングし、スプレーやノズルを経由して直接シリコン基板に噴射することにより、枚葉処理を行うことができる。
また、これらの場合にも、硫酸過水の代わりに塩酸過水やアンモニア過水を適用することができる。
また、上記実施形態では、典型的なMISFETを例にして本発明の適用例を示したが、本発明を適用可能なMISFETの構造は、上記実施形態に限定されるものではない。
例えば、上記実施形態では、ゲート電極20上及びソース/ドレイン領域28上に金属シリサイド膜32を形成したが、ゲート電極20上又はソース/ドレイン領域28上のいずれか一方だけにシリサイド膜32を形成するようにしてもよい。この場合には、サリサイドプロセスよりも前に、ソース/ドレイン領域28上又はゲート電極20上に、シリサイド化反応を防止する絶縁膜(例えばシリコン酸化膜やシリコン窒化膜)を予め形成しておけばよい。
本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その1)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その2)である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)である。 本発明の一実施形態による半導体装置の製造方法における未反応の金属合金膜の除去方法を示す工程図(その1)である。 本発明の一実施形態による半導体装置の製造方法における未反応の金属合金膜の除去方法を示す工程図(その2)である。 未反応の金属合金膜を除去した後のシリコン基板上における欠陥の分布を示す平面図である。 エッチング液中に溶解するコバルトの濃度を変えたときの欠陥の数の変化を示すグラフである。 エッチング液中に溶解するチタンの濃度を変えたときの欠陥の数の変化を示すグラフである。
符号の説明
10…シリコン基板
12…素子分離膜
14…ウェル
16…ゲート絶縁膜
18…多結晶シリコン膜
20…ゲート電極
22,26…不純物拡散領域
24…側壁絶縁膜
28…ソース/ドレイン領域
30…金属合金膜
32…金属シリサイド膜
40…薬液処理槽
42…薬液
44…半導体基板
46…エッチング液
50…コバルト膜

Claims (9)

  1. シリコンが部分的に露出した領域を含む半導体基板上に、ニッケル、コバルト、チタン、ジルコニウム、ルテニウム、パラジウム、ハフニウム、タングステン及びタンタルを含む群から選択される金属とプラチナ及び金を含む群から選択される貴金属との合金よりなる金属合金膜を形成する工程と、
    熱処理により、前記露出した領域のシリコンと前記金属合金膜とを選択的に反応させ、前記金属及び前記貴金属を含む金属シリサイド膜を前記露出した領域上に形成する工程と、
    未反応のまま残存している前記金属合金膜を、前記金属よりもイオン化傾向の高い遷移金属を溶解した、過酸化水素を含有する溶液を用いて除去する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記溶液は、硫酸と過酸化水素水との混合液、塩酸と過酸化水素水との混合液又はアンモニアと過酸化水素水との混合液である
    ことを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記溶液は、硫酸と過酸化水素水との混合液であり、
    前記過酸化水素水の混合比は、10〜30%である
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、
    前記溶液中の前記遷移金属の濃度は、0.6〜10ppmである
    ことを特徴とする半導体装置の製造方法。
  5. 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、
    前記溶液の温度は、70℃以上である
    ことを特徴とする半導体装置の製造方法。
  6. 請求項1乃至5のいずれか1項に記載の半導体装置の製造方法において、
    前記溶液中に、前記遷移金属が形成された他の半導体基板を浸漬させることにより、前記遷移金属を前記溶液中に溶解させる工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、
    前記金属は、ニッケルであり、
    前記遷移金属は、コバルト又はチタンである
    ことを特徴とする半導体装置の製造方法。
  8. 請求項1乃至6のいずれか1項に記載の半導体装置の製造方法において、
    前記金属は、コバルトであり、
    前記遷移金属は、チタンである
    ことを特徴とする半導体装置の製造方法。
  9. 請求項1乃至のいずれか1項に記載の半導体装置の製造方法において、
    前記露出した領域は、MISFETのゲート電極又はソース/ドレイン領域である
    ことを特徴とする半導体装置の製造方法。
JP2007055494A 2007-03-06 2007-03-06 半導体装置の製造方法 Expired - Fee Related JP5076557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007055494A JP5076557B2 (ja) 2007-03-06 2007-03-06 半導体装置の製造方法
US11/831,234 US8008194B2 (en) 2007-03-06 2007-07-31 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007055494A JP5076557B2 (ja) 2007-03-06 2007-03-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008218788A JP2008218788A (ja) 2008-09-18
JP5076557B2 true JP5076557B2 (ja) 2012-11-21

Family

ID=39742084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007055494A Expired - Fee Related JP5076557B2 (ja) 2007-03-06 2007-03-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8008194B2 (ja)
JP (1) JP5076557B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759079B2 (ja) * 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法
JP4749471B2 (ja) * 2009-01-13 2011-08-17 パナソニック株式会社 半導体装置の製造方法
WO2021192420A1 (ja) * 2020-03-24 2021-09-30 株式会社Ihi 過給機
JP7500088B2 (ja) 2022-04-11 2024-06-17 奥野製薬工業株式会社 金属剥離剤

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331072A (en) * 1992-02-06 1994-07-19 Osaka Gas Company Limited Polyazopyrroles and electric cells based thereon
JP2861869B2 (ja) * 1994-10-12 1999-02-24 日本電気株式会社 半導体装置の製造方法
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US5981788A (en) * 1997-11-03 1999-11-09 General Electric Company Method for recovering and recycling catalyst constituents
US6143617A (en) * 1998-02-23 2000-11-07 Taiwan Semiconductor Manufacturing Company Composite capacitor electrode for a DRAM cell
US20010020723A1 (en) * 1998-07-07 2001-09-13 Mark I. Gardner Transistor having a transition metal oxide gate dielectric and method of making same
JP3006596B1 (ja) 1998-09-09 2000-02-07 日本電気株式会社 半導体装置の製造方法
US6323519B1 (en) * 1998-10-23 2001-11-27 Advanced Micro Devices, Inc. Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process
US6329695B1 (en) * 1999-01-06 2001-12-11 Advanced Micro Devices, Inc. Merged sidewall spacer formed between series-connected MOSFETs for improved integrated circuit operation
JP2001068669A (ja) * 1999-08-30 2001-03-16 Sony Corp 半導体装置の製造方法
US6114565A (en) * 1999-09-03 2000-09-05 Millennium Specialty Chemicals Process for obtaining nitriles
TW463309B (en) * 2000-08-10 2001-11-11 Chartered Semiconductor Mfg A titanium-cap/nickel (platinum) salicide process
KR100536593B1 (ko) 2002-12-05 2005-12-14 삼성전자주식회사 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
WO2004064762A2 (en) * 2003-01-21 2004-08-05 S.S.C.I. Inc. Novel cocrystallization
JP2006066330A (ja) * 2004-08-30 2006-03-09 Shin Kobe Electric Mach Co Ltd 非水電解液二次電池用正極活物質、非水電解液二次電池及び正極活物質の製造方法
JP2006128497A (ja) 2004-10-29 2006-05-18 Toshiba Corp 半導体装置の製造方法
JP4904933B2 (ja) * 2005-09-27 2012-03-28 日立電線株式会社 ニッケルめっき液とその製造方法、ニッケルめっき方法およびプリント配線板用銅箔
JP4799196B2 (ja) * 2006-01-31 2011-10-26 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JP2008218788A (ja) 2008-09-18
US20080220602A1 (en) 2008-09-11
US8008194B2 (en) 2011-08-30

Similar Documents

Publication Publication Date Title
JP5186486B2 (ja) 自己整合型金属シリサイド・コンタクトを形成するための方法
US7544610B2 (en) Method and process for forming a self-aligned silicide contact
US20070020925A1 (en) Method of forming a nickel platinum silicide
US7649263B2 (en) Semiconductor device
US9399753B2 (en) Aqua regia and hydrogen peroxide HCL combination to remove Ni and NiPt residues
US8835309B2 (en) Forming nickel—platinum alloy self-aligned silicide contacts
JP5076557B2 (ja) 半導体装置の製造方法
US20080224232A1 (en) Silicidation process for mos transistor and transistor structure
US7569482B2 (en) Method for the selective removal of an unsilicided metal
JP3828511B2 (ja) 半導体装置の製造方法
JP2012222066A (ja) 半導体装置の製造方法及び処理装置
JP2738371B2 (ja) 半導体装置の製造方法
CN100466199C (zh) 清除残余金属的方法
US8513117B2 (en) Process to remove Ni and Pt residues for NiPtSi applications
US7595264B2 (en) Fabrication method of semiconductor device
TW200807518A (en) Method of striping remnant metal
JPH08130196A (ja) シリサイド層の製造方法
TW201117301A (en) Method for fabricating MOS transistor
JP2011014567A (ja) 半導体装置の製造方法及び半導体装置
JP2003068672A (ja) 半導体装置の製造方法
JP2001028349A (ja) 半導体装置の製造方法
JPH09246207A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees