JP2006128497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006128497A
JP2006128497A JP2004316714A JP2004316714A JP2006128497A JP 2006128497 A JP2006128497 A JP 2006128497A JP 2004316714 A JP2004316714 A JP 2004316714A JP 2004316714 A JP2004316714 A JP 2004316714A JP 2006128497 A JP2006128497 A JP 2006128497A
Authority
JP
Japan
Prior art keywords
film
refractory metal
metal film
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004316714A
Other languages
English (en)
Inventor
Korei Yamada
浩玲 山田
Hiroki Sakurai
宏紀 桜井
Kaori Umezawa
華織 梅澤
Hiroshi Tomita
寛 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004316714A priority Critical patent/JP2006128497A/ja
Publication of JP2006128497A publication Critical patent/JP2006128497A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 未反応の高融点金属膜等を確実にエッチング除去することが可能な半導体装置の製造方法を提供する。
【解決手段】 ソース/ドレイン用の拡散層34n、34pを有する被処理基板を用意する工程と、被処理基板上に高融点金属膜を形成する工程と、拡散層と高融点金属膜との反応によってシリサイド膜52n、52pを形成する工程と、シリサイド膜を形成する工程において拡散層と反応せずに残った未反応の高融点金属膜51aを除去する工程とを備え、未反応の高融点金属膜を除去する工程は、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行われる。
【選択図】 図3

Description

本発明は、半導体装置の製造方法に関する。
MISトランジスタのソース/ドレイン領域やゲート電極の低抵抗化をはかる観点から、ソース/ドレイン領域やゲート電極の表面をシリサイド化する技術が提案されている。例えば、特許文献1には、シリサイド膜をソース/ドレイン領域の表面及びゲート電極の表面に自己整合的に形成する、いわゆるサリサイド(SALISIDE : Self Aligned Silicide)プロセスが記載されている。
サリサイドプロセスでは、まずポリシリコンゲート電極及びソース/ドレイン拡散層を含む基板全面にニッケル膜やコバルト膜等の高融点金属膜を形成する。続いて、高融点金属膜とポリシリコンゲート電極及びソース/ドレイン拡散層との反応によって、ポリシリコンゲート電極及びソース/ドレイン拡散層の表面に、シリサイド膜を自己整合的に形成する。さらに、未反応の高融点金属膜をエッチング除去する。未反応の高融点金属膜のエッチングには、硫酸(H2SO4)と過酸化水素(H22 )との混合溶液が用いられる。硫酸に酸化剤として過酸化水素を加えることで、エッチングを促進するようにしている。
しかしながら、硫酸に酸化剤として過酸化水素を加えたエッチング液を用いた場合、エッチング液中の水分濃度がしだいに高くなる。そのため、未反応の高融点金属膜を確実に除去できなくなり、基板表面に高融点金属膜が残ってしまうという問題が生じる。また、高融点金属膜としてニッケル膜を用いた場合には、シリサイド化反応によって生じたニッケル含有異物を確実に除去できなくなるといった問題も生じる。このような問題に起因して、リーク電流の増大やコンタクト不良等が生じ、半導体装置の特性や信頼性に悪影響を与えることとなる。
このように、従来は、シリサイド化工程後に、未反応の高融点金属膜等を確実にエッチング除去することが困難であり、半導体装置の特性や信頼性に悪影響を与える大きな要因となっていた。
特開平11−195619号公報
本発明は、未反応の高融点金属膜等を確実にエッチング除去することが可能な半導体装置の製造方法を提供することを目的としている。
本発明の一視点に係る半導体装置の製造方法は、ソース/ドレイン用の拡散層を有する被処理基板を用意する工程と、前記被処理基板上に高融点金属膜を形成する工程と、前記拡散層と前記高融点金属膜との反応によってシリサイド膜を形成する工程と、前記シリサイド膜を形成する工程において前記拡散層と反応せずに残った未反応の高融点金属膜を除去する工程と、を備え、前記未反応の高融点金属膜を除去する工程は、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行われることを特徴とする。
本発明の他の視点に係る半導体装置の製造方法は、ソース/ドレイン用の拡散層を有する被処理基板を用意する工程と、前記被処理基板上に高融点金属膜を形成する工程と、前記拡散層と前記高融点金属膜との反応によってシリサイド膜を形成する工程と、前記シリサイド膜を形成する工程において前記拡散層と反応せずに残った未反応の高融点金属膜を除去する工程と、を備え、前記未反応の高融点金属膜を除去する工程は、硫酸液又は窒素が導入された硫酸液からなる80℃を越える温度のエッチング液を用いて行われることを特徴とする。
本発明の他の視点に係る半導体装置の製造方法は、ソース/ドレイン用の拡散層を有する被処理基板を用意する工程と、前記被処理基板上に高融点金属膜を形成する工程と、前記高融点金属膜上にキャップ膜を形成する工程と、前記拡散層と前記高融点金属膜との反応によってシリサイド膜を形成する工程と、前記シリサイド膜を形成する工程において前記拡散層と反応せずに残った未反応の高融点金属膜と前記キャップ膜とを除去する工程と、を備え、前記未反応の高融点金属膜と前記キャップ膜とを除去する工程は、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行われることを特徴とする。
本発明によれば、未反応の高融点金属膜等を確実にエッチング除去することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
(実施形態1)
図1〜図4は、本発明の第1の実施形態に係る半導体装置の製造工程を示した断面図である。
まず、図1に示した被処理基板10を用意する。この被処理基板10は、pウェル20p及びnウェル20nを有するシリコン基板(半導体基板)20上に、n型MISトランジスタ30n及びp型MISトランジスタ30pが形成されたものである。pウェル20pとnウェル20nとの境界領域には、STI構造の素子分離絶縁膜40が形成されている。
n型MISトランジスタ30nは、ゲート絶縁膜31n、ポリシリコン膜で形成されたゲート電極32n、ゲート電極32nの側面に形成された側壁絶縁膜33n、及びn型不純物がドーピングされたソース/ドレイン拡散層34nを備えている。p型MISトランジスタ30pは、ゲート絶縁膜31p、ポリシリコン膜で形成されたゲート電極32p、ゲート電極32pの側面に形成された側壁絶縁膜33p、及びp型不純物がドーピングされたソース/ドレイン拡散層34pを備えている。
次に、図2に示すように、被処理基板10の全面に高融点金属膜51をスパッタリングによって形成する。この高融点金属膜51には、ニッケル(Ni)膜或いはコバルト(Co)膜が用いられる。
次に、図3に示すように、熱処理によってシリサイド膜を形成する。すなわち、高融点金属膜51とソース/ドレイン拡散層34nの表面部分とが反応してシリサイド膜52nが形成され、高融点金属膜51とソース/ドレイン拡散層34pの表面部分とが反応してシリサイド膜52pが形成される。同様に、高融点金属膜51とゲート電極(ポリシリコン膜)32nの上部とが反応してシリサイド膜53nが形成され、高融点金属膜51とゲート電極(ポリシリコン膜)32pの上部とが反応してシリサイド膜53pが形成される。また、側壁絶縁膜33n、側壁絶縁膜33p及び素子分離絶縁膜40の表面には、未反応の高融点金属膜51aが残る。
次に、図4に示すように、未反応の高融点金属膜51aをエッチングによって除去する。その結果、ソース/ドレイン拡散層34n及び34p上及びゲート電極32n及び32p上に選択的にシリサイド膜52n、52p、53n及び53pが形成された、サリサイド構造のMISトランジスタが得られる。
未反応の高融点金属膜51aのエッチングは、硫酸(H2SO4)液中にバブリングによってオゾン(O3 )が導入されたエッチング液を用いて行われる。オゾンは、酸化剤として機能する。このときのエッチング液の温度は、60℃を越えていることが好ましい。また、硫酸液の濃度は80wt%以上であることが好ましい。
図5は、エッチング処理装置の概略構成を模式的に示した図である。図5に示すように、被処理基板10は、処理漕101内のエッチング液102に浸漬された状態でエッチングされる。処理漕101内にはガス供給部103からガス供給ライン104を介してオゾンが供給され、硫酸液中にバブリングによってオゾンが導入される。図中、105はオゾンの気泡を示している。処理漕101には循環ライン106が接続されており、ポンプ107によってエッチング液102が循環するようになっている。循環ライン106の途中にはヒーター108が設けられており、ヒーター108によって循環中のエッチング液102が加熱される。また、循環ライン106の途中には、エッチング液102を清浄に保つために、フィルタ109が設けられている。このようなエッチング処理装置を用いることで、未反応の高融点金属膜51aがエッチングされる。
未反応の高融点金属膜51aのエッチングは、硫酸液又はバブリングによって窒素(N2 )が導入された硫酸液からなる80℃を越える温度のエッチング液を用いて行うようにしてもよい。硫酸液の濃度は80wt%以上であることが好ましい。この場合のエッチング処理にも、図5に示したようなエッチング処理装置を用いることが可能である。
図6は、上述したエッチング液の効果を示すための図である。横軸はエッチング液の温度であり、縦軸はエッチング前の高融点金属膜の膜厚に対するエッチング後の高融点金属膜の膜厚の比(膜厚比)である。膜厚は、蛍光X線を用いた強度測定によって求めている。エッチングに用いた硫酸液の濃度は85wt%であり、エッチング時間は15分である。評価に用いた試料は、シリコン基板(シリコンウェハ)上に高融点金属膜としてニッケル(Ni)膜或いはコバルト(Co)膜を形成したものである。高融点金属膜としてニッケル(Ni)膜を用いた場合及びコバルト(Co)膜を用いた場合いずれについても、同様の結果が得られている。なお、蛍光X線を用いた強度測定によって膜厚を求めているため、図6に示した測定結果には多少の誤差要因が含まれている。そのため、図6に示した膜厚比が0.1程度の測定点では、実際には高融点金属膜が全てエッチングされており、膜厚比がほぼゼロになっていると考えられる。
図6に示すように、エッチング液として硫酸(H2SO4)液を用いた場合には、エッチング液の温度が80℃を越えると、エッチング性が向上する。また、エッチング液の温度が100℃以上であると、より確実にエッチングを行うことができる。これらの結果は、硫酸液中にバブリングによって窒素を導入した場合も同様である。また、硫酸(H2SO4)液中にバブリングによってオゾン(O3 )が導入されたエッチング液(H2SO4 +O3 )を用いた場合には、より低い温度で良好なエッチングを行うことが可能である。すなわち、エッチング液の温度が60℃を越えると、エッチング性が向上し、エッチング液の温度が80℃以上であると、より確実にエッチングを行うことができる。バブリングによってオゾンを導入することにより、オゾンが酸化剤として効果的に機能するとともに、硫酸とオゾンの反応によってエッチング性の高いペルオキソ硫酸が生成され、低い温度でもエッチングが可能になったものと考えられる。なお、図6では、ガス供給部103のオゾン発生器から処理漕101に供給されるO3 濃度が100g/Nm3 のときの測定結果を示しているが、O3 濃度が50g/Nm3 及び150g/Nm3 のときにも同様の測定結果が得られる。
また、実際に半導体装置を作製し、コンタクトの評価を行った。従来のエッチング方法を用いた場合(硫酸と過酸化水素との混合溶液をエッチング液として用いた場合)の歩留まりを1.0とすると、本実施形態の方法を用いた場合の歩留まりは1.15程度以上であり、歩留まりが向上していることが確認された。
以上のように、本実施形態によれば、硫酸液中にバブリングによってオゾンが導入されたエッチング液、或いは硫酸液又は窒素が導入された硫酸液からなる80℃を越える温度のエッチング液を用いることで、未反応の高融点金属膜を確実にエッチング除去することができる。また、このようなエッチング液を用いることで、シリサイド化反応によって生じた例えばニッケル含有異物等も確実に除去することができる。したがって、本実施形態によれば、エッチング除去されずに残った高融点金属膜や異物等に起因した問題、例えばリーク電流の増大やコンタクト不良等の問題を回避することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
(実施形態2)
図7〜図9は、本発明の第2の実施形態に係る半導体装置の製造工程を示した断面図である。なお、基本的な製造工程については第1の実施形態と同様であるため、図1〜図4の構成要素に対応する構成要素には同一の参照符号を付し、それらの詳細な説明は省略する。
まず、図1に示した被処理基板10と同様の被処理基板を用意する。次に、図7に示すように、被処理基板の全面に高融点金属膜51をスパッタリングによって形成する。この高融点金属膜51には、ニッケル(Ni)膜或いはコバルト(Co)膜が用いられる。さらに、高融点金属膜51上にキャップ膜61を形成する。このキャップ膜61には、チタン(Ti)膜或いはチタン窒化物(TiN)膜が用いられる。チタン膜とチタン窒化物膜との積層膜をキャップ膜61として用いてもよい。すなわち、キャップ膜61には、チタン及びチタン窒化物の少なくとも一方が含まれていればよい。
次に、図8に示すように、熱処理によってシリサイド膜を形成する。すなわち、第1の実施形態と同様にして、シリサイド膜52n、シリサイド膜52p、シリサイド膜53n及びシリサイド膜53pが形成される。また、第1の実施形態と同様に、側壁絶縁膜33n、側壁絶縁膜33p及び素子分離絶縁膜40の表面には、未反応の高融点金属膜51aが残る。第1の実施形態では、キャップ膜61を形成せずに、シリサイド膜を形成していた。この場合、シリサイド化処理の条件等によっては、シリサイドの凝集等により均一なシリサイド膜が形成されないおそれがある。本実施形態では、高融点金属膜51上にキャップ膜61が形成されているため、均一なシリサイド膜を確実に形成することが可能である。
次に、図9に示すように、キャップ膜61及び未反応の高融点金属膜51aをエッチングによって除去する。その結果、第1の実施形態と同様に、ソース/ドレイン拡散層34n及び34p上及びゲート電極32n及び32p上に選択的にシリサイド膜52n、52p、53n及び53pが形成された、サリサイド構造のMISトランジスタが得られる。
キャップ膜61及び未反応の高融点金属膜51aのエッチングは、硫酸(H2SO4)液中にバブリングによってオゾン(O3 )が導入されたエッチング液を用いて行われる。このときのエッチング液の温度は、140℃を越えていることが好ましい。また、硫酸液の濃度は80wt%以上であることが好ましい。エッチング処理には、第1の実施形態と同様に、図5に示したようなエッチング処理装置を用いることが可能である。
図10は、上述したエッチング液の効果を示すための図である。横軸はエッチング液の温度であり、縦軸はエッチング前の高融点金属膜及びキャップ膜の合計膜厚に対するエッチング後の高融点金属膜及びキャップ膜の合計膜厚の比(膜厚比)である。膜厚は、蛍光X線を用いた強度測定によって求めている。エッチングに用いた硫酸液の濃度は85wt%であり、エッチング時間は15分である。評価に用いた試料は、シリコン基板(シリコンウェハ)上に高融点金属膜としてニッケル(Ni)膜或いはコバルト(Co)膜を形成し、高融点金属膜上にキャップ膜を形成したものである。キャップ膜として、チタン(Ti)膜を用いた場合、チタン窒化物(TiN)膜を用いた場合、及びチタン膜とチタン窒化物膜との積層膜を用いた場合のいずれについても、同様の結果が得られている。
高融点金属膜上にチタン膜やチタン窒化物等のキャップ膜を形成した場合、キャップ膜が形成されていない場合に比べてエッチングが困難になるが、図10に示すように、硫酸(H2SO4)液中にバブリングによってオゾン(O3 )が導入されたエッチング液(H2SO4 +O3 )を用いることにより、良好なエッチングを行うことが可能である。すなわち、エッチング液の温度が140℃を越えると、エッチング性が向上し、エッチング液の温度が160℃以上であると、より確実にエッチングを行うことができる。バブリングによってオゾンを導入することにより、オゾンが酸化剤として効果的に機能するとともに、硫酸とオゾンの反応によってエッチング性の高いペルオキソ硫酸が生成され、エッチングが可能になったものと考えられる。
また、実際に半導体装置を作製してコンタクトの評価を行ったところ、第1の実施形態と同様、従来のエッチング方法を用いた場合に比べて、本実施形態の方法を用いた場合には歩留まりが向上していることが確認された。
以上のように、本実施形態によれば、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いることで、キャップ膜及び未反応の高融点金属膜を確実にエッチング除去することができる。また、このようなエッチング液を用いることで、シリサイド化反応によって生じた例えばニッケル含有異物等も確実に除去することができる。したがって、第1の実施形態と同様、リーク電流の増大やコンタクト不良等の問題を回避することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
なお、上述した第2の実施形態では、キャップ膜61及び未反応の高融点金属膜51aの除去を、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行うようにしたが、まず、アルカリ溶液を用いてキャップ膜61をエッチング除去し、その後、未反応の高融点金属膜51aを除去するようにしてもよい。アルカリ溶液には、例えばアンモニアと過酸化水素との混合溶液(NH4OH:H22:H2O=1:1:50)を用いることが可能である。また、高融点金属膜51aの除去には、第1の実施形態で述べたようなエッチング方法を用いることが可能である。
また、上述した第1及び第2の実施形態では、ソース/ドレイン拡散層上及びポリシリコンゲート電極上にシリサイド膜を形成する場合について説明したが、例えばメタルゲート電極を用いた場合には、ソース/ドレイン拡散層上にのみシリサイド膜が形成される。このような場合にも、上述したエッチング方法を適用することが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第1の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第1の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第1の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第1の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第1及び第2の実施形態に係るエッチング処理装置の概略構成を模式的に示した図である。 本発明の第1の実施形態に係り、エッチング液の効果を示すための図である。 本発明の第2の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第2の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第2の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第2の実施形態に係り、エッチング液の効果を示すための図である。
符号の説明
10…被処理基板 20…シリコン基板
20n…nウェル 20p…pウェル
30n…n型MISトランジスタ 30p…p型MISトランジスタ
31n、31p…ゲート絶縁膜 32n、32p…ゲート電極
33n、33p…側壁絶縁膜 34n、34p…ソース/ドレイン拡散層
40…素子分離絶縁膜
51…高融点金属膜 51a…未反応の高融点金属膜
52n、52p、53n、53p…シリサイド膜 61…キャップ膜
101…処理漕 102…エッチング液 103…ガス供給部
104…ガス供給ライン 105…オゾンの気泡 106…循環ライン
107…ポンプ 108…ヒーター 109…フィルタ

Claims (5)

  1. ソース/ドレイン用の拡散層を有する被処理基板を用意する工程と、
    前記被処理基板上に高融点金属膜を形成する工程と、
    前記拡散層と前記高融点金属膜との反応によってシリサイド膜を形成する工程と、
    前記シリサイド膜を形成する工程において前記拡散層と反応せずに残った未反応の高融点金属膜を除去する工程と、
    を備え、
    前記未反応の高融点金属膜を除去する工程は、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行われる
    ことを特徴とする半導体装置の製造方法。
  2. 前記エッチング液の温度は60℃を越える
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. ソース/ドレイン用の拡散層を有する被処理基板を用意する工程と、
    前記被処理基板上に高融点金属膜を形成する工程と、
    前記拡散層と前記高融点金属膜との反応によってシリサイド膜を形成する工程と、
    前記シリサイド膜を形成する工程において前記拡散層と反応せずに残った未反応の高融点金属膜を除去する工程と、
    を備え、
    前記未反応の高融点金属膜を除去する工程は、硫酸液又は窒素が導入された硫酸液からなる80℃を越える温度のエッチング液を用いて行われる
    ことを特徴とする半導体装置の製造方法。
  4. ソース/ドレイン用の拡散層を有する被処理基板を用意する工程と、
    前記被処理基板上に高融点金属膜を形成する工程と、
    前記高融点金属膜上にキャップ膜を形成する工程と、
    前記拡散層と前記高融点金属膜との反応によってシリサイド膜を形成する工程と、
    前記シリサイド膜を形成する工程において前記拡散層と反応せずに残った未反応の高融点金属膜と前記キャップ膜とを除去する工程と、
    を備え、
    前記未反応の高融点金属膜と前記キャップ膜とを除去する工程は、硫酸液中にバブリングによってオゾンが導入されたエッチング液を用いて行われる
    ことを特徴とする半導体装置の製造方法。
  5. 前記エッチング液の温度は140℃を越える
    ことを特徴とする請求項4に記載の半導体装置の製造方法。
JP2004316714A 2004-10-29 2004-10-29 半導体装置の製造方法 Pending JP2006128497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004316714A JP2006128497A (ja) 2004-10-29 2004-10-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004316714A JP2006128497A (ja) 2004-10-29 2004-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006128497A true JP2006128497A (ja) 2006-05-18

Family

ID=36722853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004316714A Pending JP2006128497A (ja) 2004-10-29 2004-10-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006128497A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968668B1 (ko) 2007-05-29 2010-07-06 가부시끼가이샤 도시바 기포/약액 혼합 세정액을 이용하는 반도체 기판의 세정방법
US8008194B2 (en) 2007-03-06 2011-08-30 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008194B2 (en) 2007-03-06 2011-08-30 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
KR100968668B1 (ko) 2007-05-29 2010-07-06 가부시끼가이샤 도시바 기포/약액 혼합 세정액을 이용하는 반도체 기판의 세정방법

Similar Documents

Publication Publication Date Title
TW577128B (en) Method for fabricating semiconductor integrated circuit device
JP4109118B2 (ja) 半導体集積回路装置の製造方法
JP5401244B2 (ja) 半導体装置の製造方法
US7936016B2 (en) Semiconductor device and manufacturing method thereof
US20100178764A1 (en) Method for fabricating semiconductor device
US7344978B2 (en) Fabrication method of semiconductor device
JP4819566B2 (ja) 半導体装置およびその製造方法
US9399753B2 (en) Aqua regia and hydrogen peroxide HCL combination to remove Ni and NiPt residues
JP3828511B2 (ja) 半導体装置の製造方法
US8859431B2 (en) Process to remove Ni and Pt residues for NiPtSi application using chlorine gas
JP5992150B2 (ja) 半導体基板製品の製造方法、これに用いられる薄膜除去液およびキット
US20130115741A1 (en) PROCESS TO REMOVE Ni AND Pt RESIDUES FOR NiPtSi APPLICATIONS USING AQUA REGIA WITH MICROWAVE ASSISTED HEATING
JP2006128497A (ja) 半導体装置の製造方法
JP2007019191A (ja) 半導体装置とその製造方法
JP2007095872A (ja) 半導体装置の製造方法
JP2008218788A (ja) 半導体装置の製造方法
CN100466199C (zh) 清除残余金属的方法
JPH08288241A (ja) 半導体装置およびその製造方法
KR100458119B1 (ko) 반도체 장치의 실리사이드막 제조 방법
US7595264B2 (en) Fabrication method of semiconductor device
JP3202850B2 (ja) 半導体装置の製造方法
TW517290B (en) Damascene NiSi metal gate high-k transistor
JP2011014567A (ja) 半導体装置の製造方法及び半導体装置
JP2001358089A (ja) 半導体装置の製造方法
JP2009088432A (ja) 半導体装置の製造方法