JP4749471B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4749471B2
JP4749471B2 JP2009005069A JP2009005069A JP4749471B2 JP 4749471 B2 JP4749471 B2 JP 4749471B2 JP 2009005069 A JP2009005069 A JP 2009005069A JP 2009005069 A JP2009005069 A JP 2009005069A JP 4749471 B2 JP4749471 B2 JP 4749471B2
Authority
JP
Japan
Prior art keywords
film
solution
substrate
noble metal
hydrochloric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009005069A
Other languages
English (en)
Other versions
JP2010165745A (ja
Inventor
賢治 成田
義晴 日高
孝二 宇高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009005069A priority Critical patent/JP4749471B2/ja
Priority to US12/651,673 priority patent/US20100178763A1/en
Publication of JP2010165745A publication Critical patent/JP2010165745A/ja
Application granted granted Critical
Publication of JP4749471B2 publication Critical patent/JP4749471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

本発明は、半導体装置の製造方法および製造装置、特に、貴金属を除去する工程を含む半導体装置の製造方法、及びシリサイド膜を形成する際に用いる製造装置に関するものである。
ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）微細プロセスではデバイスの更なる高性能化・低消費電力化が求められている状況にある。そのような状況において、従来のＣＭＯＳプロセスではシリサイド抵抗をさらに低抵抗化するために、シリサイド材料としてＮｉやＣｏを用いたＮｉＳｉやＣｏＳｉが用いられている。
しかしながら、一方で、微細プロセスでは接合リーク電流の低減のためにＮｉＳｉやＣｏＳｉのシリサイド反応を抑制する必要がある。そのため、シリサイド材料としてＮｉまたはＣｏにＰｔまたはＰｄを５〜１０％程度混入した合金が用いられている。中でもシリサイド材料としてＮｉとＰｔの合金(ＮｉＰｔ)を用いた場合には、耐熱性の向上および接合リーク電流の抑制の効果が期待される。
シリサイド化の工程では、合金をＳｉ基板上に成膜後、熱酸化処理を施すことで合金とＳｉが反応してシリサイドが形成されるが、残留する未反応の合金は除去する必要がある。ここで、例えばシリサイド材料としてＮｉとＰｔの合金(ＮｉＰｔ)を用いた場合、シリサイド形成後に未反応のＮｉＰｔを除去するために、硫酸と過酸化水素の混合液のような酸化力の高い酸が用いられる（例えば、特許文献１参照）。
図１２（ａ）、（ｂ）は従来のシリサイド形成工程を示す図である。図１２（ａ）に示す工程では、上面の一部がシリサイド形成領域として露出したシリコンからなる半導体基板１２１を準備した後、半導体基板１２１の非シリサイド領域上に絶縁膜１２２を形成し、次いで、シリサイド材料としてＮｉＰｔ１２３を半導体基板１２１上の全体に成膜する。その後、熱酸化処理を施すことでシリサイド領域においてＮｉＳｉとＮｉＰｔＳｉとの混晶のシリサイド層１２４を形成する。なお、以降の記載においては、ＮｉＳｉとＮｉＰｔＳｉとの混晶をまとめてＮｉＰｔＳｉと称する。
次に、図１２（ｂ）に示す工程では、未反応のＮｉＰｔ１２３を除去し、ＮｉＰｔＳｉのみを残す。本工程では、硫酸と過酸化水素の混合溶液１２５を用いて未反応のＮｉＰｔ１２３を除去する。
しかしながら、シリサイド形成プロセスにおいて未反応のＮｉＰｔ１２３を除去するために硫酸と過酸化水素の混合液のような酸化力の高い酸を用いると、Ｎｉを溶解することは出来るが、化学反応性が低いＰｔは溶解することが出来ず、半導体基板上に残留する。このため、Ｐｔの残留を防ぐためには、混合溶液１２５に代えて、これよりも強力な酸化力を有する王水（硝酸、塩酸を含む溶液）が用いられる（例えば、特許文献２参照）。
特開２００２-１２４４８７号公報 特開２００８-１１８０８８号公報
しかしながら、従来の技術において、強力な酸化力を有する王水を用いてＰｔ残渣を溶解除去した場合、王水中の塩酸はＮｉＳｉに対しても腐食性が高いため、シリサイド反応させたＮｉＰｔＳｉの部分へも溶解反応が進み、シリサイド層における抵抗異常等を誘発する原因となる。これは、未反応Ｎｉを硫酸と過酸化水素水の混合液等の薬液により除去する時にＮｉＳｉ上に形成される酸化膜が、Ｐｔ残渣が阻害源となりこのＰｔ残渣直下に形成されず、王水によるＰｔ残渣除去時にＰｔ残渣下のＮｉＳｉがエッチングされることによる。この結果、シリサイド膜表面に表面荒れが発生する。
本発明は、上記課題に鑑みてなされたものであり、王水等の薬液によるシリサイド膜表面における腐食発生を抑制し、良好なＰｔ含有シリサイド膜を形成する半導体装置の製造方法と、それを実現する半導体装置の製造装置とを提供することにある。
上記課題を解決するために、本発明の第１の半導体装置の製造方法は、シリコンを含む半導体層を有する基板上または前記基板上に形成されたシリコンを含む導電膜上に、貴金属を含む合金膜を形成する工程（ａ）と、前記工程（ａ）の後、前記基板に対して熱処理を行って前記貴金属とシリコンとを反応させ、前記基板上または前記導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、前記工程（ｂ）の後、第１の薬液を用いて未反応の前記合金膜を除去する工程（ｃ）と、前記工程（ｃ）の後、前記貴金属の残渣の下に位置する部分を含む前記シリサイド膜の上面上にシリコン酸化膜を形成する工程（ｄ）と、前記工程（ｄ）の後、第２の薬液を用いて前記貴金属の残渣を溶解する工程（ｅ）とを備えている。
この方法によれば、工程（ｄ）で貴金属の残渣の下に位置する部分を含むシリサイド膜の上面上にシリコン酸化膜を形成するので、工程（ｅ）で貴金属の残渣を溶解する際に第２の薬液によりシリサイド膜が腐食されるのを防ぐことができる。そのため、信頼性の高い半導体装置を製造することが可能となる。
前記工程（ｄ）において、前記シリコン酸化膜を、前記基板を酸化性雰囲気に曝すことによって形成することが好ましい。
前記工程（ｄ）において、前記酸化性雰囲気を、酸素プラズマ、水蒸気と水素との混合ガスまたはオゾンガスにより形成することが好ましい。
本発明の第２の半導体装置の製造方法は、シリコンを含む半導体層を有する基板上または前記基板上に形成されたシリコンを含む導電膜上に、貴金属を含む合金膜を形成する工程（ａ）と、前記工程（ａ）の後、前記基板に対して熱処理を行って前記貴金属とシリコンとを反応させ、前記基板上または前記導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、前記工程（ｂ）の後、前記基板に対して、赤外光、可視光および紫外光のうちから選ばれた１つまたはそれらの組合せを照射する工程（ｃ）と、前記工程（ｃ）の後、第１の薬液を用いて未反応の前記合金膜を除去するとともに、前記貴金属の残渣の下に位置する部分を含む前記シリサイド膜の上面上にシリコン酸化膜を形成する工程（ｄ）と、前記工程（ｄ）の後、第２の薬液を用いて前記貴金属の残渣を溶解する工程（ｅ）とを備えている。
この方法によれば、工程（ｃ）でシリサイド膜を活性化しているので、工程（ｄ）で貴金属残渣の下に位置するシリサイド膜上にもシリコン酸化膜を形成できる。このため、工程（ｅ）でシリサイド槽を腐食させることなく貴金属残渣を除去することができる。
前記貴金属は白金であり、前記合金膜はニッケルプラチナ膜であり、前記第１の薬液は硫酸系溶液と酸化剤との混合溶液であり、前記第２の薬液は塩酸系溶液と酸化剤との混合溶液であってもよい。
前記第１の薬液は、硫酸と過酸化水素水との混合溶液、硫酸とオゾン水との混合溶液および電解硫酸水から選ばれた溶液であることが好ましい。
前記第２の溶液は、硝酸と塩酸との混合液、塩酸と過酸化水素水との混合液、塩酸とオゾン水との混合液、塩酸に過マンガン酸カリウムを混合した溶液、塩酸に三酸化クロムを混合した溶液、塩酸に塩素酸カリウムを混合した溶液、塩酸に四酸化オスミウムを混合した溶液およびそれらの希釈液から１つ選ばれた溶液であってもよい。
前記工程（ｄ）においても、赤外光、可視光および紫外光のうちから選ばれた１つまたはそれらの組合せを前記基板に照射することができる。
本発明の第１の半導体装置の製造装置は、第１の薬液を基板に供給して前記基板上に形成された未反応の合金膜を除去するための第１のチャンバーと、前記基板を酸化性雰囲気に曝し、前記基板上に形成されたシリサイド膜の上面上にシリコン酸化膜を形成させるための第２のチャンバーと、第２の薬液を前記基板に供給して前記シリサイド膜の上面上の貴金属の残渣を溶解させるための第３のチャンバーと、前記第１のチャンバー、前記第２のチャンバー、及び前記第３のチャンバーへと前記基板をそれぞれ搬送する搬送部とを備えている。
この装置によれば、各チャンバーでの処理を連続的に行うことができるので効率良くシリサイド膜の形成と貴金属残渣の除去を行うことができる。
前記第１のチャンバーと前記第２のチャンバーとは同一チャンバーであってもよい。
本発明の第２の半導体装置の製造装置は、基板に赤外光、可視光および紫外光のうちから選ばれたいずれか１つまたはそれらの組合せを照射する光照射部と、第１の薬液を基板に供給して前記基板上に形成された未反応の合金膜を除去するとともに、前記基板上のシリサイド膜の上面にシリコン酸化膜を形成させるための第１のチャンバーと、第２の薬液を前記基板に供給して前記シリサイド膜の上面上の貴金属の残渣を溶解させるための第２のチャンバーと、前記第１のチャンバー及び前記第２のチャンバーへと前記基板をそれぞれ搬送する搬送部とを備えている。
この装置によれば、各チャンバーでの処理を連続的に行うことができるので効率良くシリサイド膜の形成と貴金属残渣の除去を行うことができる。
前記光照射部は、前記第１のチャンバー内に設置されていてもよい。
本発明の半導体装置の製造方法および製造装置によれば、第２の薬液によるＰｔ残渣除去前に、Ｐｔ残渣の下に位置する部分を含むシリサイド膜上に酸化膜を形成するので、貴金属残渣の溶解工程でシリサイド膜に腐食が発生するのを抑制することができ、その結果、良好な貴金属含有シリサイド膜を形成することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法および製造装置の一例ついて、図面を参照しながら説明する。
−半導体装置の製造方法−
図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図１（ａ）に示す工程で、シリコンからなる半導体基板１に、例えばＳＴＩ(Shallow Trench Isolation)等により素子分離領域２を形成する。次に、素子分離領域２間の半導体基板１上に、熱酸化法を用いて膜厚２ｎｍのシリコン酸化膜よりなるゲート絶縁膜３を形成する。次に、半導体基板１上の全面に、ＣＶＤ(Chemical Vapor Deposition)法により、膜厚１００ｎｍのポリシリコン膜を形成した後、イオン注入法により、ドーパント不純物をポリシリコン膜に導入する。ここで、ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物としてリンを用い、イオン注入の条件は加速電圧を１５ｋｅＶ、ドーズ量を１×１０１６ｃｍ−２とする。また、ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物としてボロンを用い、イオン注入の条件は例えば加速電圧を５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。次に、フォトリソグラフィ及びドライエッチングを用いて、ポリシリコン膜をパターニングし、ポリシリコン膜よりなるゲート電極（導電膜）４を形成する。
次に、ゲート電極４をマスクとして、イオン注入法により半導体基板１のうちゲート電極４の両側に位置する領域にドーパント不純物を導入する。ここで、ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として砒素を用い、イオン注入の条件は例えば加速電圧を２ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物としてボロンを用い、イオン注入の条件は例えば加速電圧を０．５ｋｅＶ、ドーズ量を３×１０１５ｃｍ−２とする。これにより、ソース／ドレイン拡散層のエクステンション領域１５となる浅い不純物拡散層領域が形成される。
次に、半導体基板１上の全面に、ＣＶＤ法により、膜厚１０ｎｍのシリコン酸化膜と膜厚５０ｎｍのシリコン窒化膜を形成する。次に、ＲＩＥ(Reactive Ion Etching)法により、シリコン酸化膜とシリコン窒化膜とを異方性エッチングして、ゲート電極４の側壁部分にシリコン酸化膜からなるサイドウォール絶縁膜５とシリコン窒化膜よりなるサイドウォール絶縁膜６を形成する。次に、ゲート電極４及びサイドウォール絶縁膜５、６をマスクとして、イオン注入法により、半導体基板１のうちゲート電極４及びサイドウォール絶縁膜５、６の両側に位置する領域にドーパント不純物を導入する。ここで、ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として砒素を用い、イオン注入の条件は例えば加速電圧を２０ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物としてボロンを用い、イオン注入の条件は例えば加速電圧を５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。これにより、ソース／ドレイン拡散層の深い不純物拡散層領域が形成される。次に、所定の熱処理を行うことにより、不純物拡散層領域に導入されたドーパント不純物を活性化してソース／ドレイン拡散層７を形成する。
次に、図１（ｂ）に示す工程で、半導体基板１上の全面に、例えばＰｔ（白金）が添加されたＮｉ（ニッケル）ターゲットを用いたスパッタ法により、例えば膜厚７〜１５ｎｍのＮｉＰｔ膜（合金膜）８を形成する。ターゲットにおけるＰｔの組成比は、例えば２〜１０原子％（ａｔｏｍ％）とする。次に、ＮｉＰｔ膜８上に、例えばスパッタ法により例えば膜厚５〜３０ｎｍのＴｉＮ膜よりなる保護膜９を形成する。保護膜９はＮｉＰｔ膜８の酸化を防止するためのものである。
次に、図２（ａ）に示す工程で、シリサイド化のための熱処理として、例えばＲＴＡ(Rapid Thermal Annealing)法による熱処理を行う。熱処理条件は、例えば２００〜４００℃、３０秒間とする。これにより、ＮｉＰｔ膜８のＮｉＰｔとゲート電極４上部のＳｉとを反応させて、ゲート電極４上にＮｉＰｔＳｉ膜１０ａを形成するとともに、ＮｉＰｔ膜８のＮｉＰｔとソース／ドレイン拡散層７上部のＳｉとを反応させて、ソース／ドレイン拡散層７上にＮｉＰｔＳｉ膜１０ｂを形成する。
次に、図２（ｂ）に示す工程で、酸化剤を含む比較的高温の薬液を用いたウェットエッチングにより、保護膜９及びＮｉＰｔ膜８のうちの未反応の部分をそれぞれ選択的に除去する。
ここで、酸化剤を含む薬液としては、例えば硫酸と過酸化水素とが混合されて成る薬液である硫酸過水（ＳＰＭ液：Sulfuric acid-Hydrogen Peroxide Mixture）を用いる。なお、ＳＰＭ液における硫酸の体積パーセント濃度は例えば５０〜９０％とし、ＳＰＭ液における過酸化水素の体積パーセント濃度は例えば１０〜５０％とする。
しかしながら、ＳＰＭ液を用いた場合、図３および図４に示すように、ＴｉＮ膜からなる保護膜９とＮｉＰｔ膜８中のＮｉは溶解できるが、Ｐｔを溶解することができない。そのため、半導体基板１上や素子分離領域２上およびゲート電極４上にＰｔ粒子１１が残留する。なお、図３は半導体基板上面のＳＥＭ像を示しており、同図からＮｉＰｔＳｉ膜１０ａ、１０ｂ上にＰｔ粒子１１が残留している様子がわかる。この残留したＰｔ粒子１１を溶解するためには、王水（体積比で硝酸：塩酸＝１：３）のような強酸を用いる必要があるが、王水中の塩素はＮｉＰｔＳｉ膜１０ａ、１０ｂ中のＮｉに対しても腐食性があり、Ｎｉが塩化物イオンとなりシリサイド膜であるＮｉＰｔＳｉ膜１０ａ、１０ｂが溶解される。ここで、王水の調製に用いられる硝酸は例えば濃度が６０ｗｔ％のものであり、塩酸は濃度が３６ｗｔ％のものである。
一方、ＳＰＭ液処理後のＮｉＰｔＳｉ表面状態を示す図４において、ＳＰＭ液も酸化力を有するため、ＮｉＰｔＳｉ膜１０ａ、１０ｂ上面のうち露出している領域にはシリコン酸化膜１２が形成されるが、Ｐｔ粒子１１が付着した領域の下ではシリコン酸化膜１２は形成されていない。シリコン酸化膜１２は王水に溶解しないため、この状態でＰｔ粒子１１を王水により溶解除去すると、図５に示す王水処理後のＮｉＰｔＳｉ膜１０ａ、１０ｂのＳＥＭ像に示すように、Ｐｔ粒子１１が存在しなかった箇所は溶解されないが、Ｐｔ粒子１１の存在した箇所のＮｉＰｔＳｉ膜１０ａ、１０ｂは溶解される。
そこで、本実施形態の方法では、ＳＰＭ処理後に酸素プラズマ処理を行ない、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を意図的に酸化性雰囲気に曝す。この処理によれば、Ｐｔ粒子１１の下に位置する領域にも他の領域と同様にシリコン酸化膜１２を形成できる。具体的な例を挙げれば、圧力２５０Ｐａ以上３００Ｐａ以下のもと、２０００〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）で酸素ガスを供給しながら、２０００Ｗ以上３０００Ｗ以下のマイクロ波を照射し、温度１５０℃以上２００℃以下で３０秒処理の酸素プラズマ処理を行なう。
図６は、上述の酸素プラズマ処理を行なった後のＮｉＰｔＳｉ膜の表面状態を模式的に示す断面図である。同図に示すように、酸素プラズマ処理によって、ＮｉＰｔＳｉ膜１０ａ、１０ｂのうちＰｔ粒子１１が付着した領域下にある部分上においても、厚さが２〜３ｎｍ程度の均一なシリコン酸化膜１２が形成される。
また、図７は、ＳＰＭ処理後に上述の酸素プラズマ処理を行い、その後、王水で１２０秒間処理してＰｔ粒子を除去を行った際のＮｉＰｔＳｉ膜上面のＳＥＭ像を示す図である。同図から、本実施形態の方法によれば、Ｐｔ粒子１１が存在した箇所のＮｉＰｔＳｉ膜ａ、１０ｂに溶解は見られず、良好なＮｉＰｔＳｉ膜１０ａ、１０ｂが形成されることがわかる。
なお、酸素プラズマ処理を行なう際の酸化性雰囲気として、水蒸気／水素混合ガスを用いれば、水蒸気濃度が高くなるにつれてシリコン酸化速度が大きくなるため、より短時間にＮｉＰｔＳｉ膜１０ａ、１０ｂ上面に均一なシリコン酸化膜１２を形成することができる。
また、酸化性雰囲気の他の例として、オゾンからなる酸化性ガスを含有する常圧酸素雰囲気において２００℃で熱処理することによっても、短時間にＮｉＰｔＳｉ膜１０ａ、１０ｂの上面に均一なシリコン酸化膜１２を形成することができる。
以上のように、本実施形態の方法によれば、Ｐｔ粒子１１下の領域を含むＮｉＰｔＳｉ膜１０ａ、１０ｂ上の全体に厚さ２〜３ｎｍ程度の均一なシリコン酸化膜１２を形成することができるので、王水によるＰｔ粒子１１溶解の際、ＮｉＰｔＳｉ膜１０ａ、１０ｂの溶解、腐食を抑制することができる。これと同時に、酸素プラズマ処理によってＰｔ粒子１１表面にＰｔＯやＰｔＯＨのラジカルが形成され、Ｐｔ粒子１１が活性化できるので、王水によるＰｔ溶解特性も向上させることができる。
なお、本実施形態ではシリサイド化する金属膜として合金膜であるＮｉＰｔ膜を一例として説明したが、これに限定されるものではなく、例えばＣｏＰｔ膜、ＴｉＰｔ膜等でも同様に成立する。
なお、本実施形態の方法では、未反応のＮｉＰｔを除去する溶液としてＳＰＭを用いたが、これに限定されるものではなく、他に硫酸とオゾン水の混合液（Ｈ２ＳＯ４：Ｏ３＝１〜５：１、８０℃以上１６０℃以下）、電解硫酸液（８０℃以上１００℃以下）など、硫酸系溶液に酸化剤を加えた薬液を用いても同様の効果を得ることができる。ここで、硫酸とオゾン水の混合液は、濃度９８ｗｔ％の硫酸と濃度２０ｐｐｍのオゾン水を混合するものとする。
なお、本実施形態の方法では、Ｐｔ粒子を溶解する溶液として、王水（体積比で硝酸：塩酸１：３）を用いたが、これに限定されるものではなく、この王水を水で７倍以下に希釈した希釈溶液も適用可能であり、また、塩素と酸化剤を含む薬液であれば、例えば、塩酸と過酸化水素水の混合液(ＨＣｌ：Ｈ２Ｏ２＝３〜５：１、処理温度４０℃以上７０℃以下)、塩酸とオゾン水の混合液(ＨＣｌ：Ｏ３＝３〜５：１、処理温度４０℃以上７０℃以下）、塩酸に過マンガン酸カリウムを混合した溶液（ＫＭｎＯ４：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に三酸化クロムを混合した溶液（ＣｒＯ３：１〜５ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に塩素酸カリウムを混合した溶液（ＫＣｌＯ３：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に四酸化オスミウムを混合した溶液（ＯｓＯ４：１〜６ｗｔ％、処理温度４０℃以上７０℃以下）や以上の溶液を水で１〜７倍に希釈した希釈液であっても同様の効果を得ることができる。なお、上述の溶液の調製に用いられる塩酸の濃度は例えば３６ｗｔ％である。また、過酸化水素水の濃度は３１ｗｔ％であり、オゾン水の濃度は２０ｐｐｍ％である。
−半導体装置の製造装置−
図８は、本実施形態に係る半導体装置の製造方法を実施するための製造装置を示す概略図である。同図は、製造装置を上方から見た平面図である。
本製造装置は、シリサイド形成後に未反応のＮｉＰｔを除去するためのＳＰＭ処理チャンバー１３と、ＮｉＰｔ除去後に、ＮｉＰｔＳｉ膜に残留するＰｔ粒子の下を含め、ＮｉＰｔＳｉ膜の上部全体を酸化するための表面酸化チャンバー１４と、ＮｉＰｔＳｉ膜に残留するＰｔ粒子を除去するための王水処理チャンバー２５と、ＳＰＭ処理チャンバー１３、表面酸化チャンバー１４、及び王水処理チャンバー２５にそれぞれウェハを搬送する搬送アーム（搬送部）１６とを備えている。ＳＰＭ処理チャンバー１３と王水処理チャンバー２５とは互いに隣接し、ＳＰＭ処理チャンバー１３と王水処理チャンバー２５と表面酸化チャンバー１４とは搬送アーム１６を挟んで隣接している。搬送アーム１６は平面方向に回転可能となっている。ＳＰＭ処理チャンバー１３にはＳＰＭをウェハに供給するノズルが設置されており、王水処理チャンバー２５には王水をウェハに供給するノズルが設置されている。また、本製造装置は枚葉式の処理装置である。
本製造装置を用いて処理すれば、上記した各処理工程後にウェハが放置されることなく、連続してウェハを処理することが可能となる。なお、表面酸化チャンバー１４と王水処理チャンバー２５とは同一チャンバー内で両処理が可能なようにチャンバーが構成されていてもよい。
以上で説明したように、本実施形態の半導体装置の製造方法および製造装置によれば、Ｐｔ粒子が残留するＮｉＰｔＳｉ膜を酸化性雰囲気に曝すことにより、意図的にＰｔ粒子の下に位置するＮｉＰｔＳｉ膜の上面にも２〜３ｎｍ程度の均一なシリコン酸化膜１２が形成でき、王水によるＰｔ粒子溶解の際、ＮｉＰｔＳｉ膜の溶解腐食を抑制することができる。その結果、Ｐｔ溶解力を有する王水によるシリサイド上面の腐食を抑制し、良好な白金含有シリサイド膜を形成することができる。
なお、以上では、ＮｉＰｔＳｉ膜を酸化性雰囲気に曝すことでＰｔ粒子の下に位置するＮｉＰｔＳｉ膜の上面にシリコン酸化膜１２を酸化する例について説明したが、これ以外の処理で、Ｐｔ粒子の下に位置するＮｉＰｔＳｉ膜の上面部を酸化してもよい。例えば、酸化性雰囲気以外のドライな雰囲気でＮｉＰｔＳｉ膜の上部を酸化してもよいし、ＳＰＭとは異なる酸化性の薬液を用いて酸化を行ってもよい。
（第２の実施形態）
図９は、本発明の第２の実施形態に係る方法で処理した場合の半導体基板を模式的に示す断面図であり、図１０は、第２の実施形態に係る方法で処理した場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。なお、本実施形態の半導体装置の製造方法の前半は図１〜図５およびそれを説明する第１の実施形態の内容と全く同一であるため、ここでの繰り返しの説明は省略する。
第１の実施形態に係る方法では、ＳＰＭ処理後に酸素プラズマ処理を行ない、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を意図的に酸化性雰囲気に曝したが、本実施形態の方法では、表面酸化処理の代わりに、ＳＰＭ処理直前に強光照射を行うことにより、瞬間的に半導体基板１を熱的に活性化し、ＳＰＭのＮｉＰｔＳｉ膜１０ａ、１０ｂ上面における酸化力を向上させるものである。ここで、強光は、赤外光、可視光または紫外光のいずれか１つ、またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプのうちいずれかから射出された光を用いる。具体的には、ＳＰＭ処理直前にランプ光源を１〜1０秒間点灯させることにより、上記の強光照射を行ない、ＳＰＭのＮｉＰｔＳｉ膜１０ａ、１０ｂ上面における酸化力を向上させる効果が得られる。
図９は、上記強光照射処理を行なった後のＮｉＰｔＳｉ膜の表面状態を示しており、強光照射処理によってＮｉＰｔＳｉ膜１０ａ、１０ｂの上面のうちＰｔ粒子１１の下に位置する領域においても、厚さが２〜３ｎｍ程度の均一なシリコン酸化膜１２を形成することができる。
図１０は、ＳＰＭ処理後に上記の強光照射処理を行い、王水で１２０秒間処理を行ってＰｔ粒子を除去した後の表面ＳＥＭ像を示している。本実施形態の方法によれば、Ｐｔ粒子１１の存在した箇所であってもＮｉＰｔＳｉ膜１０ａ、１０ｂの溶解は見られず、良好なＮｉＰｔＳｉ膜１０ａ、１０ｂが形成されていることがわかる。
上述の強光照射はＳＰＭ処理の開始前に行うことが好ましいが、ＳＰＭ処理中も継続して強光照射を行ってもよい。これにより、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面に酸化膜を形成させながらＮｉＰｔの溶解とＰｔ粒子１１の活性化を行うことができる。ＳＰＭによってＰｔ粒子１１の表面にＰｔＯやＰｔＯＨのラジカルが形成され、Ｐｔ粒子が活性化でき、王水によるＰｔ溶解特性を向上させることができる。
なお、本実施形態ではシリサイド化する金属膜として合金膜であるＮｉＰｔ膜を一例として説明したが、これに限定されるものではなく、例えばＣｏＰｔ膜、ＴｉＰｔ膜等をＮｉＰｔ膜に代えて用いても上述したのと同様の効果を得ることができる。
また、本実施形態の方法では、未反応のＮｉＰｔを除去する溶液としてＳＰＭを用いたが、これに限定されるものではなく、硫酸とオゾン水の混合液（Ｈ２ＳＯ４：Ｏ３＝１〜５：１、処理温度８０℃以上１６０℃以下）、電解硫酸液（８０℃以上１００℃以下）など、硫酸系溶液に酸化剤を加えた薬液を用いても同様の効果を得ることができる。
なお、本実施形態の方法では、Ｐｔ粒子を溶解する溶液として王水（硝酸：塩酸１：３）を用いたが、これに限定されるものではなく、王水を水で７倍以下に希釈した希釈溶液も適用可能であり、また、塩素と酸化剤を含む薬液であれば用いることができる。例えば、塩酸と過酸化水素水との混合液(ＨＣｌ：Ｈ２Ｏ２＝３〜５：１、処理温度４０℃以上７０℃以下)、塩酸とオゾン水の混合液(ＨＣｌ：Ｏ３＝３〜５：１、処理温度４０℃以上７０℃以下）、塩酸に過マンガン酸カリウムを混合した溶液（ＫＭｎＯ４：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に三酸化クロムを混合した溶液（ＣｒＯ３：１〜５ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に塩素酸カリウムを混合した溶液（ＫＣｌＯ３：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に四酸化オスミウムを混合した溶液（ＯｓＯ４：１〜６ｗｔ％、処理温度４０℃以上７０℃以下）や以上の溶液を水で１〜７倍に希釈した希釈液を用いても同様の効果を得ることができる。
図１１は、本実施形態の半導体装置の製造方法を実施するための製造装置を示す概略図である。
本製造装置は、シリサイド形成後に未反応のＮｉＰｔを除去するためのＳＰＭ処理チャンバー１７と、当該ＳＰＭ処理チャンバー１７の端部（平面視した場合の端部）に設置された強光照射ユニット（光照射部）１８と、ＮｉＰｔＳｉ膜上に残留するＰｔ粒子を除去するための王水処理チャンバー２０と、ＳＰＭ処理チャンバー１７及び王水処理チャンバー２０にそれぞれウェハを搬送する搬送アーム１９とを備えている。ＳＰＭ処理チャンバー１７と王水処理チャンバー２０とは互いに隣接している。強光照射ユニット１８は耐薬液雰囲気のためフッ素樹脂等により表面加工されている。この装置によれば、上記した各処理工程後にウェハが放置されることなく連続して処理することが可能となる。
なお、表面酸化チャンバー１４と王水処理チャンバー１５とは同一チャンバー内で両処理が可能なようにチャンバーが構成されていてもよい。また、強光照射ユニット１８は光照射チャンバー内に設けられていてもよいし、ＳＰＭ処理チャンバー１７内に設けられていてもよい。
以上に説明したように、本実施形態による半導体装置の製造方法および製造装置によれば、少なくともＳＰＭ処理の直前に強光照射を行うことにより、瞬間的に半導体基板１を熱的に活性化し、ＳＰＭがＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を酸化する力を向上させることにより、意図的にＰｔ粒子１１の下に位置するＮｉＰｔＳｉ膜上面にも厚さ２〜３ｎｍ程度の均一なシリコン酸化膜１２を形成することができる。このため、王水によるＰｔ粒子１１の溶解の際、ＮｉＰｔＳｉ膜１０ａ、１０ｂの溶解腐食を抑制することができる。その結果、Ｐｔ溶解力を有する王水によるシリサイド表面の腐食を抑制し、良好な白金含有シリサイド膜を形成することができ、耐熱性が向上し、金属の不要な拡散が抑えられたシリサイド膜を形成することができる。
また、以上で説明した実施形態に係る半導体装置において、半導体基板以外にも、シリコンを含む半導体層を有するＳＯＩ基板などを用いることができる。
また、本発明の趣旨を逸脱しない限り、第１の実施形態の方法と第２の実施形態の方法を組み合わせてもよい。すなわち、ＳＰＭ液での処理前に強光照射をした上で、ＳＰＭ液での処理後に酸化性雰囲気内でシリサイド膜の上面にシリコン酸化膜を形成してもよい。
以上に説明したように、本発明の半導体装置の製造方法及び製造装置は、Ｐｔなどの貴金属を含有するシリサイド膜を有する半導体装置の製造するために有用である。
（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。 ＳＰＭで処理した後のＮｉＰｔＳｉ膜上面のＳＥＭ像を示す図である。 ＳＰＭで処理した後のＮｉＰｔＳｉ膜上面を模式的に示す断面図である。 従来の方法で処理した場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。 第１の実施形態に係る方法で処理した場合の半導体基板を模式的に示す断面図である。 第１の実施形態に係る方法で処理した場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。 第１の実施形態に係る半導体装置の製造方法を実施するための製造装置を示す概略図である。 本発明の第２の実施形態に係る方法で処理した場合の半導体基板を模式的に示す断面図である。 第２の実施形態に係る方法で処理した場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。 第２の実施形態に係る半導体装置の製造方法を実施するための製造装置を示す概略図である。 （ａ）、（ｂ）は従来のシリサイド形成工程を示す図である。
１ 半導体基板
２ 素子分離領域
３ ゲート絶縁膜
４ ゲート電極
５、６ サイドウォール絶縁膜
７ ソース／ドレイン拡散層
８ ＮｉＰｔ膜
９ 保護膜
１０ａ、１０ｂ ＮｉＰｔＳｉ膜
１１ Ｐｔ粒子
１２ シリコン酸化膜
１３、１７ ＳＰＭ処理チャンバー
１４ 表面酸化チャンバー
１５ エクステンション領域
１６、１９ 搬送アーム
１８ 強光照射ユニット
２０、２５ 王水処理チャンバー

Claims (8)

  1. シリコンを含む半導体層を有する基板上または前記基板上に形成されたシリコンを含む導電膜上に、貴金属を含む合金膜を形成する工程（ａ）と、
    前記工程（ａ）の後、前記基板に対して熱処理を行って前記合金膜と前記基板または前記導電膜に含まれるシリコンとを反応させ、前記基板上または前記導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、
    前記工程（ｂ）の後、第１の薬液を用いて未反応の前記合金膜を除去する工程（ｃ）と、
    前記工程（ｃ）の後、前記貴金属の残渣の下に位置する部分を含む前記シリサイド膜の上面上にシリコン酸化膜を形成する工程（ｄ）と、
    前記工程（ｄ）の後、第２の薬液を用いて前記貴金属の残渣を溶解する工程（ｅ）とを備えている半導体装置の製造方法。
  2. 前記工程（ｄ）において、前記シリコン酸化膜を、前記基板を酸化性雰囲気に曝すことによって形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記工程（ｄ）において、前記酸化性雰囲気を、酸素プラズマ、水蒸気と水素との混合ガスまたはオゾンガスにより形成することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. シリコンを含む半導体層を有する基板上または前記基板上に形成されたシリコンを含む導電膜上に、貴金属を含む合金膜を形成する工程（ａ）と、
    前記工程（ａ）の後、前記基板に対して熱処理を行って前記合金膜と前記基板または前記導電膜に含まれるシリコンとを反応させ、前記基板上または前記導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、
    前記工程（ｂ）の後、前記基板に対して、赤外光、可視光および紫外光のうちから選ばれた１つまたはそれらの組合せを照射する工程（ｃ）と、
    前記工程（ｃ）の後、第１の薬液を用いて未反応の前記合金膜を除去するとともに、前記貴金属の残渣の下に位置する部分を含む前記シリサイド膜の上面上にシリコン酸化膜を形成する工程（ｄ）と、
    前記工程（ｄ）の後、第２の薬液を用いて前記貴金属の残渣を溶解する工程（ｅ）とを備えている半導体装置の製造方法。
  5. 前記貴金属は白金であり、前記合金膜はニッケルプラチナ膜であり、前記第１の薬液は硫酸系溶液と酸化剤との混合溶液であり、前記第２の薬液は塩酸系溶液と酸化剤との混合溶液であることを特徴とする請求項１〜４のうちのいずれか１つに記載の半導体装置の製造方法。
  6. 前記第１の薬液は、硫酸と過酸化水素水との混合溶液、硫酸とオゾン水との混合溶液および電解硫酸水から選ばれた溶液であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２の薬液は、硝酸と塩酸との混合液、塩酸と過酸化水素水との混合液、塩酸とオゾン水との混合液、塩酸に過マンガン酸カリウムを混合した溶液、塩酸に三酸化クロムを混合した溶液、塩酸に塩素酸カリウムを混合した溶液、塩酸に四酸化オスミウムを混合した溶液およびそれらの希釈液から１つ選ばれた溶液であることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記工程（ｄ）においても、赤外光、可視光および紫外光のうちから選ばれたいずれか１つまたはそれらの組合せを前記基板に照射することを特徴とする請求項４〜７のうちいずれか１つに記載の半導体装置の製造方法。
JP2009005069A 2009-01-13 2009-01-13 半導体装置の製造方法 Expired - Fee Related JP4749471B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009005069A JP4749471B2 (ja) 2009-01-13 2009-01-13 半導体装置の製造方法
US12/651,673 US20100178763A1 (en) 2009-01-13 2010-01-04 Method and apparatus for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009005069A JP4749471B2 (ja) 2009-01-13 2009-01-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010165745A JP2010165745A (ja) 2010-07-29
JP4749471B2 true JP4749471B2 (ja) 2011-08-17

Family

ID=42319368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005069A Expired - Fee Related JP4749471B2 (ja) 2009-01-13 2009-01-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100178763A1 (ja)
JP (1) JP4749471B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759079B2 (ja) * 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法
JP2010186984A (ja) * 2009-01-13 2010-08-26 Panasonic Corp 半導体装置の製造方法
KR101388937B1 (ko) * 2010-08-05 2014-04-24 쇼와 덴코 가부시키가이샤 니켈 백금 합금계 금속 제거용 조성물
KR101918639B1 (ko) * 2012-01-03 2018-11-15 삼성전자주식회사 반도체 장치 및 그의 형성방법
KR20140018746A (ko) * 2012-08-03 2014-02-13 삼성전자주식회사 기판 처리방법 및 그 처리장치
JP5787098B2 (ja) * 2012-08-22 2015-09-30 栗田工業株式会社 半導体基板の洗浄方法および洗浄システム
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020925A1 (en) * 2005-07-22 2007-01-25 Chao-Ching Hsieh Method of forming a nickel platinum silicide

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521529B1 (en) * 2000-10-05 2003-02-18 Advanced Micro Devices, Inc. HDP treatment for reduced nickel silicide bridging
JP2005209782A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 半導体装置
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
US7595264B2 (en) * 2005-06-15 2009-09-29 United Microelectronics Corp. Fabrication method of semiconductor device
JP2007123527A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体装置の製造方法
FR2896339A1 (fr) * 2006-01-18 2007-07-20 St Microelectronics Crolles 2 Procede de retrait selectif d'un metal non-siliciure
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
US20080009134A1 (en) * 2006-07-06 2008-01-10 Tsung-Yu Hung Method for fabricating metal silicide
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5076557B2 (ja) * 2007-03-06 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020925A1 (en) * 2005-07-22 2007-01-25 Chao-Ching Hsieh Method of forming a nickel platinum silicide

Also Published As

Publication number Publication date
US20100178763A1 (en) 2010-07-15
JP2010165745A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
JP4749471B2 (ja) 半導体装置の製造方法
US20100178764A1 (en) Method for fabricating semiconductor device
JP5186486B2 (ja) 自己整合型金属シリサイド・コンタクトを形成するための方法
EP1916708B1 (en) Patterning of doped poly-silicon gates
US20070020925A1 (en) Method of forming a nickel platinum silicide
US9399753B2 (en) Aqua regia and hydrogen peroxide HCL combination to remove Ni and NiPt residues
JP4759079B2 (ja) 半導体装置の製造方法
JP4146859B2 (ja) 半導体装置の製造方法
JP5153131B2 (ja) 半導体素子のデュアルゲート形成方法
US8859431B2 (en) Process to remove Ni and Pt residues for NiPtSi application using chlorine gas
US8697573B2 (en) Process to remove Ni and Pt residues for NiPtSi applications using aqua regia with microwave assisted heating
JP2007194632A (ja) 未シリサイド化金属の選択的除去方法
JP2012222066A (ja) 半導体装置の製造方法及び処理装置
JP2009140944A (ja) 酸化膜エッチング方法
JP2008078559A (ja) 半導体装置とその製造方法
WO1998049724A1 (en) Process for manufacturing semiconductor device
JP5076557B2 (ja) 半導体装置の製造方法
JP3376158B2 (ja) 半導体装置の製造方法
JP2007214182A (ja) 半導体装置の製造方法およびエッチング液
US8513117B2 (en) Process to remove Ni and Pt residues for NiPtSi applications
JP4595684B2 (ja) 半導体装置の製造方法
US7595264B2 (en) Fabrication method of semiconductor device
Li et al. A study of photo-resist strip at dummy poly gate removal process
US6479383B1 (en) Method for selective removal of unreacted metal after silicidation
Duong et al. Process to Etch Ni and Pt Residues during Silicide Contact Electrode Processing Using Low Temperature Aqueous Solutions

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees