JP4595684B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4595684B2 JP4595684B2 JP2005165233A JP2005165233A JP4595684B2 JP 4595684 B2 JP4595684 B2 JP 4595684B2 JP 2005165233 A JP2005165233 A JP 2005165233A JP 2005165233 A JP2005165233 A JP 2005165233A JP 4595684 B2 JP4595684 B2 JP 4595684B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- insulating film
- metal layer
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1は、本実施形態に係る半導体装置の断面図である。nMOSトランジスタが本発明の第1トランジスタの一実施形態であり、pMOSトランジスタが本発明の第2トランジスタの一実施形態である。
本実施形態に係る半導体装置の製造方法について、図9を参照して説明する。本実施形態では、第1実施形態とは、図5(b)〜図6(c)に示す工程の変わりに、図9(a)〜図9(c)に示す工程を行う。
本実施形態に係る半導体装置の製造方法について、図10を参照して説明する。本実施形態では、第1実施形態で示した図5(c)〜図6(b)に示す工程の代わりに、図10(a)〜図10(c)に示す工程を行う。
例えば、第1金属層4および第2金属層6の材料に特に限定はない。また、pMOSトランジスタのゲート用の金属層を先に形成し、nMOS領域に埋め込まれた金属層を除去した後、nMOSトランジスタのゲート用の金属層を形成してもよい。以下に、nMOSトランジスタと、pMOSトランジスタのゲート用の金属層の他の例について述べる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (5)
- 半導体基板上の層間絶縁膜に形成された第1ゲート開口部および第2ゲート開口部に、ゲート絶縁膜を介して第1トランジスタ用の第1金属層を埋め込む工程と、
前記第1金属層の上面をエッチングして、前記層間絶縁膜の上面に対して前記第1金属層の上面を窪める工程と、
前記第1金属層および前記層間絶縁膜上にシリコン層を形成する工程と、
前記層間絶縁膜上の前記シリコン層を除去して、前記第1ゲート開口部内に第1シリコン層を残し、前記第2ゲート開口部内に第2シリコン層を残す工程と、
前記第2シリコン層を除去する工程と、
前記第1シリコン層をマスクとしたエッチングにより、前記第2ゲート開口部内に露出した前記第1金属層を除去する工程と、
前記第2ゲート開口部を埋め込むように前記層間絶縁膜上に、第2トランジスタ用の第2金属層を形成する工程と、
前記層間絶縁膜上の前記第2金属層を除去する工程と
を有する半導体装置の製造方法。 - 前記第2シリコン層を除去する工程は、
前記第1シリコン層にp型不純物を導入する工程と、
アルカリ薬液を用いて選択的に前記第2シリコン層を除去する工程と
を有する請求項1記載の半導体装置の製造方法。 - 前記第2シリコン層を除去する工程は、
前記第1シリコン層を保護するマスク層を形成する工程と、
前記マスク層を用いたエッチングにより、前記第2シリコン層を除去する工程と
前記マスク層を除去する工程と
を有する請求項1記載の半導体装置の製造方法。 - 前記シリコン層を形成する工程において、p型不純物を含有する前記シリコン層を形成する
請求項3記載の半導体装置の製造方法。 - 前記シリコン層を形成する工程の後、前記層間絶縁膜上のシリコン層を除去する工程の前に、前記第1ゲート開口部内の前記シリコン層にp型不純物を導入する工程をさらに有し、
前記第2シリコン層を除去する工程において、アルカリ薬液を用いて選択的に前記第2シリコン層を除去する
請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005165233A JP4595684B2 (ja) | 2005-06-06 | 2005-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005165233A JP4595684B2 (ja) | 2005-06-06 | 2005-06-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339567A JP2006339567A (ja) | 2006-12-14 |
JP4595684B2 true JP4595684B2 (ja) | 2010-12-08 |
Family
ID=37559829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005165233A Expired - Fee Related JP4595684B2 (ja) | 2005-06-06 | 2005-06-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4595684B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108666272A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002184981A (ja) * | 2000-10-13 | 2002-06-28 | Hynix Semiconductor Inc | ダマシーン金属ゲートを用いた半導体装置の製造方法 |
JP2005093856A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 半導体装置の製造方法 |
-
2005
- 2005-06-06 JP JP2005165233A patent/JP4595684B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002184981A (ja) * | 2000-10-13 | 2002-06-28 | Hynix Semiconductor Inc | ダマシーン金属ゲートを用いた半導体装置の製造方法 |
JP2005093856A (ja) * | 2003-09-19 | 2005-04-07 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108666272A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006339567A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6723658B2 (en) | Gate structure and method | |
JP3793190B2 (ja) | 半導体装置の製造方法 | |
US20070057331A1 (en) | Semiconductor device and method for fabricating the same | |
JP2007214538A (ja) | 半導体装置およびその製造方法 | |
JP2009043944A (ja) | 半導体装置およびその製造方法 | |
KR100843879B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US20030151098A1 (en) | Semiconductor device having dual-gate structure and method of manufacturing the same | |
US8569136B2 (en) | Manufacturing method of semiconductor device | |
JP2009267118A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2004017418A1 (ja) | 半導体集積回路装置およびその製造方法 | |
US7915695B2 (en) | Semiconductor device comprising gate electrode | |
JP2006202860A (ja) | 半導体装置及びその製造方法 | |
JP2010192598A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4595684B2 (ja) | 半導体装置の製造方法 | |
JP2010129926A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
JPH11204492A (ja) | 半導体装置の製造方法 | |
US20080224208A1 (en) | Semiconductor device and method for fabricating the same | |
JP2005259945A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002134705A (ja) | 半導体装置 | |
KR100618709B1 (ko) | 반도체 소자의 게이트 형성방법 | |
JP2002246593A (ja) | 半導体装置及びその製造方法 | |
JP4145272B2 (ja) | 半導体装置の製造方法 | |
JP2004186359A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2006179947A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |