JP2007194632A - 未シリサイド化金属の選択的除去方法 - Google Patents

未シリサイド化金属の選択的除去方法 Download PDF

Info

Publication number
JP2007194632A
JP2007194632A JP2007007551A JP2007007551A JP2007194632A JP 2007194632 A JP2007194632 A JP 2007194632A JP 2007007551 A JP2007007551 A JP 2007007551A JP 2007007551 A JP2007007551 A JP 2007007551A JP 2007194632 A JP2007194632 A JP 2007194632A
Authority
JP
Japan
Prior art keywords
metal
germanium
silicide
platinum
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007007551A
Other languages
English (en)
Other versions
JP4531068B2 (ja
Inventor
Aomar Halimaoui
オウマール・アリマオウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Publication of JP2007194632A publication Critical patent/JP2007194632A/ja
Application granted granted Critical
Publication of JP4531068B2 publication Critical patent/JP4531068B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属シリサイドの形成中にシリサイド化されなかった金属の残留物を除去する方法を提供すること。
【解決手段】本発明は、シリコンを含む領域3、5、6上に少なくとも1つの金属7を堆積することと、金属シリサイド70を形成することと、金属シリサイド70の形成中にシリサイド化されなかった該金属の残留物8を除去することを含むシリサイド化の方法に関する。金属の残留物8の除去は、a)金属の残留物8を、該金属のゲルマニウム化物を含む合金10に転化することと、b)化学溶液中で該合金を溶解することによって、該合金10を除去することとを含む。
【選択図】図5

Description

本発明は集積回路に関し、より具体的には、集積回路の構成部品上に金属シリサイドを形成することに関する。
マイクロエレクトロニクス(超小型)の構成部品の製作は、多くの場合、該構成部品の一部をシリサイド化するステップを含む。シリサイド化するステップは、シリコン領域上に金属シリサイドを形成することを含む。このステップは、より具体的には、マイクロエレクトロニクスの構成部品と接続トラックの間の接触面として用いられる表面上で行われる。シリサイド化は、こうして形成された、非常に低い接触抵抗を有するシリコン/金属の合金により、これらの表面に良好な導電性を実現することを可能にする。
シリサイド化の手法は、現在知られており、広く用いられている。MOSトランジスタについては、従来、自己整合型(self-aligned)のシリサイド化手法が、当業者によって用いられている。この手法によれば、シリサイド化されるべき金属が、トランジスタの表面全体を覆って、すなわちソース、ドレインおよびゲート領域、絶縁スペーサ、ならびにトランジスタを集積回路の他の構成部品から分離する素子分離領域(例えば、シャロートレンチアイソレーション(shallow trench isolation)上に堆積される。次いで、熱処理が実施され、その最中に、金属シリサイドが、シリコンと金属の間に、接触領域において(すなわちソース、ドレインおよびゲート領域において)形成される。しかし、一般に酸化珪素または窒化珪素から成るスペーサおよび素子分離領域の所では、シリサイド化は行われない。最後に、前に形成された金属シリサイドの上面、およびスペーサと素子分離領域の上面に残る余分な金属が、化学溶液を用いて除去される。この化学溶液は、その金属(金属シリサイドではない)を選択的に除去するように選ばれる。
現在、CMOS技術では、ニッケルシリサイド(NiSi)を用いている。ニッケルシリサイドでなく、ニッケルを選択的にエッチングするための化学溶液の一例は、SPM(硫酸過水(sulphuric peroxide mixture)と呼ばれる、水で希釈した硫酸および過酸化水素の混合物である。
しかし、次世代用として、より低い接触抵抗と良好な安定性を有する白金シリサイド(PtSi)またはイリジウム・シリサイド(IrSi)など、他のシリサイドを使用することが意図されている。所定の構成用に、希土類(エルビウム(Er)またはイッテルビウム(Yb)など)のシリサイドを用いることさえ想定されている。
白金の場合には、現在知られている溶解可能な化学溶液は、濃塩酸、濃硝酸、および水の混合物からできる王水(aqua regia)だけである。しかし、王水は、白金シリサイドをも腐食し、よって、白金のみに対して選択的であるわけではない。更に、王水は、腐食性が高く、経時的に不安定な化学溶液である。したがって、王水は、或る所定の産業環境で使用されるにすぎない溶液である。
イリジウムの場合では、イリジウムを溶解可能な既知の化学成分はない。
このように、化学溶液は、少なくとも2つの制約条件を満たさなくてはならない。第1に、シリサイド化されていない金属を溶解できなければならない。第2に、該金属のシリサイドを溶解しない、もしくは、溶解するとしても僅かでなければならない。これらの制約条件により、想定されている新しい金属用の化学溶液の選択は非常に限定され、よって、かろうじて或る産業環境で使用できる、一般に高度の腐食性を持つ溶液となってしまう。
本発明は、この欠点に対処することを目的とする。
本発明の一つ目的は、今までに普通に用いられている金属、例えばニッケルなどにも適用できると共に、想定される新しい金属のシリサイド化に容易に適用し得る新たな方法を提案することである。
本発明の一つの側面によれば、提案されるのは、シリコンを含む領域上に少なくとも1つの金属を堆積すること、金属シリサイドを形成すること、および、金属シリサイドの形成中にシリサイド化されなかった金属の残留物を除去すること、を含むシリサイド化手法である。該金属の残留物の除去は、
a)該金属の残留物を、該金属のゲルマニウム化物(germanide)を含む合金に転化(conversion)すること、および、
b)該合金を化学溶液中で溶解することによって、該合金を除去すること、を含む。
言い換えると、除去されるべき金属層が、金属のゲルマニウム化物を含む層で置換され、該金属のゲルマニウム化物の溶解は、一般的に、金属シリサイドに比較して容易で、かつ選択的であると共に、この溶解は、半導体およびマイクロエレクトロニクスの分野で通常使用されている従来の化学溶液によって実施されることができる。
好ましくは、上記金属は、白金、イリジウム、エルビウム、イッテルビウム、コバルト、およびニッケルの群から選択される少なくとも1つの金属を含む。
また、好ましくは、上記化学溶液は、硫酸、過酸化水素、塩酸、およびアンモニア水溶液の群から選択される少なくとも1つの化合物を含む。
これらの化合物は、マイクロエレクトロニクス業界では頻繁に使用される。したがって、これらは、SPM(硫酸過水、すなわち水で希釈された硫酸と過酸化水素の混合物)またはSC1(標準洗浄液1(Standard Cleaning 1)と呼ばれ、すなわち、アンモニア水溶液、過酸化水素および水の混合物)またはSC2(標準洗浄液2(Standard Cleaning 2)と呼ばれ、すなわち、塩酸、過酸化水素および水の混合物)など、いくつかの従来の化学溶液に基づくものである。したがって、この方法により、シリサイド化されていない金属を、その金属シリサイドに対して選択的に除去することができると共に、マイクロエレクトロニクス分野で一般に使用されている従来からの化学溶液によって該除去を実現することが可能となる。
一実施形態によれば、金属の残留物の上記転化は、該残留金属上に、ゲルマニウムを含む材料の堆積を含むと共に、その後のアニール(annealing)動作を含む。
好ましくは、ゲルマニウムを含む上記材料は、20%より多いゲルマニウム含有率を有する。
また、好ましくは、金属のゲルマニウム化物を形成するためのアニールは、100℃から600℃の間の温度で実施される。
一実施形態によれば、ゲルマニウムを含む上記材料は、前駆体(precursor)としてゲルマン(GeH)を用い、好ましくは400℃未満の温度で化学気相成長(CVD)によって堆積されることができる。
別の実施形態によれば、ゲルマニウムを含む上記材料は、前駆体としてゲルマン(GeH)を用い、好ましくは200℃未満の温度でプラズマ化学気相成長(PECVD)によって堆積されることができる。
シリコンを含む領域は、トランジスタのソース、ドレインおよびゲート領域のうちの少なくとも1つである。
その他の利点および特徴は、制限されることなく、以下の実施形態についての詳細な説明と、本発明による方法の実施形態の主要なステップが図1から図6に概略的に示される図面とを検討することで明らかになるであろう。
図1は、基板2上に製作されたトランジスタを含む集積回路1の断面図を概略的に示す。トランジスタは、ゲート3と、ゲート3の両側に配置されたスペーサ4と、ソース領域5と、ドレイン領域6とを含む。
金属層7が、トランジスタの表面上であって、ソース5、ドレイン6およびゲート3領域の上面、ならびにスペーサ4の上面に堆積される。一例として、白金が、金属として用いられる。こうして、図2に示されたように集積回路1が得られる。
次いで、シリサイド化ステップが実施される。このステップの最中に、金属シリサイド70、この例の場合には白金シリサイドが、ソース5、ドレイン6およびゲート3領域に形成される。しかしながら、白金は、窒化珪素を含むスペーサ4とは反応しない。未反応の白金は、トランジスタの表面上に、金属の残留物の層8を形成する(図3)。
次のステップは、ゲルマニウムを含む第2の層9を、トランジスタ上に堆積することである。この層は、前に堆積された未反応の白金層8を覆う(図4を参照)。この層9は、シリサイドを形成するために層7がトランジスタのシリコンと完全に反応した場所では、白金シリサイドの層70の上にある。
好ましくは、層9は、400℃未満の温度で、前駆体としてゲルマン(GeH)を用い、化学気相成長(CVD)によって堆積される。この堆積は、また、200℃未満の温度で、前駆体としてゲルマンを用いるプラズマ化学気相成長(PECVD)により実施されてもよいし、蒸着またはスパッタリングなど他の任意の手法によって実施されてもよい。層9が、必ずしもゲルマニウム単一層でなくてもよい点に注意されたい。より具体的には、層9は、シリコンゲルマニウム(SiGe)から形成されることができる。しかしながら、後者の場合には、層9のゲルマニウムの割合が、20%より大きいのが好ましい。
次いで、熱処理が、シリサイド化されていない白金層8と層9の間の接触領域に白金ゲルマニウム化物(platinum germanide)10を形成するために実施される。この熱処理は、層8の白金すべてが白金ゲルマニウム化物10に転化(変換)されるように実施される(図5)。白金シリサイドは、より安定した材料なので、この転化の最中、ゲルマニウムは、既に形成されている白金シリサイドとは反応せず、反応したとしても非常に僅かである点に注意されたい。こうして、層9に含まれるゲルマニウムは、層8の白金と反応することになる。白金を白金ゲルマニウム化物に転化するアニール処理は、好ましくは、250℃から400℃の間の温度で実施される。このアニール処理の後、ゲルマニウム化物の残留物90が残る。
最後に、層90および10は、標準の化学溶液を用いて選択的に除去される。SPMタイプの溶液、あるいは純粋な(pure)硫酸、あるいはSC1溶液またはSC2溶液を使用することができる。これらの溶液は、産業環境に適合していると共に、マイクロエレクトロニクス分野で広く用いられている。化学溶液は、ゲルマニウムおよび白金ゲルマニウム化物の溶解速度を増すために、たとえば70℃に加熱されてもよい。得られた集積回路が、図6に示されている。トランジスタは、その接触表面上でシリサイド化されていると共に、余分な白金は選択的に除去されており、これにより、トランジスタを短絡させることはない。
白金の場合について上述した方法は、他の金属、例えばコバルト、ニッケル、エルビウム、イッテルビウム、またはイリジウムに対しても有利に適用されうる。特に、それを溶解可能な化学成分がないことが知られているイリジウムの場合では、上記提案したような方法は、当業者によって従来使用されている化学溶液によってイリジウムの除去を可能にするばかりでなく、イリジウムが、イリジウム・シリサイドに対して選択的に除去されることを可能にする。
これらの溶液は電子産業で広く用いられており、それらの取り扱いに、困難性が特にないことにも注目されたい。更に、これらの溶液は、例えば王水よりも腐食性が少なく、かつ費用もかからない。
前述した方法は、同じシリコン・ウェーハ上に2つのシリサイド、例えば白金シリサイド(PtSi)とエルビウム・シリサイド(ErSi)を用いる「デュアル・シリサイド」法と併用されてもよい。
本発明の一実施形態による方法の一ステップを概略的に示す図である。 本発明の一実施形態による方法の一ステップを概略的に示す図である。 本発明の一実施形態による方法の一ステップを概略的に示す図である。 本発明の一実施形態による方法の一ステップを概略的に示す図である。 本発明の一実施形態による方法の一ステップを概略的に示す図である。 本発明の一実施形態による方法の一ステップを概略的に示す図である。
符号の説明
1 集積回路
2 基板
3 ゲート領域
4 スペーサ
5 ソース領域
6 ドレイン領域
10 白金ゲルマニウム化物
70 金属シリサイド
90 ゲルマニウム化物

Claims (9)

  1. シリコンを含む領域(3、5、6)上に少なくとも1つの金属(7)を堆積するステップと、
    金属シリサイド(70)を形成するステップと、
    前記金属シリサイドを形成している間にシリサイド化されなかった金属残留物(8)を除去するステップと、を含み、該金属残留物(8)を除去するステップは、
    a)前記金属残留物(8)を、前記金属のゲルマニウム化物を含む合金(10)に転化するステップと、
    b)前記合金(10)を化学溶液中で溶解することによって、前記合金(10)を除去するステップと、を含む、シリサイド化のための方法。
  2. 前記金属(7)は、白金、イリジウム、エルビウム、イッテルビウム、コバルトおよびニッケルの群から選択される少なくとも1つの金属を含む、
    請求項1に記載の方法。
  3. 前記化学溶液は、硫酸、過酸化水素、塩酸およびアンモニア水溶液の群から選択される化合物のうちの少なくとも1つを含む、
    請求項1または2に記載の方法。
  4. 前記転化するステップは、ゲルマニウムを含む材料(9)を、前記金属残留物(8)上に堆積し、該体積の後にアニール処理を行うことを含む、
    請求項1から3のいずれかに記載の方法。
  5. ゲルマニウムを含む前記材料(9)は、20%より多いゲルマニウム含有率を有する、
    請求項4に記載の方法。
  6. 前記アニール処理は、100℃から600℃の間の温度で実施される、
    請求項4または5に記載の方法。
  7. ゲルマニウムを含む前記材料(9)は、前駆体としてゲルマン(GeH)を用い、400℃未満の温度で化学気相成長(CVD)によって堆積される、
    請求項4から6のいずれかに記載の方法。
  8. ゲルマニウムを含む前記材料(9)は、前駆体としてゲルマン(GeH)を用い、200℃未満の温度でプラズマ化学気相成長(PECVD)によって堆積される、
    請求項4から6のいずれかに記載の方法。
  9. 前記シリコンを含む領域(3、5、6)は、トランジスタのソース(5)、ドレイン(6)およびゲート(3)領域のうちの少なくとも1つである、
    請求項1から8のいずれかに記載の方法。
JP2007007551A 2006-01-18 2007-01-17 未シリサイド化金属の選択的除去方法 Expired - Fee Related JP4531068B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0600436A FR2896339A1 (fr) 2006-01-18 2006-01-18 Procede de retrait selectif d'un metal non-siliciure

Publications (2)

Publication Number Publication Date
JP2007194632A true JP2007194632A (ja) 2007-08-02
JP4531068B2 JP4531068B2 (ja) 2010-08-25

Family

ID=36939266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007007551A Expired - Fee Related JP4531068B2 (ja) 2006-01-18 2007-01-17 未シリサイド化金属の選択的除去方法

Country Status (5)

Country Link
US (1) US7569482B2 (ja)
EP (1) EP1811549B1 (ja)
JP (1) JP4531068B2 (ja)
CN (1) CN100536064C (ja)
FR (1) FR2896339A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230848A1 (en) * 2007-03-22 2008-09-25 Chih-Chao Yang Structure having dual silicide region and related method
US7482282B2 (en) * 2007-03-26 2009-01-27 International Business Machines Corporation Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies
JP4759079B2 (ja) * 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法
JP4749471B2 (ja) * 2009-01-13 2011-08-17 パナソニック株式会社 半導体装置の製造方法
US9190480B2 (en) * 2013-12-20 2015-11-17 Infineon Technologies Austria Ag Method and contact structure for coupling a doped body region to a trench electrode of a semiconductor device
EP3032575B1 (en) * 2014-12-08 2020-10-21 IMEC vzw Method for forming an electrical contact.
JP6154860B2 (ja) * 2015-07-17 2017-06-28 野村マイクロ・サイエンス株式会社 洗浄用水素水の製造方法及び製造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190845A (ja) * 1992-07-23 1993-07-30 Hitachi Ltd Mis型電界効果トランジスタ
JPH0786233A (ja) * 1993-09-14 1995-03-31 Nec Corp 半導体装置の製造方法およびその製造装置
JPH08195360A (ja) * 1995-01-13 1996-07-30 Toshiba Corp 半導体装置の製造方法
JPH11265985A (ja) * 1998-01-08 1999-09-28 Internatl Business Mach Corp <Ibm> エッチング可能な複数金属組成の形成による金属パタ―ニング
JP2005209782A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4248688A (en) * 1979-09-04 1981-02-03 International Business Machines Corporation Ion milling of thin metal films
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
US5401674A (en) * 1994-06-10 1995-03-28 Advanced Micro Devices Germanium implant for use with ultra-shallow junctions
US6844070B2 (en) * 2002-08-30 2005-01-18 Lockheed Martin Corporation Low-temperature plasma deposited hydrogenated amorphous germanium carbon abrasion-resistant coatings
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
KR100738066B1 (ko) * 2003-12-01 2007-07-12 삼성전자주식회사 열적 안정성이 우수한 실리사이드막 형성방법, 이방법으로 형성된 실리사이드막이 구비된 반도체 소자와반도체 메모리 소자 및 이들 소자의 제조 방법
JP2005353831A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190845A (ja) * 1992-07-23 1993-07-30 Hitachi Ltd Mis型電界効果トランジスタ
JPH0786233A (ja) * 1993-09-14 1995-03-31 Nec Corp 半導体装置の製造方法およびその製造装置
JPH08195360A (ja) * 1995-01-13 1996-07-30 Toshiba Corp 半導体装置の製造方法
JPH11265985A (ja) * 1998-01-08 1999-09-28 Internatl Business Mach Corp <Ibm> エッチング可能な複数金属組成の形成による金属パタ―ニング
JP2005209782A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
EP1811549A2 (fr) 2007-07-25
FR2896339A1 (fr) 2007-07-20
US20070197029A1 (en) 2007-08-23
EP1811549A3 (fr) 2010-01-20
JP4531068B2 (ja) 2010-08-25
CN100536064C (zh) 2009-09-02
CN101005008A (zh) 2007-07-25
EP1811549B1 (fr) 2011-06-22
US7569482B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
TWI415174B (zh) 用以形成自我對準金屬矽化物接點的方法
JP4531068B2 (ja) 未シリサイド化金属の選択的除去方法
JP2007150293A (ja) Cmos技術で異種のシリサイド/ゲルマニドを含む半導体構造を形成する方法
US20090227079A1 (en) Semiconductor device and manufacturing method thereof
KR20070053234A (ko) 반도체 장치에 있어서 금속 규화물의 단방향 확산
US7344978B2 (en) Fabrication method of semiconductor device
US9399753B2 (en) Aqua regia and hydrogen peroxide HCL combination to remove Ni and NiPt residues
JP2010186984A (ja) 半導体装置の製造方法
KR100920054B1 (ko) 반도체 소자의 제조방법
US20050079695A1 (en) Process for fabricating a transistor with a metal gate, and corresponding transistor
JP5076557B2 (ja) 半導体装置の製造方法
JP2010171327A (ja) 半導体装置の製造方法
KR100628225B1 (ko) 반도체 소자의 제조방법
JP2007115830A (ja) 半導体装置およびその製造方法
US7595264B2 (en) Fabrication method of semiconductor device
US8513117B2 (en) Process to remove Ni and Pt residues for NiPtSi applications
US7018865B2 (en) Method of protecting an element of an integrated circuit against the formation of a metal silicide
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR20070070988A (ko) 반도체 소자의 실리사이드 형성 방법
TW201117301A (en) Method for fabricating MOS transistor
JP2636787B2 (ja) 半導体装置の製造方法
US20130341687A1 (en) Metal silicide layer, nmos transistor, and fabrication method
JP2001028349A (ja) 半導体装置の製造方法
JP2003197635A (ja) 半導体装置の製造方法
TW200406831A (en) Method for fabricating silicide

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees