JP2010186984A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010186984A
JP2010186984A JP2009262581A JP2009262581A JP2010186984A JP 2010186984 A JP2010186984 A JP 2010186984A JP 2009262581 A JP2009262581 A JP 2009262581A JP 2009262581 A JP2009262581 A JP 2009262581A JP 2010186984 A JP2010186984 A JP 2010186984A
Authority
JP
Japan
Prior art keywords
solution
film
semiconductor device
hydrochloric acid
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009262581A
Other languages
English (en)
Inventor
Kenji Narita
賢治 成田
Yoshiharu Hidaka
義晴 日高
Koji Uko
孝二 宇高
Mineo Yamaguchi
峰生 山口
Itaru Sugano
至 菅野
Hirokazu Kurisu
裕和 栗栖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Panasonic Corp
Original Assignee
Renesas Technology Corp
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Panasonic Corp filed Critical Renesas Technology Corp
Priority to JP2009262581A priority Critical patent/JP2010186984A/ja
Priority to US12/686,841 priority patent/US20100178764A1/en
Publication of JP2010186984A publication Critical patent/JP2010186984A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

【課題】王水等の薬液によるシリサイド膜表面における腐食発生を抑制し、良好なＰｔ含有シリサイド膜を形成する半導体装置の製造方法を提供する。
【解決手段】シリコンを含む半導体層を有する基板上または基板上に形成されたシリコンを含む導電膜上に、貴金属を含む金属膜を形成する工程（ａ）と、工程（ａ）の後、基板に対して熱処理を行って前記貴金属とシリコンとを反応させ、基板上または導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、工程（ｂ）の後、第１の薬液を用いて、シリサイド膜のうち未反応の貴金属１１の下に位置する部分上に酸化膜１２を形成する工程（ｃ）と、第２の薬液を用いて未反応の貴金属を溶解する工程（ｄ）とを備える。
【選択図】図６

Description

本発明は、半導体装置の製造方法、特に、貴金属を除去する工程を含む半導体装置の製造方法に関する。
ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）微細プロセスではデバイスの更なる高性能化・低消費電力化が求められている。そのような状況において、従来のＣＭＯＳプロセスではシリサイド抵抗をさらに低くするために、シリサイド材料としてＮｉやＣｏを用いたＮｉＳｉやＣｏＳｉが用いられている。
しかしながら、一方で、微細プロセスでは接合リーク電流の低減のためにＮｉＳｉやＣｏＳｉのシリサイド反応を抑制する必要がある。そのため、シリサイド材料としてＮｉまたはＣｏにＰｔまたはＰｄを５〜１０％程度混入した合金が用いられている。中でもシリサイド材料としてＮｉとＰｔの合金(ＮｉＰｔ)を用いた場合には、耐熱性の向上および接合リーク電流の抑制の効果が期待される。
シリサイド化の工程では、合金をＳｉ基板上に成膜後、熱酸化処理を施すことで合金とＳｉが反応してシリサイドが形成されるが、残留する未反応の合金は除去する必要がある。ここで、例えばシリサイド材料としてＮｉとＰｔの合金(ＮｉＰｔ)を用いた場合、シリサイド形成後に未反応のＮｉＰｔを除去するために、硫酸と過酸化水素の混合液のような酸化力の高い酸が用いられる（例えば、特許文献１参照）。
図８（ａ）、（ｂ）は従来のシリサイド形成工程を示す図である。図８（ａ）に示す工程では、上面の一部がシリサイド形成領域として露出したシリコンからなる半導体基板１０１を準備した後、半導体基板１０１の非シリサイド領域上に絶縁膜１０２を形成し、次いで、シリサイド材料としてＮｉＰｔ１０３を半導体基板１０１上の全体に成膜する。その後、熱酸化処理を施すことでシリサイド領域においてＮｉＳｉとＮｉＰｔＳｉとの混晶のシリサイド層１１０を形成する。なお、以降の記載においては、ＮｉＳｉとＮｉＰｔＳｉとの混晶をまとめてＮｉＰｔＳｉと称する。
次に、図８（ｂ）に示す工程では、未反応のＮｉＰｔ１０３を除去し、ＮｉＰｔＳｉのみを残す。本工程では、硫酸と過酸化水素の混合溶液１０５を用いて未反応のＮｉＰｔ１０３を除去する。
しかしながら、シリサイド形成プロセスにおいて未反応のＮｉＰｔ１０３を除去するために硫酸と過酸化水素の混合液のような酸化力の高い酸を用いると、Ｎｉを溶解することは出来るが、化学反応性が低いＰｔは溶解することが出来ず、半導体基板上に残留する。このため、Ｐｔの残留を防ぐためには、混合溶液１０５に代えて、これよりも強力な酸化力を有する王水（硝酸、塩酸を含む溶液）が用いられる（例えば、特許文献２参照）。
特開２００２-１２４４８７号公報 特開２００８-１１８０８８号公報
しかしながら、従来の技術において、強力な酸化力を有する王水を用いてＰｔ残渣を溶解除去した場合、王水中の塩酸はＮｉＳｉに対しても腐食性が高いため、シリサイド反応させたＮｉＰｔＳｉの部分へも溶解反応が進み、シリサイド層における抵抗異常等を誘発する原因となる。これは、未反応Ｎｉを硫酸と過酸化水素水の混合液等の薬液により除去する時にＮｉＳｉ上に形成される酸化膜が、Ｐｔ残渣が阻害源となりこのＰｔ残渣直下に形成されず、王水によるＰｔ残渣除去時にＰｔ残渣下のＮｉＳｉがエッチングされることによる。この結果、シリサイド膜表面に表面荒れが発生する。
本発明の目的は、上記課題に鑑みてなされたものであり、王水等の薬液によるシリサイド膜表面における腐食発生を抑制し、良好なＰｔ含有シリサイド膜を形成する半導体装置の製造方法を提供することにある。
上記の課題を解決するために、本発明の半導体装置の製造方法は、シリコンを含む半導体層を有する基板上または前記基板上に形成されたシリコンを含む導電膜上に、貴金属を含む金属膜を形成する工程（ａ）と、前記工程（ａ）の後、前記基板に対して熱処理を行って前記貴金属とシリコンとを反応させ、前記基板上または前記導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、前記工程（ｂ）の後、第１の薬液を用いて、前記シリサイド膜のうち未反応の前記貴金属の下に位置する部分上に酸化膜を形成する工程（ｃ）と、第２の薬液を用いて前記未反応の貴金属を溶解する工程（ｄ）とを備えている。
この方法によれば、工程（ｃ）で貴金属の下に位置する部分上にも酸化膜を形成することができるので、工程（ｄ）において不要な貴金属の除去を行いつつ、シリサイド層の腐食を防ぐことができる。
前記貴金属は白金であり、前記第１の薬液は第１の酸化剤を含む水溶液であり、前記工程（ｃ）では、前記酸化膜の形成と同時に前記未反応の貴金属の溶解が進行することが好ましい。
前記第１の薬液は、硝酸、オゾン水、過酸化水素水、過マンガン酸カリウム水溶液、塩素酸カリウム水溶液、四酸化オスミウム水溶液から選ばれた１つの溶液であってもよい。
前記第１の薬液は、さらに塩酸系溶液を含んでいてもよい。
前記第１の薬液は、塩酸に過マンガン酸カリウムを添加した溶液、塩酸と過酸化水素水との混合液、塩酸とオゾン水との混合液、塩酸に三酸化クロムを添加した溶液、塩酸に塩素酸カリウムを添加した溶液、塩酸に四酸化オスミウムを添加した溶液から選ばれた１つの溶液であってもよい。
前記工程（ｃ）では、前記基板を前記第１の薬液に浸漬してもよい。
前記第２の薬液は塩酸と硝酸の混合溶液であってもよい。
前記工程（ｂ）の後、前記工程（ｃ）の前に、硫酸系溶液と第２の酸化剤との混合溶液を用いて前記金属膜のうちの未反応部分を溶解する工程（ｅ）をさらに備えていてもよい。
前記硫酸系溶液と前記第２の酸化剤との混合溶液は、硫酸と過酸化水素水との混合溶液、硫酸とオゾン水の混合溶液、または電解硫酸液であってもよい。
本発明の半導体装置の製造方法によれば、王水などの第２の薬液による貴金属残渣の除去前に、貴金属残渣とそれが付着するシリサイド層との界面にまで第２の薬液処理に耐える酸化膜を形成することにより、貴金属を溶解する第２の薬液によるシリサイド膜の腐食発生を抑制することができる。その結果、良好なＰｔ含有シリサイド膜を形成することができる。
（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。 ＳＰＭで処理した後の半導体基板上面のＳＥＭ像を示す図である。 ＳＰＭで処理した後の半導体基板を模式的に示す断面図である。 従来の方法で処理した場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。 本発明の第１の実施形態に係る方法で処理した場合の半導体基板を模式的に示す断面図である。 本発明の第１の実施形態に係る方法で処理した場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。 （ａ）、（ｂ）は従来のシリサイド形成工程を示す図である。 （ａ）、（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）、（ｂ）は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法および製造装置の一例ついて、図１〜図７を参照しながら説明する。
図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図１（ａ）に示す工程で、シリコンからなる半導体基板１に、例えばＳＴＩ(Shallow Trench Isolation)等により素子分離領域２を形成する。次に、素子分離領域２間の半導体基板１上に、熱酸化法を用いて膜厚２ｎｍのシリコン酸化膜よりなるゲート絶縁膜３を形成する。次に、半導体基板１上の全面に、ＣＶＤ(Chemical Vapor Deposition)法により、膜厚１００ｎｍのポリシリコン膜を形成した後、イオン注入法により、ドーパント不純物をポリシリコン膜に導入する。ここで、ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物としてリンを用い、イオン注入の条件は加速電圧を１５ｋｅＶ、ドーズ量を１×１０１６ｃｍ−２とする。また、ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物としてボロンを用い、イオン注入の条件は例えば加速電圧を５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。次に、フォトリソグラフィ及びドライエッチングを用いて、ポリシリコン膜をパターニングし、ポリシリコン膜よりなるゲート電極（導電膜）４を形成する。
次に、ゲート電極４をマスクとして、イオン注入法により半導体基板１のうちゲート電極４の両側に位置する領域にドーパント不純物を導入する。ここで、ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として砒素を用い、イオン注入の条件は例えば加速電圧を２ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物としてボロンを用い、イオン注入の条件は例えば加速電圧を０．５ｋｅＶ、ドーズ量を３×１０１５ｃｍ−２とする。これにより、ソース／ドレイン拡散層のエクステンション領域１５となる浅い不純物拡散層領域が形成される。
次に、半導体基板１上の全面に、ＣＶＤ法により、膜厚１０ｎｍのシリコン酸化膜と膜厚５０ｎｍのシリコン窒化膜を形成する。次に、ＲＩＥ(Reactive Ion Etching)法により、シリコン酸化膜とシリコン窒化膜とを異方性エッチングして、ゲート電極４の側壁部分にシリコン酸化膜からなるサイドウォール絶縁膜５とシリコン窒化膜よりなるサイドウォール絶縁膜６を形成する。次に、ゲート電極４及びサイドウォール絶縁膜５、６をマスクとして、イオン注入法により、半導体基板１のうちゲート電極４及びサイドウォール絶縁膜５、６の両側に位置する領域にドーパント不純物を導入する。ここで、ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として砒素を用い、イオン注入の条件は例えば加速電圧を２０ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物としてボロンを用い、イオン注入の条件は例えば加速電圧を５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。これにより、ソース／ドレイン拡散層の深い不純物拡散層領域が形成される。次に、所定の熱処理を行うことにより、不純物拡散層領域に導入されたドーパント不純物を活性化してソース／ドレイン拡散層７を形成する。
次に、図１（ｂ）に示す工程で、半導体基板１上の全面に、金属膜として例えばＰｔ（白金）が添加されたＮｉ（ニッケル）ターゲットを用いたスパッタ法により、例えば膜厚７〜１５ｎｍのＮｉＰｔ膜８を形成する。ターゲットにおけるＰｔの組成比は、例えば２〜１０原子％（ａｔｏｍ％）とする。次に、ＮｉＰｔ膜８上に、例えばスパッタ法により例えば膜厚５〜３０ｎｍのＴｉＮ膜よりなる保護膜９を形成する。保護膜９はＮｉＰｔ膜８の酸化を防止するためのものである。
次に、図２（ａ）に示す工程で、シリサイド化のための熱処理として、例えばＲＴＡ(Rapid Thermal Annealing)法による熱処理を行う。熱処理条件は、例えば２００〜４００℃、３０秒間とする。これにより、ＮｉＰｔ膜８のＮｉＰｔとゲート電極４上部のＳｉとを反応させて、ゲート電極４上にＮｉＰｔＳｉ膜１０ａを形成するとともに、ＮｉＰｔ膜８のＮｉＰｔとソース／ドレイン拡散層７上部のＳｉとを反応させて、ソース／ドレイン拡散層７上にＮｉＰｔＳｉ膜１０ｂを形成する。
次に、図２（ｂ）に示す工程で、酸化剤を含む比較的高温の薬液を用いたウェットエッチングにより、保護膜９及びＮｉＰｔ膜８のうちの未反応の金属膜をそれぞれ選択的に除去する。
ここで、酸化剤を含む薬液としては、例えば硫酸と過酸化水素とが混合されて成る薬液である硫酸過水（ＳＰＭ液：Sulfuric acid-Hydrogen Peroxide Mixture）を用いる。なお、ＳＰＭ液における硫酸の体積パーセント濃度は例えば５０〜９０％とし、ＳＰＭ液における過酸化水素の体積パーセント濃度は例えば１０〜５０％とする。
ＳＰＭ液を用いた場合、図３および図４に示すように、ＴｉＮ膜からなる保護膜９とＮｉＰｔ膜８中のＮｉは溶解できるが、Ｐｔを溶解することができない。そのため、半導体基板１上や素子分離領域２上およびゲート電極４上にＰｔ粒子１１が残留する。なお、図３は半導体基板上面のＳＥＭ像を示しており、同図からＮｉＰｔＳｉ膜１０ａ、１０ｂ上にＰｔ粒子１１が残留している様子がわかる。
次に、塩素と酸化剤を含む薬液への半導体基板１の浸漬処理を行ない、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を意図的に酸化する。この処理によれば、Ｐｔを徐々に溶解しつつ、ＮｉＰｔＳｉ膜１０ａ、１０ｂ上のＰｔ粒子１１の下の領域にも他の領域と同様にシリコン酸化膜１２を形成できる。具体的には、塩酸に過マンガン酸カリウムを添加した溶液（ＫＭｎＯ４：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）に５分間半導体基板１を浸漬することで、図６に示すように、Ｐｔ粒子１１が付着した領域の下方領域を含むＮｉＰｔＳｉ膜１０ａ、１０ｂの上面全体に厚さ１〜２ｎｍ程度の均一なシリコン酸化膜１２を形成できる。この工程は枚葉式で行うことが好ましいが、複数枚のウェハを同時に処理するバッチ式で行ってもよい。
最後に、残留したＰｔ粒子１１を王水（体積比で硝酸：塩酸＝１：３）のような強酸を用い完全に溶解する。王水中の塩素はＮｉやＰｔに対しても腐食性があり、ＮｉやＰｔが塩化物イオンとなり、溶解される。ここで、王水の調製に用いられる硝酸は例えば濃度が６０ｗｔ％のものであり、塩酸は濃度が３６ｗｔ％のものである。
図７は、ＳＰＭ処理後に、塩酸に過マンガン酸カリウムを加えた溶液を用いた処理を行い、その後、王水を用いてＰｔ粒子の除去を行った場合のＮｉＰｔＳｉ膜の上面のＳＥＭ像を示す図である。Ｐｔ粒子を除去するために、王水処理を１２０秒間行った。
図７から、本実施形態の方法によれば、Ｐｔ粒子１１の存在した箇所のＮｉＰｔＳｉ膜にも溶解は見られず、凹凸がなく良好なＮｉＰｔＳｉ膜１０ａ、１０ｂが形成されていることが分かる。
ＳＰＭ液処理後のＮｉＰｔＳｉ表面状態を示す図４において、ＳＰＭ液も酸化力を有するため、ＮｉＰｔＳｉ膜１０ａ、１０ｂ上面のうち露出している領域にはシリコン酸化膜１２が形成されるが、Ｐｔ粒子１１が付着した領域の下ではシリコン酸化膜１２は形成されていない。従来のように、シリコン酸化膜１２は王水に溶解しないため、この状態でＰｔ粒子１１を王水により溶解除去すると、図５に示す王水処理後のＮｉＰｔＳｉ膜１０ａ、１０ｂのＳＥＭ像に示すように、Ｐｔ粒子１１が存在しなかった箇所は溶解されないが、Ｐｔ粒子１１の存在した箇所のＮｉＰｔＳｉ膜１０ａ、１０ｂは溶解され、形成したシリサイド層の抵抗が上昇したり、トランジスタの特性のバラツキを引き起こしたりする。
そこで本実施例では、そのＳＰＭ液での処理に続いてさらに、塩酸に酸化剤を含む薬液によってＮｉＰｔＳｉ膜表面全体に保護酸化膜を形成した後に上述の王水処理を行うことにより、ＮｉＰｔＳｉ膜１０ａ、１０ｂの全体が溶解されることなく、Ｐｔ粒子１１を効率良く除去することが可能となる。
なお、本実施形態の方法では、未反応のＮｉＰｔを除去する溶液としてＳＰＭを用いたが、これに限定されるものではなく、他に硫酸系に酸化剤を加えた薬液を用いることもできる。例えば、硫酸とオゾン水の混合液（Ｈ２ＳＯ４：Ｏ３＝１〜５：１、８０℃〜１６０℃）、電解硫酸液（８０℃〜１００℃）などの溶液でも同様の効果を得ることができる。なお、硫酸とオゾン水の混合のために用いる硫酸は９８ｗｔ％であり、オゾン水の濃度は２０ｐｐｍであるとする。
なお、本実施形態では、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を酸化しながらＰｔ粒子を徐々に溶解する溶液として塩酸に過マンガン酸カリウムを添加した溶液を用いたが、塩素と酸化剤を含む薬液であれば他の薬液を用いることができる。例えば、塩酸（濃度３６ｗｔ％）と過酸化水素水（濃度３１ｗｔ％）の混合液(ＨＣｌ：Ｈ２Ｏ２＝３〜５：１、処理温度４０℃以上７０℃以下)、塩酸（濃度３６ｗｔ％）とオゾン水（濃度２０ｐｐｍ）の混合液(ＨＣｌ：Ｏ３＝３〜５：１、処理温度４０℃以上７０℃以下）、塩酸に過マンガン酸カリウムを添加した溶液（ＫＭｎＯ４：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に三酸化クロムを添加した溶液（ＣｒＯ３：１〜５ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に塩素酸カリウムを添加した溶液（ＫＣｌＯ３：１〜７ｗｔ％、処理温度４０℃以上７０℃以下）、塩酸に四酸化オスミウムを添加した溶液（ＯｓＯ４：１〜６ｗｔ％、処理温度４０℃以上７０℃以下）や、以上の溶液を水で１〜７倍に希釈した希釈液であっても同様の効果を得ることができる。
なお、本実施形態の方法では、残留Ｐｔ粒子を除去する溶液として王水（体積比で硝酸：塩酸＝１：３、６０℃）１２０秒にて処理を行なったが、これに限定されるものではなく、その他条件（体積比で硝酸：塩酸：水＝１：２〜７：０〜５、処理温度４０℃〜６０℃、処理時間２５秒〜１８０秒）でも同様の効果を得ることができる。
以上に説明したように、本実施形態による半導体装置の製造方法によれば、ＳＰＭ処理後に、ＮｉＰｔＳｉ膜表面の酸化とＮｉＰｔＳｉ膜表面に残留するＰｔ粒子の溶解の双方の能力を有する溶液処理を行うことにより、意図的にＮｉＰｔＳｉ膜１０ａ、１０ｂ表面に１〜２ｎｍ程度の均一なシリコン酸化膜１２を形成させることができる。このため、王水によるＰｔ粒子溶解の際、ＮｉＰｔＳｉ膜１０ａ、１０ｂの溶解腐食を抑制することができる。その結果、Ｐｔ溶解力を有する王水によるシリサイド表面の腐食を抑制し、良好な白金含有シリサイド膜を形成することができる。
また、以上で説明した実施形態に係る半導体装置において、半導体基板以外にも、シリコンを含む半導体層を有するＳＯＩ基板などを用いることができる。
また、本実施形態の方法において、ＳＰＭによる処理を行わずにＮｉＰｔＳｉ膜表面の酸化とＮｉＰｔＳｉ膜表面に残留するＰｔ粒子の溶解の双方の能力を有する溶液処理を行い、その後に王水等によりＰｔの除去を行う場合でもＰｔを除去しつつ、ＮｉＰｔＳｉ膜の保護を図ることができる。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法を、以下に説明する。本実施形態では、ＳＰＭ処理後に酸化剤を含む比較的高温の薬液として７０℃の硝酸を用いている点が第１の実施形態の方法と異なっている。
また、本実施形態の製造方法では、ＮｉＰｔＳｉ膜１０ａおよび１０ｂを形成し、ＳＰＭ液により保護膜９及びＮｉＰｔ膜８のうちの未反応の金属をそれぞれ選択的に除去する工程（図２（ｂ）に示す工程の途中）までは、第１の実施形態と同様であるので省略する。
ＳＰＭ液により上述の未反応の金属を除去した後、酸化剤を含む薬液に半導体基板１を浸漬する。ここで、例えば酸化剤を含む薬液の一例として硝酸（２ｗｔ％、７０℃）を用いる場合、この硝酸中に半導体基板１を６０分間浸漬することで、図６に示すように、Ｐｔ粒子１１が付着した領域の下方領域を含むＮｉＰｔＳｉ膜１０ａ、１０ｂの上面全体に厚さ１〜２ｎｍ程度の均一なシリコン酸化膜１２を形成できる。この工程は複数枚のウェハを同時に処理するバッチ式で行うことが好ましいが、枚葉式で行ってもよい。また、本実施例では硝酸：２ｗｔ％、７０℃、６０分間浸漬処理と記載したが、濃度は０．５ｗｔ％〜１５ｗｔ％、温度は４０℃〜７５℃、時間は１５分〜９０分の範囲であれば同様の効果を得ることができ、処理時間は硝酸濃度を高濃度に、処理温度を高温にすることで短くすることができる。
その後に上述の王水処理を行うことにより、ＮｉＰｔＳｉ膜１０ａ、１０ｂの全体が溶解されることなく、Ｐｔ粒子１１を効率良く除去することが可能となる。
なお、本実施形態の方法では、未反応のＮｉＰｔを除去する溶液としてＳＰＭを用いたが、これに限定されるものではなく、他に硫酸系に酸化剤を加えた薬液を用いることもできる。例えば、硫酸とオゾン水の混合液（Ｈ２ＳＯ４：Ｏ３＝１〜５：１、８０℃〜１６０℃）、電解硫酸液（８０℃〜１００℃）などの溶液でも同様の効果を得ることができる。なお、硫酸とオゾン水の混合のために用いる硫酸は９８ｗｔ％であり、オゾン水の濃度は２０ｐｐｍであるとする。
なお、本実施形態では、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を酸化する溶液として硝酸を用いたが、酸化剤を含む水溶液であれば用いることができる。例えば、オゾン水（０．０１〜５ｐｐｍ、２０℃〜３０℃、３０分〜９０分）、過酸化水素水（１ｗｔ％〜３０ｗｔ％、２０℃〜５０℃、３０分〜９０分）、過マンガン酸カリウム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）、三酸化クロム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）、塩素酸カリウム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）、四酸化オスミウム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）などの酸化剤水溶液を用いても、硝酸を用いた場合と同様の効果を得ることができる。
また、塩酸を含まず酸化剤のみを含む水溶液を用いることで、塩酸を含む液を用いる場合に比べて薬液供給ラインの削減を図ることができる。このため、薬液処理を行うための装置構造を簡便化でき、薬液補充管理が容易になり、薬液使用コストを削減でき、排液処理負担も軽減することができる。
なお、本実施形態の方法では、残留Ｐｔ粒子を除去する溶液として王水（体積比で硝酸：塩酸＝１：３、６０℃）で１２０秒の処理を行なったが、処理条件はこれに限定されるものではない。例えば、体積比で硝酸：塩酸：水＝１：１〜７：０〜１０である薬液を用いて、処理温度４０℃〜６０℃、処理時間２５秒〜１８０秒の範囲で処理しても王水を用いた場合と同様の効果を得ることができる。
以上に説明したように、本実施形態による半導体装置の製造方法によれば、ＳＰＭ処理後に、ＮｉＰｔＳｉ膜１０ａ、１０ｂ表面を酸化できる溶液を用いて処理を行うことにより、意図的にＮｉＰｔＳｉ膜１０ａ、１０ｂ表面にシリコン酸化膜１２を形成させることができる。このため、王水によるＰｔ粒子溶解の際、ＮｉＰｔＳｉ膜１０ａ、１０ｂの溶解腐食を抑制することができる。その結果、Ｐｔ溶解力を有する王水によるシリサイド表面の腐食を抑制し、良好な白金含有シリサイド膜を形成することができる。
また、以上で説明した実施形態に係る半導体装置において、半導体基板以外にも、シリコンを含む半導体層を有するＳＯＩ基板などを用いることができる。
（第３の実施形態）
また本発明の第３の実施形態として、ＳＰＭによる処理を行わずにＮｉＰｔＳｉ膜表面酸化の能力を有する溶液処理を行い、その後に王水等によりＰｔの除去を行う半導体装置の製造方法について説明する。この場合でも、以下のように、Ｐｔを除去しつつ、ＮｉＰｔＳｉ膜の保護を図ることができる。
図９（ａ）、（ｂ）、及び図１０（ａ）、（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
本実施形態では、図９（ａ）に示すソース／ドレイン拡散層７を形成するまでの工程は第１及び第２の実施形態の製造方法と同様であるので説明を省略する。また、本実施形態の製造方法では、ソース／ドレイン拡散層７の形成後に保護膜９を形成せず、ＳＰＭ処理を行わない点が第２の実施形態の製造方法と異なっている。
図９（ｂ）に示す工程で、半導体基板１上の全面に、例えばＰｔ（白金）が添加されたＮｉ（ニッケル）ターゲットを用いたスパッタ法により、例えば膜厚７〜２５ｎｍのＮｉＰｔ膜８を形成する。ターゲットにおけるＰｔの組成比は、例えば２〜１０原子％（ａｔｏｍ％）とする。
次に、図１０（ａ）に示す工程で、シリサイド化のための熱処理として、例えばＲＴＡ法による熱処理を行う。熱処理条件は、例えば２００〜４００℃、２０秒間とする。これにより、ＮｉＰｔ膜８のＮｉＰｔとゲート電極４上部のＳｉとを反応させて、ゲート電極４上にＮｉＰｔＳｉ膜１０ａを形成するとともに、ＮｉＰｔ膜８のＮｉＰｔとソース／ドレイン拡散層７上部のＳｉとを反応させて、ソース／ドレイン拡散層７上にＮｉＰｔＳｉ膜１０ｂを形成する。
次に、図１０（ｂ）に示す工程で、酸化剤を含む比較的高温の薬液を用いたウェットエッチングにより、ＮｉＰｔ膜８のうちの未反応の金属膜を選択的に除去する。
ここで、本実施形態では、酸化剤を含む薬液に半導体基板を浸漬し、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を意図的に酸化する。この処理によれば、ＮｉＰｔＳｉ膜１０ａ、１０ｂ上のＰｔ粒子１１の下の領域にも他の領域と同様にシリコン酸化膜１２を形成できる。具体的には、硝酸（２ｗｔ％、７０℃）に６０分間浸漬処理を行うことで、図６に示すように、Ｐｔ粒子１１が付着した領域の下方領域を含むＮｉＰｔＳｉ膜１０ａ、１０ｂの上面全体に厚さ１〜２ｎｍ程度の均一なシリコン酸化膜１２を形成できる。この工程は複数枚のウェハを同時に処理するバッチ式で行うことが好ましいが、枚葉式で行ってもよい。また、本実施形態の方法では２ｗｔ％、７０℃の硝酸で６０分間浸漬処理するとしたが、硝酸の濃度は０．５ｗｔ％〜１５ｗｔ％、温度は４０℃〜７５℃、浸漬時間は１５分〜９０分の範囲であれば上述の条件と同様の効果を得ることができる。処理時間は硝酸濃度を高濃度に、処理温度を高温にすることで短くすることができる。
その後、王水（体積比で硝酸：塩酸＝１：３、６０℃）処理を行うことにより、ＮｉＰｔＳｉ膜１０ａ、１０ｂの全体が溶解されることなく、Ｐｔ粒子１１を効率良く除去することが可能となる。
硝酸を用いた処理を行い、その後、王水を用いてＰｔ粒子の除去を行った場合のＮｉＰｔＳｉ膜の上面は、第１の実施形態の方法で処理した場合（図７のＳＥＭ像参照）と同様になっている。なお、Ｐｔ粒子を除去するための王水処理は１２０秒間行っている。本実施形態の方法によれば、Ｐｔ粒子１１の存在した箇所のＮｉＰｔＳｉ膜にも溶解は見られず、凹凸がなく良好なＮｉＰｔＳｉ膜１０ａ、１０ｂが形成されていることが分かる。
なお、本実施形態では、ＮｉＰｔＳｉ膜１０ａ、１０ｂの上面を酸化する溶液として硝酸を用いたが、酸化剤を含む水溶液であれば硝酸に代えて用いることができる。例えば、オゾン水（０．０１〜５ｐｐｍ、２０℃〜３０℃、３０分〜９０分）、過酸化水素水（１ｗｔ％〜３０ｗｔ％、２０℃〜５０℃、３０分〜９０分）、過マンガン酸カリウム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）、三酸化クロム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）、塩素酸カリウム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）、四酸化オスミウム水溶液（０．５ｗｔ％〜１０ｗｔ％、４０℃〜７０℃、３０分〜９０分）などの酸化剤水溶液であっても硝酸を用いる場合と同様の効果を得ることができる。
また、塩酸を含まず酸化剤のみを含む水溶液を用いることで、塩酸を含む液を用いる場合に比べて薬液供給ラインの削減を図ることができる。このため、処理装置の構造を簡便化でき、薬液補充管理が容易になり、薬液使用コストを削減でき、排液処理負担も軽減することができる。
なお、本実施形態の方法では、残留Ｐｔ粒子を除去する溶液として王水（体積比で硝酸：塩酸＝１：３、６０℃）１２０秒にて処理を行なったが、これに限定されるものではなく、その他条件（体積比で硝酸：塩酸：水＝１：２〜７：０〜５、処理温度４０℃〜６０℃、処理時間２５秒〜１８０秒）でも同様の効果を得ることができる。
また、本実施形態の方法によれば、ＴｉＮなどよりなる保護膜９の形成工程ならびにＳＰＭ処理を省略でき、酸化剤のみを含む水溶液を用いることで、塩酸を含む液を用いる場合に比べて薬液の供給ラインを削減することができる。このため、装置構造を簡便化でき、薬液補充管理が容易になり、薬液使用コストを削減でき、排液処理負担も軽減することができる。
以上に説明したように、本実施形態による半導体装置の製造方法によれば、ＮｉＰｔＳｉ膜表面の酸化能力を有する溶液処理を行うことにより、意図的にＮｉＰｔＳｉ膜１０ａ、１０ｂ表面１２を形成させることができる。このため、王水によるＰｔ粒子溶解の際、ＮｉＰｔＳｉ膜の溶解腐食を抑制することができる。その結果、Ｐｔ溶解力を有する王水によるシリサイド表面の腐食を抑制し、良好な白金含有シリサイド膜を形成することができる。
また、以上で説明した実施形態に係る半導体装置において、半導体基板以外にも、シリコンを含む半導体層を有するＳＯＩ基板などを用いることができる。
以上に説明したように、本発明の半導体装置の製造方法は、Ｐｔなどの貴金属を含有するシリサイド膜を有する半導体装置の製造方法として有用である。
１ 半導体基板
２ 素子分離領域
３ ゲート絶縁膜
４ ゲート電極
５、６ サイドウォール絶縁膜
７ ソース／ドレイン拡散層
８ ＮｉＰｔ膜
９ 保護膜
１０ａ、１０ｂ ＮｉＰｔＳｉ膜
１１ Ｐｔ粒子
１２ シリコン酸化膜
１５ エクステンション領域

Claims (9)

  1. シリコンを含む半導体層を有する基板上または前記基板上に形成されたシリコンを含む導電膜上に、貴金属を含む金属膜を形成する工程（ａ）と、
    前記工程（ａ）の後、前記基板に対して熱処理を行って前記貴金属とシリコンとを反応させ、前記基板上または前記導電膜上に前記貴金属を含むシリサイド膜を形成する工程（ｂ）と、
    前記工程（ｂ）の後、第１の薬液を用いて、前記シリサイド膜のうち未反応の前記貴金属の下に位置する部分上に酸化膜を形成する工程（ｃ）と、
    第２の薬液を用いて前記未反応の貴金属を溶解する工程（ｄ）とを備えている半導体装置の製造方法。
  2. 前記貴金属は白金であり、前記第１の薬液は第１の酸化剤を含む水溶液であり、
    前記工程（ｃ）では、前記酸化膜の形成と同時に前記未反応の貴金属の溶解が進行することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の薬液は、硝酸、オゾン水、過酸化水素水、過マンガン酸カリウム水溶液、塩素酸カリウム水溶液、四酸化オスミウム水溶液から選ばれた１つの溶液であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第１の薬液は、さらに塩酸系溶液を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 前記第１の薬液は、塩酸に過マンガン酸カリウムを添加した溶液、塩酸と過酸化水素水との混合液、塩酸とオゾン水との混合液、塩酸に三酸化クロムを添加した溶液、塩酸に塩素酸カリウムを添加した溶液、塩酸に四酸化オスミウムを添加した溶液から選ばれた１つの溶液であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記工程（ｃ）では、前記基板を前記第１の薬液に浸漬することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  7. 前記第２の薬液は塩酸と硝酸の混合溶液であることを特徴とする請求項１〜６のうちいずれか１つに記載の半導体装置の製造方法。
  8. 前記工程（ｂ）の後、前記工程（ｃ）の前に、硫酸系溶液と第２の酸化剤との混合溶液を用いて前記金属膜のうちの未反応部分を溶解する工程（ｅ）をさらに備えていることを特徴とする請求項１〜７のうちいずれか１つに記載の半導体装置の製造方法。
  9. 前記硫酸系溶液と前記第２の酸化剤との混合溶液は、硫酸と過酸化水素水との混合溶液、硫酸とオゾン水の混合溶液、または電解硫酸液であることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2009262581A 2009-01-13 2009-11-18 半導体装置の製造方法 Withdrawn JP2010186984A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009262581A JP2010186984A (ja) 2009-01-13 2009-11-18 半導体装置の製造方法
US12/686,841 US20100178764A1 (en) 2009-01-13 2010-01-13 Method for fabricating semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009005025 2009-01-13
JP2009262581A JP2010186984A (ja) 2009-01-13 2009-11-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010186984A true JP2010186984A (ja) 2010-08-26

Family

ID=42319369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262581A Withdrawn JP2010186984A (ja) 2009-01-13 2009-11-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100178764A1 (ja)
JP (1) JP2010186984A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229543A (ja) * 2012-03-30 2013-11-07 Kurita Water Ind Ltd 半導体基板の洗浄方法および洗浄システム
JP2015114356A (ja) * 2013-12-09 2015-06-22 Hoya株式会社 機能膜付き基板の製造方法、多層膜付き基板の製造方法、マスクブランクの製造方法、及び転写用マスクの製造方法
EP3701790A1 (en) 2019-02-26 2020-09-02 Ricoh Company, Ltd. Plant cultivating method and plant cultivating apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759079B2 (ja) * 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法
US9006801B2 (en) 2011-01-25 2015-04-14 International Business Machines Corporation Method for forming metal semiconductor alloys in contact holes and trenches
US8541303B2 (en) 2011-09-28 2013-09-24 United Microelectronics Corp. Method for fabricating MOS transistor
US8784572B2 (en) * 2011-10-19 2014-07-22 Intermolecular, Inc. Method for cleaning platinum residues on a semiconductor substrate
US8697573B2 (en) * 2011-11-09 2014-04-15 Intermolecular, Inc. Process to remove Ni and Pt residues for NiPtSi applications using aqua regia with microwave assisted heating
US8466058B2 (en) * 2011-11-14 2013-06-18 Intermolecular, Inc. Process to remove Ni and Pt residues for NiPtSi applications using chlorine gas
US8513117B2 (en) * 2011-11-15 2013-08-20 Intermolecular, Inc. Process to remove Ni and Pt residues for NiPtSi applications
US8835318B2 (en) * 2012-03-08 2014-09-16 Globalfoundries Inc. HNO3 single wafer clean process to strip nickel and for MOL post etch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
US20080009134A1 (en) * 2006-07-06 2008-01-10 Tsung-Yu Hung Method for fabricating metal silicide
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4759079B2 (ja) * 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法
JP4749471B2 (ja) * 2009-01-13 2011-08-17 パナソニック株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229543A (ja) * 2012-03-30 2013-11-07 Kurita Water Ind Ltd 半導体基板の洗浄方法および洗浄システム
JP2015114356A (ja) * 2013-12-09 2015-06-22 Hoya株式会社 機能膜付き基板の製造方法、多層膜付き基板の製造方法、マスクブランクの製造方法、及び転写用マスクの製造方法
EP3701790A1 (en) 2019-02-26 2020-09-02 Ricoh Company, Ltd. Plant cultivating method and plant cultivating apparatus

Also Published As

Publication number Publication date
US20100178764A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP2010186984A (ja) 半導体装置の製造方法
US9399753B2 (en) Aqua regia and hydrogen peroxide HCL combination to remove Ni and NiPt residues
US20070020925A1 (en) Method of forming a nickel platinum silicide
JP4759079B2 (ja) 半導体装置の製造方法
KR100536593B1 (ko) 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
KR100678482B1 (ko) 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
JP4749471B2 (ja) 半導体装置の製造方法
JP5153131B2 (ja) 半導体素子のデュアルゲート形成方法
US8859431B2 (en) Process to remove Ni and Pt residues for NiPtSi application using chlorine gas
US8697573B2 (en) Process to remove Ni and Pt residues for NiPtSi applications using aqua regia with microwave assisted heating
JP2007194632A (ja) 未シリサイド化金属の選択的除去方法
JP5186701B2 (ja) 半導体装置の製造方法
JP2012222066A (ja) 半導体装置の製造方法及び処理装置
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
JP5076557B2 (ja) 半導体装置の製造方法
CN113113291A (zh) 基片清洁方法
US8513117B2 (en) Process to remove Ni and Pt residues for NiPtSi applications
JP4595684B2 (ja) 半導体装置の製造方法
US7595264B2 (en) Fabrication method of semiconductor device
JP2008177316A (ja) 半導体装置およびその製造方法
JP5493385B2 (ja) 半導体装置の製造方法
JP2011014567A (ja) 半導体装置の製造方法及び半導体装置
JP2009147055A (ja) 半導体装置の製造方法
TW201303978A (zh) 半導體元件製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100707

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120228

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130205