KR101257366B1 - 반도체 메모리 장치 및 리프레쉬 제어 방법 - Google Patents
반도체 메모리 장치 및 리프레쉬 제어 방법 Download PDFInfo
- Publication number
- KR101257366B1 KR101257366B1 KR1020110062985A KR20110062985A KR101257366B1 KR 101257366 B1 KR101257366 B1 KR 101257366B1 KR 1020110062985 A KR1020110062985 A KR 1020110062985A KR 20110062985 A KR20110062985 A KR 20110062985A KR 101257366 B1 KR101257366 B1 KR 101257366B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- signal
- address
- mode
- selection signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
Abstract
테스트 모드 시 외부 어드레스를 이용하여 리프레쉬를 수행함으로써 리프레쉬 어드레스 시퀀스 변경으로 노이즈 발생량을 가변할 수 있어 셀을 스크린 하는데 유용한 반도체 메모리 장치의 리프레쉬 제어 장치 및 방법에 관한 것으로, 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 출력하는 리프레쉬 카운터; 외부 어드레스 리프레쉬 모드 시에 활성화되는 모드 선택 신호에 따라 외부 어드레스를 버퍼링하여 내부 어드레스를 출력하는 외부 어드레스 입력 버퍼부; 상기 리프레쉬 신호 및 상기 모드 선택 신호에 응답하여, 노멀 리프레쉬 모드에서는 상기 리프레쉬 카운터로부터 입력되는 상기 리프레쉬 어드레스를 선택 로우 어드레스로 출력하고, 상기 외부 어드레스 리프레쉬 모드 시에는 상기 외부 어드레스 입력 버퍼부로부터 입력되는 상기 내부 어드레스를 선택 로우 어드레스로 출력하는 어드레스 선택부; 및 상기 선택 로우 어드레스를 디코딩하여 셀 어레이 내의 워드라인을 순차적으로 억세스하기 위한 로우 어드레스 선택 신호를 생성하는 로우 어드레스 디코더를 포함한다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는, 반도체 메모리 장치 및 그의 리프레쉬 제어 방법에 관한 것이다.
메모리 장치(예를 들면, Dynamic Random Access Memory;DRAM)의 경우, 하나의 트랜지스터와 하나의 커패시터로 기본 셀이 구성되고, 커패시터에 가 저장된다. 그런데 반도체 기판 위에 형성되는 커패시터는 주변과 완전히 전기적으로 분리되지 않아 저장된 데이터 즉 전하가 보존되지 않고 방전된다. 즉 누설 전류가 발생하여 메모리 셀의 데이터가 손상될 수 있다. 따라서 메모리 장치는 정기적으로 커패시터에 저장된 전하를 유지하기 위해 리프레쉬 동작을 수행한다.
리프레쉬 동작 모드를 갖는 메모리 장치는 외부 커맨드에 의하여, 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬 동작을 수행한다. 즉 외부 커맨드에 의해 리프레쉬 동작 모드로 진입하면, 일정 주기마다 로우 어드레스가 순차적으로 증가되면서 메모리 셀의 워드라인이 선택된다. 워드라인에 대응하는 커패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 커패시터에 저장된다. 이러한 일련의 리프레쉬 과정을 통하여 저장된 데이터가 손상 없이 보존된다.
도 1 은 종래 기술에 따른 리프레쉬 제어를 위한 반도체 메모리 장치의 블록도이다.
도시된 바와 같이, 리프레쉬 제어를 위한 종래의 반도체 메모리 장치(100)는 명령어 생성부(110), 리프레쉬 카운터(120), 로우 어드레스 디코더(130) 및 셀 어레이부(140)를 포함한다.
상기 명령어 생성부(110)는 클럭 CLK에 응답하여 외부로부터 입력되는 명령들 CSB, RASB, CASB, WEB을 디코딩하여 내부 명령어 REF, ACTMD를 생성한다. 참고로, 상기 'CSB'는 칩 선택 신호, 'RASB'는 로우 어드레스 스트로브 신호, 'CASB'는 컬럼 어드레스 스트로브 신호, 'WEB'는 라이트 인에이블 신호이다. 또한, 상기 내부 명령어 중 'REF'는 리프레쉬 신호, 'ACTMD'는 액티브 모드 신호이다.
상기 리프레쉬 카운터(120)는 상기 명령어 생성부(110)로부터 출력되는 액티브 모드 신호 ACTMD에 따라 리프레쉬 신호 REF를 카운팅하여 셀 어레이부(140) 내의 모든 워드라인을 순차적으로 억세스할 수 있도록 리프레쉬 어드레스 RA<0:N>를 출력한다.
상기 로우 어드레스 디코더(130)는 리프레쉬 모드 시에 상기 리프레쉬 카운터(120)에서 발생되는 리프레쉬 어드레스 RA<0:N>를 디코딩하여 리프레쉬를 수행할 로우 어드레스를 선택하기 위한 로우 어드레스 선택 신호 BX_ADD를 발생한다.
상기 셀 어레이부(140)는 상기 로우 어드레스 선택 신호 BX_ADD에 따라 리프레쉬 동작을 수행하여 저장된 전하를 유지하여 데이터의 손실을 방지할 수 있다.
이하, 도 1 을 참조하여 종래의 기술에 따른 반도체 메모리 장치의 리프레쉬 제어 방법에 대해 알아보기로 한다.
우선, 액티브 모드에 진입한 후 명령어 생성부(110)는 액티브 모드 신호 ACTMD를 활성화한다. 이 때, 상기 리프레쉬 카운터(120)는 상기 명령어 생성부(110)로부터 출력되는 액티브 모드 신호 ACTMD에 따라 리프레쉬 신호 REF를 카운팅하여 리프레쉬 어드레스 RA<0:N>를 출력한다. 상기 로우 어드레스 디코더(130)는 상기 리프레쉬 카운터(120)로부터 출력되는 리프레쉬 어드레스 RA<0:N>를 디코딩하여 리프레쉬 동작을 수행할 로우 어드레스를 선택하기 위한 로우 어드레스 선택 신호 BX_ADD를 발생한다. 따라서, 상기 셀 어레이부(140)는 상기 로우 어드레스 선택 신호 BX_ADD에 따라 리프레쉬 동작을 수행하여 저장된 전하를 유지하여 데이터의 손실을 방지할 수 있다. 참고로, 상기 리프레쉬 동작은 하나의 리프레쉬 로우 사이클 타임(tRFC) 동안 수행된다.
하지만, 상기와 같은 종래의 리프레쉬 방법은 리프레쉬 어드레스의 시퀀스 변경이 어려워 노이즈 발생량을 가변할 수 없다는 한계점을 가진다. 특히, 테스트 모드 시에 모든 셀의 보유 시간이 동일하다는 가정하에 평균적인 보유 시간에 맞춰 설정된 주기에 따라 리프레쉬가 수행됨으로 인해 보유 시간이 취약한 셀의 경우에는 상기 설정된 주기 보다 짧은 리프레쉬 주기로 동작하는 것이 필요하지만, 실제로는 평균적인 보유 시간에 맞춰 설정된 주기에 따라 리프레쉬가 수행됨으로 인해 손실이 발생하게 된다.
상기와 같은 문제점을 극복하기 위하여 본 발명의 실시예는 테스트 모드 시 외부 어드레스를 이용하여 리프레쉬를 수행함으로써 리프레쉬 어드레스 시퀀스 변경으로 노이즈 발생량을 가변할 수 있어 셀을 스크린 하는데 유용한 반도체 메모리 장치 및 그의 리프레쉬 제어 방법을 제안한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 반도체 메모리 장치는 액티브 모드 시에 활성화되는 액티브 모드 신호에 따라 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 출력하는 리프레쉬 카운터; 외부 어드레스 리프레쉬 모드 시에 활성화되는 모드 선택 신호에 따라 외부 어드레스를 버퍼링하여 내부 어드레스를 출력하는 외부 어드레스 입력 버퍼부; 상기 리프레쉬 신호 및 상기 모드 선택 신호에 응답하여, 노멀 리프레쉬 모드에서는 상기 리프레쉬 카운터로부터 입력되는 상기 리프레쉬 어드레스를 선택 로우 어드레스로 출력하고, 상기 외부 어드레스 리프레쉬 모드 시에는 상기 외부 어드레스 입력 버퍼부로부터 입력되는 상기 내부 어드레스를 선택 로우 어드레스로 출력하는 어드레스 선택부; 및 상기 선택 로우 어드레스를 디코딩하여 셀 어레이 내의 워드라인을 순차적으로 억세스하기 위한 로우 어드레스 선택 신호를 생성하는 로우 어드레스 디코더를 포함하는 것을 특징으로 한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법은 액티브 모드 시에 활성화되는 액티브 모드 신호에 따라 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 출력하는 단계; 외부 어드레스 리프레쉬 모드 시에 활성화되는 모드 선택 신호에 따라 외부 어드레스를 버퍼링하여 내부 어드레스를 출력하는 단계; 리프레쉬 신호 및 상기 모드 선택 신호에 응답하여, 노멀 리프레쉬 모드에서 상기 리프레쉬 어드레스를 선택 로우 어드레스로 출력하고, 상기 외부 어드레스 리프레쉬 모드 시에는 상기 내부 어드레스를 선택 로우 어드레스로 출력하는 단계; 및 상기 선택 로우 어드레스를 디코딩하여 셀 어레이 내의 워드라인을 순차적으로 억세스하기 위한 로우 어드레스 선택 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
전술한 본 발명은, 테스트 모드 시 외부 어드레스를 이용하여 리프레쉬를 수행함으로써 리프레쉬 어드레스 시퀀스 변경으로 노이즈 발생량을 가변할 수 있어 셀을 스크린 하는데 유용하다는 효과를 가진다.
도 1 은 종래 기술에 따른 리프레쉬 제어를 위한 반도체 메모리 장치의 블록도이다.
도 2 는 본 발명의 일실시예에 따른 리프레쉬 제어를 위한 반도체 메모리 장치의 블록도이다.
도 3a 는 도 2 의 어드레스 선택부(260)의 블록도이고, 도 3b 는 도 2 의 어드레스 선택부(260)의 상세 회로도이다.
도 4 는 도 2 의 모드 선택 신호 생성부(230)의 상세 회로도이다.
도 5 는 도 2 의 어드레스 버퍼 제어부(240)의 상세 회로도이다.
도 6 은 본 발명의 일실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법을 보여주는 타이밍도이다.
도 2 는 본 발명의 일실시예에 따른 리프레쉬 제어를 위한 반도체 메모리 장치의 블록도이다.
도 3a 는 도 2 의 어드레스 선택부(260)의 블록도이고, 도 3b 는 도 2 의 어드레스 선택부(260)의 상세 회로도이다.
도 4 는 도 2 의 모드 선택 신호 생성부(230)의 상세 회로도이다.
도 5 는 도 2 의 어드레스 버퍼 제어부(240)의 상세 회로도이다.
도 6 은 본 발명의 일실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법을 보여주는 타이밍도이다.
이하, 본 발명의 실시예들을 도면을 참조하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이하, 도면을 참조하여 본 발명의 특징을 자세히 설명하도록 한다.
도 2 는 본 발명의 일실시예에 따른 리프레쉬 제어를 위한 반도체 메모리 장치의 블록도이다.
도시된 바와 같이, 본 발명의 일실시예에 따른 리프레쉬 제어를 위한 반도체 메모리 장치(200)는 명령어 생성부(210), 리프레쉬 카운터(220), 모드 선택 신호 생성부(230), 어드레스 버퍼 제어부(240), 외부 어드레스 입력 버퍼부(250), 어드레스 선택부(260), 로우 어드레스 디코더(270) 및 셀 어레이부(280)를 포함한다.
상기 명령어 생성부(210)는 클럭 CLK에 응답하여 외부로부터 입력되는 명령들 CSB, RASB, CASB, WEB을 디코딩하여 내부 명령어 REF, ACTMD, ACT, TREFADD를 생성한다.
참고로, 상기 'CSB'는 메모리 반도체 칩 선택 신호, 'RASB'는 로우 어드레스 스트로브 신호로서 DRAM의 동작을 시작하게 하는 칩 인에이블 신호와 같은 역할을 하며, 'CASB'는 컬럼 어드레스 스트로브 신호 DRAM에 칼럼 어드레스를 인가했음을 알려주는 역할을 하며, 'WEB'는 라이트 인에이블 신호로서 DRAM에 데이터를 라이트할 것인지 리드할 것인지를 결정한다.
또한, 상기 내부 명령어 중 'REF'는 리프레쉬 신호, 'ACTMD'는 액티브 모드 신호, 'ACT'는 활성화 구간 설정 신호, 'TREFADD'는 테스트 모드 신호이다. 상기 리프레쉬 신호 REF는 리프레쉬 동작 시에 활성화되는 신호이며, 상기 액티브 모드 신호 ACTMD는 반도체 메모리 장치의 액티브 모드 시에 활성화되는 신호이며, 상기 테스트 모드 신호 TREFADD는 테스트 모드 시에 활성화되는 신호이다. 상기 활성화 구간 설정 신호 ACT는 반도체 메모리 장치의 액티브 모드 시에 액티브 커맨드가 입력될 때, 일정 구간 동안만 로직 '로우'로 활성화되는 펄스 신호이다.
상기 리프레쉬 카운터(220)는 상기 명령어 생성부(210)로부터 출력되는 상기 액티브 모드 신호 ACTMD에 따라 상기 리프레쉬 신호 REF를 카운팅하여 셀 어레이부(280) 내의 모든 워드라인을 순차적으로 억세스할 수 있도록 리프레쉬 어드레스 ROW<0:N>를 출력한다.
상기 모드 선택 신호 생성부(230)는 상기 명령어 생성부(210)에서 제공 되는 상기 테스트 모드 신호 TREFADD와 외부 어드레스 EXT_ADDR<0:N>로부터 생성되는 내부 어드레스 A<0:N>의 특정 비트, 예를 들어, 제 1 내부 어드레스 A<0>에 따라 외부 어드레스 리프레쉬 모드의 진입 여부를 결정하기 위한 모드 선택 신호 SEL를 생성한다. 본 발명에서 상기 모드 선택 신호 생성부(230)는 반도체 메모리 장치의 모드 레지스터 셋(Mode Register Set, MRS)으로 이루어질 수 있다. 여기서, 테스트 모드 진입 후 외부 어드레스를 입력받아 리프레쉬를 수행하는 모드를 "외부 어드레스 리프레쉬 모드"라 칭한다.
상기 어드레스 버퍼 제어부(240)는 상기 모드 선택 신호 생성부(230)로부터 출력되는 상기 모드 선택 신호 SEL 및 버퍼 제어신호 BF_CTRL에 응답하여, 상기 외부 어드레스 입력 버퍼부(250)를 활성화 시키기 위한 버퍼 인에이블 신호 BF_EN를 출력한다. 참고로, 상기 버퍼 제어신호 BF_CTRL는 노멀 리프레쉬 모드에서 외부 어드레스 입력 버퍼부(250)를 디스에이블 시키기 위한 신호이다.
상기 외부 어드레스 입력 버퍼부(250)는 상기 어드레스 버퍼 제어부(240)에서 출력되는 버퍼 인에이블 신호 BF_EN에 따라 활성화되며, 외부 어드레스 EXT_ADDR<0:N>를 입력 받아 내부 어드레스 A<0:N>를 출력한다.
상기 어드레스 선택부(260)는 상기 모드 선택 신호 생성부(230)로부터 출력되는 모드 선택 신호 SEL, 상기 명령어 생성부(210)로부터 출력되는 리프레쉬 신호 REF 및 활성화 구간 설정 신호 ACT에 응답하여, 노멀 리프레쉬 모드에서는 상기 리프레쉬 카운터(220)로부터 입력되는 리프레쉬 어드레스 ROW<0:N>를 선택 로우 어드레스 RA<0:N>로 출력하고, 테스트 모드 시에는 상기 외부 어드레스 입력 버퍼부(250)로부터 입력되는 상기 내부 어드레스 A<0:N>를 선택 로우 어드레스 RA<0:N>로 출력한다.
상기 로우 어드레스 디코더(270)는 상기 어드레스 선택부(260)로부터 출력되는 상기 선택 로우 어드레스 RA<0:N>를 디코딩하여 로우 어드레스 선택 신호 BX_ADD를 발생한다.
상기 셀 어레이부(280)는 상기 로우 어드레스 선택 신호 BX_ADD에 따라 리프레쉬를 수행하여 저장된 전하를 유지하여 의 손실을 방지할 수 있다.
도 3a 는 도 2 의 어드레스 선택부(260)의 블록도이다.
도 3a 를 참조하면, 본 발명의 일실시예에 따른 어드레스 선택부(260)는 제 1 선택 신호 생성부(320), 제 2 선택 신호 생성부(340) 및 선택 로우 어드레스 출력부(360)를 포함한다.
상기 제 1 선택 신호 생성부(320)는 모드 선택 신호 SEL, 활성화 구간 설정 신호 ACT 및 리프레쉬 신호 REF를 입력받아 제 1 선택 신호 ACTREF를 생성한다. 참고로, 상기 제 1 선택 신호 ACTREF는 상기 외부 어드레스 입력 버퍼부(250)에서 출력되는 내부 어드레스 A<0:N>를 선택 로우 어드레스 RA<0:N> 로 출력하기 위한 신호이다.
상기 제 2 선택 신호 생성부(340)는 모드 선택 신호 SEL 및 리프레쉬 신호 REF를 입력받아 제 2 선택 신호 REFT를 생성한다. 참고로, 상기 제 2 선택 신호 REFT는 상기 리프레쉬 카운터(220)에서 출력되는 리프레쉬 어드레스 ROW<0:N>를 선택 로우 어드레스 RA<0:N>로 출력하기 위한 신호이다.
상기 선택 로우 어드레스 출력부(360)는 상기 제 1 선택 신호 ACTREF 및 제 2 선택 신호 REFT에 응답하여 내부 어드레스 A<0:N> 혹은 리프레쉬 어드레스 ROW<0:N>를 선택 로우 어드레스 RA<0:N>로 출력한다.
보다 상세하게, 상기 선택 로우 어드레스 출력부(360)는 제 1 선택부(362), 제 2 선택부(364) 및 래치부(366)을 포함한다. 상기 제 1 선택부(362)는 상기 제 1 선택 신호 ACTREF의 활성화에 응답하여 내부 어드레스 A<0:N>를 출력한다. 제 2 선택부(364)는 상기 제 2 선택 신호 REFT의 활성화에 응답하여 리프레쉬 어드레스 ROW<0:N>를 출력한다. 상기 래치부(366)는 상기 제 1 선택부(362)의 출력 혹은 제 2 선택부(364)의 출력을 래치하여 선택 로우 어드레스 RA<0:N>로 출력한다.
도 3b 는 도 2 의 어드레스 선택부(260)의 상세 회로도이다.
도 3b 를 참조하면, 본 발명의 일실시예에 따른 제 1 선택 신호 생성부(320)는 제 1 내지 제 3 인버터 INV1, INV2, INV3, 제 1 및 제 2 노아 게이트 NOR1, NOR2, 제 1 및 제 2 낸드 게이트 NAND1, NAND2 및 인버터 체인 INV_CH을 포함한다.
상기 제 1 인버터 INV1은 모드 선택 신호 SEL를 반전하여 노드 'B'로 출력한다. 상기 제 1 노아 게이트 NOR1는 상기 노드 'B'의 신호와 상기 리프레쉬 신호 REF을 로직 연산하여 출력한다. 상기 인버터 체인 INV_CH은 상기 제 1 노아 게이트 NOR1의 출력을 일정 시간 지연 시킨다. 상기 제 2 노아 게이트 NOR2는 상기 노드 'B'의 신호와 상기 인버터 체인 INV_CH의 출력을 로직 연산하여 출력한다. 상기 제 1 낸드 게이트 NAND1는 상기 리프레쉬 신호 REF와 상기 제 2 노아 게이트 NOR2의 출력을 로직 연산하여 출력한다. 상기 제 2 낸드 게이트 NAND2는 상기 활성화 구간 설정 신호 ACT와 상기 제 1 낸드 게이트 NAND1의 출력을 낸드 연산하고, 상기 제 2 및 제 3 인버터 INV2, INV3은 상기 제 2 낸드 게이트 NAND2의 출력을 버퍼링하여 최종적으로 제 1 선택 신호 ACTREF를 출력한다.
본 발명의 일실시예에 따른 상기 제 1 선택 신호 생성부(320)는 반도체 메모리 장치의 액티브 모드 시에 액티브 커맨드가 입력될 때, 일정 구간 동안만 펄스 형태로 로직 '로우'로 활성화되는 활성화 구간 설정 신호 ACT에 따라 제 1 선택 신호 ACTREF를 로직 '하이' 레벨로 활성화 시킨다. 따라서, 액티브 모드 초기에, 외부로부터 입력되는 어드레스, 즉, 내부 어드레스 A<0:N>를 이용하여 내부 동작을 수행할 수 있다.
또한, 본 발명의 일실시예에 따른 상기 제 1 선택 신호 생성부(320)는, 상기 외부 어드레스 리프레쉬 모드의 진입 여부를 결정하기 위한 상기 모드 선택 신호 SEL가 로직 '로우' 레벨로 비활성화되는 노멀 리프레쉬 모드에서는, 로직 '하이' 레벨의 상기 활성화 구간 설정 신호 ACT 및 로직 '로우' 레벨의 상기 모드 선택 신호 SEL에 따라 제 1 선택 신호 ACTREF를 항상 로직 '로우' 레벨로 비활성화하여 출력한다. 또한, 상기 모드 선택 신호 SEL가 로직 '하이' 레벨로 활성화되는 외부 어드레스 리프레쉬 모드에서는, 상기 제 1 선택 신호 생성부(320)는 상기 리프레쉬 신호 REF에 따라 제 1 선택 신호 ACTREF를 선택적으로 활성화 시킨다. 따라서, 외부 어드레스 리프레쉬 모드에서, 외부로부터 입력되는 어드레스, 즉, 내부 어드레스 A<0:N>를 이용하여 외부 어드레스 리프레쉬 동작을 수행할 수 있다.
상기 제 2 선택 신호 생성부(340)는 제 3 낸드 게이트 NAND3 및 제 4 인버터 INV4를 포함한다. 상기 제 3 낸드 게이트 NAND3 및 제 4 인버터 INV4는 상기 리프레쉬 신호 REF와 상기 모드 선택 신호 SEL의 반전된 신호, 즉, 노드 'B'의 신호를 앤드 연산하여 최종적으로 제 2 선택 신호 REFT를 출력한다.
본 발명의 일실시예에 따른 상기 제 2 선택 신호 생성부(340)는 상기 모드 선택 신호 SEL가 로직 '로우' 레벨로 비활성화되는 노멀 리프레쉬 모드 시에는, 상기 리프레쉬 신호 REF에 따라 제 2 선택 신호 REFT를 선택적으로 활성화시킨다. 또한, 본 발명의 일실시예에 따른 상기 제 2 선택 신호 생성부(340)는 상기 모드 선택 신호 SEL가 로직 '하이' 레벨로 활성화되는 외부 어드레스 리프레쉬 모드에서는, 상기 제 3 낸드 게이트 NAND3로 입력되는 로직 '로우' 레벨의 노드 'B'의 신호에 따라 상기 리프레쉬 신호 REF의 로직 레벨에 상관없이 상기 제 2 선택 신호 REFT를 항상 로직 '로우' 레벨로 비활성화하여 출력한다. 따라서, 노멀 리프레쉬 모드에서, 리프레쉬 카운터에서 출력되는 리프레쉬 어드레스 ROW<0:N>를 이용하여 노멀 리프레쉬 동작을 수행할 수 있다.
상기 선택 로우 어드레스 출력부(360)의 제 1 선택부(362)는 제 1 선택 신호 ACTREF에 따라 턴온/턴오프 되는 제 1 트랜스퍼 게이트 TG1를 포함한다. 상기 선택 로우 어드레스 출력부(360)의 제 2 선택부(364)는 제 2 선택 신호 REFT에 따라 턴온/턴오프 되는 제 2 트랜스퍼 게이트 TG2를 포함한다. 상기 선택 로우 어드레스 출력부(360)의 래치부(366)는 인버터 래치 INV_LAT1 및 제 5 인버터 INV5를 포함하여 상기 제 1 선택부(362) 및 제 2 선택부(364)의 출력을 래치한다.
도 4 는 도 2 의 모드 선택 신호 생성부(230)의 상세 회로도이다.
도면을 참조하면, 본 발명의 일실시예에 따른 모드 선택 신호 생성부(230)는 트랜스퍼 게이트 TG3, 인버터 래치 INV_LAT2 및 인버터 INV6를 포함한다.
상기 트랜스퍼 게이트 TG3는 테스트 모드 신호 TREFADD에 응답하여 상기 외부 어드레스 입력 버퍼부(250)에서 출력되는 제 1 내부 어드레스 A<0>를 전달한다. 상기 인버터 래치 INV_LAT2 및 인버터 INV6는 상기 트랜스퍼 게이트 TG3의 출력 신호를 래치하여 모드 선택 신호 SEL로 출력한다.
또한, 본 발명의 일실시예에 따른 모드 선택 신호 생성부(230)는 리셋 신호 RESETB에 응답하여 상기 모드 선택 신호 SEL를 초기화 하기 위한 트랜지스터 NM를 추가로 구비할 수 있다.
상기와 같이, 본 발명의 일실시예에 따른 모드 선택 신호 생성부(230)는 상기 테스트 모드 신호 TREFADD가 로직 '하이' 레벨로 활성화되면, 입력되는 내부 어드레스 A<0>를 모드 선택 신호 SEL로 출력한다.
참고로, 상기 모드 선택 신호 생성부(230)는 MRS로 구현될 수 있으며, 기존의 MRS에 상기 회로를 추가하여 구현될 수 있다.
도 5 는 도 2 의 어드레스 버퍼 제어부(240)의 상세 회로도이다.
도면을 참조하면, 본 발명의 일실시예에 따른 어드레스 버퍼 제어부(240)는 노어 게이트 NOR3 및 인버터 INV7를 구비하여, 상기 모드 선택 신호 생성부(230)로부터 출력되는 상기 모드 선택 신호 SEL 및 버퍼 제어신호 BF_CTRL를 OR 연산한다.
상기 버퍼 제어신호 BF_CTRL는 노멀 리프레쉬 모드에서 로직 '로우' 레벨로 비활성화되어, 외부 어드레스 입력 버퍼부(250)를 디스에이블 시키기 위한 신호이다. 따라서, 본 발명의 어드레스 버퍼 제어부(240)는 노멀 리프레쉬 모드에서 상기 버퍼 제어신호 BF_CTRL 및 모드 선택 신호 SEL가 모두 로직 '로우' 레벨로 비활성화됨에 따라 로직 '로우' 레벨의 버퍼 인에이블 신호 BF_EN를 출력한다. 반면, 액티브 모드가 아닌 경우에는, 상기 버퍼 제어신호 BF_CTRL가 로직 '하이' 레벨로 활성화됨에 따라, 상기 모드 선택 신호 SEL에 상관없이, 로직 '하이' 레벨의 버퍼 인에이블 신호 BF_EN를 출력하고, 또한, 외부 어드레스 리프레쉬 모드에서는, 모드 선택 신호 SEL가 로직 '하이' 레벨로 활성화됨에 따라 상기 버퍼 제어신호 BF_CTRL의 로직 레벨에 상관 없이, 로직 '하이' 레벨의 버퍼 인에이블 신호 BF_EN를 출력한다.
도 6 은 본 발명의 일실시예에 따른 반도체 메모리 장치의 리프레쉬 제어 방법을 보여주는 타이밍도이다.
이하, 상기 도 2 내지 도 6을 참조하여 본 발명에 따른 반도체 메모리 장치의 리프레쉬 제어 방법을 설명하면 다음과 같다.
우선, 노멀 리프레쉬 모드에서, 명령어 생성부(210)는 클럭 CLK에 응답하여 외부로부터 입력되는 명령들 CSB, RASB, CASB, WEB을 디코딩하여 테스트 모드 신호 TREFADD는 로직 '로우' 레벨로 비활성화되고, 모드 선택 신호 SEL도 로직 '로우'레벨로 비활성화된다.
제 1 선택 신호 생성부(320)는 로직 '하이' 레벨의 활성화 구간 설정 신호 ACT 및 상기 로직 '로우' 레벨의 모드 선택 신호 SEL 에 응답하여, 제 1 선택 신호 ACTREF를 항상 로직 '로우' 레벨로 비활성화하여 출력한다. 반면, 제 2 선택 신호 생성부(340)는 로직 '로우' 레벨의 상기 모드 선택 신호 SEL에 응답하여, 상기 리프레쉬 신호 REF의 로직 레벨에 따라 제 2 선택 신호 REFT를 선택적으로 활성화시켜 출력한다.
이후, 리프레쉬 동작을 수행하기 위한 리프레쉬 신호 REF가 로직 '하이' 레벨로 활성화되면, 상기 제 2 선택 신호 REFT도 로직 '하이' 레벨로 활성화된다. 이에 따라 상기 선택 로우 어드레스 출력부(360)의 제 2 선택부(364)가 인에이블되어, 리프레쉬 카운터(220)에서 출력되는 리프레쉬 어드레스 ROW<0:N>를 선택하여 선택 로우 어드레스 RA<0:N>로 출력한다. 상기 로우 어드레스 디코더(270)는 상기 선택 로우 어드레스 RA<0:N>를 디코딩하여 로우 어드레스 선택 신호 BX_ADD를 발생하고, 상기 셀 어레이부(280)는 상기 로우 어드레스 선택 신호 BX_ADD에 따라 노멀 리프레쉬 동작을 수행한다.
다음으로, 명령어 생성부(210)는 클럭 CLK에 응답하여 외부로부터 입력되는 명령들 CSB, RASB, CASB, WEB을 디코딩하여 테스트 모드 신호 TREFADD를 로직 '하이' 레벨로 활성화시킨다. 상기 로직 '하이' 레벨의 테스트 모드 신호 TREFADD에 따라, 모드 선택 신호는 입력되는 제 1 내부 어드레스 A<0>를 래치하여 모드 선택 신호 SEL로 전달한다. 이 때, 상기 모드 선택 신호 SEL가 로직 '하이' 레벨로 활성화됨에 따라 외부 어드레스 리프레쉬 모드로 진입하게 된다.
상기 모드 선택 신호 SEL가 로직 '하이' 레벨로 활성화됨에 따라, 어드레스 버퍼 제어부(240)는 버퍼 제어신호 BF_CTRL의 로직 레벨에 상관 없이, 버퍼 인에이블 신호 BF_EN를 활성화 시켜 출력한다. 또한, 상기 제 2 선택 신호 생성부(340)는 리프레쉬 동작과 상관없이 제 2 선택 신호 REFT를 항상 로직 '로우' 레벨로 비활성화하여 출력한다. 한편, 상기 제 1 선택 신호 생성부(320)는 상기 모드 선택 신호 SEL가 로직 '하이' 레벨로 활성화되면, 상기 리프레쉬 신호 REF의 활성화에 따라 제 1 선택 신호 ACTREF를 선택적으로 활성화 시킨다.
이후, 리프레쉬 동작을 수행하기 위한 리프레쉬 신호 REF가 로직 '하이' 레벨로 활성화되면, 상기 제 1 선택 신호 생성부(320)는 상기 리프레쉬 신호 REF의 활성화에 응답하여 상기 제 1 선택 신호 ACTREF를 일정 구간 로직 '하이' 레벨로 활성화 시켜 출력한다.
이에 따라, 상기 선택 로우 어드레스 출력부(360)의 제 1 선택부(362)가 인에이블되어, 외부로부터 외부 어드레스 입력 버퍼부(250)를 통해 입력되는 내부 어드레스 A<0:N>를 선택하여 선택 로우 어드레스 RA<0:N>로 출력한다. 상기 로우 어드레스 디코더(270)는 상기 선택 로우 어드레스 RA<0:N>를 디코딩하여 로우 어드레스 선택 신호 BX_ADD를 발생하고, 상기 셀 어레이부(280)는 상기 로우 어드레스 선택 신호 BX_ADD에 따라 외부 어드레스 리프레쉬 동작을 수행한다.
전술한 바와 같이, 본 발명은, 노멀 리프레쉬 모드에서는, 리프레쉬 카운터(220)에서 출력되는 리프레쉬 어드레스 ROW<0:N>를 이용하여 리프레쉬 동작을 수행하고, 외부 어드레스 리프레쉬 모드에서는, 리프레쉬 카운터에서 출력되는 리프레쉬 어드레스를 입력받지 않고, 외부로부터 입력되는 어드레스를 이용하여 리프레쉬 동작을 수행한다.
따라서, 본 발명은 테스트 모드 시에 리프레쉬 어드레스의 시퀀스를 변경할 수 있어, 메모리 셀들의 데이터 보유 시간을 유동적으로 변경할 수 있다. 따라서, 메모리 셀의 노이즈 발생량을 가변할 수 있어 셀을 스크린 하는데 유용하다는 장점을 가진다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
210: 명령어 생성부 220: 리프레쉬 카운터
230: 모드 선택 신호 생성부 240: 어드레스 버퍼 제어부
250: 외부 어드레스 입력 버퍼부 260: 어드레스 선택부
270: 로우 어드레스 디코더 280: 셀어레이부
320: 제 1 선택 신호 생성부 340: 제 2 선택 신호 생성부
360: 선택 로우 어드레스 출력부
230: 모드 선택 신호 생성부 240: 어드레스 버퍼 제어부
250: 외부 어드레스 입력 버퍼부 260: 어드레스 선택부
270: 로우 어드레스 디코더 280: 셀어레이부
320: 제 1 선택 신호 생성부 340: 제 2 선택 신호 생성부
360: 선택 로우 어드레스 출력부
Claims (16)
- 액티브 모드 시에 활성화되는 액티브 모드 신호에 따라 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 출력하는 리프레쉬 카운터;
외부 어드레스 리프레쉬 모드 시에 활성화되는 모드 선택 신호에 따라 외부 어드레스를 버퍼링하여 내부 어드레스를 출력하는 외부 어드레스 입력 버퍼부;
상기 리프레쉬 신호 및 상기 모드 선택 신호에 응답하여, 노멀 리프레쉬 모드에서는 상기 리프레쉬 카운터로부터 입력되는 상기 리프레쉬 어드레스를 선택 로우 어드레스로 출력하고, 상기 외부 어드레스 리프레쉬 모드 시에는 상기 외부 어드레스 입력 버퍼부로부터 입력되는 상기 내부 어드레스를 선택 로우 어드레스로 출력하는 어드레스 선택부; 및
상기 선택 로우 어드레스를 디코딩하여 셀 어레이 내의 워드라인을 순차적으로 억세스하기 위한 로우 어드레스 선택 신호를 생성하는 로우 어드레스 디코더
를 포함하는 반도체 메모리 장치.
- 제 1 항에 있어서,
클럭에 응답하여 외부 명령어를 디코딩하여 상기 리프레쉬 신호, 상기 액티브 모드 신호 및 테스트 모드 신호를 생성하는 명령어 생성부; 및
상기 명령어 생성부에서 제공 되는 상기 테스트 모드 신호에 따라 상기 내부 어드레스의 특정 비트를 상기 모드 선택 신호로 출력하는 모드 선택 신호 생성부
를 더 포함하는 반도체 메모리 장치.
- 제 2 항에 있어서,
상기 모드 선택 신호 생성부는,
상기 테스트 모드 신호에 응답하여 상기 외부 어드레스 입력 버퍼부에서 출력되는 내부 어드레스 중 일정 비트를 전달하는 트랜스퍼 게이트; 및
상기 트랜스퍼 게이트의 출력 신호를 래치하여 모드 선택 신호로 출력하는 래치부
를 포함하는 반도체 메모리 장치.
- 제 1 항에 있어서,
상기 노멀 리프레쉬 모드에서 외부 어드레스 입력 버퍼부를 디스에이블 시키기 위한 버퍼 컨트롤러 신호와, 상기 모드 선택 신호에 응답하여, 상기 외부 어드레스 입력 버퍼부를 활성화 시키기 위한 버퍼 인에이블 신호를 출력하는 어드레스 버퍼 제어부
를 더 포함하는 반도체 메모리 장치. - 제 4 항에 있어서,
상기 어드레스 버퍼 제어부는,
상기 모드 선택 신호와 상기 버퍼 컨트롤러 신호를 앤드 연산하는 로직 게이트
를 포함하는 반도체 메모리 장치.
- 제 1 항에 있어서,
상기 어드레스 선택부는,
액티브 모드 시에 일정 구간 동안 활성화되는 펄스 신호인 활성화 구간 설정 신호와, 상기 모드 선택 신호와, 상기 리프레쉬 신호에 따라, 상기 외부 어드레스 입력 버퍼부에서 출력되는 내부 어드레스를 상기 선택 로우 어드레스로 출력하기 위한 제 1 선택 신호를 생성하는 제 1 선택 신호 생성부;
상기 모드 선택 신호 및 상기 리프레쉬 신호에 따라, 상기 리프레쉬 카운터에서 출력되는 리프레쉬 어드레스를 상기 선택 로우 어드레스로 출력하기 위한 제 2 선택 신호를 생성하는 제 2 선택 신호 생성부; 및
상기 제 1 선택 신호 및 제 2 선택 신호에 응답하여 내부 어드레스 혹은 리프레쉬 어드레스를 상기 선택 로우 어드레스로 출력하는 선택 로우 어드레스 출력부
를 포함하는 반도체 메모리 장치. - 제 6 항에 있어서,
상기 모드 선택 신호가 활성화되는 외부 어드레스 리프레쉬 모드에서는, 상기 제 1 선택 신호 생성부는 상기 리프레쉬 신호와 활성화 구간 설정 신호에 따라 제 1 선택 신호를 선택적으로 활성화 시켜 출력하고, 상기 제 2 선택 신호 생성부는 상기 제 2 선택 신호를 비활성화 시켜 출력하는 반도체 메모리 장치.
- 제 6항에 있어서,
상기 모드 선택 신호가 비활성화되는 노멀 리프레쉬 모드에서는, 상기 제 1 선택 신호 생성부는 상기 제 1 선택 신호를 비활성화 시켜 출력하고, 상기 제 2 선택 신호 생성부는 상기 제 2 선택 신호를 상기 리프레쉬 신호에 따라 선택적으로 활성화 시켜 출력하는 반도체 메모리 장치.
- 제 6 항에 있어서,
상기 제 1 선택 신호 생성부는,
상기 모드 선택 신호를 반전하여 노드로 출력하는 제 1 로직 게이트;
상기 노드의 신호와 상기 리프레쉬 신호를 노아 연산하는 제 2 로직 게이트;
상기 제 2 로직 게이트의 출력을 일정 시간 지연 시키는 인버터 체인;
상기 노드의 신호와 상기 인버터 체인의 출력을 노아 연산하는 제 3 로직 게이트;
상기 리프레쉬 신호와 상기 제 3 로직 게이트의 출력을 낸드 연산하는 제 4 로직 게이트;
상기 제 4 로직 게이트의 출력와 상기 활성화 구간 설정 신호를 낸드 연산하는 제 5 로직 게이트; 및
상기 제 5 로직 게이트의 출력을 버퍼링하여 출력하여 제 1 선택 신호로 출력하는 제 6 로직 게이트
를 포함하는 반도체 메모리 장치.
- 제 6 항에 있어서,
상기 제 2 선택 신호 생성부는,
상기 리프레쉬 신호와 상기 모드 선택 신호를 반전된 신호를 앤드 연산하는 로직 게이트
를 포함하는 반도체 메모리 장치.
- 제 6 항에 있어서,
상기 선택 로우 어드레스 출력부는,
상기 제 1 선택 신호의 활성화에 응답하여 내부 어드레스를 출력하는 제 1 선택부;
상기 제 2 선택 신호의 활성화에 응답하여 리프레쉬 어드레스를 출력하는 제 2 선택부; 및
상기 제 1 선택부의 출력 혹은 제 2 선택부의 출력을 래치하여 상기 선택 로우 어드레스로 출력하는 래치부
를 포함하는 반도체 메모리 장치.
- 액티브 모드 시에 활성화되는 액티브 모드 신호에 따라 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 출력하는 단계;
외부 어드레스 리프레쉬 모드 시에 활성화되는 모드 선택 신호에 따라 외부 어드레스를 버퍼링하여 내부 어드레스를 출력하는 단계;
리프레쉬 신호 및 상기 모드 선택 신호에 응답하여, 노멀 리프레쉬 모드에서 상기 리프레쉬 어드레스를 선택 로우 어드레스로 출력하고, 상기 외부 어드레스 리프레쉬 모드 시에는 상기 내부 어드레스를 선택 로우 어드레스로 출력하는 단계; 및
상기 선택 로우 어드레스를 디코딩하여 셀 어레이 내의 워드라인을 순차적으로 억세스하기 위한 로우 어드레스 선택 신호를 생성하는 단계
를 포함하는 반도체 메모리 장치의 리프레쉬 제어 방법.
- 제 12 항에 있어서,
클럭에 응답하여 외부 명령어를 디코딩하여 상기 리프레쉬 신호, 상기 액티브 모드 신호 및 테스트 모드 신호를 생성하는 단계; 및
상기 테스트 모드 신호에 따라 상기 모드 선택 신호를 출력하는 단계
를 더 포함하는 반도체 메모리 장치의 리프레쉬 제어 방법.
- 제 12 항에 있어서,
상기 선택 로우 어드레스를 출력하는 단계는,
상기 모드 선택 신호, 액티브 모드 시에 일정 구간 동안 활성화되는 펄스 신호인 활성화 구간 설정 신호 및 상기 리프레쉬 신호에 따라, 상기 내부 어드레스를 상기 선택 로우 어드레스로 출력하기 위한 제 1 선택 신호를 생성하는 단계;
상기 모드 선택 신호 및 상기 리프레쉬 신호에 따라, 상기 리프레쉬 어드레스를 상기 선택 로우 어드레스로 출력하기 위한 제 2 선택 신호를 생성하는 단계; 및
상기 제 1 선택 신호 및 제 2 선택 신호에 응답하여 내부 어드레스 혹은 리프레쉬 어드레스를 상기 선택 로우 어드레스로 출력하는 단계
를 포함하는 반도체 메모리 장치의 리프레쉬 제어 방법.
- 제 14 항에 있어서,
상기 모드 선택 신호가 활성화되는 외부 어드레스 리프레쉬 모드에서는, 상기 리프레쉬 신호와 상기 활성화 구간 설정 신호에 따라 제 1 선택 신호를 선택적으로 활성화 시켜 출력하고, 상기 제 2 선택 신호를 비활성화 시켜 출력하는 반도체 메모리 장치의 리프레쉬 제어 방법.
- 제 14 항에 있어서,
상기 모드 선택 신호가 비활성화되는 노멀 리프레쉬 모드에서는, 상기 제 1 선택 신호를 비활성화 시켜 출력하고, 상기 제 2 선택 신호를 상기 리프레쉬 신호에 따라 선택적으로 활성화 시켜 출력하는 반도체 메모리 장치의 리프레쉬 제어 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/979,642 | 2010-12-28 | ||
| US12/979,642 US8284614B2 (en) | 2010-12-28 | 2010-12-28 | Refresh control circuit and method for semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120075323A KR20120075323A (ko) | 2012-07-06 |
| KR101257366B1 true KR101257366B1 (ko) | 2013-04-23 |
Family
ID=46316617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110062985A KR101257366B1 (ko) | 2010-12-28 | 2011-06-28 | 반도체 메모리 장치 및 리프레쉬 제어 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8284614B2 (ko) |
| KR (1) | KR101257366B1 (ko) |
| CN (1) | CN102655023B (ko) |
| TW (1) | TW201234364A (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130090632A (ko) * | 2012-02-06 | 2013-08-14 | 삼성전자주식회사 | 내부 전압 발생 회로, 이를 포함하는 반도체 메모리 장치, 및 내부 전압 발생 방법 |
| US9032141B2 (en) | 2012-11-30 | 2015-05-12 | Intel Corporation | Row hammer monitoring based on stored row hammer threshold value |
| US9286964B2 (en) | 2012-12-21 | 2016-03-15 | Intel Corporation | Method, apparatus and system for responding to a row hammer event |
| CN103559915B (zh) * | 2013-10-29 | 2016-06-15 | 西安紫光国芯半导体有限公司 | 一种减少地址线连接的dram测试装置及方法 |
| KR20160035444A (ko) * | 2014-09-23 | 2016-03-31 | 에스케이하이닉스 주식회사 | 스마트 리프레쉬 장치 |
| CN108564982B (zh) * | 2018-03-28 | 2023-10-13 | 长鑫存储技术有限公司 | 存储器装置及用于其的测试电路 |
| KR102504614B1 (ko) * | 2018-04-27 | 2023-03-02 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| CN108962311B (zh) * | 2018-07-06 | 2020-12-11 | 孤山电子科技（上海）有限公司 | 一种顺序进入和退出低功耗状态的sram控制电路及方法 |
| KR20200119613A (ko) * | 2019-04-10 | 2020-10-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
| US11636896B2 (en) | 2020-06-30 | 2023-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell array circuit and method of forming the same |
| CN117316224A (zh) * | 2022-06-23 | 2023-12-29 | 长鑫存储技术有限公司 | 一种刷新控制电路及其方法、存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002331A (ko) * | 2001-06-28 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리프레쉬 회로 |
| KR20040072260A (ko) * | 2003-02-10 | 2004-08-18 | 주식회사 하이닉스반도체 | 셀프 리프레쉬 장치 및 방법 |
| KR20070105769A (ko) * | 2006-04-27 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 리프레쉬 제어회로 |
| KR20090046333A (ko) * | 2007-11-06 | 2009-05-11 | 홍영운 | 일회용 턱받이 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297080A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4869011B2 (ja) * | 2006-09-29 | 2012-02-01 | 富士通セミコンダクター株式会社 | メモリシステム |
| JP5098391B2 (ja) * | 2007-03-28 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体メモリ、システムおよび半導体メモリの動作方法 |
| JP5612244B2 (ja) * | 2007-10-30 | 2014-10-22 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びリフレッシュ方法 |
-
2010
- 2010-12-28 US US12/979,642 patent/US8284614B2/en active Active - Reinstated
-
2011
- 2011-06-28 KR KR1020110062985A patent/KR101257366B1/ko active IP Right Grant
- 2011-12-28 TW TW100149342A patent/TW201234364A/zh unknown
- 2011-12-28 CN CN201110446500.4A patent/CN102655023B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002331A (ko) * | 2001-06-28 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리프레쉬 회로 |
| KR20040072260A (ko) * | 2003-02-10 | 2004-08-18 | 주식회사 하이닉스반도체 | 셀프 리프레쉬 장치 및 방법 |
| KR20070105769A (ko) * | 2006-04-27 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 리프레쉬 제어회로 |
| KR20090046333A (ko) * | 2007-11-06 | 2009-05-11 | 홍영운 | 일회용 턱받이 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8284614B2 (en) | 2012-10-09 |
| US20120163106A1 (en) | 2012-06-28 |
| CN102655023A (zh) | 2012-09-05 |
| TW201234364A (en) | 2012-08-16 |
| CN102655023B (zh) | 2016-09-07 |
| KR20120075323A (ko) | 2012-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
| US11361808B2 (en) | Apparatuses and methods for selective row refreshes | |
| KR101198251B1 (ko) | 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법 | |
| US7301842B2 (en) | Synchronous pseudo static random access memory | |
| US8854910B2 (en) | Semiconductor memory device and refresh method thereof | |
| US6741515B2 (en) | DRAM with total self refresh and control circuit | |
| JP5063041B2 (ja) | 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ | |
| US9361967B2 (en) | Semiconductor memory device | |
| US9520169B2 (en) | Semiconductor device | |
| JP4837357B2 (ja) | 半導体記憶装置 | |
| KR20150080261A (ko) | 액티브 제어 장치 및 이를 포함하는 반도체 장치 | |
| JPWO2002082454A1 (ja) | 半導体記憶装置 | |
| US20060209610A1 (en) | Semiconductor memory and method for analyzing failure of semiconductor memory | |
| JP4563694B2 (ja) | 半導体メモリ装置及びワードライン駆動方法。 | |
| JP2005527926A (ja) | 擬似スタティックメモリデバイス用の非同期インターフェース回路および方法 | |
| KR100607334B1 (ko) | 슈도 에스램의 리프레쉬 제어 회로 | |
| JP4407972B2 (ja) | 非同期式半導体記憶装置 | |
| KR100752639B1 (ko) | 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법 | |
| KR101096255B1 (ko) | 카운터 제어신호 생성회로 및 리프레쉬회로 | |
| KR100695512B1 (ko) | 반도체 메모리 장치 | |
| KR20060106343A (ko) | 반도체 메모리 소자의 로우 액티브 시간 제어회로 | |
| KR20070105500A (ko) | 반도체 메모리 장치 | |
| KR100655077B1 (ko) | 반도체 메모리 장치에서의 리프레쉬 제어 회로 | |
| KR20030079245A (ko) | 반도체 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160321 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170323 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180326 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 7 |