KR102504614B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102504614B1
KR102504614B1 KR1020180048931A KR20180048931A KR102504614B1 KR 102504614 B1 KR102504614 B1 KR 102504614B1 KR 1020180048931 A KR1020180048931 A KR 1020180048931A KR 20180048931 A KR20180048931 A KR 20180048931A KR 102504614 B1 KR102504614 B1 KR 102504614B1
Authority
KR
South Korea
Prior art keywords
address
signal
memory circuit
semiconductor device
conversion
Prior art date
Application number
KR1020180048931A
Other languages
English (en)
Other versions
KR20190124895A (ko
Inventor
변희진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180048931A priority Critical patent/KR102504614B1/ko
Priority to US16/210,974 priority patent/US10706933B2/en
Priority to CN201811542501.7A priority patent/CN110413544B/zh
Publication of KR20190124895A publication Critical patent/KR20190124895A/ko
Application granted granted Critical
Publication of KR102504614B1 publication Critical patent/KR102504614B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1806—Address conversion or mapping, i.e. logical to physical address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시예에 따른 반도체 장치는, 이벤트 신호에 기초하여 모드 신호가 복수의 값 중 하나를 갖도록 설정하는 모드 설정부; 상기 모드 신호에 기초하여 어드레스를 변환함으로써 변환 어드레스를 생성하는 어드레스 변환부; 및 상기 변환 어드레스에 따른 동작을 수행하는 메모리 회로를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 어드레스를 변환함으로써 셀 특성의 열화를 방지할 수 있는 반도체 장치에 관한 것이다.
플래시 메모리나 상변이 메모리와 같은 비휘발성 메모리는 하나의 셀에 대하여 수행할 수 있는 라이트 동작의 횟수가 한정되어 있다. 이에 따라, 비휘발성 메모리의 일부 영역만을 집중적으로 사용하는 경우, 비휘발성 메모리 전체의 수명을 감소시킬 수 있다.
또한, 디램과 같은 휘발성 메모리는 특정 워드라인의 활성화가 빈번하게 일어나서 특정 워드라인이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 인접하는 워드라인에 연결된 셀에 포함된 셀 캐패시터에 저장된 전하의 양이 변화하여 메모리 셀의 데이터가 열화되는 로우 해머링 현상이 발생할 수 있다.
이와 같이 메모리를 포함하는 반도체 장치는 메모리의 일부 영역이 집중적으로 액세스됨으로써 그 부분에 열화가 발생하고, 이에 따라 반도체 장치의 수명이 감소하거나 오작동이 발생할 수 있다.
반도체 장치의 일부 영역이 집중적으로 액세스되는 것을 감소시키고자 한다.
본 발명의 실시예에 따른 반도체 장치는, 이벤트 신호에 기초하여 모드 신호가 복수의 값 중 하나를 갖도록 설정하는 모드 설정부; 상기 모드 신호에 기초하여 어드레스를 변환함으로써 변환 어드레스를 생성하는 어드레스 변환부; 및 상기 변환 어드레스에 따른 동작을 수행하는 메모리 회로를 포함한다.
본 발명의 실시예에 따른 반도체 장치는, 이벤트 신호에 기초하여 모드 신호가 복수의 값 중 하나를 갖도록 설정하는 모드 설정부; 상기 모드 신호에 기초하여, 어드레스 또는 내부 어드레스를 변환함으로써 변환 어드레스를 생성하는 어드레스 변환부; 상기 변환 어드레스에 따른 동작을 수행하는 메모리 회로; 및 상기 모드 신호에 기초하여 상기 메모리 회로에 저장된 데이터를 내부에 저장하고, 상기 메모리 회로에 상기 저장된 데이터를 제공함과 함께 상기 어드레스 변환부에 상기 내부 어드레스를 제공함으로써, 상기 메모리 회로의 상기 변환 어드레스에 상기 데이터가 저장되도록 하는 스페어 메모리 회로를 포함한다.
본 발명의 실시예에 따른 반도체 장치는, 이벤트 신호에 기초하여, 모드 신호가 복수의 값 중 하나-이전의 값과 상이함-를 갖도록 설정하는 모드 설정부; 및 동일한 어드레스를 변환하여 서로 상이한 복수의 변환 어드레스들를 생성하고, 상기 모드 신호에 기초하여 상기 복수의 변환 어드레스들 중 하나를 출력하는 어드레스 변환부를 포함한다.
본 발명의 실시예에 의하면, 메모리 회로의 일부 영역이 집중적으로 액세스되는 것을 감소시켜 메모리 회로의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 나타내는 도면.
도 2는 도 1의 모드 설정부의 구성을 나타내는 도면.
도 3A는 도 1의 메모리 회로에 포함되는 메모리 셀 어레이의 구조를 나타내는 도면이고, 도 3B는 도 3A의 메모리 셀 어레이의 구조에 따른 도 1의 어드레스 를 나타내는 도면.
도 4는 도 1의 어드레스 변환부의 구성을 나타내는 도면.
도 5는 본 발명의 실시예에 따른 반도체 장치의 구성을 나타내는 도면.
도 6은 도 5의 모드 설정부의 구성을 나타내는 도면
도 7은 도 5의 어드레스 변환부의 구성을 나타내는 도면.
도 8은 도 5의 스페어 메모리 회로의 동작을 나타내는 순서도.
이하, 도면을 참조하여 본 발명의 구체적인 실시예에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 장치(1)의 구성을 나타내는 도면이다.
도 1을 참조하면, 반도체 장치(1)는 모드 설정부(100), 어드레스 변환부(200) 및 메모리 회로(300)를 포함한다.
모드 설정부(100)는 이벤트 EVENT에 기초하여 모드 MD를 설정한다. 이벤트 EVENT는 예를 들면, 반도체 장치(1)가 탑재되는 시스템의 파워 온 신호 및 파워 오프 신호 중 어느 하나일 수 있다. 이벤트 EVENT는 예를 들면, 펄스 형태의 신호일 수 있다. 실시예에 따라, 모드 설정부(100)는 이벤트 EVENT에 기초하여 모드 MD을 변경할 수 있다.
어드레스 변환부(200)는 모드 MD에 기초하여 어드레스를 변환한다. 어드레스 변환부(200)는, 동일한 어드레스 ADD를 변환하여 서로 상이한 복수의 변환 어드레스들를 생성하고, 모드 MD에 기초하여 상기 복수의 변환 어드레스들 중 하나를 변환 어드레스 TADD로서 출력할 수 있다.
메모리 회로(300)는 변환 어드레스 TADD를 수신하고, 변환 어드레스 TADD에 따른 동작을 수행한다. 도 1에 도시되지는 않았지만, 메모리 회로(300)는 외부로부터 커맨드를 수신할 수 있으며, 수신된 커맨드와 변환 어드레스 TADD에 따른 동작을 수행할 수 있다. 메모리 회로(300)는 DRAM과 같은 휘발성 메모리 회로일 수 있다.
도 2는 도 1의 모드 설정부(100)의 구성을 나타내는 도면이다.
도 2를 참조하면, 모드 설정부(100)는 증가 신호 생성부(110) 및 카운터(120)를 포함할 수 있다.
증가 신호 생성부(110)는 이벤트 EVENT에 기초하여 증가 신호 INC를 생성한다. 증가 신호 INC는 펄스 형태를 가질 수 있다.
카운터(120)는 증가 신호 INC에 기초하여 모드 MD의 값을 1씩 증가시킨다. 본 실시예에서 카운터(120)는 증가 신호 INC가 입력될 때마다 모드 MD 값을 순차적으로 증가시키고, 모드 MD가 3일 때 증가 신호 INC가 입력되면 모드 MD 값을 0로 설정할 수 있다. 카운터(120)는 0, 1, 2, 3의 값을 순환하는 순환 카운터일 수 있다. 전술한 기능을 갖는 카운터(120)의 구조는 당업자에게 널리 알려져 있으므로 이에 대한 설명은 생략한다.
도 3A는 도 1의 메모리 회로(300)에 포함되는 메모리 셀 어레이의 구조를 나타내는 도면이고, 도 3B는 도 3A의 메모리 셀 어레이의 구조에 따른 도 1의 어드레스 ADD를 나타내는 도면이다.
도 3A 및 도 3B을 참조하면, 메모리 회로(300)는 메모리 셀 어레이는 수평 방향으로 연장되는 복수의 워드라인과 수직 방향으로 연장되는 복수의 비트라인을 포함할 수 있다. 메모리 셀 어레이는 워드라인들과 비트라인들의 교차 지점에 대응하여 배열될 수 있다.
매트는 복수의 워드라인의 그룹을 나타낼 수 있다. 본 실시예에서 메모리 셀 어레이는 4개의 매트 MAT0~MAT3를 포함하며, 각 매트는 2M개의 워드라인을 포함하고, 메모리 셀 어레이는 2N개의 비트라인을 포함하는 것으로 가정한다.
도 3B에 도시된 바와 같이, 어드레스 ADD는 매트 어드레스 MAT_ADD, 로우 어드레스 ROW_ADD, 컬럼 어드레스 COL_ADD를 포함할 수 있다. 본 실시예에서 메모리 셀 어레이는 4개의 매트를 포함하므로 매트 어드레스 MAT_ADD는 2비트일 수 있다. 이에 따라, 매트 어드레스 MAT_ADD가 "00"일 때, 매트 MAT0를 가리키고, 매트 어드레스 MAT_ADD가 "01"일 때, 매트 MAT1를 가리키고, 매트 어드레스 MAT_ADD가 "10"일 때, 매트 MAT2를 가리키고, 매트 어드레스 MAT_ADD가 "11"일 때, 매트 MAT3를 가리킬 수 있다.
각 매트 MAT0~MAT3는 2M개의 워드라인을 포함하므로, 각 매트 내의 워드라인을 가리키는 로우 어드레스 ROW_ADD는 M 비트일 수 있다. 그리고, 메모리 셀 어레이는 2N개의 비트라인을 포함하므로, 컬럼 어드레스 COL_ADD는 N비트일 수 있다.
도 4는 도 1의 어드레스 변환부(200)의 구성을 나타내는 도면이다. 도 4에서 모드 MD는 0~3의 값을 갖는 것으로 가정한다.
도 4를 참조하면, 어드레스 변환부(200)는 매트 어드레스 반전부(210), 로우 어드레스 반전부(220), 풀 어드레스 반전부(230) 및 어드레스 선택부(240)를 포함할 수 있다.
매트 어드레스 반전부(210)는 어드레스 ADD 중에서 매트 어드레스 MAT_ADD를 반전함으로써 매트 반전 어드레스 MI_ADD를 생성한다.
로우 어드레스 반전부(220)는 어드레스 ADD 중에서 로우 어드레스 ROW_ADD를 반전함으로써 로우 반전 어드레스 RI_ADD를 생성한다.
풀 어드레스 반전부(230)는 어드레스 ADD 전체를 반전하여 풀 반전 어드레스 FI_ADD를 생성한다.
어드레스 선택부(240)는 모드 MD에 기초하여 어드레스 ADD, 매트 반전 어드레스 MI_ADD, 로우 반전 어드레스 RI_ADD 및 풀 반전 어드레스 FI_ADD 중 하나를 변환 어드레스 TADD로서 선택한다. 본 실시예에서 어드레스 선택부(240)는 모드 MD가 0일 때 어드레스 ADD를 출력하고, 모드 MD가 1일 때 매트 반전 어드레스 MI_ADD를 출력하고, 모드 MD가 2일 때 로우 반전 어드레스 RI_ADD를 출력하고, 모드 MD가 3일 때 풀 반전 어드레스 FI_ADD를 출력할 수 있다.
도 4를 참조하여 어드레스 변환부(200)의 일 예를 설명하였지만, 본 발명의 범위는 이에 한하지 않는다. 어드레스 변환부(200)는 동일한 어드레스 ADD를 변환함으로써 상이한 결과를 출력하는 복수의 서브 어드레스 변환부를 포함하고, 모드 MD에 기초하여 복수의 서브 어드레스 변환부의 출력 중 어느 하나를 변환 어드레스 TADD로서 생성하면 된다. 예를 들어, 도 4에 도시된 서브 어드레스 변환부(매트 어드레스 반전부(210), 로우 어드레스 반전부(220) 및 풀 어드레스 반전부(230)) 외에 어드레스 ADD에 일정한 값을 더하는 서브 어드레스 변환부도 포함될 수 있다.
본 발명의 실시예에 의하면, 이벤트 EVENT가 발생할 때마다 어드레스 ADD가 상이한 변환 어드레스 TADD를 갖도록 어드레스 ADD를 변환할 수 있기 때문에, 메모리 회로(3)의 일부 영역이 집중적으로 액세스되는 것을 방지하여 메모리 회로(3)의 신뢰성을 보장할 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 장치(1a)의 구성을 나타내는 도면이다.
도 5를 참조하면, 반도체 장치(1a)는 모드 설정부(100a), 어드레스 변환부(200a), 메모리 회로(300a) 및 스페어 메모리 회로(400a)를 포함한다.
모드 설정부(100a)는 이벤트 EVENT에 기초하여 모드 MD를 설정함과 함께, 이벤트 EVENT에 기초하여 내부 어드레스 선택 신호 iADD_EN를 활성화할 수 있다. 이벤트 EVENT는 펄스 형태일 수 있다. 내부 어드레스 선택 신호 iADD_EN는 소정 시간, 예를 들어 후술하는 스페어 메모리 회로(400a)가 내부 어드레스 iADD를 모두 전송하기에 충분한 시간 동안 활성화되는 신호일 수 있다.
예를 들어, 이벤트 EVENT는 예를 들면, 반도체 장치(1a)가 포함되는 시스템의 대기 신호일 수 있다. 대기 신호는, 예를 들어 반도체 장치(1a)가 차량에 이용되는 경우, 기어가 중립 상태임을 나타내는 신호일 수 있다. 이때, 메모리 회로(300a)로서 휘발성 메모리 회로 또는 비휘발성 메모리 회로 모두 이용될 수 있다. 모드 설정부(100a)는 대기 신호인 이벤트 EVENT가 입력되면, 모드 MD를 설정하고, 내부 어드레스 선택 신호 iADD_EN를 활성화할 수 있다.
실시예에 따라, 이벤트 EVENT는 파워 온 신호 또는 파워 오프 신호 중 어느 하나일 수 있다. 모드 설정부(100a)는 파워 온 신호 또는 파워 오프 신호인 이벤트 EVENT가 입력되면 모드 MD를 설정하고, 메모리 회로(300a)가 비휘발성이면 내부 어드레스 선택 신호 iADD_EN를 활성화하고, 메모리 회로(300a)가 휘발성이면 내부 어드레스 선택 신호 iADD_EN를 비활성화할 수 있다.
어드레스 변환부(200a)는 모드 MD 및 내부 어드레스 선택 신호 iADD_EN에 기초하여 어드레스 ADD 또는 내부 어드레스 iADD를 변환한다. 예를 들어, 어드레스 변환부(200a)는 내부 어드레스 선택 신호 iADD_EN가 비활성화될 때 모드 MD에 기초하여 어드레스 ADD를 변환함으로써 변환 어드레스 TADD를 생성하고, 내부 어드레스 선택 신호 iADD_EN가 활성화될 때 모드 MD에 기초하여 내부 어드레스 iADD를 변환함으로써 변환 어드레스 TADD를 생성할 수 있다.
메모리 회로(300a)는 변환된 어드레스 TADD를 수신하고, 수신된 어드레스 TADD에 따른 동작을 수행한다. 본 실시예에서 메모리 회로(300a)는 스페어 메모리 회로(400a)로부터의 리드 커맨드 RD 및 내부 어드레스 iADD에 기초하여 리드 동작을 수행함으로써, 내부에 저장된 데이터 DATA를 출력할 수 있다. 또한, 메모리 회로(300a)는 스페어 메모리 회로(400a)로부터의 라이트 커맨드 WT 및 데이터 DATA와, 어드레스 변환부(200a)로부터의 변환 어드레스 TADD에 기초하여 라이트 동작을 수행할 수 있다.
스페어 메모리 회로(400a)는 모드 MD에 기초하여 메모리 회로(300a)로 리드 커맨드 RD와 함께 내부 어드레스 iADD를 순차적으로 증가시키면서 전송한다. 이에 따라, 메모리 회로(300a)로부터 전송된 데이터 DATA가 스페어 메모리 회로(400a)의 내부에 저장된다. 그리고, 스페어 메모리 회로(400a)는 메모리 회로(300a)에는 라이트 커맨드 WT와 함께, 내부에 저장된 데이터 DATA를 전송하고, 어드레스 변환부(200a)에는 내부 어드레스 iADD를 순차적으로 증가시키면서 전송한다. 이때, 데이터 DATA는 내부 어드레스 iADD에 대응할 수 있다. 어드레스 변환부(200a)는 내부 어드레스 iADD를 모드 MD에 기초하여 변환함으로써 변환 어드레스 TADD를 생성한다. 이에 따라, 메모리 회로(300a)는 어드레스 변환부(200a)로부터 제공된 변환 어드레스 TADD에, 스페어 메모리 회로(400a)로부터 제공된 DATA를 저장하게 된다. 즉, 스페어 메모리 회로(400a)는 메모리 회로(300a)에 저장된 데이터 DATA를 일시적으로 내부에 저장한 후에, 변환 어드레스 TADD에 데이터 DATA를 다시 저장한다.
도 6은 도 5의 모드 설정부(100a)의 구성을 나타내는 도면이다.
도 6을 참조하면, 모드 설정부(100a)는 증가 신호 생성부(110a) 및 카운터(120a)를 포함한다.
증가 신호 생성부(110a)는 이벤트 EVENT에 기초하여 증가 신호 INC 및 내부 어드레스 선택 신호 iADD_EN를 활성화할 수 있다. 도 1의 증가 신호 생성부(110)에 비해 증가 신호 생성부(110a)는 내부 어드레스 선택 신호 iADD_EN를 활성화하는 점이 상이하다. 카운터(120a)는 도 1의 카운터(120)와 동일하므로 그 설명을 생략한다.
도 7은 도 5의 어드레스 변환부(200a)의 구성을 나타내는 도면이다.
어드레스 변환부(200a)는 매트 어드레스 반전부(210a), 로우 어드레스 반전부(220a), 풀 어드레스 반전부(230a), 어드레스 선택부(240a) 및 입력 어드레스 선택부(250a)를 포함할 수 있다.
입력 어드레스 선택부(250a)는 내부 어드레스 활성화 신호 iADD_EN에 기초하여 어드레스 ADD와 내부 어드레스 iADD 중 하나를 선택한다. 입력 어드레스 선택부(250a)는 내부 어드레스 활성화 신호 iADD_EN가 활성화될 때 내부 어드레스 iADD를 선택하여 선택 어드레스 ADD_SEL로서 출력하고, 내부 어드레스 활성화 신호 iADD_EN가 비활성화될 때 어드레스 ADD를 선택하여 선택 어드레스 ADD_SEL로서 출력할 수 있다.
매트 어드레스 반전부(210a), 로우 어드레스 반전부(220a), 풀 어드레스 반전부(230a) 및 어드레스 선택부(240a)는 도 4의 어드레스 변환부(200)의 매트 어드레스 반전부(210), 로우 어드레스 반전부(220), 풀 어드레스 반전부(230) 및 어드레스 선택부(240)와, 어드레스 ADD 대신에 선택 어드레스 ADD_SEL가 입력되는 점을 제외하고는 그 기능이 동일하므로 구체적인 설명을 생략한다.
도 7를 참조하여 어드레스 변환부(200a)의 일 예를 설명하였지만, 본 발명의 범위는 이에 한하지 않는다. 도 1의 어드레스 변환부(200)와 마찬가지로, 어드레스 변환부(200a)는 동일한 선택 어드레스 ADD_SEL를 변환함으로써 상이한 결과를 출력하는 복수의 서브 어드레스 변환부를 포함하고, 모드 MD에 기초하여 복수의 서브 어드레스 변환부의 출력 중 어느 하나를 변환 어드레스 TADD로서 생성하면 된다.
도 8은 도 5의 스페어 메모리 회로(400a)의 동작을 나타내는 순서도이다.
도 8을 참조하면, 스페어 메모리 회로(400a)는 모드 MD가 입력되면(S810), 내부 어드레스 iADD를 초기화한다(S820). 내부 어드레스 iADD의 초기값은 0일 수 있다.
다음으로, 스페어 메모리 회로(400a)는 리드 커맨드 RD와, 0으로 설정된 내부 어드레스 iADD를 메모리 회로(300a)로 전송한다(S830). 이에 따라, 메모리 회로(300a)는 0의 내부 어드레스 iADD에 대해 리드 동작을 수행하여 데이터 DATA를 출력한다.
스페어 메모리 회로(400a)는 메모리 회로(300a)로부터 출력된 데이터 DATA를 내부에 저장한다(S831).
그리고, 스페어 메모리 회로(400a)는 내부 어드레스 iADD가 메모리 회로(300a)가 가질 수 있는 어드레스 값의 최대치 N보다 큰 지를 판단한다(S832). 내부 어드레스 iADD가 0이므로, 최대치 N보다 작다고 판단한다(S832, NO).
스페어 메모리 회로(400a)는 내부 어드레스 iADD의 값을 1만큼 증가시키고(S833), 리드 커맨드 RD와, 1의 값을 갖는 내부 어드레스 iADD를 메모리 회로(300a)로 전송한다(S830). 이에 따라, 메모리 회로(300a)는 1의 내부 어드레스 iADD에 대해 리드 동작을 수행하여 데이터 DATA를 출력하고, 스페어 메모리 회로(400a)는 메모리 회로(300a)로부터 출력된 데이터 DATA를 내부에 저장한다(S831).
전술한 방식으로, 스페어 메모리 회로(400a)는 내부 어드레스 iADD를 순차적으로 증가시키면서 메모리 회로(300a)의 내부 어드레스 iADD에 저장된 데이터 DATA를 리드하여 스페어 메모리 회로(400a)의 내부에 저장한다.
내부 어드레스 iADD가, 메모리 회로(300a)가 가질 수 있는 어드레스 값의 최대치 N보다 크면(S832), 즉 메모리 회로(300a)에 저장된 데이터 DATA를 모두 리드하면, 스페어 메모리 회로(400a)는 내부 어드레스 iADD를 0으로 설정한다(S840).
그리고, 라이트 커맨드 WT와, 내부 어드레스 iADD에 해당하는 데이터 DATA를 메모리 회로(300a)에 전송함과 함께, 내부 어드레스 iADD를 어드레스 변환부(200a)로 전송한다(S850). 이때, 내부 어드레스 활성화 신호 iADD_EN가 활성화되어 있기 때문에, 어드레스 변환부(200a)는 모드 MD에 기초하여 스페어 메모리 회로(400a)로부터 수신된 내부 어드레스 iADD를 변환함으로써 변환 어드레스 TADD를 생성하여 메모리 회로(300a)에 전송한다. 메모리 회로(300a)는 스페어 메모리 회로(400a)로부터 전송된 라이트 커맨드 WT, 데이터 DATA와, 어드레스 변환부(200a)로부터 전송된 변환 어드레스 TADD에 기초하여 라이트 동작을 수행한다.
스페어 메모리 회로(400a)는 내부 어드레스 iADD가 0이므로, 메모리 회로(300a)가 가질 수 있는 어드레스 값의 최대치 N보다 크지 않다고 판단한다(S851, NO).
스페어 메모리 회로(400a)는 내부 어드레스 iADD를 순차적으로 증가시키고(S852), 라이트 커맨드 WT와, 증가된 내부 어드레스 iADD에 해당하는 데이터 DATA를 메모리 회로(300a)에 전송함과 함께, 내부 어드레스 iADD를 어드레스 변환부(200a)로 전송한다(S850). 이에 따라, 메모리 회로(300a)의 변환 어드레스 TADD에 데이터 DATA가 저장될 수 있다.
내부 어드레스 iADD가 최대치 N보다 크면(S851, YES), 스페어 메모리 회로(400a)에 저장된 데이터 DATA가 메모리 회로(300a)의 변환 어드레스 TADD에 모두 저장된 것이므로, 프로세스를 종료한다(S860). 이후, 모드 설정부(100a)는 내부 어드레스 활성화 신호 iADD_EN를 비활성화하고, 어드레스 변환부(200a)는 어드레스 ADD의 변환 동작을 수행한다.
본 발명의 실시예에 따르면, 대기 신호의 이벤트 EVENT가 입력되는 경우에도 어드레스를 변환할 수 있다. 이에 따라 반도체 장치(1a)가 탑재되는 시스템의 파워 온 상태가 계속해서 유지되는 경우에도 메모리 회로(3a)의 어드레스를 변경하여 일부 영역이 집중적으로 액세스되는 것을 방지하여, 메모리 회로(3a)의 신뢰성을 보장할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 이벤트 신호에 기초하여 모드 신호가 복수의 값 중 하나를 갖도록 설정하는 모드 설정부;
    상기 모드 신호에 기초하여 어드레스를 변환함으로써 변환 어드레스를 생성하는 어드레스 변환부; 및
    상기 변환 어드레스에 따른 동작을 수행하는 메모리 회로를 포함하며,
    상기 모드 설정부는
    상기 이벤트 신호에 기초하여 증가 신호를 생성하는 증가 신호 생성부; 및
    상기 증가 신호에 기초하여 상기 모드 신호의 값을 증가시키는 카운터
    를 포함하는 반도체 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 어드레스 변환부는,
    상기 복수의 값에 대응하고, 상기 어드레스를 변환한 결과가 서로 상이한 복수의 서브 어드레스 변환부
    를 포함하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 어드레스 변환부는,
    상기 어드레스 중 매트 어드레스를 반전함으로써 매트 반전 어드레스를 생성하는 매트 어드레스 반전부;
    상기 어드레스 중 로우 어드레스를 반전함으로써 로우 반전 어드레스를 생성하는 로우 어드레스 반전부; 및
    상기 어드레스를 반전함으로써 풀 반전 어드레스를 생성하는 풀 어드레스 반전부
    를 포함하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 모드 신호에 기초하여, 상기 복수의 서브 어드레스 변환부의 출력 중 어느 하나를 상기 변환 어드레스로서 선택하는 어드레스 선택부
    를 더 포함하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 모드 신호에 기초하여 상기 메모리 회로에 저장된 데이터를 저장하고, 상기 어드레스 변환부에 순차적으로 증가하는 내부 어드레스를 전송하고, 상기 메모리 회로에 라이트 커맨드와, 상기 내부 어드레스에 대응하는 상기 저장된 데이터를 전송하는 스페어 메모리 회로
    를 더 포함하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 모드 설정부는,
    상기 이벤트 신호에 기초하여 내부 어드레스 활성화 신호를 생성하는 반도체 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 어드레스 변환부는,
    상기 내부 어드레스 활성화 신호에 기초하여 상기 어드레스와 상기 내부 어드레스 중 하나를 선택하여 변환하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 이벤트 신호는 대기 신호인 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 반도체 장치는 차량에 탑재되고,
    상기 이벤트 신호는 중립 기어 상태를 나타내는 신호인 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 이벤트 신호는 파워 온 신호 또는 파워 오프 신호 중 어느 하나인 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 반도체 장치는 차량에 탑재되고,
    상기 이벤트 신호는 시동이 켜진 것을 나타내는 신호 또는 시동이 꺼진 것을 나타내는 신호 중 어느 하나인 반도체 장치.
  13. 이벤트 신호에 기초하여 모드 신호가 복수의 값 중 하나를 갖도록 설정하는 모드 설정부;
    상기 모드 신호에 기초하여, 어드레스 또는 내부 어드레스를 변환함으로써 변환 어드레스를 생성하는 어드레스 변환부;
    상기 변환 어드레스에 따른 동작을 수행하는 메모리 회로; 및
    상기 모드 신호에 기초하여 상기 메모리 회로에 저장된 데이터를 내부에 저장하고, 상기 메모리 회로에 상기 저장된 데이터를 제공함과 함께 상기 어드레스 변환부에 상기 내부 어드레스를 제공함으로써, 상기 메모리 회로의 상기 변환 어드레스에 상기 데이터가 저장되도록 하는 스페어 메모리 회로;
    를 포함하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 스페어 메모리 회로는,
    상기 메모리 회로에 순차적으로 증가하는 내부 어드레스 및 리드 커맨드를 전송함으로써, 상기 메모리 회로에 저장된 데이터를 수신하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 스페어 메모리 회로는,
    상기 어드레스 변환부에는 순차적으로 증가하는 내부 어드레스를 전송하고, 상기 메모리 회로에는 상기 내부 어드레스에 대응하는 내부에 저장된 데이터 및 라이트 커맨드를 전송함으로써, 상기 메모리 회로의 상기 변환 어드레스에 상기 데이터가 저장되도록 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 이벤트 신호는 대기 신호인 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 이벤트 신호는 파워 온 신호 또는 파워 오프 신호 중 어느 하나이고,
    상기 메모리 회로는 비휘발성 메모리 회로인 반도체 장치.
  18. 이벤트 신호에 기초하여, 모드 신호가 복수의 값 중 하나-이전의 값과 상이함-를 갖도록 설정하는 모드 설정부; 및
    동일한 어드레스를 변환하여 서로 상이한 복수의 변환 어드레스들을 생성하고, 상기 모드 신호에 기초하여 상기 복수의 변환 어드레스들 중 하나를 출력하는 어드레스 변환부를 포함하며,
    상기 모드 설정부는,
    상기 이벤트 신호에 기초하여 증가 신호를 생성하는 증가 신호 생성부; 및
    상기 증가 신호에 기초하여 상기 모드 신호의 값을 증가시키는 카운터
    를 포함하는 반도체 장치.
  19. 삭제
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 어드레스 변환부는,
    상기 어드레스 중 매트 어드레스를 반전함으로써 매트 반전 어드레스를 생성하는 매트 어드레스 반전부;
    상기 어드레스 중 로우 어드레스를 반전함으로써 로우 반전 어드레스를 생성하는 로우 어드레스 반전부; 및
    상기 어드레스를 반전함으로써 풀 반전 어드레스를 생성하는 풀 어드레스 반전부
    를 포함하고,
    상기 모드 신호에 기초하여 상기 어드레스, 상기 매트 반전 어드레스, 상기 로우 반전 어드레스 및 상기 풀 반전 어드레스 중 하나를 출력하는 반도체 장치.
KR1020180048931A 2018-04-27 2018-04-27 반도체 장치 KR102504614B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180048931A KR102504614B1 (ko) 2018-04-27 2018-04-27 반도체 장치
US16/210,974 US10706933B2 (en) 2018-04-27 2018-12-05 Semiconductor device
CN201811542501.7A CN110413544B (zh) 2018-04-27 2018-12-17 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180048931A KR102504614B1 (ko) 2018-04-27 2018-04-27 반도체 장치

Publications (2)

Publication Number Publication Date
KR20190124895A KR20190124895A (ko) 2019-11-06
KR102504614B1 true KR102504614B1 (ko) 2023-03-02

Family

ID=68292660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180048931A KR102504614B1 (ko) 2018-04-27 2018-04-27 반도체 장치

Country Status (3)

Country Link
US (1) US10706933B2 (ko)
KR (1) KR102504614B1 (ko)
CN (1) CN110413544B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230030128A (ko) 2021-08-24 2023-03-06 삼성전자주식회사 메모리 셀들을 액세스하는 방법, 메모리 셀들을 포함하는 반도체 메모리 장치, 그리고 메모리 컨트롤러의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088816A1 (en) * 2001-11-08 2003-05-08 Kun-Ho Wu Method and system for detecting and isolating faulted part of a memory device
US20030227800A1 (en) * 2002-03-11 2003-12-11 Kabushiki Kaisha Toshiba Semiconductor memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04171588A (ja) * 1990-11-06 1992-06-18 Shikoku Nippon Denki Software Kk 画像メモリ書き込み装置
EP0665673A3 (en) * 1994-02-01 1996-06-12 Dainippon Screen Mfg Method and apparatus for producing a halftone image using a threshold matrix.
DE10005064A1 (de) 2000-02-04 2001-08-23 Siegfried Goelz Gmbh & Co Sintermetallgebundene abrasiv wirkende Segmente für Werkzeuge
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP4246977B2 (ja) * 2002-08-29 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
JP4403398B2 (ja) * 2004-09-08 2010-01-27 ソニー株式会社 情報処理装置、情報処理方法、およびプログラム
KR101199771B1 (ko) 2005-12-19 2012-11-09 삼성전자주식회사 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법
KR100833181B1 (ko) * 2006-08-16 2008-05-28 삼성전자주식회사 큐잉 설계 방식을 이용한 레이턴시 제어 회로 및 방법
US8284614B2 (en) * 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device
KR20140100752A (ko) * 2013-02-07 2014-08-18 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템
KR20170082066A (ko) * 2016-01-05 2017-07-13 에스케이하이닉스 주식회사 반도체시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030088816A1 (en) * 2001-11-08 2003-05-08 Kun-Ho Wu Method and system for detecting and isolating faulted part of a memory device
US20030227800A1 (en) * 2002-03-11 2003-12-11 Kabushiki Kaisha Toshiba Semiconductor memory device

Also Published As

Publication number Publication date
CN110413544B (zh) 2023-07-07
CN110413544A (zh) 2019-11-05
US10706933B2 (en) 2020-07-07
KR20190124895A (ko) 2019-11-06
US20190333583A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
US7830742B2 (en) Semiconductor memory device and memory cell accessing method thereof
US9336852B2 (en) Memory and memory system including the same
US20160329089A1 (en) Semiconductor memory device
KR102439671B1 (ko) 메모리 장치
US5991218A (en) Dynamic random access memory
US7486584B2 (en) Semiconductor memory device and refresh control method thereof
EP1225589B1 (en) Semiconductor memory device having a plurality of low power consumption modes
US10249359B2 (en) Address generation circuit and memory device including the same
KR100668510B1 (ko) 반도체 메모리 장치
CN100433184C (zh) 半导体存储装置中基于存储体的自刷新控制装置及其方法
JP4772546B2 (ja) 半導体メモリ、メモリシステムおよびメモリシステムの動作方法
JP3963744B2 (ja) チップセレクト信号による制御を変更可能なメモリ装置
KR102504614B1 (ko) 반도체 장치
JP6556957B2 (ja) ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）及びセルフリフレッシュ方法
JP4489454B2 (ja) 半導体集積回路
US20020099920A1 (en) Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device
US8395957B2 (en) Circuit and method for controlling self-refresh operation in semiconductor memory device
US7474578B2 (en) Refresh control circuit and method thereof and bank address signal change circuit and methods thereof
KR100532456B1 (ko) 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치
KR102321332B1 (ko) 반도체 장치 및 그의 구동 방법
US8331174B2 (en) Semiconductor memory device and method for operating the same
JP5398664B2 (ja) 半導体メモリ
KR20040006767A (ko) 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
KR102504489B1 (ko) 반도체 기억장치
JP7143463B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)