KR100532456B1 - 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 - Google Patents
메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 Download PDFInfo
- Publication number
- KR100532456B1 KR100532456B1 KR10-2003-0052619A KR20030052619A KR100532456B1 KR 100532456 B1 KR100532456 B1 KR 100532456B1 KR 20030052619 A KR20030052619 A KR 20030052619A KR 100532456 B1 KR100532456 B1 KR 100532456B1
- Authority
- KR
- South Korea
- Prior art keywords
- bank
- memory
- auto refresh
- bank information
- controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는 반도체 장치가 개시된다. 상기 메모리 컨트롤러는 개별적으로 억세스 가능한 다수개의 메모리 뱅크들의 동작을 제어하며, 상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 발생하는 어드레스 발생기와, 상기 뱅크정보를 수신하고 저장하는 저장회로 및 및 오토 리프레쉬 동작 모드에서, 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비하는 것을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 오토 리프레쉬 동작모드에서 오토 리프레쉬 명령과 뱅크정보를 동시에 출력할 수 있는 메모리 컨트롤러, 이를 구비하는 반도체 장치 및 상기 반도체 장치의 오토 리프레쉬 방법에 관한 것이다.
당업계에서 잘 알려진 바와 같이 DRAM 메모리 셀은 그 구조상 상기 DRAM 메모리 셀에 저장된 데이터를 보존하기 위하여 리프레쉬 동작(refresh operation)을 필요로 한다. 따라서 이동 전화기, PDA 등과 같이 배터리를 사용하는 휴대용 장치에서 DRAM 메모리 셀은 잘 사용되지 않는다.
그러나 3세대 무선 장치들(3-Generation wireless application)이 개발됨에 따라 상기 휴대용 장치에서 대용량의 데이터를 처리할 필요성이 부각되었다. 따라서 상기 휴대용 장치에서 DRAM 메모리 셀의 사용이 점점 더 증가하고 있다.
배터리를 사용하는 휴대용 장치에서 상기 배터리의 사용 시간을 증가시키기 위하여, 상기 휴대용 장치의 리프레쉬 동작시에 소모되는 전류를 줄이기 위한 방법이 연구되고 있다.
다수개의 메모리 뱅크들을 구비하는 반도체 장치에서 리프레쉬 동작이 수행되는 경우, 상기 다수개의 메모리 뱅크들 모두가 상기 리프레쉬 동작을 수행함에 따라 상기 반도체 장치는 불필요한 전류를 소모하는 문제점이 있었다.
따라서 본 발명이 이루고자 하는 기술적인 과제는, 오토 리프레쉬 동작시에 소모되는 전류를 감소시키기 위한 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는 반도체 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 개별적으로 억세스 가능한 다수개의 메모리 뱅크들의 동작을 제어하는 메모리 컨트롤러는, 상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 발생하는 어드레스 발생기와, 상기 뱅크정보를 수신하고 저장하는 저장회로 및 오토 리프레쉬 동작 모드에서, 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비한다.
삭제
상기 기술적 과제를 달성하기 위한 반도체 장치는, 다수개의 메모리 뱅크들을 구비하는 메모리 블락 및 상기 메모리 뱅크들의 동작을 제어하는 메모리 컨트롤러를 구비하며, 상기 메모리 컨트롤러는, 상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 발생하는 어드레스 발생기와, 상기 뱅크정보를 수신하고 저장하는 저장회로 및 오토 리프레쉬 동작 모드에서 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비한다.
상기 뱅크정보에 의하여 선택된 상기 적어도 하나의 메모리 뱅크는 상기 오토 리프레쉬 동작 모드에서 상기 오토 리프레쉬 명령에 응답하여 오토 리프레쉬 동작을 수행한다. 상기 메모리 블락은 상기 뱅크정보를 수신하고 디코딩하여 상기 적어도 하나의 메모리 뱅크를 선택하기 위한 디코더를 더 구비한다.
상기 기술적 과제를 달성하기 위한 반도체 장치는, 다수개의 메모리 뱅크들 및 오토 리프레쉬 동작 모드에서 오토 리프레쉬 명령 및 뱅크정보를 출력하는 메모리 컨트롤러를 구비하며, 상기 메모리 컨트롤러는, 상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 상기 뱅크정보를 발생하는 어드레스 발생기와, 상기 뱅크정보를 수신하고 저장하는 저장회로 및 상기 오토 리프레쉬 동작 모드에서 상기 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비하고, 상기 오토 리프레쉬 동작 모드에서, 상기 뱅크정보에 상응하는 적어도 하나의 메모리 뱅크는 상기 오토 리프레쉬 명령에 응답하여 오토 리프레쉬 동작을 수행한다.
삭제
상기 기술적 과제를 달성하기 위한 반도체 장치의 오토 리프레쉬 방법은 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 저장하는 단계; 오토 리프레쉬 모드에서 오토 리프레쉬 명령 및 상기 뱅크정보를 발생하는 단계; 및 상기 오토 리프레쉬 명령 및 상기 뱅크정보에 응답하여 상기 뱅크정보에 의하여 선택된 적어도 하나의 메모리 뱅크에서 오토 리프레쉬 동작이 수행되는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 블락도를 나타낸다. 도 1을 참조하면, 반도체 장치(100)는 버스 마스터(110), 메모리 컨트롤러(130) 및 메모리 블락(150)을 구비한다. 반도체 장치(100)는 이동 전화기, PDA 등을 배터리를 사용하는 휴대용 장치인 것이 바람직하다.
버스 마스터(110)는 메모리 블락(150)의 다수개의 메모리 뱅크들(153-1, 153-2, 153-3, 153-4)중에서 적어도 하나의 메모리 뱅크를 억세스하기 위한 m(여기서 m은 자연수)비트 어드레스를 메모리 컨트롤러(130)로 출력한다.
메모리 컨트롤러(130)는 메모리 블락(150)의 전반적인 동작을 제어하며, 어드레스 발생회로(131), 저장회로(133) 및 리프레쉬 컨트롤러(135)를 구비한다.
어드레스 발생회로(131)는 버스 마스터(110)로부터 출력된 m비트 어드레스를 수신하고, m비트 어드레스를 소정의 통신 프로토콜에 적합하게 n(여기서 n은 자연수) 비트 어드레스로 변환하고, n비트 어드레스를 저장회로(133)로 출력한다.
저장회로(133)는 레지스터로 구현될 수 있고, n비트 어드레스를 저장한다. 즉, 저장회로(133)는 버스 마스터(110)가 억세스한 적어도 하나의 메모리 뱅크의 어드레스(이를 '뱅크 정보'라 한다.)를 저장한다. 즉, 뱅크정보(BK_IF)는 오토 리프레쉬될 메모리 뱅크를 나타내는 정보이다.
리프레쉬 컨트롤러(135)는 반도체 장치(100)가 오토 리프레쉬 동작을 수행할 때(이를 "오토 리프레쉬 동작 모드'라고 한다.), 오토 리프레쉬 명령(AREF_COM) 및 뱅크정보(BK_IF)를 메모리 블락(150)으로 출력한다.
메모리 블락(150)은 디코더(150), 다수개의 메모리 뱅크들(153-1, 153-2, 153-3, 153-4)을 구비한다. 다수개의 메모리 뱅크들(153-1, 153-2, 153-3, 153-4)각각은 DRAM 셀들을 구비한다.
디코더(150)는 리프레쉬 컨트롤러(135)로부터 출력되는 오토 리프레쉬 명령 (AREF_COM) 및 뱅크정보(BK_IF)를 수신하고 디코딩하여, 오토 리프레쉬 동작을 수행할 적어도 하나의 메모리 뱅크(153-1, 153-2, 153-3, 153-4)를 선택한다.
선택된 적어도 하나의 메모리 뱅크(153-1, 153-2, 153-3, 153-4)는 오토 리프레쉬 동작 모드에서 오토 리프레쉬 명령(AREF_COM)에 응답하여 오토 리프레쉬 동작을 수행한다.
도 1의 메모리 블락(150)은 설명의 편의를 위하여 4개의 메모리 뱅크들(153-1, 153-2, 153-3, 153-4)을 도시한다. 따라서 4비트 어드레스로 이루어진 뱅크정보 (BK_IF=[A3A2A1A0])는 표1과 같다. 또한, 뱅크정보는 패킷 형태(packet type)로 표현될 수도 있다.
[표1]
| A0 | A1 | A2 | A3 | 설명 |
| 1 | 1 | 1 | 1 | 뱅크0 내지 뱅크3 억세스됨 |
| 1 | 1 | 1 | 0 | 뱅크0 내지 뱅크2 억세스됨 |
| 1 | 1 | 0 | 1 | 뱅크0, 뱅크1 및 뱅크3 억세스됨 |
| 1 | 0 | 1 | 1 | 뱅크0, 뱅크2 및 뱅크3 억세스됨 |
| 0 | 1 | 1 | 1 | 뱅크1, 뱅크2 및 뱅크3 억세스됨 |
| 1 | 1 | 0 | 0 | 뱅크0 및 뱅크1 억세스됨 |
| 1 | 0 | 0 | 1 | 뱅크0 및 뱅크3 억세스됨 |
| 1 | 0 | 1 | 0 | 뱅크0 및 뱅크2 억세스됨 |
| 0 | 1 | 1 | 0 | 뱅크1 및 뱅크2 억세스됨 |
| 0 | 1 | 0 | 1 | 뱅크1 및 뱅크3 억세스됨 |
| 0 | 0 | 1 | 1 | 뱅크2 및 뱅크3 억세스됨 |
| 1 | 0 | 0 | 0 | 뱅크0만 억세스됨 |
| 0 | 1 | 0 | 0 | 뱅크1만 억세스됨 |
| 0 | 0 | 1 | 0 | 뱅크2만 억세스됨 |
| 0 | 0 | 0 | 1 | 뱅크3만 억세스됨 |
| 0 | 0 | 0 | 0 | 어떤 뱅크도 억세스안됨 |
도 1 및 표 1을 참조하여 본 발명의 실시예에 따른 반도체 장치(100)의 동작을 상세히 설명하면 다음과 같다. 버스 마스터(110)는 정상 모드에서 뱅크0(153-1)과 뱅크1(153-2)을 억세스한다고 가정한다.
따라서 버스 마스터(110)는 뱅크0(153-1)과 뱅크1(153-2)을 억세스하기 위하여 m비트 어드레스를 메모리 컨트롤러(130)로 출력한다. 메모리 컨트롤러(130)의 어드레스 발생기(131)는 m비트 어드레스를 수신하고, m비트 어드레스를 메모리 컨트롤러(130)의 프로토콜에 적합한 n비트의 뱅크정보로 변환하고, n비트의 뱅크정보 (BK_IF)를 출력한다.
저장회로(133)는 n비트의 뱅크정보(BK_IF)를 수신하고 저장한다. 따라서 저장회로(133)는 뱅크정보(BK_IF)로서 0011(=[A3A2A1A0])을 저장한다.
만일 반도체 장치(100)가 오토 리프레쉬 동작 모드로 진입하는 경우, 리프레쉬 컨트롤러(135)는 오토 리프레쉬 명령(AREF_COM) 및 저장회로(133)에 저장된 뱅크정보(BK_IF=0011)를 메모리 블락(150)으로 출력한다.
디코더(151)는 오토 리프레쉬 명령(AREF_COM) 및 뱅크정보(BK_IF=1100)를 디코딩한다. 뱅크0(153-1)과 뱅크1(153-2)은 디코더(151)로부터 출력되는 오토 리프레쉬 명령(AREF_COM) 및 디코딩된 뱅크정보(DBK_IF)에 응답하여 오토 리프레쉬 동작을 수행한다.
그리고 버스 마스터(110)가 정상 모드에서 뱅크3(153-4)만을 억세스한다고 가정하면, 리프레쉬 컨트롤러(135)는 오토 리프레쉬 명령(AREF_COM) 및 뱅크3(153-4)만을 리프레쉬하기 위한 뱅크정보(BK_IF=[1000])를 메모리 블락(150)으로 출력한다. 따라서 뱅크3(153-4)은 디코더(151)로부터 출력되는 신호들(AREF_COM, DBK_IF)에 응답하여 오토 리프레쉬 동작을 수행한다.
또한, 버스 마스터(110)가 정상 모드에서 뱅크1(153-2) 내지 뱅크3(153-4)을 억세스한다고 가정하면, 리프레쉬 컨트롤러(135)는 오토 리프레쉬 명령(AREF_COM) 및 뱅크1(153-2) 내지 뱅크3(153-4)을 리프레쉬하기 위한 뱅크정보(BK_IF=[1110])를 메모리 블락(150)으로 출력한다. 따라서 뱅크1(153-2) 내지 뱅크3(153-4)각각은 디코더(151)로부터 출력되는 신호들(AREF_COM, DBK_IF)에 응답하여 오토 리프레쉬 동작을 수행한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 컨트롤러는 오토 리프레쉬 동작 모드에서 오토 리프레쉬 명령 및 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 오토 리프레쉬하기 위한 뱅크 정보를 동시에 출력할 수 있다.
따라서 상기 메모리 컨트롤러 및 다수개의 메모리 뱅크들을 구비하는 반도체 장치는 오토 리프레쉬 동작 모드에서 상기 뱅크정보에 응답하여 버스 마스터가 억세스한 메모리 뱅크에 대해서만 오토 리프레쉬 동작을 수행하므로, 불필요한 전류 소모는 감소한다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 블락도를 나타낸다.
Claims (11)
- 개별적으로 억세스 가능한 다수개의 메모리 뱅크들의 동작을 제어하는 메모리 컨트롤러에 있어서,상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 발생하는 어드레스 발생기;상기 뱅크정보를 수신하고 저장하는 저장회로; 및오토 리프레쉬 동작 모드에서, 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비하는 메모리 컨트롤러.
- 삭제
- 제1항에 있어서, 상기 어드레스 발생회로는 버스 마스터로부터 출력되는 어드레스를 수신하고, 수신된 어드레스를 상기 뱅크정보로 변환하고 출력하는 메모리 컨트롤러.
- 반도체 장치에 있어서,다수개의 메모리 뱅크들을 구비하는 메모리 블락; 및상기 메모리 뱅크들의 동작을 제어하는 메모리 컨트롤러를 구비하며, 상기 메모리 컨트롤러는,상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 발생하는 어드레스 발생기;상기 뱅크정보를 수신하고 저장하는 저장회로; 및오토 리프레쉬 동작 모드에서 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비하는 반도체 장치.
- 제4항에 있어서,상기 뱅크정보에 의하여 선택된 상기 적어도 하나의 메모리 뱅크는 상기 오토 리프레쉬 동작 모드에서 상기 오토 리프레쉬 명령에 응답하여 오토 리프레쉬 동작을 수행하는 반도체 장치.
- 제4항에 있어서,상기 메모리 블락은 상기 뱅크정보를 수신하고 디코딩하여 상기 적어도 하나의 메모리 뱅크를 선택하기 위한 디코더를 더 구비하는 반도체 장치.
- 삭제
- 제4항에 있어서, 상기 뱅크 정보는 n비트어드레스인 반도체 장치.
- 반도체 장치에 있어서,다수개의 메모리 뱅크들; 및오토 리프레쉬 동작 모드에서 오토 리프레쉬 명령 및 뱅크정보를 출력하는 메모리 컨트롤러를 구비하며,상기 메모리 컨트롤러는,상기 다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 상기 뱅크정보를 발생하는 어드레스 발생기;상기 뱅크정보를 수신하고 저장하는 저장회로; 및상기 오토 리프레쉬 동작 모드에서 상기 오토 리프레쉬 명령 및 상기 저장회로에 저장된 상기 뱅크정보를 출력하는 리프레쉬 컨트롤러를 구비하고,상기 오토 리프레쉬 동작 모드에서, 상기 뱅크정보에 상응하는 적어도 하나의 메모리 뱅크는 상기 오토 리프레쉬 명령에 응답하여 오토 리프레쉬 동작을 수행하는 반도체 장치.
- 삭제
- 반도체 장치의 오토 리프레쉬 방법에 있어서,다수개의 메모리 뱅크들 중에서 적어도 하나의 메모리 뱅크를 선택하기 위한 뱅크정보를 저장하는 단계;오토 리프레쉬 모드에서 오토 리프레쉬 명령 및 상기 뱅크정보를 발생하는 단계; 및상기 오토 리프레쉬 명령 및 상기 뱅크정보에 응답하여 상기 뱅크정보에 의하여 선택된 적어도 하나의 메모리 뱅크에서 오토 리프레쉬 동작이 수행되는 단계를 구비하는 반도체 장치의 오토 리프레쉬 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0052619A KR100532456B1 (ko) | 2003-07-30 | 2003-07-30 | 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 |
| US10/834,757 US7379367B2 (en) | 2003-07-30 | 2004-04-29 | Memory controller and semiconductor comprising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0052619A KR100532456B1 (ko) | 2003-07-30 | 2003-07-30 | 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050014138A KR20050014138A (ko) | 2005-02-07 |
| KR100532456B1 true KR100532456B1 (ko) | 2005-11-30 |
Family
ID=34101777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0052619A KR100532456B1 (ko) | 2003-07-30 | 2003-07-30 | 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7379367B2 (ko) |
| KR (1) | KR100532456B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689863B1 (ko) * | 2005-12-22 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 그에 따른 방법 |
| US8949520B2 (en) | 2009-01-22 | 2015-02-03 | Rambus Inc. | Maintenance operations in a DRAM |
| US8310893B2 (en) * | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
| JP5010723B2 (ja) * | 2010-09-22 | 2012-08-29 | 株式会社東芝 | 半導体記憶制御装置 |
| US9355704B2 (en) * | 2012-12-28 | 2016-05-31 | Mediatek Inc. | Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller |
| DE102015002581A1 (de) * | 2014-04-03 | 2015-10-08 | Intel Corporation | Abbilden eines Mehrratenshadings auf monolithische Programme |
| KR20160004620A (ko) | 2014-07-03 | 2016-01-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| KR20200137313A (ko) * | 2019-05-29 | 2020-12-09 | 에스케이하이닉스 주식회사 | 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 저장 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627791A (en) | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
| JPH1166843A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100355226B1 (ko) | 1999-01-12 | 2002-10-11 | 삼성전자 주식회사 | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 |
| JP2000251467A (ja) * | 1999-03-02 | 2000-09-14 | Nec Ibaraki Ltd | メモリリフレッシュ制御装置およびその制御方法 |
| JP2001067867A (ja) * | 1999-08-31 | 2001-03-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4641094B2 (ja) * | 2000-11-17 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| US6646942B2 (en) * | 2001-10-09 | 2003-11-11 | Micron Technology, Inc. | Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages |
-
2003
- 2003-07-30 KR KR10-2003-0052619A patent/KR100532456B1/ko active IP Right Grant
-
2004
- 2004-04-29 US US10/834,757 patent/US7379367B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050014138A (ko) | 2005-02-07 |
| US20050024969A1 (en) | 2005-02-03 |
| US7379367B2 (en) | 2008-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1225589B1 (en) | Semiconductor memory device having a plurality of low power consumption modes | |
| KR100621619B1 (ko) | 리플레쉬 동작을 수행하는 반도체 메모리 장치 | |
| US5875143A (en) | Dynamic memory device with refresh circuit and refresh method | |
| US6603701B2 (en) | Semiconductor memory apparatus having cell blocks and column drivers with a column address decoding module and a column drive enable signal generation module arranged to effectively reduce chip size | |
| KR102389644B1 (ko) | 불휘발성 저항성 메모리를 위한 멀티-셀 구조 | |
| US7380048B2 (en) | System and method for managing data in memory for reducing power consumption | |
| KR20080070248A (ko) | 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법 | |
| US6523755B2 (en) | Semiconductor memory device | |
| KR20020079322A (ko) | 다이내믹 메모리내의 리프레시 메커니즘 | |
| US7088635B2 (en) | Bank based self refresh control apparatus in semiconductor memory device and its method | |
| KR100532456B1 (ko) | 메모리 컨트롤러 및 상기 메모리 컨트롤러를 구비하는반도체 장치 | |
| US6216248B1 (en) | Integrated memory | |
| KR20110031522A (ko) | 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법 | |
| JPH10340226A (ja) | 連想記憶方式のキャッシュメモリ | |
| KR100712505B1 (ko) | 메모리 어드레스 생성회로 및 이를 구비하는 메모리 콘트롤러 | |
| US7474578B2 (en) | Refresh control circuit and method thereof and bank address signal change circuit and methods thereof | |
| US6483743B1 (en) | Multilevel cell memory architecture | |
| EP1020867A1 (en) | Method for refreshing a dynamic memory | |
| KR19980016197A (ko) | 반도체 메모리소자의 리프레시 제어회로 | |
| US20040125684A1 (en) | Semiconductor memory device and address conversion circuit | |
| KR100798772B1 (ko) | 반도체 메모리 장치 | |
| US20040001381A1 (en) | Dram and refresh method thereof | |
| US20040221100A1 (en) | Semiconductor memory device for enhancing refresh operation in high speed data access | |
| KR100284743B1 (ko) | 저집적 디램 콘트롤러 장치와 연결되는 고집적 디램 반도체 장치 | |
| JPH0863969A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 14 |