TWI735727B - 記憶體裝置以及其刷新方法及記憶體系統 - Google Patents

記憶體裝置以及其刷新方法及記憶體系統 Download PDF

Info

Publication number
TWI735727B
TWI735727B TW107100768A TW107100768A TWI735727B TW I735727 B TWI735727 B TW I735727B TW 107100768 A TW107100768 A TW 107100768A TW 107100768 A TW107100768 A TW 107100768A TW I735727 B TWI735727 B TW I735727B
Authority
TW
Taiwan
Prior art keywords
refresh
temperature data
memory
memory device
memory cell
Prior art date
Application number
TW107100768A
Other languages
English (en)
Other versions
TW201826270A (zh
Inventor
崔洹準
梁熙甲
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201826270A publication Critical patent/TW201826270A/zh
Application granted granted Critical
Publication of TWI735727B publication Critical patent/TWI735727B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一種記憶體裝置包含：記憶體胞元陣列，其包含多個記憶體胞元列；溫度感測器，其偵測記憶體胞元陣列的溫度且產生內部溫度資料；第一暫存器，其儲存自記憶體裝置的外部接收的外部溫度資料；以及刷新控制單元，其藉由比較內部溫度資料與外部溫度資料來判定在刷新頻率下接收的刷新命令的跳過比率，且回應於基於跳過比率而跳過及傳輸的刷新命令對多個記憶體胞元列執行刷新操作，所述刷新頻率對應於外部溫度資料。

Description

記憶體裝置以及其刷新方法及記憶體系統
本發明的實施例是關於一種記憶體裝置以及一種其刷新方法。
記憶體裝置執行刷新操作以維持儲存於記憶體胞元中的資料。刷新操作消耗功率，此是因為記憶體胞元所需的電荷被再次充電。為了減少刷新操作的功率消耗，刷新操作可基於溫度而以不同方式加以執行。然而，對於每一記憶體裝置，不同記憶體裝置的操作歸因於不同實體特性、置放位置等可具有不同溫度相依性。
本發明的實施例可回應於每一記憶體裝置的溫度而執行刷新操作。
另外，本發明的實施例可以適當方式對記憶體裝置的快速升溫作出回應。
另外，本發明的實施例可執行刷新操作，即使干擾集中於記憶體裝置的特定胞元中亦如此。
本發明的一例示性實施例提供一種記憶體裝置，其包含：記憶體胞元陣列，其包含多個記憶體胞元列；溫度感測器，其偵測記憶體胞元陣列的溫度且產生內部溫度資料；第一暫存器，其儲存自記憶體裝置的外部接收的外部溫度資料；以及刷新控制單元，其藉由比較內部溫度資料與外部溫度資料來判定在刷新頻率下接收的刷新命令的跳過比率，且回應於基於跳過比率而跳過及傳輸的刷新命令對多個記憶體胞元列執行刷新操作，所述刷新頻率對應於外部溫度資料。
本發明的另一例示性實施例提供一種刷新記憶體裝置的方法，所述記憶體裝置包含記憶體胞元陣列，所述記憶體胞元陣列包含多個記憶體胞元列，其中所述方法包含：儲存自記憶體控制器接收的外部溫度資料；判定對應於外部溫度資料的刷新週期；以及回應於自記憶體控制器接收的刷新命令，基於對應於刷新週期的比率而輸出多個記憶體胞元列位址或多個記憶體胞元列位址中的至少一個弱胞元列位址，其中記憶體胞元陣列的弱胞元列具有短於記憶體胞元陣列的正常胞元列的資料保持時間。
本發明的又一例示性實施例提供一種記憶體系統，其包含：多個記憶體裝置，其各自包含記憶體胞元陣列以及溫度感測器，所述記憶體胞元陣列包含多個記憶體胞元列，所述溫度感測器藉由偵測記憶體胞元陣列的溫度而產生內部溫度資料；以及記憶體控制器，其自多個記憶體裝置接收內部溫度資料且在對應於內部溫度資料的最高溫度的頻率下將用於刷新多個記憶體胞元列的刷新命令輸出至多個記憶體裝置。
本發明的再一例示性實施例提供一種記憶體裝置，其包含：記憶體胞元陣列，其包含多個記憶體胞元列；溫度感測器，其偵測記憶體胞元陣列的溫度且產生第一刷新率資料；第一暫存器，其儲存自記憶體裝置的外部接收的第二刷新率資料；以及刷新控制單元，其基於比較第一刷新率資料與第二刷新率資料的結果回應於所接收刷新命令而對多個記憶體胞元列執行刷新操作。
本發明的再一例示性實施例提供一種記憶體裝置，其包含：記憶體胞元陣列，其包含多個記憶體胞元列，其中記憶體胞元列包含正常記憶體胞元列以及弱記憶體胞元列，所述弱記憶體胞元列具有短於所述正常記憶體胞元列的資料保持時間；第一暫存器，其儲存自記憶體裝置外部接收的外部溫度資料；以及刷新控制單元，其藉由比較記憶體胞元陣列的內部溫度資料與外部溫度資料來判定在刷新頻率下接收的刷新命令的跳過比率，且回應於基於跳過比率而跳過及執行的刷新命令對多個記憶體胞元列執行刷新操作，所述刷新頻率對應於外部溫度資料，其中回應於所接收刷新命令中的至少一者而對至少一個弱胞元列執行刷新操作。
根據本發明的例示性實施例，有可能減少刷新操作的功率消耗。
根據本發明的例示性實施例，有可能改良儲存於記憶體胞元中的資料的安全性。
在以下描述中，假定半導體記憶裝置為動態隨機存取記憶體（dynamic random access memory；DRAM）。然而，本發明的技術概念可由熟習此項技術者應用於其他半導體記憶體裝置。
圖1示意性地說明根據例示性實施例的記憶體系統。記憶體系統包含多個記憶體排（memory rank）10-1及記憶體排10-2以及記憶體控制器20。為方便說明起見，圖1的記憶體系統說明為包含兩個記憶體排10-1以及記憶體排10-2，且每一記憶體排說明為由四個記憶體裝置100組態。然而，儘管圖1描繪兩個記憶體排10-1及記憶體排10-2以及四個記憶體裝置100，但本發明的實施例不限於此，且根據其他實施例的記憶體系統可包含更多或更少的記憶體排，且每一記憶體排可包含更多或更少的記憶體裝置。
根據實施例，包含於記憶體排10-1以及記憶體排10-2中的各別記憶體裝置100自記憶體控制器20接收且執行命令/位址信號CA，且將資料信號DQ傳輸至記憶體控制器20或自記憶體控制器20接收資料信號DQ。記憶體排10-1以及記憶體排10-2可由晶片選擇信號CS0以及晶片選擇信號CS1分開地操作。
根據實施例，記憶體控制器20控制記憶體裝置100的總體操作，例如讀取、寫入或刷新操作，且可至少部分地由系統單晶片（system on chip；SoC）實施。
接著，參看圖2，將詳細描述記憶體裝置100。
圖2為圖1中所說明的記憶體裝置100的方塊圖。圖2中所說明的記憶體裝置100為例示性且非限制性的，且在其他實施例中可修改記憶體裝置組態。另外，儘管圖2說明第一庫記憶體陣列130a至第四庫記憶體陣列130d，但此是為方便說明起見，且實施例不限於此。舉例而言，在其他例示性實施例中，可在記憶體裝置100中提供四個或多於四個庫記憶體陣列。
根據實施例，記憶體裝置100可包含一或多個記憶體晶片，且圖2說明一個此類記憶體晶片的例示性、非限制性組態。記憶體裝置100包含資料輸入/輸出（I/O）驅動器120、包含第一庫記憶體陣列130a至第四庫記憶體陣列130d的記憶體胞元陣列130、對應於庫記憶體陣列130a至庫記憶體陣列130d配置的感測放大器131a至感測放大器131d，庫列解碼器132a至庫列解碼器132d以及行解碼器134a至行解碼器134d、輸入/輸出閘控電路133、控制單元150、刷新控制電路160、CA緩衝器170、位址緩衝器172、列位址選擇器174、庫控制邏輯176、行位址栓鎖器178以及溫度感測器180。刷新控制電路160可包含於控制單元150中或分開地組態。
根據實施例，記憶體裝置100可為動態隨機存取記憶體（dynamic random access memory；DRAM），諸如雙資料速率同步動態隨機存取記憶體（double data rate synchronous dynamic random access memory；DDR SDRAM）、低功率雙資料速率（low power double data rate；LPDDR）SDRAM、圖形雙資料速率（graphics double data rate；GDDR）SDRAM或記憶體匯流排（rambus）動態隨機存取記憶體（rambus dynamic random access memory；RDRAM）。替代地，在其他例示性實施例中，記憶體裝置100可為需要刷新操作的任何另一記憶體裝置，諸如電阻式記憶體裝置。
根據實施例，控制單元150控制記憶體裝置100的總體操作，且包含命令解碼器152、刷新控制電路160以及模式暫存器154及模式暫存器156。控制單元150產生控制信號以根據自記憶體控制器20接收的命令CMD執行寫入操作或讀取操作。另外，控制單元150產生控制信號以基於自記憶體控制器20接收的刷新命令而對第一庫記憶體陣列130a至第四庫記憶體陣列130d進行刷新操作。
根據實施例，模式暫存器154以及模式暫存器156儲存用於設定記憶體裝置100的操作環境的資訊。詳言之，當自記憶體控制器20接收到模式暫存器寫入（mode register write；MRW）命令時，模式暫存器154儲存自DQ墊接收的外部溫度資料TEMP_R。
另外，根據實施例，模式暫存器156儲存輸出溫度資料TEMP_M，所述輸出溫度資料TEMP_M是基於由溫度感測器180偵測到且傳輸至控制單元150的內部溫度資料TEMP。當自記憶體控制器20接收到模式暫存器讀取（mode register read；MRR）命令時，輸出溫度資料TEMP_M經由DQ墊傳輸至記憶體控制器20。
根據實施例，內部溫度資料TEMP包含第一刷新率資料，所述第一刷新率資料對應於由每一記憶體裝置100中的溫度感測器180偵測到的溫度。第一刷新率資料被設定成對應於偵測到的溫度。隨著偵測到的溫度升高，第一刷新率資料值的值增大以縮短刷新週期。
根據實施例，輸出溫度資料TEMP_M包含基於第一刷新率資料的第二刷新率資料。第二刷新率資料相比於第一刷新率資料具有更少位元。舉例而言，模式暫存器156可儲存多個經劃分區段中的一區段的記憶體位址，所述區段接收經傳輸第一刷新率資料作為第二刷新資料。
根據實施例，外部溫度資料TEMP_R包含由記憶體控制器20自每一記憶體裝置100接收的第二刷新率資料中的至少一者。舉例而言，記憶體控制器20可將第二刷新率資料值中的最大值作為外部溫度資料TEMP_R傳輸至每一記憶體裝置100。作為另一實例，記憶體控制器20可將第二刷新率資料值中的最大值傳輸至一個記憶體裝置100，且將中間的第二刷新率資料值傳輸至其他記憶體裝置。記憶體控制器20選擇所接收第二刷新率資料值中的至少一者以將其傳輸至記憶體裝置100中的每一者，但實施例不限於以上描述。
根據實施例，內部溫度資料TEMP與輸出溫度資料TEMP_M各自具有不同數目個位元，且內部溫度資料TEMP與外部溫度資料TEMP_R可各自具有不同數目個位元。舉例而言，外部溫度資料TEMP_R以及輸出溫度資料TEMP_M可各自具有3位元，且內部溫度資料TEMP可具有4位元。
根據實施例，CA緩衝器170與內部時脈信號同步以鎖存輸入命令/位址信號CA。經鎖存命令CMD以及位址ADDR分別提供至命令解碼器152以及位址緩衝器172。
根據實施例，位址緩衝器172接收位址ADDR。位址ADDR包含庫位址BANK_ADDR。另外，位址ADDR包含用於定址記憶體胞元陣列130的列的列位址ROW_ADDR以及用於定址行的行位址COL_ADDR。列位址ROW_ADDR經由列位址選擇器174提供至庫列解碼器132a至庫列解碼器132d，且行位址COL_ADDR經由行位址栓鎖器178提供至行解碼器134a至行解碼器134d。另外，庫位址BANK_ADDR可提供至庫控制邏輯176。
根據實施例，庫控制邏輯176回應於庫位址BANK_ADDR而產生庫控制信號。另外，回應於庫控制信號，啟動第一庫列解碼器132a至第四庫列解碼器132d中對應於庫位址BANK_ADDR的庫列解碼器，且另外，啟動第一行解碼器134a至第四行解碼器134d中對應於庫位址BANK_ADDR的行解碼器。
根據實施例，刷新控制電路160產生刷新列位址REF_ADDR，所述刷新列位址REF_ADDR選擇記憶體胞元陣列130中將對其執行刷新的列。刷新控制電路160使用刷新命令、外部溫度資料TEMP_R以及內部溫度資料TEMP來產生刷新列位址REF_ADDR。
根據實施例，列位址選擇器174可由多工器實施。列位址選擇器174自位址緩衝器172接收列位址ROW_ADDR且自刷新控制電路160接收刷新列位址REF_ADDR。列位址選擇器174選擇性地輸出列位址ROW_ADDR或刷新列位址REF_ADDR。自列位址選擇器174輸出的列位址分別提供至第一庫列解碼器132a至第四庫列解碼器132d。
根據實施例，第一庫列解碼器132a至第四庫列解碼器132d中由庫控制邏輯176啟動的庫列解碼器對自列位址選擇器174接收的列位址進行解碼，以啟動對應於列位址的字線。舉例而言，經啟動庫列解碼器可將字線驅動電壓施加至對應於列位址的字線。
根據實施例，行位址栓鎖器178自位址緩衝器172接收行位址COL_ADDR且暫時儲存所接收行位址COL_ADDR。行位址栓鎖器178將所儲存的行位址COL_ADDR分別提供至第一行解碼器134a至第四行解碼器134d。
根據實施例，第一行解碼器134a至第四行解碼器134d中由庫控制邏輯176啟動的庫行解碼器經由輸入/輸出閘控電路133啟動對應於庫位址BANK_ADDR以及行位址COL_ADDR的感測放大器。
根據實施例，輸入/輸出閘控電路133包含輸入資料遮罩邏輯、儲存自第一庫記憶體陣列130a至第四庫記憶體陣列130d接收的資料的讀取資料栓鎖器以及將資料寫入於第一庫記憶體陣列130a至第四庫記憶體陣列130d中的寫入驅動器，以及閘控輸入/輸出資料的電路。
根據實施例，待寫入於第一庫記憶體陣列130a至第四庫記憶體陣列130d中的一個庫記憶體陣列的記憶體胞元陣列中的寫入資料由資料輸入/輸出驅動器120經由DQ墊DQ PAD自記憶體控制器20接收。由資料輸入/輸出驅動器120接收的資料經由寫入驅動器寫入於一個庫記憶體陣列中。
接著，根據實施例，將參看圖3詳細描述例示性實施例的刷新控制電路160。
圖3為詳細說明圖2中所說明的記憶體裝置的一些組態的方塊圖。根據實施例，如圖3中所說明，刷新控制電路160自命令解碼器152接收刷新命令REF_CMD。刷新控制電路160自模式暫存器154接收外部溫度資料TEMP_R且自溫度感測器180接收內部溫度資料。另外，刷新控制電路160輸出刷新列位址REF_ADDR。
根據實施例，刷新控制電路160包含刷新率控制單元162、刷新命令傳輸單元164以及刷新位址產生器166。
首先，根據實施例，溫度感測器180輸出對應於多個n個區段中的一者的值，n為正數，所述值對應於作為內部溫度資料TEMP的偵測到的溫度。
根據實施例，命令解碼器152接收命令CMD且對其進行解碼。命令解碼器152對寫入啟用信號、列位址選通信號、行位址選通信號、晶片選擇信號等進行解碼，以產生對應於命令CMD的控制信號。命令解碼器152將刷新命令REF_CMD傳輸至刷新控制電路160，刷新控制電路160產生刷新列位址REF_ADDR以用於刷新。刷新命令REF_CMD包含具有刷新時間間隔的預定脈衝，且刷新位址產生器166回應於脈衝的位準改變而執行計數操作。
根據實施例，刷新率控制單元162自溫度感測器180接收內部溫度資料TEMP。刷新率控制單元162使用內部溫度資料TEMP產生輸出溫度資料TEMP_M，且將所產生的輸出溫度資料TEMP_M儲存於模式暫存器156中。刷新率控制單元162藉由增大對應於包含內部溫度的區段的值來產生輸出溫度資料TEMP_M。
詳言之，根據實施例，刷新率控制單元162產生對應於m個溫度區段中的一者的值作為輸出溫度資料TEMP_M，其中m為正數，m≤n，亦即大於偵測到的內部溫度。
舉例而言，假定在m個區段當中，第一區段對應於在40℃與50℃之間的溫度，且第二區段對應於在50℃與60℃之間的溫度。當內部溫度資料TEMP的值包含於第一區段中時，刷新率控制單元162產生對應於第二區段的輸出溫度資料TEMP_M的值。
根據實施例，刷新率控制單元162自模式暫存器154接收外部溫度資料TEMP_R。外部溫度資料TEMP_R作為DQ信號自記憶體控制器20被接收。外部溫度資料TEMP_R可為自包含於另一排中的記憶體裝置接收的溫度資料。外部溫度資料TEMP_R可為自包含記憶體裝置100的排的另一記憶體裝置接收的溫度資料。
根據實施例，刷新率控制單元162藉由使用外部溫度資料TEMP_R來判定自記憶體控制器20接收的刷新命令的刷新週期或頻率，且產生記憶體命令以用於在一個刷新週期內刷新所有記憶體胞元列。
根據實施例，刷新週期為刷新包含於記憶體裝置100中的所有記憶體胞元列所需的週期。根據揮發性記憶體裝置標準，刷新週期根據溫度改變。
根據實施例，刷新率控制單元162藉由使用經判定刷新週期來判定正常胞元列位址刷新操作與弱胞元列位址刷新操作的比率。
根據實施例，作為具有相對較短資料保持時間的記憶體胞元的弱胞元的數目增大。為了維持儲存於弱胞元中的資料同時依序刷新記憶體胞元列，在正常胞元列刷新操作之間執行至少一次弱胞元列刷新操作。
亦即，根據實施例，刷新率控制單元162基於經判定刷新週期而判定輸入刷新命令REF_CMD的正常胞元列刷新操作命令與弱胞元列刷新操作命令的比率，所述比率在下文中被稱作弱胞元刷新比率。
根據刷新週期，弱胞元刷新比率為i:j，其中i以及j為正數，且i:j為正常胞元列刷新操作命令與弱胞元列刷新操作命令的比率。當刷新週期較短時，i/j值大於在刷新週期較長的情況下的i/j值。
另外，根據實施例，刷新率控制單元162藉由使用內部溫度資料TEMP以及外部溫度資料TEMP_R來判定正常胞元列刷新操作的非跳過刷新命令與經跳過刷新命令之間的比率，所述比率在下文中被稱作命令跳過比率。
根據實施例，當包含偵測到的內部溫度的溫度區段為高於包含外部溫度的溫度區段的溫度區段時，刷新率控制單元162不跳過刷新命令。
另外，根據實施例，當包含偵測到的內部溫度的溫度區段在包含外部溫度的溫度區段中時，刷新率控制單元162跳過刷新命令。
在此情況下，根據實施例，刷新率控制單元162進一步判定命令跳過比率。舉例而言，假設接收到相同的外部溫度資料，但內部溫度包含於不同溫度區段中，且內部溫度資料具有不同值。在內部溫度包含於對應於相對較高溫度的溫度區段中的情況下，判定命令跳過比率以更頻繁地跳過刷新命令，如與內部溫度包含於對應於相對較低溫度的溫度區段中的情況相比。
根據實施例，刷新率控制單元162藉由使用命令跳過比率以及弱胞元刷新比率來產生控制信號CCS。
舉例而言，根據實施例，刷新率控制單元162將弱胞元刷新比率判定為a:b，且將命令跳過比率判定為c:d，其中a、b、c以及d為正數，且c+d=a。當接收到a+b個刷新命令時，刷新率控制單元162判定用於正常胞元列刷新操作的a個刷新命令，判定用於弱胞元列刷新操作的b個刷新命令，且產生控制信號CCS以控制用於經跳過正常胞元列刷新操作的d個刷新命令。
根據實施例，刷新命令傳輸單元164基於控制信號CCS而傳輸刷新命令mREF_CMD，在刷新命令mREF_CMD中，輸入刷新命令REF_CMD中的一些刷新命令被跳過。
詳言之，根據實施例，當接收到a+b個刷新命令REF_CMD時，刷新命令傳輸單元164跳過正常胞元列刷新操作命令中的d個刷新命令且傳輸c個刷新命令mREF_CMD。
在此情況下，根據實施例，刷新命令傳輸單元164以命令跳過比率跳過刷新命令。舉例而言，使弱胞元刷新比率為32:8，且使命令跳過比率為28:4。當接收到40個刷新命令時，刷新命令傳輸單元164跳過32個正常胞元列刷新操作命令中的四個刷新命令。刷新命令傳輸單元164以7:1的比率輸出用於正常胞元列刷新操作的28個刷新命令，且跳過四個刷新命令，所述比率是由28以及4的最大公因數加以判定。亦即，當接收到32個刷新命令時，刷新命令傳輸單元164藉由跳過一個刷新命令同時輸出7個刷新命令來跳過四個刷新命令。
接著，根據實施例，刷新位址產生器166產生刷新列位址REF_ADDR，使得回應於輸入刷新命令mREF_CMD而刷新連接到記憶體胞元列的記憶體胞元。
根據實施例，刷新位址產生器166包含其中的位址計數器。刷新位址產生器166執行計數操作，同時執行正常胞元列刷新操作命令。刷新位址產生器166藉由根據計數操作增大值來依序產生正常胞元列位址。
根據實施例，刷新位址產生器166包含旗標儲存器168，旗標儲存器168儲存表示對應記憶體胞元列是否為弱胞元列的弱胞元旗標。刷新位址產生器166回應於弱胞元列刷新操作命令而產生對應於弱胞元旗標的弱胞元列位址。
根據實施例，刷新位址產生器166藉由使用控制信號CCS而根據一些輸入刷新命令mREF_CMD輸出正常胞元列位址且根據其他刷新命令輸出弱胞元列位址。
根據實施例，可由控制信號CCS的弱胞元刷新比率以及命令跳過比率來判定輸出正常胞元列位址的操作與輸出弱胞元列位址的操作的比率。
舉例而言，使弱胞元刷新比率為32:8，且使命令跳過比率為28:4。刷新位址產生器166在接收到28個輸入刷新命令mREF_CMD時依序輸出正常胞元列位址，且回應於在輸出正常胞元列位址之後接收到的8個刷新命令mREF_CMD而輸出弱胞元列位址。
在下文中，根據實施例，將參看圖4以及圖5描述包含如上組態的刷新控制電路160的記憶體裝置100的刷新方法。
圖4為根據例示性實施例的記憶體裝置的刷新方法的流程圖，且圖5為圖4的方法中的一些步驟的詳細流程圖。
根據實施例，參看圖4，首先，溫度感測器180偵測內部溫度（S10）。溫度感測器180設置於每一記憶體裝置100中以偵測對應區中的溫度。溫度感測器180將內部溫度資料輸出至控制單元150。
根據實施例，控制單元150基於內部溫度資料而產生輸出溫度資料，且將所產生的輸出溫度資料儲存於模式暫存器156中（S11）。
在此情況下，記憶體裝置100自記憶體控制器20接收模式暫存器讀取命令（S11-1）且將儲存於模式暫存器156中的溫度資料TEMP_M輸出至記憶體控制器20（S11-2）。
詳言之，根據實施例，記憶體控制器20輸出包含關於記憶體裝置100中的一些或全部的模式暫存器讀取命令的命令/位址信號CA。接收模式暫存器讀取命令的記憶體裝置100將儲存於模式暫存器156中的輸出溫度資料TEMP_M輸出至記憶體控制器20。
根據實施例，記憶體控制器20根據輸出溫度資料TEMP_M的輸出溫度改變刷新週期。舉例而言，記憶體控制器20在輸出溫度的值較大時減小刷新週期，且在輸出溫度的值較小時增大刷新週期。
根據實施例，當記憶體控制器20分別自多個記憶體裝置100接收輸出溫度資料TEMP_M時，記憶體控制器20比較輸出溫度的值。記憶體控制器20基於最高輸出溫度而改變刷新週期。
根據實施例，記憶體控制器20產生命令/位址信號CA以將對應於經改變刷新週期的刷新命令傳輸至記憶體裝置100。另外，記憶體控制器20將用於設定模式暫存器寫入命令以及刷新週期的輸出溫度資料作為外部溫度資料TEMP_R傳輸至記憶體裝置100。
根據實施例，記憶體裝置100回應於模式暫存器寫入命令而接收傳輸至DQ墊DQ PAD的外部溫度資料TEMP_R（S12），且將所接收外部溫度資料儲存於模式暫存器154中。
根據實施例，刷新率控制單元162使用外部溫度資料TEMP_R以及內部溫度資料TEMP來判定命令跳過比率以及弱胞元刷新比率（S13）。
將參看圖5描述步驟S13。根據實施例，如圖5中所說明，刷新率控制單元162使用外部溫度資料TEMP_R來判定自記憶體控制器20輸入的刷新命令的刷新週期（S20）。
根據實施例，刷新率控制單元162根據經判定刷新週期判定弱胞元刷新比率（S21）。將參看圖6以及圖7描述步驟S20以及步驟S21。
圖6以及圖7為根據例示性實施例的刷新方法執行的刷新記憶體胞元列的實例的時序圖。
參看圖6以及圖7，根據實施例，刷新週期tREFW_1與刷新週期tREFW_2彼此相同，且所述刷新命令之間的循環為tREFi1。刷新週期tREFW_3與刷新週期tREFW_4彼此相同，且所述刷新命令之間的循環為tREFi2。在刷新週期tREFW_1至刷新週期tREFW_4內可接收到相同數目個刷新命令。
另外，根據實施例，由於刷新週期tREFW_3短於刷新週期tREFW_1，因此刷新週期tREFW_3可為對應於較高溫度的刷新週期。根據實施例，假定刷新週期tREFW_1為刷新週期tREFW_3的兩倍長。
根據實施例，刷新率控制單元162藉由減小用於刷新弱胞元列的輸入刷新命令的比率來判定弱胞元刷新比率，此是因為基於外部溫度而判定的刷新週期較短。
舉例而言，刷新率控制單元162可判定在刷新週期tREFW_1中，弱胞元刷新比率為i1:j1，且在刷新週期tREFW_3中，弱胞元刷新比率為i2:j2。在此情況下，i2/j2大於i1/j1。根據實施例，假定i1=32，j1=8，i2=64，且j2=8。
根據實施例，一個刷新週期tREFW_1基於刷新命令的數目而劃分成多個區段R11、R12…。在區段R11內接收到40個刷新命令。由於弱胞元刷新比率為i1:j1（32:8），因此在區段RA11內接收到的40個刷新命令中的32個刷新命令被判定為正常胞元列刷新操作命令，且區段RB11內的其餘8個刷新命令被判定為弱胞元列刷新操作命令。
類似地，根據實施例，且現參看圖7，一個刷新週期tREFW_3可基於刷新命令的數目而劃分成多個區段R21、R22…。在區段R21內接收到72個刷新命令。由於弱胞元刷新比率為i2:j2（64:8），因此區段R21內的72個刷新命令中的64個刷新命令被判定為正常胞元列刷新操作命令，且區段RB21內的其餘8個刷新命令被判定為弱胞元列刷新操作命令。
根據實施例，由於弱胞元列刷新操作受除溫度之外的因素影響，弱胞元列刷新操作應在預定時間週期下執行，即使刷新週期基於溫度改變而改變亦如此。亦即，即使基於升高的溫度而以減小的刷新週期（亦即，更頻繁地）接收刷新命令，應以實質上相同的時間間隔執行弱胞元列刷新操作。
根據實施例，如圖6以及圖7中所說明，刷新週期tREFW_1為刷新週期tREFW_3的兩倍長，且在每一刷新週期下接收到的刷新命令的數目相同。因此，圖6中接收到32個正常胞元列刷新命令的區段RA11的長度與圖7中接收到64個正常胞元列刷新命令的區段RA21的長度彼此相等。使用在接收到用於正常胞元列刷新的刷新命令之後接收到的刷新命令來執行弱胞元列刷新操作。
根據例示性實施例的刷新方法，甚至在基於彼此不同的外部溫度而判定刷新週期的情況下，當經過相同的刷新週期時間RA11以及刷新週期時間RA21時，可判定弱胞元刷新比率以使用用於弱胞元列刷新操作的預定數目個刷新命令。
接著，根據實施例，返回參看圖5，刷新率控制單元162比較內部溫度資料TEMP的內部溫度與外部溫度資料TEMP_R的外部溫度（S22）。
根據實施例，當內部溫度的溫度區段為高於外部溫度的溫度區段的溫度區段時，刷新率控制單元162不跳過刷新命令（S23）。
根據實施例，當內部溫度的溫度區段為外部溫度的溫度區段時，刷新率控制單元162跳過刷新命令（S24）。
根據實施例，刷新率控制單元162使用內部溫度資料TEMP來判定命令跳過比率（S25）。在此情況下，跳過刷新命令的比率在內部溫度較低時的命令跳過比率大於在內部溫度較高時的命令跳過比率。
根據實施例，刷新率控制單元162使用命令跳過比率以及弱胞元刷新比率來產生控制信號CCS（S26）。
將參看圖8描述步驟S23至步驟S25。
圖8為根據例示性實施例的刷新方法跳過的刷新記憶體胞元列的實例的時序圖。如圖8中所說明，一個刷新週期tREFW_1可基於刷新命令的數目而劃分成多個區段R11、R12…。可在區段R11內接收到40個刷新命令。由於弱胞元刷新比率為i1:j1（32:8），因此在區段RA11內接收到的40個刷新命令中的32個刷新命令為正常胞元列刷新操作命令，且在區段RB11內接收到的其餘8個刷新命令為弱胞元列刷新操作命令。
根據實施例，刷新率控制單元162藉由使用內部溫度以及外部溫度來判定是否跳過刷新命令以及命令跳過比率。在此情況下，當外部溫度的區段未改變時，判定命令跳過比率以使得在內部溫度較低時經跳過刷新命令的比率大於在內部溫度較高時經跳過刷新命令的比率。
根據實施例，內部溫度在mREF_CMD3處最高，且內部溫度可自mREF_CMD2至mREF_CMD1降低。
根據實施例，當內部溫度的溫度區段為高於外部溫度的溫度區段的區段時，刷新率控制單元162產生控制信號CCS以執行刷新命令，諸如mREF_CMD3。
根據實施例，當內部溫度的溫度區段為外部溫度的區段時，刷新率控制單元162產生控制信號CCS以跳過刷新命令，諸如mREF_CMD1或mREF_CMD2。針對mREF_CMD1的經跳過正常胞元列刷新操作命令的比率大於針對mREF_CMD2的比率。
舉例而言，當命令跳過比率為16:16時，使mREF_CMD1表示刷新命令。在此情況下，刷新命令傳輸單元164跳過在區段RA11內接收到的32個刷新命令中的16個刷新命令。刷新命令傳輸單元164以1:1的比率輸出16個刷新命令且跳過16個刷新命令。亦即，當接收到32個刷新命令時，刷新命令傳輸單元164藉由在執行一個刷新命令時跳過一個刷新命令來跳過16個刷新命令。
作為另一實例，當命令跳過比率為24:8時，使mREF_CMD2表示刷新命令。在此情況下，刷新命令傳輸單元164跳過在區段RA11內接收到的32個刷新命令中的8個刷新命令。刷新命令傳輸單元164以3:1的比率輸出24個刷新命令且跳過8個刷新命令。亦即，當接收到32個刷新命令時，刷新命令傳輸單元164藉由在執行三個刷新命令時跳過一個刷新命令來跳過8個刷新命令。
返回參看圖4，將描述根據實施例的刷新方法。刷新控制電路160接收刷新命令REF_CMD（S14）。刷新命令傳輸單元164以及刷新位址產生器166使用控制信號CCS將所接收刷新命令REF_CMD作為刷新列位址REF_ADDR輸出至列位址選擇器174（S15）。接著，列位址選擇器174將刷新列位址REF_ADDR分別施加至第一庫列解碼器132a至第四庫列解碼器132d，且第一庫列解碼器132a至第四庫列解碼器132d啟動對應於刷新列位址REF_ADDR的字線。
接著，根據實施例，將參看圖9以及圖10描述根據例示性實施例的刷新方法的溫度的刷新週期改變。
圖9以及圖10為說明根據例示性實施例的刷新方法的溫度以及刷新週期tREFW的區段的圖式。
圖9以及圖10的垂直軸所示的tR1至tR5分別指示刷新週期，並且tR1 ＜tR2 ＜tR3 ＜tR4 ＜tR5。圖9以及圖10的水平軸所示的T1至T8分別指示溫度，並且T1 ＜T11 ＜T12 ＜T3 ＜T31 ＜T32 ＜T33 ＜T5 ＜T51 ＜T7 ＜T8。
根據實施例，如圖9中所說明，刷新週期e_tREFW為自記憶體控制器20接收的刷新命令的刷新週期，且刷新週期m_tREFW為作為刷新列位址REF_ADDR由刷新控制電路160輸出的刷新命令的刷新週期。
在溫度區段T1或更低以及溫度區段T8或更高處，刷新週期m_tREFW與刷新週期e_tREFW相同。
在溫度T1與溫度T8之間的區段處，刷新週期m_tREFW長於刷新週期e_tREFW。在例示性實施例的刷新方法中，由於可基於內部溫度而跳過所接收的刷新命令，因此刷新週期m_tREFW長於刷新週期e_tREFW。
舉例而言，在溫度T1與溫度T3之間的區段處，刷新週期e_tREFW為tR4（ms），且刷新週期m_tREFW長於tR4。
根據例示性實施例的刷新方法，由於刷新週期m_tREFW長於刷新週期e_tREFW，因此可減少刷新操作的功率消耗。
接著，根據實施例，如圖10中所說明，在例示性實施例的刷新方法中，弱胞元刷新比率基於由外部溫度資料TEMP_R判定的刷新週期o_tREFW而改變。當刷新週期變化時，在相同時間內接收到的刷新命令的數目響應於所述變化而變化。在圖10中，弱胞元刷新週期w_tREFW可藉由將刷新週期o_tREFW乘以弱胞元刷新比率來取得。換言之，弱胞元刷新週期w_tREFW可以是w_tREFW=o_tREFW×(W)/(N+W)，其中弱胞元刷新比率為N：W。
舉例而言，記憶體控制器20藉由在當前時間處輸出的模式暫存器讀取命令來接收記憶體裝置100的溫度。記憶體控制器20比較當前點溫度的溫度區段與先前藉由模式暫存器讀取命令接收到的溫度的區段。記憶體控制器20將刷新命令的數目輸出至記憶體裝置100，在當前溫度區段與先前溫度區段相比增大了一個區段時，所述數目在預定時間內可加倍。接著，刷新控制電路160使弱胞元列刷新命令相對於正常胞元列刷新命令的比率減半，例如在刷新命令的數目自32增大至64時自32:8減小至64:8。
因此，根據例示性實施例的刷新方法，即使在刷新週期根據彼此不同的外部溫度判定時，當經過相同刷新時間週期時，弱胞元刷新比率經判定以使用預定數目個弱胞元列刷新操作命令。
Figure 02_image001
表 一
接著，根據實施例，將參看表一作為實例描述外部溫度資料TEMP_R、由外部溫度判定的刷新週期、內部溫度資料TEMP、由內部溫度判定的刷新週期、弱胞元刷新比率以及命令跳過比率。
表一為如根據例示性實施例的刷新方法判定的刷新比率以及待跳過的刷新命令的數目的實例的表。如表一中所說明，外部溫度資料TEMP_R的溫度區段被劃分成總計7個區段，諸如T1或更低的溫度區段1、T1至T3的溫度區段2、T3至T5的溫度區段3、T5至T7的溫度區段4、T7至T8的溫度區段5、T8至T10的溫度區段6、以及T10或更高的溫度區段7。在表一中，N/A（不適用）可以意指根據某些實施例的記憶體裝置100不能操作。
根據實施例，刷新率控制單元162基於外部溫度資料TEMP_R而判定刷新週期。藉由將溫度區段3的刷新週期設定為1，溫度區段1至溫度區段6的刷新週期分別為0.25、0.5、1、2、4等。在此情況下，由於記憶體裝置100在T10或更高的溫度區段7內不操作，因此其描述將省略。
根據實施例，刷新率控制單元162基於基於外部溫度資料TEMP_R所判定的刷新週期而判定弱胞元刷新比率N:W。
另外，根據實施例，內部溫度資料TEMP的溫度區段可劃分成總計15個區段。舉例而言，溫度區段1可劃分成三個區段，溫度區段2可劃分成三個區段，溫度區段3可劃分成四個區段，且溫度區段4可劃分成兩個區段，而溫度區段5至溫度區段7不進一步劃分。
根據實施例，刷新率控制單元162藉由比較內部溫度的溫度區段與外部溫度的溫度區段來判定命令跳過比率。舉例而言，當外部溫度在溫度區段3中且偵測到的內部溫度在溫度區段3的區段T31至區段T32中時，刷新率控制單元162將命令跳過比率判定為32-c:c。對於另一實例，當外部溫度在溫度區段3中且偵測到的內部溫度在溫度區段3的區段T33至區段T5中時，刷新率控制單元162將命令跳過比率判定為32-a:a。
根據實施例，當內部溫度的溫度區段在高於外部溫度的溫度區段的溫度區段中時，刷新率控制單元162不跳過刷新命令。舉例而言，當外部溫度在溫度區段3中且偵測到的內部溫度在溫度區段4中時，刷新率控制單元162不跳過刷新命令。
圖11為根據例示性實施例的記憶體裝置併入至行動系統中的實例的方塊圖。參看圖11，根據實施例的行動系統1900包含經由匯流排1902彼此連接的應用程式處理器1910、網路連接器1920、第一記憶體裝置1930、第二記憶體裝置1940、使用者介面1950以及電源供應器1960。第一記憶體裝置1930為揮發性記憶體裝置，且第二記憶體裝置1940為非揮發性記憶體裝置。
根據實施例，應用程式處理器1910執行提供（例如）網際網路瀏覽器、遊戲、電影等的應用程序。根據例示性實施例，應用程式處理器1910進一步包含外部快取記憶體或內部快取記憶體。
根據實施例，網路連接器1920執行與外部裝置進行的無線通信或有線通信。
根據實施例，第一記憶體裝置1930為儲存由應用程式處理器1910處理的資料或作為工作記憶體操作的揮發性記憶體裝置。第一記憶體裝置1930包含多個記憶體胞元列、偵測內部溫度的溫度感測器以及儲存外部溫度的模式暫存器。第一記憶體裝置1930藉由基於外部溫度判定正常胞元列刷新操作命令與弱胞元列刷新操作命令的比率來執行輸入刷新命令。另外，第一記憶體裝置1930可藉由比較內部溫度與外部溫度來跳過及執行一些正常胞元列刷新操作命令。
根據實施例，第二記憶體裝置1940為儲存用於引導行動系統1900的引導映像的非揮發性記憶體裝置。使用者介面1950包含一或多個輸入裝置（諸如，小鍵盤、觸控式螢幕）或一或多個輸出裝置（諸如，揚聲器以及顯示器裝置）。電源供應器1960供應操作電壓。
圖12為根據例示性實施例的記憶體裝置併入至計算系統中的實例的方塊圖。參看圖12，根據實施例的計算系統2000包含處理器2010、輸入/輸出集線器2020、輸入/輸出控制器集線器2030、記憶體裝置2040以及圖形卡2050。
根據實施例，處理器2010可執行各種計算功能，諸如特定計算或任務。處理器2010包含控制記憶體裝置2040的操作的記憶體控制器2011。
根據實施例，包含於處理器2010中的記憶體控制器2011為整合式記憶體控制器（integrated memory controller；IMC）。根據例示性實施例，記憶體控制器2011可定位於輸入/輸出集線器2020中。包含記憶體控制器2011的輸入/輸出集線器2020被稱為記憶體控制器集線器（memory controller hub；MCH）。
根據實施例，記憶體裝置2040包含多個記憶體胞元列、偵測內部溫度的溫度感測器以及儲存外部溫度的模式暫存器。記憶體裝置2040藉由基於外部溫度判定正常胞元列刷新操作命令與弱胞元列刷新操作命令之間的比率來執行輸入刷新命令。另外，記憶體裝置2040藉由比較內部溫度與外部溫度來跳過且執行正常胞元列刷新操作命令中的一些。
根據實施例，輸入/輸出集線器2020管理諸如圖形卡2050以及處理器2010的裝置之間的資料傳輸。
根據實施例，圖形卡2050經由加速圖形連接埠（accelerated graphics port；AGP）或周邊組件高速互連（peripheral component interconnect express；PCIe）與輸入/輸出集線器2020連接。圖形卡2050控制顯示影像的顯示器裝置。
根據實施例，輸入/輸出控制器集線器2030執行資料緩衝以及介面中繼（interface mediation），使得各種系統介面可高效地操作。輸入/輸出控制器集線器2030經由內部匯流排與輸入/輸出集線器2020連接。輸入/輸出控制器集線器2030向周邊裝置提供各種介面。輸入/輸出控制器集線器2030可連接至外部裝置透過通用序列匯流排（Universal Serial Bus，USB）、序列先進技術附件（Serial Advanced Technology Attachment，SATA）、通用型之輸入輸出（General Purpose Input/Output，GPIO）、低腳位計數（Low Pin Count，LPC）、周邊組件互連（Peripheral Component Interconnect，PCI）、周邊組件高速互連（PCI express，PCIe）以及序列周邊介面（Serial Peripheral Interface，SPI）。然而，本揭露不限於此。
根據例示性實施例，處理器2010、輸入/輸出集線器2020或輸入/輸出控制器集線器2030的兩個或多於兩個組成元件可由一個晶片組實施。然而，本發明實施例不以此為限。
雖然已經結合目前視為實用例示性實施例的內容來描述本發明的實施例，但應理解，本發明的實施例不限於所揭露實施例，而相反，本發明意欲涵蓋包含於申請專利範圍的精神以及範疇內的各種修改以及等效配置。
10-1‧‧‧記憶體排10-2‧‧‧記憶體排20‧‧‧記憶體控制器100‧‧‧記憶體裝置120‧‧‧資料輸入/輸出驅動器130‧‧‧記憶體胞元陣列130a‧‧‧第一庫記憶體陣列130b‧‧‧第二庫記憶體陣列130c‧‧‧第三庫記憶體陣列130d‧‧‧第四庫記憶體陣列131a‧‧‧感測放大器131b‧‧‧感測放大器131c‧‧‧感測放大器131d‧‧‧感測放大器132a‧‧‧庫列解碼器132b‧‧‧庫列解碼器132c‧‧‧庫列解碼器132d‧‧‧庫列解碼器133‧‧‧輸入/輸出閘控電路134a‧‧‧行解碼器134b‧‧‧行解碼器134c‧‧‧行解碼器134d‧‧‧行解碼器150‧‧‧控制單元152‧‧‧命令解碼器154‧‧‧模式暫存器156‧‧‧模式暫存器160‧‧‧刷新控制電路162‧‧‧刷新率控制單元164‧‧‧刷新命令傳輸單元166‧‧‧刷新位址產生器168‧‧‧旗標儲存裝置170‧‧‧CA緩衝器172‧‧‧位址緩衝器174‧‧‧列位址選擇器176‧‧‧庫控制邏輯178‧‧‧行位址栓鎖器180‧‧‧溫度感測器1900‧‧‧行動系統1902‧‧‧匯流排1910‧‧‧應用程式處理器1920‧‧‧網路連接器1930‧‧‧第一記憶體裝置1940‧‧‧第二記憶體裝置1950‧‧‧使用者介面1960‧‧‧電源供應器2000‧‧‧計算系統2010‧‧‧處理器2011‧‧‧記憶體控制器2020‧‧‧輸入/輸出集線器2030‧‧‧輸入/輸出控制器集線器2040‧‧‧記憶體裝置2050‧‧‧圖形卡ADDR‧‧‧位址BANK_ADDR‧‧‧庫位址CA‧‧‧命令/位址信號CCS‧‧‧控制信號CMD‧‧‧命令COL_ADDR‧‧‧行位址CS0‧‧‧晶片選擇信號CS1‧‧‧晶片選擇信號DQ PAD‧‧‧DQ墊DQ‧‧‧資料信號e_tREFW‧‧‧刷新週期m_tREFW‧‧‧刷新週期mREF_CMD‧‧‧刷新命令mREF_CMD1‧‧‧刷新命令mREF_CMD2‧‧‧刷新命令mREF_CMD3‧‧‧刷新命令o_tREFW‧‧‧刷新週期R11‧‧‧區段R12‧‧‧區段R21‧‧‧區段R22‧‧‧區段RA11‧‧‧區段RA12‧‧‧區段RA21‧‧‧區段RA22‧‧‧區段RB11‧‧‧區段RB12‧‧‧區段RB21‧‧‧區段RB22‧‧‧區段REF_ADDR‧‧‧刷新列位址REF_CMD‧‧‧刷新命令ROW_ADDR‧‧‧列位址S10‧‧‧步驟S11‧‧‧步驟S11-1‧‧‧步驟S11-2‧‧‧步驟S12‧‧‧步驟S13‧‧‧步驟S14‧‧‧步驟S15‧‧‧步驟S20‧‧‧步驟S21‧‧‧步驟S22‧‧‧步驟S23‧‧‧步驟S24‧‧‧步驟S25‧‧‧步驟S26‧‧‧步驟T1‧‧‧溫度區段/溫度T11‧‧‧溫度T12‧‧‧溫度T3‧‧‧溫度T31‧‧‧溫度T32‧‧‧溫度T33‧‧‧溫度T5‧‧‧溫度T51‧‧‧溫度T7‧‧‧溫度T8‧‧‧溫度TEMP‧‧‧內部溫度資料TEMP_M‧‧‧輸出溫度資料TEMP_R‧‧‧外部溫度資料tR1~tR5‧‧‧刷新週期tREFi1‧‧‧循環tREFi2‧‧‧循環tREFW‧‧‧刷新週期tREFW_1‧‧‧刷新週期tREFW_2‧‧‧刷新週期tREFW_3‧‧‧刷新週期tREFW_4‧‧‧刷新週期
圖1示意性地說明根據例示性實施例的記憶體系統。 圖2為圖1中所說明的記憶體裝置的方塊圖。 圖3為說明圖2中所說明的記憶體裝置的一些組態的方塊圖。 圖4為根據例示性實施例的記憶體裝置的刷新方法的流程圖。 圖5為圖4的方法中的一些步驟的詳細流程圖。 圖6以及圖7為根據例示性實施例的刷新方法執行的刷新記憶體胞元列的實例的時序圖。 圖8為根據例示性實施例的刷新方法跳過的刷新記憶體胞元列的實例的時序圖。 圖9以及圖10為說明根據例示性實施例的刷新方法的溫度以及刷新週期tREFW的週期的圖式。 圖11為根據例示性實施例的記憶體裝置併入至行動系統中的實例的方塊圖。 圖12為根據例示性實施例的記憶體裝置併入至計算系統中的實例的方塊圖。
150‧‧‧控制單元
152‧‧‧命令解碼器
154‧‧‧模式暫存器
156‧‧‧模式暫存器
160‧‧‧刷新控制電路
162‧‧‧刷新率控制單元
164‧‧‧刷新命令傳輸單元
166‧‧‧刷新位址產生器
168‧‧‧旗標儲存裝置
180‧‧‧溫度感測器
REF_CMD‧‧‧刷新命令
TEMP_R‧‧‧外部溫度資料
TEMP_M‧‧‧輸出溫度資料
TEMP‧‧‧內部溫度資料
mREF_CMD‧‧‧刷新命令
CCS‧‧‧控制信號
REF_ADDR‧‧‧刷新列位址

Claims (19)

  1. 一種記憶體裝置，包括：記憶體胞元陣列，其包含多個記憶體胞元列；溫度感測器，其偵測所述記憶體胞元陣列的溫度且產生內部溫度資料；第一暫存器，其儲存自所述記憶體裝置外部接收的外部溫度資料；以及刷新控制單元，其藉由比較所述內部溫度資料與所述外部溫度資料來判定在刷新頻率下接收的刷新命令的跳過比率，且回應於基於所述跳過比率而跳過及傳輸的刷新命令對所述多個記憶體胞元列執行刷新操作，所述刷新頻率對應於所述外部溫度資料，其中所述刷新控制單元回應於所接收的所述刷新命令中的至少一個第一刷新命令而對所述多個記憶體胞元列中的至少一個弱胞元列執行刷新操作，其中所述多個記憶體胞元列中的弱胞元列具有短於所述多個記憶體胞元列中的正常胞元的資料保持時間。
  2. 如申請專利範圍第1項所述的記憶體裝置，其中：除了所接收所述刷新命令中的至少一個第一刷新命令以外，所述刷新控制單元基於所述跳過比率而跳過所接收的所述刷新命令中的第二刷新命令。
  3. 如申請專利範圍第2項所述的記憶體裝置，其中：當刷新週期增大時，所述刷新控制單元藉由減小所述第一刷新命令與所述第二刷新命令的比率而對至少一個弱胞元列執行刷新操作。
  4. 如申請專利範圍第1項所述的記憶體裝置，其中： 當所述內部溫度資料的值減小同時所述外部溫度資料的值保持恆定時，所述刷新控制單元增大所述跳過比率。
  5. 如申請專利範圍第1項所述的記憶體裝置，其中：所述溫度感測器產生對應於包含所述溫度的多個經劃分溫度區段中的溫度區段的值作為所述內部溫度資料。
  6. 如申請專利範圍第5項所述的記憶體裝置，其中：當所述內部溫度資料的所述溫度區段在所述外部溫度資料的溫度區段中時，所述刷新控制單元判定所述跳過比率。
  7. 如申請專利範圍第5項所述的記憶體裝置，其中：當所述內部溫度資料的所述溫度區段自所述外部溫度資料的溫度區段偏離時，所述刷新控制單元不跳過所述刷新命令。
  8. 如申請專利範圍第5項所述的記憶體裝置，其更包括：第二暫存器，其儲存增大所述內部溫度資料的所述值的輸出溫度資料；以及資料墊，其將所述輸出溫度資料傳輸出所述記憶體裝置。
  9. 如申請專利範圍第8項所述的記憶體裝置，其中：回應於自所述記憶體裝置外部接收的模式暫存器讀取命令而經由所述資料墊傳輸所述輸出溫度資料，且回應於自所述記憶體裝置外部接收的模式暫存器寫入命令而經由所述資料墊接收所述外部溫度資料。
  10. 如申請專利範圍第9項所述的記憶體裝置，其中：所述內部溫度資料與所述外部溫度資料各自具有不同數目個位元，且所述外部溫度資料與所述輸出溫度資料具有相同數目個位元。
  11. 一種刷新記憶體裝置的方法，所述記憶體裝置包含記憶體胞元陣列，所述記憶體胞元陣列包含多個記憶體胞元列，所述方法包括：儲存自記憶體控制器接收的外部溫度資料；判定對應於所述外部溫度資料的刷新週期；以及回應於自所述記憶體控制器接收的刷新命令，基於對應於所述刷新週期的比率而輸出多個記憶體胞元列位址或所述多個記憶體胞元列位址中的至少一個弱胞元列位址，其中所述記憶體胞元陣列的弱胞元列具有短於所述記憶體胞元陣列的正常胞元列的資料保持時間。
  12. 如申請專利範圍第11項所述的刷新記憶體裝置的方法，其中：輸出所述多個記憶體胞元列位址或至少一個弱胞元列位址包含：在所述刷新週期減低時，藉由增大輸出正常記憶體胞元列位址與弱記憶體胞元列位址的比率來輸出所述多個記憶體胞元列位址。
  13. 如申請專利範圍第11項所述的刷新記憶體裝置的方法，更包括：偵測內部溫度資料；比較所述內部溫度資料與所述外部溫度資料；以及基於所述比較的結果而判定所接收的所述刷新命令的跳過比率。
  14. 如申請專利範圍第13項所述的刷新記憶體裝置的方法，其中： 輸出所述多個記憶體胞元列位址或所述至少一個弱胞元列位址包含基於所述跳過比率而跳過執行用於所述多個記憶體胞元列位址的刷新命令。
  15. 如申請專利範圍第13項所述的刷新記憶體裝置的方法，其中：基於所述比較的所述結果而判定所述刷新命令的所述跳過比率包含在所述內部溫度資料的溫度區段在所述外部溫度資料的溫度區段中時判定跳過執行所接收的所述刷新命令的跳過程度，以及在所述內部溫度資料的所述溫度區段自所述外部溫度資料的所述溫度區段偏離時判定所述跳過比率以便執行所接收的所述刷新命令。
  16. 如申請專利範圍第11項所述的刷新記憶體裝置的方法，更包括：自所述記憶體控制器接收模式暫存器讀取命令；以及將增大所述內部溫度資料的輸出溫度資料傳輸至所述記憶體控制器。
  17. 一種記憶體系統，包括：多個記憶體裝置，其各自包含記憶體胞元陣列以及溫度感測器，所述記憶體胞元陣列包含多個記憶體胞元列，所述溫度感測器藉由偵測所述記憶體胞元陣列的溫度而產生內部溫度資料；以及記憶體控制器，其自所述多個記憶體裝置接收所述內部溫度資料且在對應於所述內部溫度資料的最高溫度的頻率下將用於刷 新所述多個記憶體胞元列的刷新命令輸出至所述多個記憶體裝置，其中所述多個記憶體裝置的每一者更包括：第一暫存器，其儲存自所述記憶體裝置外部接收的外部溫度資料；以及刷新控制單元，其藉由比較所述內部溫度資料與所述外部溫度資料來判定在刷新頻率下接收的刷新命令的跳過比率，且回應於基於所述跳過比率而跳過及傳輸的刷新命令對所述多個記憶體胞元列執行刷新操作，所述刷新頻率對應於所述外部溫度資料，其中所述刷新控制單元回應於所接收的所述刷新命令中的至少一個第一刷新命令而對所述多個記憶體胞元列中的至少一個弱胞元列執行刷新操作，其中所述多個記憶體胞元列中的弱胞元列具有短於所述多個記憶體胞元列中的正常胞元的資料保持時間。
  18. 如申請專利範圍第17項所述的記憶體系統，其中：所述記憶體控制器將所述內部溫度資料的所述最高溫度的參考溫度資料輸出至所述多個記憶體裝置，且所述多個記憶體裝置基於比較所述參考溫度資料與所述內部溫度資料的結果而選擇性地跳過所述刷新命令。
  19. 如申請專利範圍第18項所述的記憶體系統，其中：當所述多個記憶體裝置的至少一個的所述內部溫度資料改變時，所述多個記憶體裝置中的至少一者不跳過所述刷新命令。
TW107100768A 2017-01-09 2018-01-09 記憶體裝置以及其刷新方法及記憶體系統 TWI735727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0002981 2017-01-09
KR10-2017-0002981 2017-01-09
KR1020170002981A KR20180081989A (ko) 2017-01-09 2017-01-09 메모리 장치 및 그것의 리프레시 방법

Publications (2)

Publication Number Publication Date
TW201826270A TW201826270A (zh) 2018-07-16
TWI735727B true TWI735727B (zh) 2021-08-11

Family

ID=62782361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100768A TWI735727B (zh) 2017-01-09 2018-01-09 記憶體裝置以及其刷新方法及記憶體系統

Country Status (4)

Country Link
US (1) US10529406B2 (zh)
KR (1) KR20180081989A (zh)
CN (1) CN108288482B (zh)
TW (1) TWI735727B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977770B2 (en) * 2018-06-04 2024-05-07 Lodestar Licensing Group Llc Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10489316B1 (en) 2018-06-04 2019-11-26 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
KR102479500B1 (ko) * 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US11056168B2 (en) * 2018-08-14 2021-07-06 Panasonic Automotive Systems Company Of America, Division Of Panasonic Corporation Of North America Temperature compensated memory refresh
KR102653147B1 (ko) * 2018-08-21 2024-04-02 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US11017834B2 (en) 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
CN112489706B (zh) * 2019-09-11 2022-03-25 美光科技公司 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统
US11200939B1 (en) * 2020-07-06 2021-12-14 Micron Technology, Inc. Memory with per die temperature-compensated refresh control
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
CN112435699A (zh) * 2020-11-30 2021-03-02 海光信息技术股份有限公司 参数控制方法、内存控制器及中央处理器
KR20220091162A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
KR20220112573A (ko) 2021-02-04 2022-08-11 삼성전자주식회사 리프레쉬 동작을 스킵하는 메모리 장치 및 그 동작방법
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same
CN117766008A (zh) * 2022-09-19 2024-03-26 长鑫存储技术有限公司 内建自测试方法、内建自测试装置及半导体存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395176B2 (en) * 2003-07-12 2008-07-01 Samsung Electronics Co., Ltd. Memory controller for controlling a refresh cycle of a memory and a method thereof
US8675438B2 (en) * 2007-04-30 2014-03-18 Samsung Electronics Co., Ltd. Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US8724415B2 (en) * 2010-02-22 2014-05-13 Sony Corporation Storage control device controlling refresh frequency based on temperature
US20160225435A1 (en) * 2015-02-02 2016-08-04 SK Hynix Inc. Memory device and memory system including the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7742355B2 (en) * 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh
US7843753B2 (en) 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US8307270B2 (en) 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
US8787105B2 (en) 2012-05-10 2014-07-22 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
KR20140028659A (ko) 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 리프레시 제어회로 및 이를 포함하는 메모리 장치
KR20140076735A (ko) * 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US9224449B2 (en) * 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9368187B2 (en) * 2013-07-11 2016-06-14 Qualcomm Incorporated Insertion-override counter to support multiple memory refresh rates
US9685217B2 (en) * 2013-07-22 2017-06-20 Taiwan Semiconductor Manufacturing Company Ltd. Memory device with over-refresh and method thereof
KR20150017276A (ko) * 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
US9704557B2 (en) 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
KR102275051B1 (ko) * 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
US9412433B2 (en) 2014-01-22 2016-08-09 Nanya Technology Corp. Counter based design for temperature controlled refresh
KR102158266B1 (ko) 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7395176B2 (en) * 2003-07-12 2008-07-01 Samsung Electronics Co., Ltd. Memory controller for controlling a refresh cycle of a memory and a method thereof
US8675438B2 (en) * 2007-04-30 2014-03-18 Samsung Electronics Co., Ltd. Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US8724415B2 (en) * 2010-02-22 2014-05-13 Sony Corporation Storage control device controlling refresh frequency based on temperature
US20160225435A1 (en) * 2015-02-02 2016-08-04 SK Hynix Inc. Memory device and memory system including the same

Also Published As

Publication number Publication date
US10529406B2 (en) 2020-01-07
CN108288482B (zh) 2023-05-23
US20180197599A1 (en) 2018-07-12
TW201826270A (zh) 2018-07-16
KR20180081989A (ko) 2018-07-18
CN108288482A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
TWI735727B (zh) 記憶體裝置以及其刷新方法及記憶體系統
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US10860222B2 (en) Memory devices performing refresh operations with row hammer handling and memory systems including such memory devices
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
US9336851B2 (en) Memory device and method of refreshing in a memory device
US9558805B2 (en) Memory modules and memory systems
US8122186B2 (en) Memory device, memory system and dual port memory device with self-copy function
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
KR20170057704A (ko) 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
US11508429B2 (en) Memory system performing hammer refresh operation and method of controlling refresh of memory device
US20220270662A1 (en) Memory device and operating method thereof
EP4141872A1 (en) Memory controller and memory system including the same
US9449673B2 (en) Memory device and memory system having the same
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US6829195B2 (en) Semiconductor memory device and information processing system
KR20080069298A (ko) 반도체 메모리 장치 및 그의 동작 제어방법
US7778103B2 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature
US20240177746A1 (en) Address decoding method, and memory controller and semiconductor memory system using the same
US20240029777A1 (en) Memory device and refresh method thereof
KR20170093053A (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
JP2012221534A (ja) 半導体記憶装置および半導体記憶装置のリフレッシュ方法