KR101020289B1 - 셀프리프레쉬 테스트회로 - Google Patents

셀프리프레쉬 테스트회로 Download PDF

Info

Publication number
KR101020289B1
KR101020289B1 KR1020080134831A KR20080134831A KR101020289B1 KR 101020289 B1 KR101020289 B1 KR 101020289B1 KR 1020080134831 A KR1020080134831 A KR 1020080134831A KR 20080134831 A KR20080134831 A KR 20080134831A KR 101020289 B1 KR101020289 B1 KR 101020289B1
Authority
KR
South Korea
Prior art keywords
signal
cell refresh
test
cell
enabled
Prior art date
Application number
KR1020080134831A
Other languages
English (en)
Other versions
KR20100076703A (ko
Inventor
이은령
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080134831A priority Critical patent/KR101020289B1/ko
Publication of KR20100076703A publication Critical patent/KR20100076703A/ko
Application granted granted Critical
Publication of KR101020289B1 publication Critical patent/KR101020289B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 적어도 하나의 제어신호에 응답하여 커맨드신호를 입력받아 테스트신호를 생성하는 테스트신호 생성부; 및 상기 테스트신호에 응답하여 셀프리프레쉬 오실레이터에서 생성된 주기신호를 셀프리프레쉬 주기로 출력하기 위해 인에이블되는 인에이블신호를 생성하는 인에이블신호 생성부를 포함하는 셀프리프레쉬 테스트회로를 제공한다.
셀프리프레쉬 오실레이터, 테스트모드

Description

셀프리프레쉬 테스트회로{SELF REFRESH TEST CIRCUIT}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 셀프리프레쉬가 수행되지 않더라도 셀프리프레쉬 주기가 출력되도록 함으로써, 셀프리프레쉬 오실레이터를 테스트할 수 있도록 한 셀프리프레쉬 테스트회로에 관한 것이다.
최근 이동전화 단말기, PDA(personal digital assistant) 등의 모바일 제품들에 대한 수요가 급격히 증가함에 따라 이러한 모바일 제품에 장착되는 DRAM(Dynamic Random Access Memory)의 전류 소모를 낮추려는 노력이 계속되고 있다. 특히, 모바일 제품용 DRAM의 리프레쉬(refresh) 전류를 줄이는 것이 큰 이슈가 되고 있다.
메모리 반도체 중에서도 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flesh Memory)와 달리 시간이 흐름에 따라 메모리 셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다. 리프레쉬는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time)안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에 유지될 수 있는 시간을 말한다.
리프레쉬에는 정상 동작 중 수행되는 오토리프레쉬와 파워다운모드 등의 상태에서 수행되는 셀프리프레쉬가 있다. 이 중 셀프리프레쉬는 커맨드 신호 등을 입력받은 커맨드디코더에서 생성되는 셀프리프레쉬 신호에 의해 수행된다. 즉, 셀프리프레쉬를 위해 셀프리프레쉬 신호가 인에이블되면 셀프리프레쉬 오실레이터에서 생성된 주기신호가 셀프리프레쉬 주기로 출력된다.
그런데, 셀프리프레쉬 주기는 셀프리프레쉬 신호가 인에이블되는 경우에만 출력되므로, 셀프리프레쉬 주기를 생성하는 셀프리프레쉬 오실레이터가 제대로 동작하는지 여부를 알아보기 위해서는 셀프리프레쉬에 진입해야만 하는 문제가 있다.
본 발명은 셀프리프레쉬가 수행되지 않더라도 셀프리프레쉬 주기가 출력되도록 함으로써, 셀프리프레쉬 오실레이터를 테스트할 수 있도록 한 셀프리프레쉬 테스트회로를 개시한다.
이를 위해 본 발명은 적어도 하나의 제어신호에 응답하여 커맨드신호를 입력받아 테스트신호를 생성하는 테스트신호 생성부; 및 상기 테스트신호에 응답하여 셀프리프레쉬 오실레이터에서 생성된 주기신호를 셀프리프레쉬 주기로 출력하기 위해 인에이블되는 인에이블신호를 생성하는 인에이블신호 생성부를 포함하는 셀프리프레쉬 테스트회로를 제공한다.
본 발명에서, 상기 테스트신호 생성부는 MRS(Mode Register Set)에 의해 설정된 제어신호 및 커맨드신호의 조합이 입력되는 경우 인에이블되는 상기 테스트신호를 생성하는 것이 바람직하다.
본 발명에서, 상기 제어신호는 클럭인에이블신호 및 칩셀렉트신호인 것이 바람직하다.
본 발명의 셀프리프레쉬 테스트회로는 상기 제어신호에 응답하여 상기 커맨드신호를 디코딩하여 셀프리프레쉬 신호를 생성하는 커맨드디코더를 더 포함한다.
본 발명에서, 상기 커맨드디코더는 MRS에 의해 설정된 제어신호 및 커맨드신호의 조합이 입력되는 경우 인에이블되는 상기 셀프리프레쉬 신호를 생성하는 것이 바람직하다.
본 발명에서, 상기 인에이블신호 생성부는 상기 테스트신호 및 상기 셀프리 프레쉬 신호를 입력받아 상기 인에이블신호를 생성하되, 상기 인에이블신호는 상기 테스트신호 또는 상기 셀프리프레쉬 신호가 인에이블되는 경우 인에이블되는 것이 바람직하다.
본 발명에서, 상기 인에이블신호 생성부는 상기 테스트신호 및 상기 셀프리프레쉬 신호를 입력받아 논리합 연산을 수행하는 논리부를 포함한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 셀프리프레쉬 테스트회로의 구성을 도시한 블럭도이고, 도 2는 도 1에 도시된 셀프리프레쉬 테스트회로에 포함된 인에이블신호 생성부의 회로도이다.
도 1 도시된 바와 같이, 본 실시예에 따른 셀프리프레쉬 테스트회로는 커맨드버퍼(1), 테스트신호 생성부(2), 인에이블신호생성부(3), 셀프리프레쉬오실레이터(4) 및 출력제어부(5)로 구성된다.
커맨드버퍼(1)는 내부클럭(ICLK)에 동기하여 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)를 입력받아 셀프리프레쉬신호(SREF)를 생성한다. 커맨드버퍼(1)는 일반적인 커맨드버퍼회로로 구현되며, MRS(Mode Register Set)에 의해 설정된 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)의 조합이 입력되는 경우 인에이블되는 셀프리프레쉬신호(SREF)를 생성한다. 즉, 저전력 소모를 위한 파워다운모드가 진행될 때 설정된 조합의 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)가 입력되고, 커맨드버퍼(1)는 하이레벨로 인에이블된 셀프리프레쉬신호(SREF)를 생성한다.
테스트신호 생성부(2)는 내부클럭(ICLK)에 동기하여 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)를 입력받아 테스트신호(TM)를 생성한다. 테스트신호 생성부(2)는 커맨드버퍼회로와 동일한 회로적 구현을 가지며, MRS(Mode Register Set)에 의해 설정된 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)의 조합이 입력되는 경우 인에이블되는 테스트신호(TM)를 생성한다. 즉, 정상모드에서 리프레쉬오실레이터(4)를 구동시키는 테스트를 수행하려 할 때 설정된 조합의 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)를 입력하고, 이에 따라 테스트신호 생성부(2)는 하이레벨로 인에이블된 테스트신호(TM)를 생성한다. 여기서, 커맨드신호(CMD)는 로우어드레스스트로브신호(RAS, Row Address Strobing signal), 컬럼어드레스스트로브신호(CAS, Column Address Strobing signal), 라이트인에이블신호(WE, Write Enable signal)등이 포함될 수 있으며, LPDDR2(Low Power DDR2)의 경우 어드레스커맨드(CA<0:9>)를 통해 입력된다. 어드레스커맨드(CA<0:9>)는 어드레스신호와 커맨드신호를 모두 포함하며 클럭신호(ICLK)에 동기되어 어드레스신호 또는 커맨드신호로 입력된다.
인에이블신호생성부(3)는 셀프리프레쉬신호(SREF) 및 테스트신호(TM)를 입력받아 논리합 연산을 수행하여 인에이블신호(OSC_EN)를 생성하는 노어게이트(NR30) 및 인버터(IV30)로 구성된다. 인에이블신호생성부(3)는 셀프리프레쉬신호(SREF) 또는 테스트신호(TM)가 하이레벨로 인에이블되는 경우 하이레벨로 인에이블된 인에이블신호(OSC_EN)를 생성한다.
셀프리프레쉬오실레이터(4)는 일반적인 오실레이터회로로 구성되어 주기신호(PD)를 출력한다.
출력제어부(5)는 인에이블신호(OSC_EN)가 하이레벨인 경우 주기신호(PD)를 셀프리프레쉬 주기(SREF_PD)로 출력한다. 즉, 출력제어부(5)는 셀프리프레쉬 진입을 위해 셀프리프레쉬신호(SREF)가 하이레벨인 경우뿐만 아니라, 테스트신호(TM)가 하이레벨로 인에이블되는 경우에도 주기신호(PD)를 셀프리프레쉬 주기(SREF_PD)로 출력한다.
이와 같이 구성된 셀프리프레쉬 테스트회로의 동작을 설명하면 다음과 같다.
우선, 정상 동작 시 MRS에 의해 설정된 조합의 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)가 입력되며 테스트신호 생성부(2)는 내부클럭(ICLK)에 동기하여 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)를 입력받아 하이레벨로 인에이블된 테스트신호(TM)를 생성한다.
다음으로, 인에이블신호생성부(3)는 하이레벨로 인에이블된 테스트신호(TM)를 입력받아 하이레벨로 인에이블된 인에이블신호(OSC_EN)를 생성한다. 이때, 셀프리프레쉬오실레이터(4)는 오실레이팅 동작에 의해 주기신호(PD)를 생성한다.
다음으로, 출력제어부(5)는 하이레벨로 인에이블된 인에이블신호(OSC_EN)가 입력되는 경우 주기신호(PD)를 셀프리프레쉬 주기(SREF_PD)로 출력한다.
이상 살펴본 바와 같이, 본 실시예에 따른 셀프리프레쉬 테스트회로는 셀프리프레쉬가 수행되지 않더라도 셀프리프레쉬 주기(SREF_PD)가 출력되도록 하고 있다. 즉, 정상 동작 시 MRS에 의해 설정된 조합의 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)가 입력되는 경우 하이레벨로 인에이블되는 테스트신호(TM)에 의해 셀프리프레쉬오실레이터(4)에서 생성된 주기신호(PD)가 셀프리프레쉬 주기(SREF_PD)로 출력되도록 함으로써, 셀프리프레쉬오실레이터(4)가 정상적인 셀프리프레쉬 주기(SREF_PD)를 설정할 수 있는 주기신호(PD)를 생성하고 있는지 여부를 테스트할 수 있다.
도 1은 본 발명의 일 실시예에 따른 셀프리프레쉬 테스트회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 셀프리프레쉬 테스트회로에 포함된 인에이블신호 생성부의 회로도이다.

Claims (8)

  1. 적어도 하나의 제어신호에 응답하여 커맨드신호를 입력받아 테스트신호를 생성하는 테스트신호 생성부;
    상기 제어신호에 응답하여 상기 커맨드신호를 디코딩하여 셀프리프레쉬 신호를 생성하는 커맨드버퍼;
    상기 테스트신호에 응답하여 상기 셀프리프레쉬 신호를 버퍼링하여 인에이블신호를 생성하는 인에이블신호 생성부;
    주기신호를 생성하는 오실레이터; 및
    상기 인에이블신호에 응답하여 상기 주기신호를 셀프리프레쉬 주기로 출력하는 출력제어부를 포함하는 셀프리프레쉬 테스트회로.
  2. 제 1 항에 있어서, 상기 테스트신호 생성부는 MRS(Mode Register Set)에 의해 설정된 제어신호 및 커맨드신호의 조합이 입력되는 경우 인에이블되는 상기 테스트신호를 생성하는 셀프리프레쉬 테스트회로.
  3. 제 1 항에 있어서, 상기 제어신호는 클럭인에이블신호 및 칩셀렉트신호인 셀프리프레쉬 테스트회로.
  4. 삭제
  5. 제 1 항에 있어서, 상기 커맨드버퍼는 MRS에 의해 설정된 제어신호 및 커맨드신호의 조합이 입력되는 경우 인에이블되는 상기 셀프리프레쉬 신호를 생성하는 셀프리프레쉬 테스트회로.
  6. 삭제
  7. 제 1 항에 있어서, 상기 인에이블신호 생성부는 상기 테스트신호 및 상기 셀프리프레쉬 신호를 입력받아 상기 인에이블신호를 생성하되, 상기 인에이블신호는 상기 테스트신호 또는 상기 셀프리프레쉬 신호가 인에이블되는 경우 인에이블되는 셀프리프레쉬 테스트회로.
  8. 제 7 항에 있어서, 상기 인에이블신호 생성부는 상기 테스트신호 및 상기 셀프리프레쉬 신호를 입력받아 논리합 연산을 수행하는 논리부를 포함하는 셀프리프 레쉬 테스트회로.
KR1020080134831A 2008-12-26 2008-12-26 셀프리프레쉬 테스트회로 KR101020289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134831A KR101020289B1 (ko) 2008-12-26 2008-12-26 셀프리프레쉬 테스트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134831A KR101020289B1 (ko) 2008-12-26 2008-12-26 셀프리프레쉬 테스트회로

Publications (2)

Publication Number Publication Date
KR20100076703A KR20100076703A (ko) 2010-07-06
KR101020289B1 true KR101020289B1 (ko) 2011-03-07

Family

ID=42638381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134831A KR101020289B1 (ko) 2008-12-26 2008-12-26 셀프리프레쉬 테스트회로

Country Status (1)

Country Link
KR (1) KR101020289B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001826A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
KR20050011970A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001826A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
KR20050011970A (ko) * 2003-07-24 2005-01-31 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치

Also Published As

Publication number Publication date
KR20100076703A (ko) 2010-07-06

Similar Documents

Publication Publication Date Title
US7710809B2 (en) Self refresh operation of semiconductor memory device
US6744687B2 (en) Semiconductor memory device with mode register and method for controlling deep power down mode therein
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
US7317648B2 (en) Memory logic for controlling refresh operations
US6912169B2 (en) Synchronous semiconductor memory device
US11031066B2 (en) Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
US7633825B2 (en) Semiconductor memory device with reduced current consumption
KR20140002896A (ko) 메모리
JP2007066382A (ja) 半導体記憶装置およびバンク・リフレッシュ方法
US11417385B1 (en) Semiconductor memory apparatus
US6292420B1 (en) Method and device for automatically performing refresh operation in semiconductor memory device
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
JP2022144926A (ja) 半導体メモリ装置
US7167948B2 (en) Semiconductor memory device
KR101020289B1 (ko) 셀프리프레쉬 테스트회로
KR101096255B1 (ko) 카운터 제어신호 생성회로 및 리프레쉬회로
KR100802075B1 (ko) 반도체 메모리 장치
KR100695512B1 (ko) 반도체 메모리 장치
US9583172B1 (en) Self-refresh control device
KR100858881B1 (ko) 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.
KR20060079646A (ko) 자동 부분 어레이 셀프 리프레쉬 장치
KR20050094998A (ko) 리프레시 카운터
KR20060020871A (ko) 리프레쉬 제어 장치
KR20090000873A (ko) 로우 액티브 시간 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee