CN111386570B - 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统 - Google Patents

用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统 Download PDF

Info

Publication number
CN111386570B
CN111386570B CN201880075881.XA CN201880075881A CN111386570B CN 111386570 B CN111386570 B CN 111386570B CN 201880075881 A CN201880075881 A CN 201880075881A CN 111386570 B CN111386570 B CN 111386570B
Authority
CN
China
Prior art keywords
command
memory
memory device
communication
die termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880075881.XA
Other languages
English (en)
Other versions
CN111386570A (zh
Inventor
G·霍韦
E·J·斯特夫
T·H·金斯利
M·A·布莱瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111386570A publication Critical patent/CN111386570A/zh
Application granted granted Critical
Publication of CN111386570B publication Critical patent/CN111386570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

本发明提供涉及具有裸片上终止ODT的存储器操作的方法、系统和设备。存储器装置可被配置成在第二部分(例如，排)处的多个通信期间在第一部分(例如，排)处提供ODT。举例来说，存储器装置可接收指示第一部分执行第一通信并且指示第二部分进入ODT模式的第一命令。所述装置可在所述第二部分处于所述ODT模式中时执行所述第一部分与主机的所述第一通信。所述装置可接收指示所述第一部分执行第二通信的第二命令，且所述装置可在所述第二部分保持于所述ODT模式中时执行与所述第一部分的所述第二通信。所述第二部分可在所指示数目的通信内或在被指示退出所述ODT模式之前保持于所述ODT模式中。

Description

用于裸片上存储器终止的方法和采用所述方法的存储器装置 和系统
相关申请的交叉引用
本申请案主张2017年11月22日申请的美国临时申请案第62/590,096号的权益，所述申请案以全文引用的方式并入本文中。
技术领域
本公开大体上涉及用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统。
背景技术
存储器装置广泛用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置有关的信息。通过编程存储器单元的不同状态来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等。存储器装置可为易失性或非易失性的。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。
附图说明
图1是示意性地说明根据本发明技术的实施例的存储器装置的简化框图。
图2-5是示意性地说明根据本发明技术的实施例的存储器装置和系统的操作的简化时序图。
图6是示意性地说明根据本发明技术的实施例的存储器系统的简化框图。
图7-10是说明根据本发明技术的实施例的操作存储器装置和存储器系统的方法的流程图。
具体实施方式
存储器装置和存储器系统可包含多个可单独寻址的存储器阵列、排(rank)、库(bank)、通道或存储器容量的其它细分部。在一些这类装置和系统中，多个可单独寻址的存储器部分可具有连接到一或多个共同总线(例如，数据总线、命令/地址总线、时钟信号总线等)的端子。为在与可单独寻址的部分中的一个通信期间改进总线上的信号质量，另一不进行通信的存储器部分的一或多个端子可进入“裸片上终止”(ODT)模式，其中所述不进行通信的部分的一或多个端子处的阻抗经修改(例如，以使信号反射或其它可能使信号降级或促成噪声的效应降到最低)。
在一些存储器系统中，连接的主机装置可通过特定寻址到非目标存储器部分的命令(例如，在命令/地址总线上)指示不进行通信的(例如，非目标)存储器部分进入裸片上终止模式。进入ODT模式的每一命令可致使非目标存储器部分的命令解码器在解码命令时消耗功率，这可造成存储器系统的功率消耗显著增加。因此，需要提供以较大功率效率管理存储器系统的ODT模式的方式。
因此，本发明技术的数个实施例针对于存储器装置、包含存储器装置的系统以及操作存储器装置的方法，其中可在第一部分处的多个通信期间在第二部分处提供裸片上终止，而不需要将多个裸片上终止命令提供给第二部分或由第二部分解码。在一个实施例中，一种方法可包括接收指示第一存储器装置执行第一通信并且指示第二存储器装置进入裸片上终止模式的第一命令；至少部分地基于所述第一命令，在第二存储器装置处于裸片上终止模式中时执行与第一存储器装置的第一通信；接收指示第一存储器装置执行与存储器主机的第二通信的第二命令；和至少部分地基于所述第一命令，在第二存储器装置处于裸片上终止模式中时执行与第一存储器装置的第二通信。
图1是示意性地说明根据本发明技术的实施例的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个库(例如，在图1的实例中的库0-15)，且每一库可包含多个字线(WL)、多个位线(BL)，以及布置在字线与位线的交叉点处的多个存储器单元。字线WL的选择可由行解码器140执行，且位线BL的选择可由列解码器145执行。可为对应的位线BL提供感测放大器(SAMP)，并将所述位线BL连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对随后可经由传输门(TG)耦合到至少一个相应的主I/O线对(MIOT/B)，所述传输门可充当开关。
存储器装置100可采用包含耦合到命令总线和地址总线的命令和地址端子的多个外部端子，以分别接收命令信号CMD和地址信号ADDR。存储器装置可另外包含用于接收片选信号CS的片选端子、用于接收时钟信号CK和CKF的时钟端子、用于接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI、电源端子VDD、VSS、VDDQ和VSSQ。
可从外部向命令端子和地址端子供应地址信号和库地址信号。可经由命令/地址输入电路105将供应到地址端子的地址信号和库地址信号传送到地址解码器110。地址解码器110可接收地址信号并将经解码行地址信号(XADD)供应到行解码器140，将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可接收库地址信号(BADD)并将库地址信号供应到行解码器140和列解码器145两者。
可从存储器控制器向命令端子和地址端子供应命令信号CMD、地址信号ADDR和片选信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令端子和地址端子的命令和地址作出响应。当有源CS信号被提供到存储器装置100时，可对命令和地址进行解码，并且可执行存储器操作。可经由命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令的电路，例如用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，例如钟控命令CMDCK。
当发出读取命令并及时向行地址和列地址供应读取命令时，可从存储器阵列150中的通过这些行地址和列地址指定的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器115可向输入/输出电路160提供内部命令，以使得可根据RDQS时钟信号经由读取/写入放大器155和输入/输出电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程于存储器装置100中例如编程于模式寄存器(图1中未示出)中的读取时延信息RL界定的时间处提供读取数据。可在CK时钟信号的时钟循环方面界定读取时延信息RL。举例来说，读取时延信息RL可为当提供相关联读取数据时在读取命令被存储器装置100接收之后的CK信号的时钟循环的数目。
当发出写入命令并及时向行地址和列地址供应所述命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，所述命令解码器115可将内部命令提供到输入/输出电路160，以使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160和读取/写入放大器155供应到存储器阵列150。写入数据可写入由行地址和列地址指定的存储器单元中。可以由写入时延WL信息界定的时间向数据端子提供写入数据。写入时延WL信息可编程于存储器装置100中，例如编程于模式寄存器(图1中未示出)中。可在CK时钟信号的时钟循环方面界定写入时延WL信息。举例来说，写入时延信息WL可为当接收相关联写入数据时在写入命令由存储器装置100接收之后的CK信号的时钟循环的数目。
可向电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可被供应到内部电压发生器电路170。内部电压发生器电路170可基于电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP可在行解码器140中使用，内部电势VOD和VARY可在存储器阵列150中包含的感测放大器中使用，且内部电势VPERI可在许多其它电路块中使用。
还可向电源端子供应电源电势VDDQ。电源电势VDDQ以及电源电势VSS可被供应到输入/输出电路160。在本发明技术的实施例中，电源电势VDDQ可为与电源电势VDD相同的电势。在本发明技术的另一个实施例中，电源电势VDDQ可为与电源电势VDD不同的电势。然而，可针对输入/输出电路160使用专用电源电势VDDQ，以使得由输入/输出电路160产生的电源噪声不会传播到其它电路块。
可向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可被供应到时钟输入电路120。CK和CKF信号可互补，并且WCK和WCKF信号也可互补。互补时钟信号可同时具有相反的时钟电平和相反的时钟电平之间的转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中包含的输入缓冲器可接收外部时钟信号。举例来说，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK和CKF信号以及WCK和WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。内部时钟信号ICLK可被供应到内部时钟电路130。内部时钟电路130可基于从命令/地址输入电路105接收的内部时钟信号ICLK和时钟启用信号CKE而提供各种相位和频率受控制的内部时钟信号。举例来说，内部时钟电路130可包含时钟路径(图1中未示出)，所述时钟路径接收内部时钟信号ICLK并向命令解码器115提供各种时钟信号。内部时钟电路130可进一步提供输入/输出(IO)时钟信号。IO时钟信号可供应到输入/输出电路160，并且可用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。可以多个时钟频率提供IO时钟信号，以使得可以不同数据速率从存储器装置100输出数据和将数据输入到存储器装置100。当期望高存储器速度时，较高时钟频率可为合意的。当期望较低功率消耗时，较低时钟频率可为合意的。内部时钟信号ICLK还可被供应到定时发生器135，并因此可产生各种内部时钟信号。
存储器装置(例如图1的存储器装置100)可通过多个存储器阵列，或通过细分成多个可单独寻址的部分(例如，细分成多个通道、库、排等)的单个阵列提供存储器容量。替代地，存储器系统可包含多个存储器装置，例如图1的存储器装置100，其中每一存储器装置表示系统的存储器容量的可单独寻址的细分部(例如，存储器排等)。因此，存储器装置或具有多个存储器装置、存储器排、存储器通道、存储器库等的存储器系统可包含专用于一或多个但非全部的可单独寻址的部分的多个端子(例如，时钟端子、CMD/ADD端子、I/O端子等)。举例来说，多通道存储器装置可包含多个端子，每一端子对应于存储器的多个通道中的一个。当操作这类存储器装置时，为减小共同信号路径(例如，时钟路径、数据总线等)上的非所要噪声，所述存储器装置可利用裸片上终止在存储器装置的对应于存储器的可单独寻址的部分并且不在共同信号路径上进行通信的那些端子处提供适当阻抗。举例来说，当连接的主机或存储器控制器存取存储器装置的第一通道时，可通过裸片上终止电路(例如，与对应的I/O电路160、时钟输入电路120等成一体)为存储器装置的对应于第二通道的端子提供适当阻抗。
一种起始裸片上终止的方法包含主机将信号(例如，经由专用或共享引脚或端子)或命令(例如，经由命令/地址总线)提供到存储器装置的非目标部分以在由存储器装置的目标部分执行的通信期间提供终止。举例来说，共享命令/地址总线上的命令可指示将执行通信(例如，读取操作、写入操作、擦除操作、状态查询操作等)的目标和非目标部分，而用于每一部分的专用片选端子可指示哪个部分是目标(例如，通过持续单个时钟循环的脉冲)且哪个是非目标(例如，通过持续两个时钟循环的脉冲)。根据本发明技术的一个方面，在图2的时序图200中示意性地说明这类方法。
如参考图2可见，在具有两个或更多个可单独寻址的部分(例如，存储器装置的两个通道、存储器系统的两个存储器装置等)的存储器装置或系统中，共同命令/地址总线220可用以向所述部分指示将由所述部分中的一个执行通信(例如，经由读取命令)。用于每一部分的专用片选端子(例如，CS_A 230和CS_B 240)可用以向每一部分提供所述部分是用于通信的目标还是非目标的指示。响应于接收到不是命令进行通信的目标的指示，非目标部分可在通信的持续时间内进入裸片上终止模式。在这方面，图2的时序图200说明以存储器装置的不同通道为目标的读取命令序列。
如所说明，第一读取命令221与片选端子230和240上的对应指示231和241一起发送，其中指示231和241是第一读取命令的目标对应于存储器装置的第一通道250(例如，通过在时钟210的一个循环内使片选线脉动为低以指示目标部分，并且在时钟210的两个循环内使片选线脉动为低以指示非目标部分)。因此，存储器装置的第二通道260在第一通道250的通信251的持续时间内进入裸片上终止模式261。在通信251之后，第二通道260返回到阻抗的默认或“停置”模式。第二读取命令222类似地与片选端子230和240上的对应指示232和242一起发送，其中指示232和242是第二读取命令的目标对应于存储器装置的第一通道250。因此，存储器装置的第二通道260在第一通道250的通信252的持续时间内进入裸片上终止模式262。在通信252之后，第二通道260返回到阻抗的停置模式。第三读取命令223与片选端子230和240上的对应指示233和243一起发送，其中指示233和243是第三读取命令的目标对应于存储器装置的第二通道260。因此，存储器装置的第一通道250在第二通道260的通信263的持续时间内进入裸片上终止模式253。在通信263之后，第一通道250返回到阻抗的停置模式。
将裸片上终止命令与针对目标部分的每一命令一起(例如，与片选端子上的对应指示一起)提供到非目标存储器部分的此方法的缺点是非目标存储器部分在解码每一命令时消耗功率。在这方面，存储器装置的命令解码器(例如，命令解码器115)可被配置成响应于使对应片选线脉动为低(例如，是在一个时钟循环内还是在两个时钟循环内)而“苏醒”(例如，以将功率或信号电压递送到先前处于无功率、低功率或信号断连状态的一或多个组件)。此外，使阻抗在停置模式与终止模式(例如，读取终止模式、写入终止模式等)之间交替可进一步消耗额外功率。因此，本发明技术的实施例可通过在非目标存储器部分处提供裸片上终止而无由解码非目标通信(例如，读取、写入、状态等)命令所导致敌的功率消耗来解决上述问题。确切地说，在一个实施例中，存储器部分可被配置成响应于所接收的命令并结合前一通信命令来提供裸片上终止。
转向图3，简化时序图300示意性地说明根据本发明技术的实施例的存储器系统的操作。如参考图3可见，在具有两个或更多个可单独寻址的部分(例如，存储器装置的两个通道、存储器系统的两个存储器装置)的存储器装置或系统中，共同命令/地址总线320可用以向所述部分指示将由所述部分中的一个执行通信(例如，经由读取命令)。然而，不同于图2中所说明的方法，在图3中所说明的方法中，响应于向存储器部分指示其并非通信的目标，存储器部分进入并保持于裸片上终止模式中直到接收到退出裸片上终止模式的后续指示或命令。
在图3的实例中，第一读取命令321与片选端子330和340上的对应指示331和341一起发送，其中指示331和341是第一读取命令的目标对应于存储器装置的第一通道350(例如，通过在时钟310的一个循环内使片选线脉动为低以指示目标部分，并且在时钟310的两个循环内使片选线脉动为低以指示非目标部分)。因此，存储器装置的第二通道360在第一通道350的通信351的持续时间内进入裸片上终止模式361。然而，并非在完成通信351之后返回到阻抗的停置模式，而是，第二通道360保持于裸片上终止模式361中。因此，在第二通道保持非目标的后续通信期间，无需发送另外的指示以及由第二通道解码以在此处提供裸片上终止的命令。
举例来说，如参考图3可见，第二读取命令322与片选端子330上的指示332一起发送，其中指示332是第二读取命令的目标对应于存储器装置的第一通道350。然而，不在对应于第二通道360的片选端子340上发送指示，确保第二通道的命令解码器无需因处理命令322而消耗功率。而是，存储器装置的第二通道360保持于针对较早通信351起始的裸片上终止模式361中，并且继续在第一通道350的通信352的持续时间内提供终止。当第三读取命令323随后与片选端子330和340上的对应指示333和343一起发送，其中指示333和343是第三读取命令的目标对应于存储器装置的第二通道360(例如，通过在时钟310的一个循环内使片选线脉动为低以指示目标部分，并且在时钟310的两个循环内使片选线脉动为低以指示非目标部分)时，存储器装置的第二通道360退出裸片上终止模式361并且执行通信363，且存储器装置的第一通道350进入裸片上终止模式353(例如，并且可与第二通道360类似地被配置成保持于其中直到接收到退出裸片上终止模式353的命令)。
虽然在上述实例实施例中，裸片上终止模式361说明并描述为持续两个通信的持续时间，但在其它实施例中，永久性裸片上终止模式可持续多个更大通信(例如，和/或持续无通信发生的延长时段)。在这方面，永久性裸片上终止模式可被配置成保持到接收到命令(例如，以存储器部分为目标的提供终止的通信命令，或在不进行通信时退出终止模式的命令)为止。对于其中存储器部分提供终止且不需要因解码裸片上终止命令而消耗功率的每一通信，与图2中所说明的方法相比，本发明方法的功率节约将增加。
根据本公开的另一方面，永久性裸片上终止模式可实际上保持到符合结束所述模式的数个不同准则中的一或多个为止。在这方面，永久性裸片上终止可被配置成保持到接收到以下命令为止：(i)以寻址到的存储器部分为目标的读取命令，(ii)寻址到终止的存储器部分的写入命令，(iii)寻址到存储器部分(例如，通过不同终止电平)的非目标终止命令，(iv)退出终止模式的命令，或(v)自刷新命令。在一个实施例中，可基于预定延迟(例如，如在预定模式寄存器中经配置)执行退出终止模式的命令(“TermOFF”命令)以有助于排程。在一些实施例中，可紧接在列存取选择(“CAS”)命令之后将TermOFF命令提供到不同存储器部分，使得在预定延迟之后的TermOFF命令的执行可确保终止模式的改变在时间上与CAS命令的执行对应。TermOFF命令可为单时钟循环命令或多时钟循环命令。
转向图4，简化时序图400示意性地说明根据本发明技术的另一实施例的存储器系统的操作。如参考图4可见，在具有两个或更多个可单独寻址的部分(例如，存储器装置的两个通道、存储器系统的两个存储器装置)的存储器装置或系统中，共同命令/地址总线420可用以向所述部分指示将由所述部分中的一个执行通信(例如，经由读取命令)。然而，不同于图3中所说明的方法，在图4中所说明的方法中，响应于向存储器部分指示其并非通信的目标，存储器部分进入裸片上终止模式，所述存储器部分在进行通信的后续命令之后恢复到所述裸片上终止模式(例如，除非另外指示)。
在图4的实例中，第一读取命令421与片选端子430和440上的对应指示431和441一起发送，其中指示431和441是第一读取命令的目标对应于存储器装置的第一通道450(例如，通过在时钟410的一个循环内使片选线脉动为低以指示目标部分，并且在时钟410的两个循环内使片选线脉动为低以指示非目标部分)。因此，存储器装置的第二通道460至少在第一通道450的通信451的持续时间内进入裸片上终止模式461。当第二读取命令422与片选端子430和440上的指示431和432一起发送，其中指示431和432是第二读取命令的目标对应于存储器装置的第二通道460时，存储器装置的第一通道450至少在第二通道460的通信462的持续时间内进入裸片上终止模式452。因为第二通道460被配置成在完成通信462之后恢复到其前一裸片上终止模式，所以无需在对应片选端子440上发送后续指示，且存储器装置的第二通道460恢复到裸片上终止模式463而非终止的停置模式。因此，当第三读取命令423与片选端子430上的指示433一起发送，其中指示433是第三读取命令的目标对应于存储器装置的第一通道450时，不在第二片选端子440上发送指示，这是因为第二通道460已经恢复到裸片上终止模式463，这在存储器装置的第一通道450执行命令的通信453时提供所要终止。
虽然在上述实例实施例中，在一个存储器部分处于裸片上终止模式中时由另一个存储器部分执行的通信已经描述和说明为读取操作(例如，通过裸片上终止的对应读取电平)，但在本发明技术的其它实施例中，上述和以下方法可类似地通过对应终止电平(例如，非目标写入电平终止、非目标状态电平终止等)应用于其它通信(例如，写入操作、状态操作等)。
举例来说，转向图5，简化时序图500示意性地说明根据本发明技术的另一实施例的存储器系统的操作。如参考图5可见，在具有两个或更多个可单独寻址的部分(例如，存储器装置的两个通道、存储器系统的两个存储器装置)的存储器装置或系统中，共同命令/地址总线520可用以向所述部分指示将由所述部分中的一个执行通信(例如，经由写入命令)。
在图5中所说明的方法中，响应于向存储器部分指示其并非通信的目标，存储器部分进入裸片上终止模式，所述存储器部分在指示的持续时间内(例如，在所指示数目的后续通信内)保持于所述裸片上终止模式中。在这方面，第一写入命令521与片选端子530和540上的对应指示531和541一起发送，其中指示531和541是第一读取命令的目标对应于存储器装置的第一通道550(例如，通过在时钟510的一个循环内使片选线脉动为低以指示目标部分，并且在时钟510的两个循环内使片选线脉动为低以指示非目标部分)。写入命令521可包含指示(例如，在命令/地址总线520上的原本未用位中)存储器装置的非目标部分在数个后续通信内(例如，在所说明实例中，在两个通信内)提供裸片上终止。因此，存储器装置的第二通道560进入裸片上终止模式561且第一通道550执行通信551(例如，所请求的写入操作)。
在图5的实例中，第二写入命令522与片选端子530上的指示531一起发送，其中指示531是第二写入命令的目标对应于存储器装置的第一通道550。因为先前命令(例如，通过写入命令521)第二通道560在两个通信事件的持续时间内保持于裸片上终止模式561，所以无需在对应片选端子540上发送后续指示，且第二通道560继续在第二通信552期间提供终止。在完成第二通信552之后，退出裸片上终止模式561，且第二通道恢复到终止的默认“停置”模式。当第三读取命令523与片选端子530和540上的对应指示533和543一起发送，其中指示533和543是第三读取命令的目标对应于存储器装置的第二通道560时，存储器装置的第一通道550在第二通道560的通信563的持续时间内进入裸片上终止模式553。在终止模式553之后，第一通道550返回到阻抗的停置模式。
根据本发明技术的一个方面，上述各种方法(例如，保持于裸片上终止模式中，恢复到裸片上终止模式，以及命令裸片上终止模式持续超过一个通信)可以多种方式组合以提供额外方法。举例来说，恢复到前一裸片上终止模式的方法可与指示裸片上终止持续预定数目个通信(例如，通过指示存储器部分在三个通信内提供写入电平裸片上终止，之后存储器部分恢复到前一裸片上终止模式，例如读取电平裸片上终止)组合。
虽然在上述实例实施例中，已说明具有刚好两个存储器部分(例如，和刚好两个对应的片选端子)的存储器装置和系统，但上述裸片上终止方法适用于具有大于两个通道或其它可寻址子部分的存储器装置和系统。如所属领域的技术人员将易于理解，这些方法节省功率的益处对于其中可省略对应于单个通信命令的更多裸片上终止命令的装置的情况甚至更显著。
图6是示意性地说明根据本发明技术的实施例的存储器系统600的简化框图。存储器系统600包含以可操作方式耦合到存储器模块620(例如，双列直插式存储器模块(DIMM))的主机装置610。存储器模块620可包含通过总线640可操作地连接到多个存储器装置650的控制器630。根据本公开的一个实施例，主机装置610可与存储器装置650中的第一个(例如，经由在总线640上传送的读取命令、写入命令等)通信，并且与其它存储器装置650中的一或多个通信以发射裸片上终止信号(例如，时序图300中的裸片上终止信号341、时序图400中的裸片上终止信号441，或时序图500中的裸片上终止信号541)。在替代实施例中，控制器630可与存储器装置650中的第一个(例如，经由在总线640上传送的读取命令、写入命令等)通信，并且与其它存储器装置650中的一或多个通信以发射裸片上终止信号(例如，时序图300中的裸片上终止信号341、时序图400中的裸片上终止信号441，或时序图500中的裸片上终止信号541)。在这方面，控制器630可介于主机装置610(例如，其可将通信(例如，读取、写入等)命令与导向非目标存储器装置的ODT命令并行地发送到目标存储器装置)与存储器装置650之间，以将所述命令与经修改ODT命令一起(例如，指示对应于多个通信事件的持续时间)或在不将ODT命令提供到其它存储器装置(例如，替代地依赖于非目标存储器装置保持于先前命令的ODT模式中或恢复到先前命令的ODT模式)的情况下提供到目标存储器装置，如上文更详细地阐述，这替代地依赖于目标存储器装置提供ODT命令。
图7是说明根据本发明技术的实施例的操作存储器系统的方法的流程图。所述方法包含接收指示存储器系统的第一存储器装置执行第一通信并且指示存储器系统的第二存储器装置进入裸片上终止模式的第一命令(方框710)。根据本发明的一个方面，方框710的命令接收特征可以如上文在图1中更详细地说明的命令/地址输入电路105和/或连接到其的端子予以实施。
所述方法另外包含至少部分地基于所述第一命令，在第二存储器装置处于裸片上终止模式中时执行与第一存储器装置的第一通信(方框720)。根据本发明的一个方面，方框720的通信特征可以如上文在图1中更详细地说明的存储器阵列150、连接的到其的解码器(例如，地址解码器110、命令解码器115、行解码器140、列解码器145等)和/或IO电路160予以实施。
所述方法另外包含接收指示第一存储器装置执行与存储器主机的第二通信的第二命令(方框730)，并且至少部分地基于所述第一命令，在第二存储器装置处于裸片上终止模式中时执行与第一存储器装置的第二通信(方框740)。根据本发明的一个方面，方框730和740的命令接收和通信特征可以如上文在图1中更详细地说明的命令/地址输入电路105和/或连接到其的端子、存储器阵列150、连接到其的解码器(例如，地址解码器110、命令解码器115、行解码器140、列解码器145等)和/或IO电路160予以实施。
图8是根据本发明技术的实施例的说明操作存储器装置的方法的流程图。所述方法包含在存储器装置处接收指示第一部分执行第一通信并且指示第二部分进入裸片上终止模式的第一命令(方框810)。根据本发明的一个方面，方框810的命令接收特征可以如上文在图1中更详细地说明的命令/地址输入电路105和/或连接到其的端子予以实施。
所述方法另外包含在第二部分处维持裸片上终止模式直到接收到指示第二部分退出裸片上终止模式的第二命令为止(方框820)。根据本发明的一个方面，方框820的裸片上终止模式维持特征可以如上文在图1中更详细地说明的命令/地址输入电路105、时钟输入电路120、IO电路160和/或连接到其的任何端子予以实施。
图9是根据本发明技术的实施例的说明操作存储器装置的方法的流程图。所述方法包含接收指示存储器系统的第一部分执行通信的命令(方框910)。根据本公开的一个方面，方框910的命令接收特征可以如上文在图1中更详细地说明的命令/地址输入电路105和/或连接到其的端子予以实施。
所述方法另外包含在存储器装置的第一部分处执行通信(方框920)，并且在存储器装置的第一部分处，在执行通信之前恢复到在第一部分处在作用中的裸片上终止模式(方框930)。根据本公开的一个方面，方框920和930的通信执行特征和裸片上终止模式恢复特征可以如上文在图1中更详细地说明的存储器阵列150、连接到其的解码器(例如，地址解码器110、命令解码器115、行解码器140、列解码器145等)、输入电路(例如，命令/地址输入电路105、时钟输入电路120等)和/或IO电路160予以实施。
图10是根据本发明技术的实施例的说明操作存储器装置的方法的流程图。所述方法包含在存储器装置处接收指示存储器装置的第一部分执行具有第一持续时间的通信并且指示存储器装置的第二部分进入具有第二持续时间的裸片上终止模式的命令(方框1010)。根据本发明的一个方面，方框1010的命令接收特征可以如上文在图1中更详细地说明的命令/地址输入电路105和/或连接到其的端子予以实施。
所述方法另外包含在存储器装置的第一部分处执行通信(方框1020)，并且在第二部分处，在第二持续时间内维持裸片上终止模式，其中第二持续时间大于第一持续时间(方框1030)。根据本公开的一个方面，方框1020和1030的通信执行特征和裸片上终止模式维持特征可以如上文在图1中更详细地说明的存储器阵列150、连接到其的解码器(例如，地址解码器110、命令解码器115、行解码器140、列解码器145等)、输入电路(例如，命令/地址输入电路105、时钟输入电路120等)和/或IO电路160予以实施。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
可使用多种不同技术和技艺中的任一种表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
本文中论述的装置，包含存储器装置，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底或裸片上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。其它实例和实施方案在本公开和所附权利要求书的范围内。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
从上文中将了解，本文中已经出于说明的目的描述了本发明的具体实施例，但是可以在不偏离本发明的范围的情况下进行各种修改。确切地说，在以上描述中，论述了众多具体细节以提供对本发明技术的实施例的透彻且启发性描述。然而，相关领域的技术人员将认识到，可在并无具体细节中的一个或多个的情况下实践本公开。在其它情况下，通常与存储器系统和装置相关联的众所周知的结构或操作未经展示，或未经详细描述，以避免混淆所述技术的其它方面。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、系统和方法可在本发明技术的范围内。

Claims (25)

1.一种操作存储器系统的方法，其包括：
接收指示所述存储器系统的第一存储器装置执行与存储器主机的第一通信并且指示所述存储器系统的第二存储器装置进入裸片上终止模式的第一命令；
至少部分地基于所述第一命令，在所述第二存储器装置处于所述裸片上终止模式中时执行与所述第一存储器装置的所述第一通信；
接收指示所述第一存储器装置执行与所述存储器主机的第二通信的第二命令；和
至少部分地基于所述第一命令，在所述第二存储器装置处于所述裸片上终止模式中时执行与所述第一存储器装置的所述第二通信，
其中所述第一通信和所述第二通信中的每一者是读取操作、写入操作、擦除操作或状态查询操作中的一者。
2.根据权利要求1所述的方法，其另外包括：
接收指示所述存储器系统的所述第二存储器装置退出所述裸片上终止模式的第三命令；和
至少部分地基于所述第三命令，所述存储器系统的所述第二存储器装置退出所述裸片上终止模式。
3.根据权利要求1所述的方法，其另外包括：
至少部分地基于所述第一命令，所述存储器系统的所述第二存储器装置在大于所述第一通信的持续时间的持续时间内保持于所述裸片上终止模式中。
4.根据权利要求3所述的方法，其中所述第一命令包含其中所述第二存储器装置保持于所述裸片上终止模式中的数个突发脉冲或时钟循环。
5.根据权利要求1所述的方法，其另外包括：
接收到在所述第一命令之后并且在所述第二命令之前的第三命令，所述第三命令指示所述第二存储器装置执行第三通信并且指示所述第一存储器装置进入所述裸片上终止模式；和
至少部分地基于所述第二命令，在所述第一存储器装置处于所述裸片上终止模式中时执行与所述第二存储器装置的所述第三通信，
至少部分地基于所述第一命令，在执行所述第三通信之后使所述第二存储器装置恢复到所述裸片上终止模式。
6.根据权利要求1所述的方法，其中所述第二命令是在所述第一命令之后。
7.根据权利要求1所述的方法，其中所述第一通信是读取或写入操作中的一个。
8.根据权利要求1所述的方法，其中单个半导体裸片包括所述第一存储器装置和所述第二存储器装置。
9.一种操作包含第一部分和第二部分的存储器装置的方法，所述方法包括：
在所述存储器装置处接收指示所述第一部分执行第一通信并且指示所述第二部分进入裸片上终止模式的第一命令；
接收指示在所述第一部分处执行第二通信的第二命令；
至少部分地基于所述第一命令，在所述第二部分处于所述裸片上终止模式时在所述第一部分执行所述第二通信；
接收指示所述第二部分退出所述裸片上终止模式的第三命令；和
在接收到所述第三命令之前，至少部分地基于所述第一命令，在所述第二部分处维持所述裸片上终止模式，
其中所述第一通信和所述第二通信中的每一者是读取操作、写入操作、擦除操作或状态查询操作中的一者。
10.根据权利要求9所述的方法，其中所述第一部分对应于所述存储器装置的第一通道，且其中所述第二部分对应于所述存储器装置的第二通道。
11.根据权利要求9所述的方法，其另外包括：
执行所述第一通信，其中所述第二部分在执行所述第一通信之后保持于所述裸片上终止模式中。
12.一种存储器装置，其包括：
第一存储器部分；
第二存储器部分；和
电路，其被配置成在所述第二存储器部分处实施裸片上终止模式；
其中所述电路被配置成：
响应于发到所述第二存储器部分的单个命令而在所述第一存储器部分处的超过一个通信期间，在所述第二存储器部分处实施所述裸片上终止模式；
响应于实施所述裸片上终止模式的第一命令而在所述第一存储器部分处执行第一通信并且在所述第二存储器部分处实施所述裸片上终止模式；和
响应于接收指示在所述第一存储器部分执行第二通信的第二命令，至少部分地基于所述第一命令，在所述第二存储器部分处于所述裸片上终止模式中时在所述第一存储器部分处执行所述第二通信，
其中所述第一通信和所述第二通信中的每一者是读取操作、写入操作、擦除操作或状态查询操作中的一者。
13.根据权利要求12所述的存储器装置，其中所述电路被配置成在接收到退出所述裸片上终止模式的第三命令之前保持于所述裸片上终止模式中。
14.根据权利要求12所述的存储器装置，其中所述电路被配置成在所述第一存储器部分处执行阈值数目个通信之前在所述第二存储器部分处实施所述裸片上终止模式，其中在发到所述第二存储器部分的所述单个命令中指示所述阈值数目。
15.根据权利要求12所述的存储器装置，其中所述电路被配置成在所述第二存储器部分处执行第三通信之后恢复到所述裸片上终止模式。
16.一种存储器装置，其包括：
第一存储器部分；
第二存储器部分；和
电路，其被配置成：
响应于接收到第一命令而在所述第二存储器部分处实施裸片上终止模式且在所述第一存储器部分处执行第一通信；
响应于接收指示在所述第一存储器部分处执行第二通信的第二命令，至少部分地基于所述第一命令，在所述第二存储器部分处于所述裸片上终止模式中时在所述第一存储器部分处执行所述第二通信；和
响应于接收到在所述第一命令之后的第三命令而退出所述裸片上终止模式，
其中所述第一通信和所述第二通信中的每一者是读取操作、写入操作、擦除操作或状态查询操作中的一者。
17.根据权利要求16所述的存储器装置，其中所述第一存储器部分对应于所述存储器装置的第一通道，且其中所述第二存储器部分对应于所述存储器装置的第二通道。
18.一种操作存储器系统的方法，其包括：
发射指示所述存储器系统的第一存储器装置执行与存储器主机的第一通信并且指示所述存储器系统的第二存储器装置进入裸片上终止模式的第一命令；
至少部分地基于所述第一命令，在所述第二存储器装置处于所述裸片上终止模式中时执行与所述第一存储器装置的所述第一通信；
发射指示所述第一存储器装置执行与所述存储器主机的第二通信的第二命令；和
至少部分地基于所述第一命令，在所述第二存储器装置处于所述裸片上终止模式中时执行与所述第一存储器装置的所述第二通信，
其中所述第一通信和所述第二通信中的每一者是读取操作、写入操作、擦除操作或状态查询操作中的一者。
19.根据权利要求18所述的方法，其另外包括：
发射指示所述存储器系统的所述第二存储器装置退出所述裸片上终止模式的第三命令；和
至少部分地基于所述第三命令，所述存储器系统的所述第二存储器装置退出所述裸片上终止模式。
20.根据权利要求18所述的方法，其另外包括：
至少部分地基于所述第一命令，所述存储器系统的所述第二存储器装置在大于所述第一通信的持续时间的持续时间内保持于所述裸片上终止模式中。
21.根据权利要求20所述的方法，其中所述第一命令包含其中所述第二存储器装置保持于所述裸片上终止模式中的数个突发脉冲或时钟循环。
22.根据权利要求18所述的方法，其另外包括：
发射在所述第一命令之后并且在所述第二命令之前的第三命令，所述第三命令指示所述第二存储器装置执行第三通信并且指示所述第一存储器装置进入所述裸片上终止模式；和
至少部分地基于所述第二命令，在所述第一存储器装置处于所述裸片上终止模式中时执行与所述第二存储器装置的所述第三通信，
至少部分地基于所述第一命令，在执行所述第三通信之后使所述第二存储器装置恢复到所述裸片上终止模式。
23.根据权利要求18所述的方法，其中所述第二命令是在所述第一命令之后。
24.根据权利要求18所述的方法，其中所述第一通信是读取或写入操作中的一个。
25.根据权利要求18所述的方法，其中单个半导体裸片包括所述第一存储器装置和所述第二存储器装置。
CN201880075881.XA 2017-11-22 2018-07-30 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统 Active CN111386570B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762590096P 2017-11-22 2017-11-22
US62/590,096 2017-11-22
US16/047,954 2018-07-27
US16/047,954 US10424356B2 (en) 2017-11-22 2018-07-27 Methods for on-die memory termination and memory devices and systems employing the same
PCT/US2018/044434 WO2019103769A1 (en) 2017-11-22 2018-07-30 Methods for on-die memory termination and memory devices and systems employing the same

Publications (2)

Publication Number Publication Date
CN111386570A CN111386570A (zh) 2020-07-07
CN111386570B true CN111386570B (zh) 2023-03-28

Family

ID=66534587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880075881.XA Active CN111386570B (zh) 2017-11-22 2018-07-30 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统

Country Status (5)

Country Link
US (3) US10424356B2 (zh)
EP (1) EP3714456A4 (zh)
KR (1) KR102441846B1 (zh)
CN (1) CN111386570B (zh)
WO (1) WO2019103769A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11003386B2 (en) * 2017-11-22 2021-05-11 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
US10424356B2 (en) * 2017-11-22 2019-09-24 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
KR20210158256A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 물리적 복제방지 기능을 위한 집적 회로 및 이의 동작 방법
US11631442B1 (en) * 2021-12-20 2023-04-18 Micron Technology, Inc. Multi-clock cycle memory command protocol
US11942954B2 (en) * 2022-06-20 2024-03-26 Gigadevice Semiconductor (Shanghai) Inc. Delay locked loop circuitry and memory device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604843B1 (ko) 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
US7516281B2 (en) * 2004-05-25 2009-04-07 Micron Technology, Inc. On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes
US7433992B2 (en) * 2004-11-18 2008-10-07 Intel Corporation Command controlling different operations in different chips
US7944726B2 (en) * 2008-09-30 2011-05-17 Intel Corporation Low power termination for memory modules
JP2010192031A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
JP5528724B2 (ja) * 2009-05-29 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
JP5346259B2 (ja) 2009-09-08 2013-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路
KR101841622B1 (ko) * 2010-11-04 2018-05-04 삼성전자주식회사 온-다이 터미네이션 회로를 가지는 불휘발성 메모리 장치 및 그것의 제어 방법
WO2012106131A1 (en) * 2011-02-02 2012-08-09 Rambus Inc. On-die termination
US8665663B2 (en) * 2011-04-27 2014-03-04 Nanya Technology Corporation Memory circuit and control method thereof
US9224430B2 (en) * 2011-07-27 2015-12-29 Micron Technology, Inc. Devices, methods, and systems supporting on unit termination
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system
US9780782B2 (en) 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR20170039451A (ko) 2015-10-01 2017-04-11 삼성전자주식회사 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
JP6509711B2 (ja) * 2015-10-29 2019-05-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びメモリシステム
KR102451156B1 (ko) 2015-12-09 2022-10-06 삼성전자주식회사 메모리 모듈 내에서 랭크 인터리빙 동작을 갖는 반도체 메모리 장치
US9812187B2 (en) * 2016-02-22 2017-11-07 Mediatek Inc. Termination topology of memory system and associated memory module and control method
KR20170112289A (ko) * 2016-03-31 2017-10-12 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 구동 방법
US10181346B2 (en) * 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
KR102646905B1 (ko) * 2016-07-21 2024-03-12 삼성전자주식회사 온 다이 터미네이션 회로, 이를 구비하는 메모리 장치 및 메모리 시스템
KR20180015949A (ko) * 2016-08-04 2018-02-14 삼성전자주식회사 온-다이 터미네이션을 포함하는 메모리 시스템 및 그것의 온-다이 터미네이션 제어 방법
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
KR102553266B1 (ko) * 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
US10424356B2 (en) 2017-11-22 2019-09-24 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
US11404097B2 (en) * 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
US10797700B2 (en) * 2018-12-21 2020-10-06 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
KR20200078994A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 터미네이션을 수행하는 반도체 장치 및 이를 포함하는 반도체 시스템
US11004499B1 (en) * 2020-05-08 2021-05-11 Winbond Electronics Corp. Latency control circuit and method

Also Published As

Publication number Publication date
WO2019103769A1 (en) 2019-05-31
US10424356B2 (en) 2019-09-24
US20190371379A1 (en) 2019-12-05
EP3714456A4 (en) 2021-08-18
US10950282B2 (en) 2021-03-16
KR20200076760A (ko) 2020-06-29
EP3714456A1 (en) 2020-09-30
US11545199B2 (en) 2023-01-03
CN111386570A (zh) 2020-07-07
US20210201970A1 (en) 2021-07-01
US20190156871A1 (en) 2019-05-23
KR102441846B1 (ko) 2022-09-08

Similar Documents

Publication Publication Date Title
CN111386570B (zh) 用于裸片上存储器终止的方法和采用所述方法的存储器装置和系统
CN112840400B (zh) 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US11586386B2 (en) Methods for on-die memory termination and memory devices and systems employing the same
US11294836B2 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
KR20200071146A (ko) 병렬 임피던스 조정 회로부를 갖는 메모리 디바이스 및 시스템 및 이를 동작시키기 위한 방법
US20190369914A1 (en) Methods for asynchronously signaling updated information from a memory device to a host and memory devices and systems employing the same
CN112309453A (zh) 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant