KR102561346B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR102561346B1
KR102561346B1 KR1020160106759A KR20160106759A KR102561346B1 KR 102561346 B1 KR102561346 B1 KR 102561346B1 KR 1020160106759 A KR1020160106759 A KR 1020160106759A KR 20160106759 A KR20160106759 A KR 20160106759A KR 102561346 B1 KR102561346 B1 KR 102561346B1
Authority
KR
South Korea
Prior art keywords
bank
address
region
row
temperature code
Prior art date
Application number
KR1020160106759A
Other languages
English (en)
Other versions
KR20180022016A (ko
Inventor
최민석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160106759A priority Critical patent/KR102561346B1/ko
Priority to US15/467,360 priority patent/US10096345B2/en
Publication of KR20180022016A publication Critical patent/KR20180022016A/ko
Application granted granted Critical
Publication of KR102561346B1 publication Critical patent/KR102561346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

반도체장치는 제1 온도코드 및 제2 온도코드에 응답하여 생성된 뱅크그룹선택신호에 따라 뱅크어드레스를 생성하는 뱅크어드레스생성회로; 제3 온도코드 및 제4 온도코드에 응답하여 생성된 영역선택신호에 의해 로우어드레스 및 컬럼어드레스를 생성하는 로우컬럼어드레스생성회로; 및 상기 뱅크어드레스, 상기 로우어드레스 및 상기 컬럼어드레스에 의해 엑세스되는 셀에 대한 데이터스크럽동작을 수행하는 동작제어회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 데이터스크럽동작을 수행하는 반도체장치에 관한 것이다.
반도체장치는 하나의 트랜지스터와 하나의 스토리지 커패시터로 구성된 메모리셀을 다수개 포함하고, 메모리셀의 데이터 리텐션(retention) 특성은 온도에 따라서도 매우 민감하게 나타난다. 따라서, 반도체장치의 내부온도의 변화에 따라서 반도체시스템 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 반도체시스템의 내부온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temperature Sensor Regulator) 또는 ATSR(Analog Temp Sensor Regulator)와 같은 온도센서들 또는 DTCSR(Digital Temperature Compensated Self Refresh) 기술과 같은 설계기술 등이 사용된다.
본 발명은 내부온도에 따라 데이터스크러빙 동작을 수행하는 반도체장치를 제공한다.
이를 위해 본 발명은 제1 온도코드 및 제2 온도코드에 응답하여 생성된 뱅크그룹선택신호에 따라 뱅크어드레스를 생성하는 뱅크어드레스생성회로; 제3 온도코드 및 제4 온도코드에 응답하여 생성된 영역선택신호에 의해 로우어드레스 및 컬럼어드레스를 생성하는 로우컬럼어드레스생성회로; 및 상기 뱅크어드레스, 상기 로우어드레스 및 상기 컬럼어드레스에 의해 엑세스되는 셀에 대한 데이터스크럽동작을 수행하는 동작제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 제1 온도코드 및 제2 온도코드에 응답하여 생성된 영역선택신호에 의해 로우어드레스 및 컬럼어드레스를 생성하는 로우컬럼어드레스생성회로; 및 리프레쉬신호에 응답하여 뱅크어드레스, 상기 로우어드레스 및 상기 컬럼어드레스에 의해 엑세스되는 셀에 대한 데이터스크럽동작을 수행하는 동작제어회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 내부온도를 감지하여 고온으로 감지된 영역에 대한 데이터스크럽동작을 수행함에 따라 데이터 손실을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 데이터스크럽회로의 일 실시 예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 데이터스크럽회로에 포함된 로우컬럼어드레스생성회로의 일 실시 예에 따른 구성을 도시한 블럭도이다.
도 4 내지 도 6은 도 2에 도시된 데이터스크럽회로의 동작을 설명하기 위한 도면들이다.
도 7 및 도 8은 도 1에 도시된 반도체장치가 적용된 전자시스템의 일 실시 예에 따른 구성을 도시한 도면이다.
이하, 실시 예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시 예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시 예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체장치(1)는 제1 뱅크그룹(2) 및 제2 뱅크그룹(3)을 포함할 수 있다. 제1 뱅크그룹(2)은 제1 뱅크(21) 및 제2 뱅크(22)를 포함할 수 있다. 제1 뱅크(21)는 제1 영역(211) 및 제2 영역(212)을 포함할 수 있다. 제2 뱅크그룹(3)은 제3 뱅크(31) 및 제4 뱅크(32)를 포함할 수 있다. 제3 뱅크(31)는 제1 영역(311) 및 제2 영역(312)을 포함할 수 있다. 본 발명의 일 실시 예에 따른 반도체장치(1)는 제1 온도센서(41), 제2 온도센서(42), 제3 온도센서(43), 제4 온도센서(44) 및 데이터스크럽회로(5)를 포함할 수 있다.
제1 온도센서(41)는 제1 뱅크(21) 및 제2 뱅크(22) 사이의 내부온도를 감지함으로써, 제1 온도코드(T1<N:1>)를 생성할 수 있다. 제1 온도코드(T1<N:1>)의 여러 논리레벨 조합들은 각각 제1 뱅크(21) 및 제2 뱅크(22) 사이의 기설정된 내부온도들에 대응될 수 있다. 제2 온도센서(42)는 제3 뱅크(31) 및 제4 뱅크(32) 사이의 내부온도를 감지하여 제2 온도코드(T2<N:1>)를 생성할 수 있다. 제2 온도코드(T2<N:1>)의 여러 논리레벨 조합들은 각각 제3 뱅크(31) 및 제4 뱅크(32) 사이의 기설정된 내부온도들에 대응될 수 있다. 제3 온도센서(43)는 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311) 사이의 내부온도를 감지하여 제3 온도코드(T3<N:1>)를 생성할 수 있다. 제3 온도코드(T3<N:1>)의 여러 논리레벨 조합들은 각각 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311) 사이의 기설정된 내부온도들에 대응될 수 있다. 제4 온도센서(44)는 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312) 사이의 내부온도를 감지하여 제4 온도코드(T4<N:1>)를 생성할 수 있다. 제4 온도코드(T4<N:1>)의 여러 논리레벨 조합들은 각각 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312) 사이의 기설정된 내부온도들에 대응될 수 있다.
데이터스크럽회로(5)는 제1 온도코드(T1<N:1>), 제2 온도코드(T2<N:1>), 제3 온도코드(T3<N:1>) 및 제4 온도코드(T4<N:1>)에 응답하여 제1 뱅크(21), 제2 뱅크(22), 제3 뱅크(31) 및 제4 뱅크(32)에 대한 데이터스크럽동작을 제어할 수 있다. 데이터스크럽회로(5)는 제1 온도코드(T1<N:1>) 및 제2 온도코드(T2<N:1>)에 응답하여 제1 뱅크(21) 및 제2 뱅크(22)가 포함된 제1 뱅크그룹(2)에 대한 데이터스크럽동작을 수행하거나 제3 뱅크(31) 및 제4 뱅크(32)가 포함된 제2 뱅크그룹(3)에 대한 데이터스크럽동작을 수행할 수 있다. 예를 들어, 데이터스크럽회로(5)는 제1 온도코드(T1<N:1>)에 대응하는 내부온도가 제2 온도코드(T2<N:1>)에 대응하는 내부온도보다 큰 경우 제1 뱅크그룹(2)에 대한 데이터스크럽동작을 수행할 수 있다. 한편, 데이터스크럽회로(5)는 제1 온도코드(T1<N:1>)에 대응하는 내부온도가 제2 온도코드(T2<N:1>)에 대응하는 내부온도보다 작은 경우 제2 뱅크그룹(3)에 대한 데이터스크럽동작을 수행할 수 있다. 데이터스크럽회로(5)는 제3 온도코드(T3<N:1>) 및 제4 온도코드(T4<N:1>)에 응답하여 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311)에 대한 데이터스크럽동작을 수행하거나 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312)에 대한 데이터스크럽동작을 수행할 수 있다. 예를 들어, 데이터스크럽회로(5)는 제3 온도코드(T3<N:1>)에 대응하는 내부온도가 제4 온도코드(T4<N:1>)에 대응하는 내부온도보다 큰 경우 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311)에 대한 데이터스크럽동작을 수행할 수 있다. 한편, 데이터스크럽회로(5)는 제3 온도코드(T3<N:1>)에 대응하는 내부온도가 제4 온도코드(T4<N:1>)에 대응하는 내부온도보다 작은 경우 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312)에 대한 데이터스크럽동작을 수행할 수 있다.
본 실시 예의 경우 제1 뱅크(21) 및 제3 뱅크(31)가 도 1의 블럭도에 대응하는 평면도로부터 보여질 때 가로 방향으로 서로 이격되고 제1 및 제3 뱅크들(21, 31)의 각각은 가로 방향과 교차하는 세로 방향으로 2개의 영역들로 나누어질 수 있다. 이 경우에, 제3 온도센서(43)는 제1 뱅크(21)의 제1 영역(211) 및 제3 뱅크(31)의 제1 영역(311) 사이에 배치되어 제1 영역들(211, 311) 사이의 내부온도를 감지할 수 있고, 제4 온도센서(44)는 제1 뱅크(21)의 제2 영역(212) 및 제3 뱅크(31)의 제2 영역(312) 사이에 배치되어 제2 영역들(212, 312) 사이의 내부온도를 감지할 수 있다.. 실시 예에 따라서, 세로 방향으로 3개 이상의 영역으로 나누어질 수 있고, 각각 영역의 내부온도를 감지할 수 있도록 3개 이상 온도센서가 뱅크들 사이에 배치될 수 있다. 실시 예에 따라서, 제1 뱅크(21) 및 제2 뱅크(22)의 각각은 가로 방향으로 적어도 2개 이상의 영역들로 구분될 수 있고, 각각의 영역에 대한 내부온도를 감지하기 위해 제1 뱅크(21) 및 제2 뱅크(22) 사이에 적어도 2개 이상의 온도센서가 배치되도록 구현될 수도 있다.
도 2를 참고하면 데이터스크럽회로(5)는 뱅크그룹선택회로(51), 영역선택신호생성회로(52), 속도제어신호생성회로(53), 동작클럭선택회로(54), 모드레지스터(55), 뱅크어드레스생성회로(56), 로우컬럼어드레스생성회로(57) 및 동작제어회로(58)를 포함할 수 있다.
뱅크그룹선택회로(51)는 제1 온도코드(T1<N:1>) 및 제2 온도코드(T2<N:1>)에 응답하여 제1 뱅크그룹(2) 및 제2 뱅크그룹(3) 중 데이터스크럽동작이 수행되는 뱅크그룹을 선택하기 위한 뱅크그룹선택신호(BG_SEL)를 생성할 수 있다. 뱅크그룹선택회로(51)는 제1 온도코드(T1<N:1>)에 대응하는 내부온도가 제2 온도코드(T2<N:1>)에 대응하는 내부온도보다 큰 경우 제1 뱅크그룹(2)에 대한 데이터스크럽동작을 수행하기 위해 로직로우레벨을 갖는 뱅크그룹선택신호(BG_SEL)를 생성할 수 있다. 뱅크그룹선택회로(51)는 제1 온도코드(T1<N:1>)에 대응하는 내부온도가 제2 온도코드(T2<N:1>)에 대응하는 내부온도보다 작은 경우 제2 뱅크그룹(3)에 대한 데이터스크럽동작을 수행하기 위해 로직하이레벨을 갖는 뱅크그룹선택신호(BG_SEL)를 생성할 수 있다. 제1 뱅크그룹(2) 또는 제2 뱅크그룹(3)에 대한 데이터스크럽동작을 수행하기 위해 설정되는 뱅크그룹선택신호(BG_SEL)의 논리레벨 조합은 실시 예에 따라서 다르게 설정될 수 있다.
영역선택신호생성회로(52)는 제3 온도코드(T3<N:1>) 및 제4 온도코드(T4<N:1>)에 응답하여 제1 뱅크의 제1 영역(211), 제3 뱅크의 제1 영역(311), 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312) 중 데이터스크럽동작이 수행되는 영역들을 선택하기 위한 영역선택신호(AR_SEL)를 생성할 수 있다. 영역선택신호생성회로(52)는 제3 온도코드(T3<N:1>)에 대응하는 내부온도가 제4 온도코드(T4<N:1>)에 대응하는 내부온도보다 큰 경우 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311)에 대한 데이터스크럽동작을 수행하기 위해 로직로우레벨을 갖는 영역선택신호(AR_SEL)를 생성할 수 있다. 영역선택신호생성회로(52)는 제3 온도코드(T3<N:1>)에 대응하는 내부온도가 제4 온도코드(T4<N:1>)에 대응하는 내부온도보다 작은 경우 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312)에 대한 데이터스크럽동작을 수행하기 위해 로직하이레벨을 갖는 영역선택신호(AR_SEL)를 생성할 수 있다. 제1 뱅크의 제1 영역(211), 제3 뱅크의 제1 영역(311), 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312) 중 데이터스크럽동작이 수행되는 영역을 선택하기 위해 설정되는 영역선택신호(AR_SEL)의 논리레벨 조합은 실시 예에 따라서 다르게 설정될 수 있다.
속도제어신호생성회로(53)는 제3 온도코드(T3<N:1>) 및 제4 온도코드(T4<N:1>)에 응답하여 동작클럭(CLK_SEL)의 주파수를 선택하기 위한 속도제어신호(VC)를 생성할 수 있다. 일 예로, 속도제어신호생성회로(53)는 제3 온도코드(T3<N:1>)에 대응하는 내부온도 및 제4 온도코드(T4<N:1>)에 대응하는 내부온도 중 적어도 하나의 내부온도가 기설정된 온도 이하인 경우 로직로우레벨을 갖는 속도제어신호(VC)를 생성할 수 있다. 다른 예로, 속도제어신호생성회로(53)는 제3 온도코드(T3<N:1>)에 대응하는 내부온도 및 제4 온도코드(T4<N:1>)에 대응하는 내부온도 중 적어도 하나의 내부온도가 기설정된 온도를 초과하는 경우 로직하이레벨을 갖는 속도제어신호(VC)를 생성할 수 있다. 속도제어신호(VC)는 실시 예에 따라서 다수의 비트를 포함하는 신호로 구현할 수 있고, 속도제어신호(VC)는 온도 구간별로 다양한 논리레벨 조합을 갖는 신호로 구현할 수 있다.
동작클럭선택회로(54)는 속도제어신호(VC)에 응답하여 클럭(CLK<M:1>)으로부터 동작클럭(CLK_SEL)을 생성할 수 있다. 동작클럭선택회로(54)는 속도제어신호(VC)의 논리레벨에 따라 클럭(CLK<M:1>)에 의해 동작클럭(CLK_SEL)의 주파수를 선택할 수 있다. 예를 들어, 동작클럭선택회로(54)는 속도제어신호(VC)가 로직로우레벨인 경우 제1 주파수를 갖는 클럭의 제1 비트(CLK<1>)를 동작클럭(CLK_SEL)으로 선택하여 출력할 수 있고, 속도제어신호(VC)가 로직하이레벨인 경우 제2 주파수를 갖는 클럭의 제2 비트(CLK<2>)를 동작클럭(CLK_SEL)으로 선택하여 출력할 수 있다. 동작클럭선택회로(54)에서 선택할 수 있는 동작클럭(CLK_SEL)의 주파수의 수는 실시 예에 따라서 3개 이상으로 설정될 수도 있다.
모드레지스터(55)는 뱅크정보(BGMR)를 포함할 수 있다. 모드레지스터(55)는 모드레지스터셋(MRS, Mode Register Set) 동작에 의해 뱅크정보(BGMR)를 내부에 저장할 수 있다. 모드레지스터(55)는 모드레지스터 라이트 커맨드에 응답하여 뱅크정보(BGMR)를 내부에 라이트하고, 모드레지스터 리드 커맨드에 응답하여 내부에 저장된 뱅크정보(BGMR)를 출력하도록 구현될 수 있다. 뱅크정보(BGMR)는 데이터스크럽동작이 수행되는 뱅크들에 대한 정보들을 포함할 수 있다. 예를 들어, 뱅크정보(BGMR)가 로직로우레벨인 경우 제1 뱅크그룹(2) 또는 제2 뱅크그룹(3)에 대한 데이터스크럽동작이 수행되도록 설정될 수 있고, 뱅크정보(BGMR)가 로직하이레벨인 경우 제1 뱅크(21) 또는 제3 뱅크(31)에 대한 데이터스크럽동작이 수행되도록 설정될 수 있다. 뱅크정보(BGMR)는 실시 예에 따라서 다수의 비트를 포함하는 신호로 설정될 수 있다. 뱅크정보(BGMR)에 따라 데이터스크럽동작이 수행되는 뱅크들은 실시 예에 따라서 다양하게 설정될 수 있다.
뱅크어드레스생성회로(56)는 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL) 중 적어도 하나에 응답하여 뱅크어드레스(BA<J:1>)를 생성할 수 있다. 뱅크어드레스생성회로(56)는 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL) 중 적어도 하나에 응답하여, 제1 뱅크그룹(2) 또는 제2 뱅크그룹(3)에 포함된 셀에 대응하는 뱅크어드레스(BA<J:1>)를 생성할 수 있다. 뱅크어드레스생성회로(56)는 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL)의 논리레벨조합에 따라 제1 뱅크(21), 제2 뱅크(22), 제3 뱅크(31) 및 제4 뱅크(32) 중 적어도 하나의 뱅크에 대응하는 뱅크어드레스(BA<J:1>)를 생성할 수 있다. 뱅크어드레스생성회로(56)는 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL)가 모두 로직로우레벨인 경우 제1 뱅크(21) 및 제2 뱅크(22)를 포함하는 제1 뱅크그룹(2)에 대응하는 뱅크어드레스(BA<J:1>)를 생성할 수 있다. 뱅크어드레스생성회로(56)는 뱅크정보(BGMR)가 로직하이레벨이고, 뱅크그룹선택신호(BG_SEL)가 로직로우레벨인 경우 제1 뱅크그룹(2)에 포함된 제1 뱅크(21)에 대응하는 뱅크어드레스(BA<J:1>)를 생성할 수 있다. 뱅크어드레스생성회로(56)는 뱅크정보(BGMR)가 로직로우레벨이고, 뱅크그룹선택신호(BG_SEL)가 로직하이레벨인 경우 제3 뱅크(31) 및 제4 뱅크(32)를 포함하는 제2 뱅크그룹(3)에 대응하는 뱅크어드레스(BA<J:1>)를 생성할 수 있다. 뱅크어드레스생성회로(56)는 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL)가 모두 로직하이레벨인 경우 제2 뱅크그룹(3)에 포함된 제3 뱅크(31)에 대응하는 뱅크어드레스(BA<J:1>)를 생성할 수 있다.
로우컬럼어드레스생성회로(57)는 동작클럭(CLK_SEL), 리프레쉬신호(REF) 및 영역선택신호(AR_SEL)에 응답하여 제1 뱅크의 제1 영역(211), 제3 뱅크의 제1 영역(311), 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312) 중 적어도 하나의 영역에 대응하는 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)를 생성할 수 있다. 로우컬럼어드레스생성회로(57)는 리프레쉬 동작 수행을 위해 리프레쉬신호(REF)가 인에이블된 상태에서 영역선택신호(AR_SEL)의 논리레벨에 따라 제1 뱅크의 제1 영역(211) 또는 제3 뱅크의 제1 영역(311)에 대응하는 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)를 생성하거나 제1 뱅크의 제2 영역(212) 또는 제3 뱅크의 제2 영역(312)에 대응하는 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)를 생성할 수 있다. 로우컬럼어드레스생성회로(57)는 동작클럭(CLK_SEL)의 주파수에 의해 선택되는 동작 속도로 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)를 생성할 수 있다.
동작제어회로(58)는 액티브신호(ACT), 리드신호(RD) 및 라이트신호(WT)에 응답하여 뱅크어드레스(BA<J:1>), 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)에 의해 엑세스되는 셀에 대한 데이터스크럽동작을 수행할 수 있다. 동작제어회로(58)는 뱅크어드레스(BA<J:1>), 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)에 의해 엑세스되는 셀에 대해 액티브 동작 및 리드동작을 수행하여 셀에 저장된 데이터에 에러가 포함되었는지 여부를 감지하고, 에러가 포함된 경우 라이트동작에 의해 에러가 제거된 데이터를 셀에 라이트하는 데이터스크럽동작을 수행하게 된다. 동작제어회로(58)에는 데이터스크럽동작에 필요한 회로를 포함할 수 있다.
본 실시 예에 따른 반도체장치는 제2 뱅크(22) 및 제4 뱅크(32) 사이의 어떠한 온도센서 없이 제1 뱅크(21) 및 제3 뱅크(31) 사이에 배치된 제 3 온도센서(43) 및 제4 온도센서(44)를 이용하여, 데이터스크럽동작을 수행한다. 따라서, 뱅크정보(BGMR)는 로직하이레벨로 설정되어 제1 뱅크(21) 및 제3 뱅크(31)에 대한 데이터스크럽동작 수행을 위한 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)만 생성된다. 실시 예에 따라서, 제2 뱅크(22) 및 제4 뱅크(32) 사이에 온도센서들을 구비하여 뱅크정보(BGMR)를 로직로우레벨로 설정할 수도 있다. 뱅크정보(BGMR)가 로직로우레벨로 설정된 경우 제2 뱅크(22) 및 제4 뱅크(32)에 대한 데이터스크럽동작 수행을 위한 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)가 생성될 수 있다.
도 3을 참고하면 로우컬럼어드레스생성회로(57)는 카운터개시신호생성회로(61), 로우카운터회로(62), 컬럼카운터(63) 및 카운팅제어펄스생성회로(64)를 포함할 수 있다. 로우카운터회로(62)는 제1 로우카운터(621) 및 제2 로우카운터(622)를 포함할 수 있다.
카운터개시신호생성회로(61)는 리프레쉬신호(REF) 및 영역선택신호(AR_SEL)에 응답하여 제1 카운터개시신호(C_STR1) 및 제2 카운터개시신호(C_STR2)를 생성할 수 있다. 카운터개시신호생성회로(61)는 리프레쉬 동작 수행을 위해 리프레쉬신호(REF)가 인에이블된 상태에서 영역선택신호(AR_SEL)의 논리레벨에 따라 어느 하나가 선택적으로 인에이블되는 제1 카운터개시신호(C_STR1) 및 제2 카운터개시신호(C_STR2)를 생성할 수 있다. 카운터개시신호생성회로(61)는 영역선택신호(AR_SEL)가 로직로우레벨인 상태에서 리프레쉬동작이 수행되면 인에이블되는 제1 카운터개시신호(C_STR1)를 생성할 수 있다. 카운터개시신호생성회로(61)는 영역선택신호(AR_SEL)가 로직하이레벨인 상태에서 리프레쉬동작이 수행되면 인에이블되는 제2 카운터개시신호(C_STR2)를 생성할 수 있다.
제1 로우카운터(621)는 제1 카운터개시신호(C_STR1), 카운팅제어펄스(CNTP) 및 동작클럭(CLK_SEL)에 응답하여 카운트된 로우어드레스(RA<K:1>)를 출력할 수 있다. 제1 로우카운터(621)는 제1 카운터개시신호(C_STR1)가 인에이블되는 시점에 동기하여 로우어드레스(RA<K:1>)의 논리레벨조합을 제1 초기논리레벨조합으로 설정할 수 있다. 로우어드레스(RA<K:1>)의 제1 초기논리레벨조합은 제1 뱅크의 제1 영역(211) 또는 제3 뱅크의 제1 영역(311)에 포함된 첫번째 워드라인에 대응할 수 있다. 제1 로우카운터(621)는 카운팅제어펄스(CNTP)가 발생되는 경우 동작클럭(CLK_SEL)에 동기하여 로우어드레스(RA<K:1>)를 제1 초기논리레벨조합부터 제1 최종논리레벨조합까지 순차적으로 카운팅할 수 있다. 로우어드레스(RA<K:1>)의 제1 최종논리레벨조합은 제1 뱅크의 제1 영역(211) 또는 제3 뱅크의 제1 영역(311)에 포함된 마지막 워드라인에 대응할 수 있다.
제2 로우카운터(622)는 제2 카운터개시신호(C_STR2), 카운팅제어펄스(CNTP) 및 동작클럭(CLK_SEL)에 응답하여 카운트된 로우어드레스(RA<K:1>)를 출력할 수 있다. 제2 로우카운터(622)는 제2 카운터개시신호(C_STR2)가 인에이블되는 시점에 동기하여 로우어드레스(RA<K:1>)의 논리레벨조합을 제2 초기논리레벨조합으로 설정할 수 있다. 로우어드레스(RA<K:1>)의 제2 초기논리레벨조합은 제1 뱅크의 제2 영역(212) 또는 제3 뱅크의 제2 영역(312)에 포함된 첫번째 워드라인에 대응할 수 있다. 제2 로우카운터(622)는 카운팅제어펄스(CNTP)가 발생되는 경우 동작클럭(CLK_SEL)에 동기하여 로우어드레스(RA<K:1>)를 제2 초기논리레벨조합부터 제2 최종논리레벨조합까지 순차적으로 카운팅할 수 있다. 로우어드레스(RA<K:1>)의 제2 최종논리레벨조합은 제1 뱅크의 제2 영역(212) 또는 제3 뱅크의 제2 영역(312)에 포함된 마지막 워드라인에 대응할 수 있다.
컬럼카운터(63)는 로우어드레스(RA<K:1>) 및 동작클럭(CLK_SEL)에 응답하여 카운트된 컬럼어드레스(CA<P:1>)를 출력할 수 있다. 컬럼카운터(63)는 로우어드레스(RA<K:1>)의 논리레벨조합별로 동작클럭(CLK_SEL)에 동기하여 컬럼어드레스(CA<P:1>)의 제3 초기논리레벨조합부터 제3 최종논리레벨조합까지 순차적으로 카운팅할 수 있다. 컬럼어드레스(CA<P:1>)의 제3 초기논리레벨조합은 제1 뱅크(21) 또는 제3 뱅크(31)에 포함된 첫번째 비트라인에 대응할 수 있다. 컬럼어드레스(CA<P:1>)의 제3 최종논리레벨조합은 제1 뱅크(21) 또는 제3 뱅크(31)에 포함된 마직막 비트라인에 대응할 수 있다.
카운팅제어펄스생성회로(64)는 컬럼어드레스(CA<P:1>)에 응답하여 카운팅제어펄스(CNTP)를 생성할 수 있다. 카운팅제어펄스생성회로(64)는 컬럼어드레스(CA<P:1>)가 제3 최종논리레벨조합을 갖는 경우 발생되는 카운팅제어펄스(CNTP)를 출력할 수 있다.
이상 살펴본 바와 같이 구성된 반도체장치의 데이터스크럽동작을 도 4를 통해 구체적으로 살펴보면 다음과 같다.
우선, 제1 뱅크(21) 및 제2 뱅크(22) 사이의 내부온도를 감지하여 생성된 제1 온도코드(T1<N:1>)와 제3 뱅크(31) 및 제4 뱅크(32) 사이의 내부온도를 감지하여 생성된 제2 온도코드(T2<N:1>)에 따라 데이터스크럽동작이 수행되는 뱅크그룹이 선택된다.(S11) 제1 온도코드(T1<N:1>)에 대응하는 내부온도가 제2 온도코드(T2<N:1>)에 대응하는 내부온도보다 큰 경우 제1 뱅크그룹(2)이 데이터스크럽동작을 위해 선택된다. 제1 온도코드(T1<N:1>)에 대응하는 내부온도가 제2 온도코드(T2<N:1>)에 대응하는 내부온도보다 작은 경우 제2 뱅크그룹(3)이 데이터스크럽동작을 위해 선택된다.
다음으로, 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311) 사이의 내부온도를 감지하여 생성된 제3 온도코드(T3<N:1>)와 제1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312) 사이의 내부온도를 감지하여 생성된 제4 온도코드(T4<N:1>) 에 따라 데이터스크럽동작이 수행되는 영역이 선택된다.(S12) 제3 온도코드(T3<N:1>)에 대응하는 내부온도가 제4 온도코드(T4<N:1>)에 대응하는 내부온도보다 큰 경우 영역선택신호(AR_SEL)의 로직레벨조합을 토대로 제1 뱅크의 제1 영역(211) 및 제3 뱅크의 제1 영역(311)이 데이터스크럽동작을 위해 선택된다. 제3 온도코드(T3<N:1>)에 대응하는 내부온도가 제4 온도코드(T4<N:1>)에 대응하는 내부온도보다 작은 경우 1 뱅크의 제2 영역(212) 및 제3 뱅크의 제2 영역(312)이 데이터스크럽동작을 위해 선택된다.
다음으로, 제3 온도코드(T3<N:1>) 및 제4 온도코드(T4<N:1>)에 따라 동작클럭(CLK_SEL)의 주파수를 선택하기 위한 속도제어신호(VC)가 생성된다.(S13) 제3 온도코드(T3<N:1>)에 대응하는 내부온도 및 제4 온도코드(T4<N:1>)에 대응하는 내부온도가 기설정된 온도 이하인 경우 로직로우레벨을 갖는 속도제어신호(VC)가 생성된다. 제3 온도코드(T3<N:1>)에 대응하는 내부온도 및 제4 온도코드(T4<N:1>)에 대응하는 내부온도가 기설정된 온도를 초과하는 경우 로직하이레벨을 갖는 속도제어신호(VC)가 생성돤다.
다음으로, 속도제어신호(VC)의 논리레벨에 따라 클럭(CLK<M:1>)으로부터 동작클럭(CLK_SEL)의 주파수가 선택된다.(S14) 예를 들어, 속도제어신호(VC)가 로직로우레벨인 경우 제1 주파수를 갖는 클럭의 제1 비트(CLK<1>)가 동작클럭(CLK_SEL)으로 선택되어 출력되고, 속도제어신호(VC)가 로직하이레벨인 경우 제2 주파수를 갖는 클럭의 제2 비트(CLK<2>)가 동작클럭(CLK_SEL)으로 선택되어 출력된다.
다음으로, 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL)의 논리레벨 조합에 따라 뱅크어드레스(BA<J:1>)가 생성된다.(S15) 예를 들어, 뱅크정보(BGMR)가 로직하이레벨이고, 뱅크그룹선택신호(BG_SEL)가 로직로우레벨인 경우 제1 뱅크그룹(2)에 포함된 제1 뱅크(21)에 대응하는 뱅크어드레스(BA<J:1>)가 생성된다. 뱅크정보(BGMR) 및 뱅크그룹선택신호(BG_SEL)가 모두 로직하이레벨인 경우 제2 뱅크그룹(3)에 포함된 제3 뱅크(31)에 대응하는 뱅크어드레스(BA<J:1>) 가 생성된다.
리프레쉬신호(REF)가 인에이블되면 리프레쉬 모드에 진입한다.(S16)
리프래쉬모드에서 영역선택신호(AR_SEL)의 논리레벨에 따라 선택된 영역에 대한 데이터스크럽동작이 수행된다.(S17) 영역선택신호(AR_SEL)가 로직로우레벨인 경우 제1 뱅크의 제1 영역(211) 또는 제3 뱅크의 제1 영역(311)에 대응하는 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)가 생성되어 제1 뱅크의 제1 영역(211) 또는 제3 뱅크의 제1 영역(311)에 포함된 셀들에 대한 데이터스크럽동작이 수행된다. 데이터스크럽동작은 제1 뱅크의 제1 영역(211) 또는 제3 뱅크의 제1 영역(311)에 포함된 모든 셀들에 반복하여 진행된다. 영역선택신호(AR_SEL)가 로직하이레벨인 경우 제1 뱅크의 제2 영역(212) 또는 제3 뱅크의 제2 영역(312)에 대응하는 로우어드레스(RA<K:1>) 및 컬럼어드레스(CA<P:1>)가 생성되어 제1 뱅크의 제2 영역(212) 또는 제3 뱅크의 제2 영역(312)에 포함된 셀들에 대한 데이터스크럽동작이 수행된다. 데이터스크럽동작은 제1 뱅크의 제2 영역(212) 또는 제3 뱅크의 제2 영역(312)에 포함된 모든 셀들에 반복하여 진행된다.
리프레쉬신호(REF)가 디스에이블되면 리프레쉬 모드에서 탈출(S18)하여 데이터스크럽동작을 종료한다.
도 5 및 도 6을 참고하여 데이터스크럽동작 좀 더 구체적으로 살펴보면 다음과 같다.
도 5에 도시된 바와 같이, T11 시점에서 반도체장치가 리프레쉬모드에 진입하면 T12 시점에서 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1)이 생성되고, 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1)에 의해 엑세스되는 셀에 대한 액티브동작이 수행된다. T13 시점에서 컬럼어드레스(CA<P:1>)의 제1 논리레벨조합(CA1)이 생성되면 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제1 논리레벨조합(CA1)에 의해 엑세스되는 셀에 대한 리드동작이 수행된다. T14 시점에서 리드동작에 의해 리드된 데이터에 에러가 감지된 경우 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제1 논리레벨조합(CA1)에 의해 엑세스되는 셀에 대한 데이터스크럽동작이 수행된다. T15 시점에서 컬럼어드레스(CA<P:1>)의 제2 논리레벨조합(CA2)이 생성되면 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제2 논리레벨조합(CA2)에 의해 엑세스되는 셀에 대한 리드동작이 수행된다. T16 시점에서 리드동작에 의해 리드된 데이터에 에러가 감지된 경우 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제2 논리레벨조합(CA2)에 의해 엑세스되는 셀에 대한 데이터스크럽동작이 수행된다. T17 시점까지 선택된 영역에 대한 데이터스크럽동작이 반복적으로 수행된다. T18 시점에서 선택된 영역에 포함된 모든 셀에 대한 데이터스크럽동작이 수행되면 프리차지동작이 수행된 후 T19 시점에서 반도체장치는 리프레쉬 모드에서 탈출한다.
도 6에 도시된 바와 같이, T21 시점에서 반도체장치가 리프레쉬모드에 진입하면 T22 시점에서 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1)이 생성되고, 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1)에 의해 엑세스되는 셀에 대한 액티브동작이 수행된다. T23 시점에서 컬럼어드레스(CA<P:1>)의 제1 논리레벨조합(CA1)이 생성되면 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제1 논리레벨조합(CA1)에 의해 엑세스되는 셀에 대한 리드동작이 수행된다. T24 시점에서 리드동작에 의해 리드된 데이터에 에러가 감지된 경우 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제1 논리레벨조합(CA1)에 의해 엑세스되는 셀에 대한 데이터스크럽동작이 수행된다. T25 시점에서 컬럼어드레스(CA<P:1>)의 제2 논리레벨조합(CA2)이 생성되면 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제2 논리레벨조합(CA2)에 의해 엑세스되는 셀에 대한 리드동작이 수행된다. T26 시점에서 리드동작에 의해 리드된 데이터에 에러가 감지된 경우 로우어드레스(RA<K:1>)의 제1 논리레벨조합(RA1) 및 컬럼어드레스(CA<P:1>)의 제2 논리레벨조합(CA2)에 의해 엑세스되는 셀에 대한 데이터스크럽동작이 수행된다. T27 시점까지 선택된 영역에 대한 데이터스크럽동작이 반복적으로 수행된다. T28 시점에서 선택된 영역에 포함된 모든 셀에 대한 데이터스크럽동작이 수행되면 프리차지동작이 수행됨과 동시에 반도체장치는 리프레쉬 모드에서 탈출한다.
앞서, 도 1에 도시된 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 7을 참고하면 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치(1)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 7에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
도 8을 참고하면 본 발명의 다른 실시 예에 따른 전자시스템(2000)은 호스트(2001), 메모리컨트롤러(2002) 및 데이터저장부(2003)를 포함할 수 있다.
호스트(2001)는 데이터저장부(2003)를 엑세스 하기 위해 메모리컨트롤러(2002)로 리퀘스트 및 데이터를 전송할 수 있다. 메모리컨트롤러(2002)는 리퀘스트에 응답하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 데이터저장부(2003)에 제공하고, 이에 응답하여 데이터저장부(2003)는 라이트 또는 리드 동작을 수행하게 할 수 있다. 호스트(2001)는 데이터저장부(2003)로 데이터를 저장시키기 위해 데이터를 메모리컨트롤러(2002)로 전송할 수 있다. 또한 호스트는 데이터저장부(2003)로부터 출력된 데이터를 메모리컨트롤러(2002)를 통해 수신할 수 있다. 호스트(2001)는 오류정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다.
메모리컨트롤러(2002)는 호스트(2001)와 데이터저장부(2003) 사이의 통신을 중계할 수 있다. 메모리컨트롤러(2002)는 호스트(2001)로부터 리퀘스트와 데이터를 수신하고, 데이터저장부(2003)의 동작을 제어하기 위하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 생성하여 데이터저장부(2003)로 제공할 수 있다. 또한, 메모리컨트롤러(2002)는 데이터저장부(2003)로부터 출력된 데이터를 호스트(2001)로 제공할 수 있다.
데이터저장부(2003)는 다수의 메모리들을 포함할 수 있다. 데이터저장부(2003)는 메모리컨트롤러(2002)로부터 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 수신하여 라이트 또는 리드 동작을 수행할 수 있다. 데이터저장부(2003)에 포함된 다수의 메모리들은 오류정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다. 데이터저장부(2003)는 도 1에 도시된 반도체장치(1)를 포함할 수 있다.
호스트(2001)에 포함된 에러를 정정하는 회로 및 다수의 메모리들에 포함된 에러를 정정하는 회로는 실시 예에 따라서 모두 동작하거나 선택적으로 동작하도록 구현될 수 있다. 호스트(2001) 및 메모리컨트롤러(2002)는 실시 예에 따라서 동일한 칩으로 구현될 수 있다. 메모리컨트롤러(2002) 및 데이터저장부(2003)는 실시 예에 따라서 동일한 칩으로 구현될 수 있다.
1: 반도체장치 2: 제1 뱅크그룹
21: 제1 뱅크 22:제2 뱅크
3: 제2 뱅크그룹 31: 제3 뱅크
32: 제4 뱅크 41: 제1 온도센서
42: 제2 온도센서 43: 제3 온도센서
44: 제4 온도센서 5: 데이터스크럽회로
211: 제1 뱅크의 제1 영역 212: 제1 뱅크의 제2 영역
311: 제2 뱅크의 제1 영역 312: 제2 뱅크의 제2 영역
51: 뱅크그룹선택회로 52: 영역선택신호생성회로
53: 속도제어신호생성회로 54: 동작클럭선택회로
55: 모드레지스터 56: 뱅크어드레스생성회로
57: 로우컬럼어드레스생성회로 58: 동작제어회로
61: 카운터개시신호생성회로 62: 로우카운터회로
63: 컬럼카운터 64: 카운팅제어펄스생성회로
621: 제1 로우카운터 622: 제2 로우카운터

Claims (20)

  1. 제1 온도코드 및 제2 온도코드에 응답하여 생성된 뱅크그룹선택신호에 따라 뱅크어드레스를 생성하는 뱅크어드레스생성회로;
    제3 온도코드 및 제4 온도코드에 응답하여 생성된 영역선택신호에 의해 로우어드레스 및 컬럼어드레스를 생성하는 로우컬럼어드레스생성회로; 및
    상기 뱅크어드레스, 상기 로우어드레스 및 상기 컬럼어드레스에 의해 엑세스되는 셀에 대한 데이터스크럽동작을 수행하는 동작제어회로를 포함하는 반도체장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제1 온도코드는 제1 뱅크그룹의 내부온도를 감지하여 생성되고, 상기 제2 온도코드는 제2 뱅크그룹의 내부온도를 감지하여 생성되는 반도체장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서, 상기 뱅크그룹선택신호는 상기 제1 온도코드에 대응하는 내부온도가 상기 제2 온도코드에 대응하는 내부온도보다 큰 경우 상기 제1 뱅크그룹을 선택하기 위한 논리레벨조합을 갖는 반도체장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 뱅크어드레스생성회로는 뱅크정보에 응답하여, 제1 뱅크그룹 또는 제2 뱅크그룹에 포함된 셀에 대응하는 상기 뱅크어드레스를 생성하거나 상기 제1 뱅크그룹에 포함된 제1 뱅크 또는 상기 제2 뱅크그룹에 포함된 제2 뱅크에 포함된 셀에 대응하는 상기 뱅크어드레스를 생성하는 반도체장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 제3 온도코드는 제1 뱅크의 제1 영역과 제2 뱅크의 제1 영역 사이의 내부온도를 감지하여 생성되고,
    상기 제4 온도코드는 상기 제1 뱅크의 제2 영역과 상기 제2 뱅크의 제2 영역 사이의 내부온도를 감지하여 생성되는 반도체장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 영역선택신호는 상기 제3 온도코드에 대응하는 내부온도가 상기 제4 온도코드에 대응하는 내부온도보다 큰 경우 상기 제1 뱅크의 상기 제1 영역과 상기 제2 뱅크의 상기 제1 영역을 선택하기 위한 논리레벨조합을 갖는 반도체장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 로우컬럼어드레스생성회로는 동작클럭에 동기하여 카운트된 상기 로우어드레스 및 상기 컬럼어드레스를 출력하는 반도체장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 동작클럭은 상기 제3 온도코드와 상기 제4 온도코드에 응답하여 주파수가 결정되는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 동작클럭은 상기 제3 온도코드에 대응하는 내부온도와 상기 제4 온도코드에 대응하는 내부온도가 기설정된 내부온도 이하인 경우 제1 주파수로 결정되고, 상기 제3 온도코드에 대응하는 내부온도와 상기 제4 온도코드에 대응하는 내부온도가 기설정된 내부온도를 초과하는 경우 제2 주파수로 결정되는 반도체장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 로우컬럼어드레스생성회로는 리프레쉬신호에 응답하여 상기 로우어드레스 및 상기 컬럼어드레스를 생성하는 반도체장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 로우컬럼어드레스생성회로는
    리프레쉬신호 및 상기 영역선택신호에 응답하여 제1 카운터개시신호와 제2 카운터개시신호를 생성하는 카운터개시신호생성회로; 및
    상기 제1 카운터개시신호와 상기 제2 카운터개시신호에 응답하여 카운트된 상기 로우어드레스를 출력하는 로우카운터회로를 포함하는 반도체장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서, 상기 로우카운터회로는 제1 로우카운터 및 제2 로우카운터를 포함하고,
    상기 제1 로우카운터는 상기 제1 카운터개시신호가 인에이블되는 시점에 동기하여 상기 로우어드레스의 논리레벨조합을 제1 초기논리레벨조합으로 설정하고, 상기 제1 로우카운터는 카운팅제어펄스에 응답하여 상기 로우어드레스를 상기 제1 초기논리레벨조합부터 제1 최종논리레벨조합까지 카운팅하며,
    상기 제2 로우카운터는 상기 제2 카운터개시신호가 인에이블되는 시점에 동기하여 상기 로우어드레스의 논리레벨조합을 제2 초기논리레벨조합으로 설정하고, 상기 제2 로우카운터는 상기 카운팅제어펄스에 응답하여 상기 로우어드레스를 상기 제2 초기논리레벨조합부터 제2 최종논리레벨조합까지 카운팅하는 반도체장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서, 상기 로우컬럼어드레스생성회로는
    상기 로우어드레스의 논리레벨조합 별로 카운트된 상기 컬럼어드레스를 출력하는 컬럼카운터를 더 포함하는 반도체장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 로우컬럼어드레스생성회로는
    상기 컬럼어드레스가 최종논리레벨조합까지 카운팅되는 경우 카운팅제어펄스를 생성하는 카운팅제어펄스생성회로를 더 포함하는 반도체장치.
  15. 리프레쉬신호에 의해 그리고 제1 온도코드 및 제2 온도코드에 응답하여 생성된 영역선택신호에 의해 로우어드레스 및 컬럼어드레스를 생성하는 로우컬럼어드레스생성회로; 및
    뱅크어드레스, 상기 로우어드레스 및 상기 컬럼어드레스에 의해 엑세스되는 셀에 대한 데이터스크럽동작을 수행하는 동작제어회로를 포함하되,
    상기 로우컬럼어드레스생성회로는 상기 제1 온도코드와 상기 제2 온도코드에 응답하여 주파수가 결정되는 동작클럭에 동기하여 카운트된 상기 로우어드레스 및 상기 컬럼어드레스를 출력하는 반도체장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 제1 온도코드는 제1 뱅크의 제1 영역과 제2 뱅크의 제1 영역 사이의 내부온도를 감지하여 생성되고,
    상기 제2 온도코드는 상기 제1 뱅크의 제2 영역과 상기 제2 뱅크의 제2 영역 사이의 내부온도를 감지하여 생성되는 반도체장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 영역선택신호는 상기 제1 온도코드에 대응하는 내부온도가 상기 제2 온도코드에 대응하는 내부온도보다 큰 경우 상기 제1 뱅크의 상기 제1 영역과 상기 제2 뱅크의 상기 제1 영역을 선택하기 위한 논리레벨조합을 갖는 반도체장치.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서, 상기 로우컬럼어드레스생성회로는
    상기 리프레쉬신호 및 상기 영역선택신호에 응답하여 제1 카운터개시신호와 제2 카운터개시신호를 생성하는 카운터개시신호생성회로; 및
    상기 제1 카운터개시신호와 상기 제2 카운터개시신호에 응답하여 카운트된 상기 로우어드레스를 출력하는 로우카운터회로를 포함하는 반도체장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서, 상기 로우컬럼어드레스생성회로는
    상기 로우어드레스의 논리레벨조합 별로 카운트된 상기 컬럼어드레스를 출력하는 컬럼카운터; 및
    상기 컬럼어드레스가 최종논리레벨조합까지 카운팅되는 경우 카운팅제어펄스를 생성하는 카운팅제어펄스생성회로를 더 포함하는 반도체장치.
KR1020160106759A 2016-08-23 2016-08-23 반도체장치 KR102561346B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160106759A KR102561346B1 (ko) 2016-08-23 2016-08-23 반도체장치
US15/467,360 US10096345B2 (en) 2016-08-23 2017-03-23 Semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160106759A KR102561346B1 (ko) 2016-08-23 2016-08-23 반도체장치

Publications (2)

Publication Number Publication Date
KR20180022016A KR20180022016A (ko) 2018-03-06
KR102561346B1 true KR102561346B1 (ko) 2023-07-31

Family

ID=61243182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160106759A KR102561346B1 (ko) 2016-08-23 2016-08-23 반도체장치

Country Status (2)

Country Link
US (1) US10096345B2 (ko)
KR (1) KR102561346B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414257B1 (ko) * 2017-07-20 2022-06-29 에스케이하이닉스 주식회사 전자장치
US11495286B2 (en) 2018-03-12 2022-11-08 SK Hynix Inc. Semiconductor devices
KR102427896B1 (ko) * 2018-03-12 2022-08-03 에스케이하이닉스 주식회사 반도체장치
KR102463924B1 (ko) * 2018-04-10 2022-11-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102568896B1 (ko) * 2018-04-19 2023-08-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102466965B1 (ko) * 2018-04-23 2022-11-14 에스케이하이닉스 주식회사 반도체장치
US10552087B2 (en) 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
KR20200048272A (ko) * 2018-10-29 2020-05-08 에스케이하이닉스 주식회사 반도체장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130301371A1 (en) * 2012-05-10 2013-11-14 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
US20150006998A1 (en) 2013-06-28 2015-01-01 International Business Machines Corporation Memory scrub management
US20160203854A1 (en) * 2015-01-09 2016-07-14 Il-Joon KIM Semiconductor package with pop structure and refresh control method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684396A (ja) * 1992-04-27 1994-03-25 Nec Corp 半導体記憶装置
JPH06275693A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd ダイナミック型ｒａｍ
DE102005025168B4 (de) * 2005-06-01 2013-05-29 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zum Betreiben einer elektronischen Speichervorrichtung
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages
US20100005219A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
KR101873526B1 (ko) 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US20130318418A1 (en) * 2012-05-22 2013-11-28 Politecncio di Milano Adaptive error correction for phase change memory
US8966343B2 (en) * 2012-08-21 2015-02-24 Western Digital Technologies, Inc. Solid-state drive retention monitor using reference blocks
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
US9280419B2 (en) 2013-12-16 2016-03-08 International Business Machines Corporation Dynamic adjustment of data protection schemes in flash storage systems based on temperature, power off duration and flash age
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US20160155491A1 (en) * 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
US20170126249A1 (en) * 2015-10-30 2017-05-04 Intel Corporation Temperature dependent multiple mode error correction
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130301371A1 (en) * 2012-05-10 2013-11-14 Nanya Technology Corporation Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof
US20150006998A1 (en) 2013-06-28 2015-01-01 International Business Machines Corporation Memory scrub management
US20160203854A1 (en) * 2015-01-09 2016-07-14 Il-Joon KIM Semiconductor package with pop structure and refresh control method thereof

Also Published As

Publication number Publication date
US10096345B2 (en) 2018-10-09
KR20180022016A (ko) 2018-03-06
US20180061474A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
KR102561346B1 (ko) 반도체장치
US9916885B2 (en) Semiconductor devices having a refresh operation
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
KR20170082066A (ko) 반도체시스템
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
US9472297B2 (en) Semiconductor memory device
CN110265073B (zh) 半导体器件
US20220147274A1 (en) Storage device and operating method thereof
US10153028B2 (en) Semiconductor devices
US9947384B1 (en) Semiconductor device relating to generate target address to execute a refresh operation
KR102427894B1 (ko) 반도체장치 및 반도체시스템
KR20180009076A (ko) 반도체장치 및 반도체시스템
US10153033B2 (en) Semiconductor devices
US10055152B2 (en) Semiconductor devices
KR101989860B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US9911475B1 (en) Semiconductor device which performs an active operation
US11978495B2 (en) Semiconductor devices
US11163638B2 (en) Memory device for swapping data and operating method thereof
KR20180125657A (ko) 반도체장치
US20170329540A1 (en) Semiconductor device and semiconductor system
US10475486B2 (en) Electronic devices
US10186306B2 (en) Apparatus and method for non-volatile memory address decoding
KR20230163172A (ko) 로우해머링추적동작을 수행하기 위한 반도체시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant