KR20230163172A - 로우해머링추적동작을 수행하기 위한 반도체시스템 - Google Patents

로우해머링추적동작을 수행하기 위한 반도체시스템 Download PDF

Info

Publication number
KR20230163172A
KR20230163172A KR1020220062934A KR20220062934A KR20230163172A KR 20230163172 A KR20230163172 A KR 20230163172A KR 1020220062934 A KR1020220062934 A KR 1020220062934A KR 20220062934 A KR20220062934 A KR 20220062934A KR 20230163172 A KR20230163172 A KR 20230163172A
Authority
KR
South Korea
Prior art keywords
command
signal
address
circuit
tracking
Prior art date
Application number
KR1020220062934A
Other languages
English (en)
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220062934A priority Critical patent/KR20230163172A/ko
Priority to US17/951,984 priority patent/US11875040B2/en
Publication of KR20230163172A publication Critical patent/KR20230163172A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Databases & Information Systems (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

반도체시스템은 로우해머링추적동작을 수행하기 위한 커맨드 및 어드레스를 생성하고, 상기 로우해머링추적동작 중 추적라이트동작이 완료된 뱅크에 대하여 프리차지동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성하는 컨트롤러 및 상기 뱅크 및 로우해머링저장회로를 포함하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 로우해머링추적동작의 추적리드동작을 수행하여 상기 로우해머링저장회로에 저장된 상기 뱅크의 액티브횟수를 카운팅한 이후 상기 로우해머링추적동작의 상기 추적라이트동작을 수행하여 카운팅된 상기 뱅크의 액티브횟수를 상기 로우해머링회로에 저장하며, 상기 커맨드를 토대로 상기 뱅크에 대한 상기 프리차지동작을 수행하는 반도체장치를 포함한다.

Description

로우해머링추적동작을 수행하기 위한 반도체시스템{SEMICONDUCTOR SYSTEM FOR PERFORMING ROW HAMMERING TRACKING OPERATION}
본 발명은 로우해머링추적동작을 수행하기 위한 반도체시스템에 관한 것이다.
반도체장치는 데이터를 저장하기 위한 다수의 메모리셀을 구비하고 있다. 메모리셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성된다. 반도체장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장하며, 셀 커패시터에 저장된 전하량은 이상적으로 항상 일정해야 한다. 그러나 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다. 반도체장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레시(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체장치의 집적도가 점점 증가하므로 메모리셀 간의 간격이 줄어들고, 메모리셀들 각각에 연결되어 있는 워드라인(word line) 사이의 간격이 줄어들고 있다. 워드라인 간의 간격이 좁아지면 인접한 워드라인 사이에 간섭 효과가 발생하게 되어 해당 워드라인에 연결되어 있는 메모리셀에 저장된 데이터가 유지되기 어려운 상태가 될 수 있다. 인접한 워드라인 사이에 간섭 효과가 발생하게 되는 경우를 로우해머링현상이라고 하고, 로우해머링현상이 증가할수록 데이터가 유실될 수 있는 확률이 증가한다.
본 발명은 노멀동작과 로우해머링추적동작을 수행하기 위한 커맨드의 생성 시점을 조절하는 반도체시스템에 관한 것이다.
또한, 본 발명은 내부에 저장된 데이터를 출력하는 유사한 동작인 리드동작과 로우해머링추적동작의 추적리드동작을 연속으로 수행하고, 데이터를 저장하는 유사한 동작인 라이트동작과 로우해머링추적동작의 추적라이트동작을 연속으로 수행하는 반도체시스템에 관한 것이다.
또한, 본 발명은 연속적으로 액티브동작이 수행되는 뱅크가 동일한 뱅크일 때 추적라이트동작을 수행하고, 연속적으로 액티브동작이 수행되는 뱅크가 상이한 뱅크일 때 추적라이트동작 수행여부를 감지하여 추적라이트동작 또는 프리차지동작을 선택적으로 수행함으로써 효율적인 로우해머링추적동작에 관한 것이다.
이를 위해 본 발명은 로우해머링추적동작을 수행하기 위한 커맨드 및 어드레스를 생성하고, 상기 로우해머링추적동작 중 추적라이트동작이 완료된 뱅크에 대하여 프리차지동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성하는 컨트롤러 및 상기 뱅크 및 로우해머링저장회로를 포함하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 로우해머링추적동작의 추적리드동작을 수행하여 상기 로우해머링저장회로에 저장된 상기 뱅크의 액티브횟수를 카운팅한 이후 상기 로우해머링추적동작의 상기 추적라이트동작을 수행하여 카운팅된 상기 뱅크의 액티브횟수를 상기 로우해머링회로에 저장하며, 상기 커맨드를 토대로 상기 뱅크에 대한 상기 프리차지동작을 수행하는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 로우해머링추적동작을 수행하기 위한 커맨드 및 어드레스를 출력하고, 리드동작 및 라이트동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 출력하는 컨트롤러 및 상기 뱅크 및 로우해머링저장회로를 포함하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 로우해머링추적동작을 수행하여 상기 로우해머링저장회로에 저장된 상기 뱅크의 액티브횟수를 카운팅하고, 카운팅된 상기 액티브횟수를 상기 로우해머링저장회로에 저장하며, 상기 커맨드 및 상기 어드레스를 토대로 상기 리드동작을 수행하여 상기 뱅크에 저장된 데이터를 출력하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 라이트동작을 수행하여 상기 데이터를 저장하는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 로우해머링추적동작을 수행하기 위한 커맨드 및 어드레스를 생성하고, 상기 어드레스에 포함된 로우어드레스가 동일한 로직레벨 조합이 아닐 때 플래그신호의 로직레벨에 따라 상기 로우해머링추적동작 중 추적라이트동작이 수행되지 않은 뱅크에 대하여 상기 추적라이트동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 출력하거나 상기 추적라이트동작이 수행된 상기 뱅크에 대한 프리차지동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 출력하는 컨트롤러 및 상기 뱅크 및 로우해머링저장회로를 포함하고, 상기 로우해머링추적동작의 상기 추적라이트동작을 수행하여 카운팅된 상기 뱅크의 액티브횟수를 상기 로우해머링회로에 저장하며, 상기 커맨드를 토대로 상기 뱅크에 대한 상기 프리차지동작을 수행하는 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 노멀동작과 로우해머링추적동작을 수행하기 위한 커맨드의 생성 시점을 조절함으로써 로우해머링현상에 따른 불량을 효과적으로 감소할 수 있다.
또한, 본 발명에 의하면 내부에 저장된 데이터를 출력하는 유사한 동작인 리드동작과 로우해머링추적동작의 추적리드동작을 연속으로 수행하고, 데이터를 저장하는 유사한 동작인 라이트동작과 로우해머링추적동작의 추적라이트동작을 연속으로 수행함으로써 상이한 동작을 수행하기 위한 불필요한 동작 시간을 감소할 수 있다.
또한, 본 발명에 의하면 연속적으로 액티브동작이 수행되는 뱅크가 동일한 뱅크일 때 추적라이트동작을 수행하고, 연속적으로 액티브동작이 수행되는 뱅크가 상이한 뱅크일 때 추적라이트동작 수행여부를 감지하여 추적라이트동작 또는 프리차지동작을 선택적으로 수행함으로써 효율적인 로우해머링추적동작을 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 컨트롤러의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 컨트롤러에 포함된 큐잉회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 큐잉회로에 포함된 라이트큐잉회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 3에 도시된 큐잉회로에 포함된 리드큐잉회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 2에 도시된 컨트롤러에 포함된 뱅크제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 7은 본 발명의 일 실시예에 따른 선택어드레스를 설명하기 위한 도면이다.
도 8 내지 10은 도 6에 도시된 뱅크제어회로에 포함된 커맨드생성회로의 일 실시예에 따른 구성을 도시한 도면이다.
도 11 및 12는 도 1에 도시된 반도체시스템에 포함된 반도체장치의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 13 및 14는 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 15는 본 발명의 일 실시예에 따른 로우해머링추적동작을 설명하기 위한 플로차트이다.
도 16은 본 발명의 일 실시예에 따른 반도체시스템에서 커맨드를 생성하기 위한 지연량을 도시한 표이다.
도 17은 도 1 내지 도 16에 도시된 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
"기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체시스템(1)은 호스트(10), 컨트롤러(20) 및 반도체장치(30)를 포함할 수 있다.
호스트(10)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작 등을 제어하기 위한 요청신호(REQ)를 컨트롤러(10)로 출력할 수 있다. 호스트(10)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작 등을 수행하기 위한 외부어드레스(EADD)를 컨트롤러(10)로 출력할 수 있다. 호스트(10)는 라이트동작을 수행하기 위한 외부데이터(ED)를 출력할 수 있다. 호스트(10)는 리드동작 시 외부데이터(ED)를 수신할 수 있다. 액티브동작, 라이트동작, 리드동작, 리프레쉬동작 및 프리차지동작은 노멀동작으로 설정될 수 있다.
컨트롤러(10)는 큐잉회로(210), 스케줄제어회로(220), 뱅크제어회로(230) 및 플래그신호생성회로(240)를 포함할 수 있다.
큐잉회로(210)는 액티브동작, 라이트동작, 리드동작 및 로우해머링추적동작을 수행하기 위한 외부어드레스(EADD)를 저장할 수 있다. 큐잉회로(210)는 저장된 외부어드레스(EADD)를 선택어드레스(도 2의 SADD<1:M>)로 출력할 수 있다. 큐잉회로(210)는 라이트동작 및 로우해머링추적동작 중 추적라이트동작 대기정보를 포함하는 라이트카운팅신호(도 2의 WCNT<1:6>)를 생성할 수 있다. 큐잉회로(210)는 리드동작 및 로우해머링추적동작 중 추적리드동작 대기정보를 포함하는 리드카운팅신호(도 2의 RCNT<1:6>)를 생성할 수 있다.
스케줄제어회로(220)는 요청신호(REQ)를 토대로 로우해머링추적동작 중 추적라이트동작이 수행될 때 인에이블되는 라이트리드선택신호(도 2의 WRS)를 생성할 수 있다. 스케줄제어회로(220)는 요청신호(REQ)를 토대로 라이트동작, 리드동작, 로우해머링추적동작이 수행될 때 선택적으로 인에이블되는 라이트입력신호(도 2의 WIN), 라이트출력신호(도 2의 WOUT), 리드입력신호(도 2의 RIN), 리드출력신호(도 2의 ROUT)를 생성할 수 있다.
뱅크제어회로(230)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위한 요청신호(REQ)로부터 커맨드(CMD)를 생성할 수 있다. 뱅크제어회로(230)는 액티브동작, 라이트동작, 리드동작을 수행하기 위한 선택어드레스(도 2의 SADD<1:M>)로부터 어드레스(ADD)를 생성할 수 있다. 뱅크제어회로(230)는 추적라이트동작이 수행될 때 디스에이블되는 플래그신호(도 2의 FLAG)를 토대로 요청신호(REQ)로부터 추적리드동작, 추적라이트동작 및 프리차지동작을 수행하기 위한 커맨드(CMD)의 생성을 제어할 수 있다. 뱅크제어회로(230)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작을 수행하기 위한 선택어드레스(도 2의 SADD<1:M>)로부터 어드레스(ADD)를 생성할 수 있다.
플래그신호생성회로(240)는 추적라이트동작을 수행하기 위한 커맨드(CMD)가 입력될 때 디스에이블되고, 추적리드동작을 수행하기 위한 커맨드(CMD)가 입력될 때 인에이블되는 플래그신호(도 2의 FLAG)를 생성할 수 있다.
컨트롤러(210)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작 등을 제어하기 위한 요청신호(REQ)를 토대로 커맨드(CMD)를 생성할 수 있다. 컨트롤러(210)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위한 외부어드레스(EADD)를 토대로 어드레스(ADD)를 생성할 수 있다. 컨트롤러(210)는 라이트동작을 수행하기 위한 외부데이터(ED)로부터 데이터(DATA)를 생성하여 출력할 수 있다. 컨트롤러(210)는 리드동작 시 데이터(DATA)로부터 외부데이터(ED)를 생성하여 출력할 수 있다.
반도체장치(30)는 뱅크(BK) 및 로우헤머링저장회로(RHSC)를 포함할 수 있다.
뱅크(BK)는 액티브동작 이후 라이트동작 시 어드레스(ADD)에 의해 선택되는 위치에 데이터(DATA)를 저장할 수 있다. 뱅크(BK)는 액티브동작 이후리드동작 시 어드레스(ADD)에 의해 선택되는 위치에 저장된 데이터(DATA)를 출력할 수 있다. 반도체장치(30)는 다수의 뱅크를 포함하도록 구현될 수 있다.
로우헤머링저장회로(RHSC)는 액티브동작에서 뱅크(BK)의 액티브횟수를 저장할 수 있다. 로우헤머링저장회로(RHSC)는 로우해머링추적동작 중 추적리드동작 시 저장된 뱅크(BK)의 액티브횟수를 출력하고, 출력된 뱅크(BK)의 액티브횟수를 1회 업카운팅할 수 있다. 로우헤머링저장회로(RHSC)는 로우해머링추적동작 중 추적라이트동작 시 1회 업카운팅된 뱅크(BK)의 액티브횟수를 저장할 수 있다. 로우헤머링저장회로(RHSC)는 리프레쉬동작 시 저장된 뱅크(BK)의 액티브횟수를 초기화할 수 있다. 반도체장치(30)는 다수의 로우헤머링저장회로(RHSC)를 포함하도록 구현될 수 있다.
반도체장치(30)는 커맨드(CMD) 및 어드레스(ADD)를 토대로 라이트동작 시 데이터(DATA)를 저장할 수 있다. 반도체장치(30)는 커맨드(CMD) 및 어드레스(ADD)를 토대로 리드동작 시 저장된 데이터(DATA)를 출력할 수 있다. 반도체장치(30)는 커맨드(CMD) 및 어드레스(ADD)를 토대로 로우해머링추적동작의 추적리드동작을 수행하여 로우헤머링저장회로(RHSC)에 저장된 뱅크(BK)의 액티브횟수를 카운팅한 이후 로우해머링추적동작의 추적라이트동작을 수행하여 카운팅된 뱅크(BK)의 액티브횟수를 로우헤머링저장회로(RHSC)에 저장할 수 있다. 반도체장치(30)는 커맨드(CMD) 및 어드레스(ADD)를 토대로 뱅크(BK)에 대한 프리차지동작을 수행할 수 있다.
도 2는 컨트롤러(20)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 2에 도시된 바와 같이, 컨트롤러(20)는 큐잉회로(210), 스케줄제어회로(220), 뱅크제어회로(230), 플래그신호생성회로(240) 및 외부데이터입출력회로(250)를 포함할 수 있다.
큐잉회로(210)는 액티브동작, 라이트동작, 리드동작 및 로우해머링추적동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 순차적으로 저장할 수 있다. 큐잉회로(210)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제1 내지 제M 선택어드레스(SADD<1:M>)로 출력할 수 있다. 큐잉회로(210)는 라이트동작 및 로우해머링추적동작 중 추적라이트동작 대기정보를 포함하는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 큐잉회로(210)는 라이트동작 및 로우해머링추적동작 중 추적라이트동작을 수행할 때 입력되는 라이트입력신호(WIN)에 의해 업카운팅되는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 큐잉회로(210)는 라이트동작 및 로우해머링추적동작 중 추적라이트동작이 수행된 이후 입력되는 라이트출력신호(WOUT)에 의해 다운카운팅되는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 큐잉회로(210)는 리드동작 및 로우해머링추적동작 중 추적리드동작 대기정보를 포함하는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 큐잉회로(210)는 리드동작 및 로우해머링추적동작 중 추적리드동작을 수행할 때 입력되는 리드입력신호(RIN)에 의해 업카운팅되는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 큐잉회로(210)는 리드동작 및 로우해머링추적동작 중 추적리드동작이 수행된 이후 입력되는 리드출력신호(ROUT)에 의해 다운카운팅되는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 제1 내지 제M 외부어드레스(EADD<1:M>)의 비트 수 'M'은 실시예에 따라 다양하게 설정될 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)를 토대로 라이트동작 및 로우해머링추적동작 중 추적라이트동작이 수행될 때 인에이블되는 라이트리드선택신호(WRS)를 생성할 수 있다. 제1 내지 제L 요청신호(REQ<1:L>)의 비트 수 'L'은 실시예에 따라 다양하게 설정될 수 있다. 비트 수 'L'은 자연수로 설정될 수 있다.
스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작 및 추적라이트동작을 수행하기 위한 로직레벨 조합으로 입력되고 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)가 설정횟수 이하로 카운팅될 때 인에이블되는 라이트입력신호(WIN)를 생성할 수 있다. 예를 들어, 스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작 및 추적라이트동작을 수행하기 위한 로직레벨 조합으로 입력되고 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)가 50회 이하로 카운팅될 때 인에이블되는 라이트입력신호(WIN)를 생성할 수 있다. 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)가 50회로 카운팅되는 경우는 라이트동작 및 추적라이트동작이 최대로 수행되는 64회의 80%이하로 수행되는 경우로 설정될 수 있다. 스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작 및 추적라이트동작을 수행하기 위한 로직레벨 조합으로 입력되고 라이트동작 및 추적라이트동작이 수행된 이후 인에이블되는 라이트출력신호(WOUT)를 생성할 수 있다. 스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작 및 추적라이트동작을 수행하기 위한 로직레벨 조합으로 입력되고 제1 내지 제6 리드카운팅신호(RCNT<1:6>)가 설정횟수 초과로 카운팅될 때 라이트입력신호(WIN) 대신 인에이블되는 리드입력신호(RIN)를 생성할 수 있다. 스케줄제어회로(220)는 라이트입력신호(WIN) 대신 인에이블되는 리드입력신호(RIN)를 생성한 이후 리드출력신호(ROUT)를 생성할 수 있다.
스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 리드동작 및 추적리드동작을 수행하기 위한 로직레벨 조합으로 입력되고 제1 내지 제6 리드카운팅신호(RCNT<1:6>)가 설정횟수 이하로 카운팅될 때 인에이블되는 리드입력신호(RIN)를 생성할 수 있다. 예를 들어, 스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작 및 추적라이트동작을 수행하기 위한 로직레벨 조합으로 입력되고 제1 내지 제6 리드카운팅신호(RCNT<1:6>)가 50회 이하로 카운팅될 때 인에이블되는 리드입력신호(RIN)를 생성할 수 있다. 제1 내지 제6 리드카운팅신호(RCNT<1:6>)가 50회로 카운팅되는 경우는 리드동작 및 추적리드동작이 최대로 수행되는 64회의 80%이하로 수행되는 경우로 설정될 수 있다. 스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작 및 추적라이트동작을 수행하기 위한 로직레벨 조합으로 입력되고 리드동작 및 추적리드동작이 수행된 이후 인에이블되는 리드출력신호(ROUT)를 생성할 수 있다. 스케줄제어회로(220)는 제1 내지 제L 요청신호(REQ<1:L>)가 리드동작 및 추적리드동작을 수행하기 위한 로직레벨 조합으로 입력되고 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)가 설정횟수 초과로 카운팅될 때 리드입력신호(RIN) 대신 인에이블되는 라이트입력신호(WIN)를 생성할 수 있다. 스케줄제어회로(220)는 리드입력신호(RIN) 대신 인에이블되는 라이트입력신호(WIN)를 생성한 이후 라이트출력신호(WOUT)를 생성할 수 있다.
뱅크제어회로(230)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)로부터 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 뱅크제어회로(230)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위한 제1 내지 제M 선택어드레스(SADD<1:M>)로부터 제1 내지 제M 어드레스(ADD<1:M>)를 생성할 수 있다. 뱅크제어회로(230)는 추적라이트동작이 수행될 때 디스에이블되는 플래그신호(FLAG)를 토대로 제1 내지 제L 요청신호(REQ<1:L>)로부터 추적라이트동작을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)의 생성을 차단할 수 있다. 뱅크제어회로(230)는 추적라이트동작이 수행될 때 디스에이블되는 플래그신호(FLAG)를 토대로 제1 내지 제L 요청신호(REQ<1:L>)로부터 프리차지동작을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 뱅크제어회로(230)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위한 제1 내지 제M 선택어드레스(SADD<1:M>)로부터 제1 내지 제M 어드레스(ADD<1:M>)를 생성할 수 있다. 제1 내지 제L 커맨드(CMD<1:L>)는 제1 내지 제L 요청신호(REQ<1:L>)와 동일한 비트 수 'L'을 포함할 수 있다. 비트 수 'L'은 자연수로 설정될 수 있다. 제1 내지 제M 어드레스(ADD<1:L>)는 제1 내지 제M 외부어듣레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
플래그신호생성회로(240)는 추적라이트동작을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력된 이후 추적라이트동작이 완료될 때 디스에이블되는 플래그신호(FLAG)를 생성할 수 있다. 플래그신호생성회로(240)는 추적리드동작을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력될 때 인에이블되는 플래그신호(FLAG)를 생성할 수 있다.
외부데이터입출력회로(250)는 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작을 수행하기 위한 로직레벨 조합일 때 제1 내지 제N 외부데이터(ED<1:N>)로부터 제1 내지 제N 데이터(DATA<1:N>)를 생성하여 반도체장치(30)로 출력할 수 있다. 외부데이터입출력회로(250)는 제1 내지 제L 요청신호(REQ<1:L>)가 리드동작을 수행하기 위한 로직레벨 조합일 때 제1 내지 제N 데이터(DATA<1:N>)로부터 제1 내지 제N 외부데이터(ED<1:N>)를 생성하여 호스트(10)로 출력할 수 있다. 제1 내지 제N 외부데이터(ED<1:N>)와 제1 내지 제N 데이터(DATA<1:N>)는 비트 수 'N'을 포함할 수 있다. 비트 수 'N'은 자연수로 설정될 수 있다.
도 3은 큐잉회로(210)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 3에 도시된 바와 같이, 큐잉회로(210)는 라이트큐잉회로(211), 리드큐잉회로(212) 및 어드레스선택회로(213)를 포함할 수 있다.
라이트큐잉회로(211)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 순차적으로 저장할 수 있다. 라이트큐잉회로(211)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제1 내지 제M 라이트선택어드레스(SWAD<1:M>)로 출력할 수 있다. 라이트큐잉회로(211)는 라이트동작 및 추적라이트동작 대기정보를 포함하는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 라이트큐잉회로(211)는 라이트동작 및 추적라이트동작을 수행할 때 입력되는 라이트입력신호(WIN)에 의해 업카운팅되는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 라이트큐잉회로(211)는 라이트동작 및 추적라이트동작이 수행된 이후 입력되는 라이트출력신호(WOUT)에 의해 다운카운팅되는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 제1 내지 제M 라이트선택어드레스(SWAD<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
리드큐잉회로(212)는 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 순차적으로 저장할 수 있다. 리드큐잉회로(212)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제1 내지 제M 리드선택어드레스(SRAD<1:M>)로 출력할 수 있다. 리드큐잉회로(212)는 리드동작 및 추적리드동작 대기정보를 포함하는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 리드큐잉회로(212)는 리드동작 및 추적리드동작을 수행할 때 입력되는 리드입력신호(RIN)에 의해 업카운팅되는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 리드큐잉회로(212)는 리드동작 및 추적리드동작이 수행된 이후 입력되는 리드출력신호(ROUT)에 의해 다운카운팅되는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 제1 내지 제M 리드선택어드레스(SRAD<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
어드레스선택회로(213)는 라이트리드선택신호(WRS)의 로직레벨에 따라 제1 내지 제M 라이트선택어드레스(SWAD<1:M>) 및 제1 내지 제M 리드선택어드레스(SRAD<1:M>) 중 어느 하나로부터 제1 내지 제M 선택어드레스(SADD<1:M>)를 생성할 수 있다. 어드레스선택회로(213)는 로우해머링추적동작 중 추적라이트동작이 수행될 때 인에이블되는 라이트리드선택신호(WRS)에 의해 제1 내지 제M 라이트선택어드레스(SWAD<1:M>)를 제1 내지 제M 선택어드레스(SADD<1:M>)로 출력할 수 있다. 어드레스선택회로(213)는 로우해머링추적동작 중 추적라이트동작이 수행될 때 디스에이블되는 라이트리드선택신호(WRS)에 의해 제1 내지 제M 리드선택어드레스(SRAD<1:M>)를 제1 내지 제M 선택어드레스(SADD<1:M>)로 출력할 수 있다. 제1 내지 제M 선택어드레스(SADD<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
도 4는 라이트큐잉회로(211)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 4에 도시된 바와 같이, 라이트큐잉회로(211)는 제1 라이트큐잉회로(211_1), 제2 라이트큐잉회로(211_2), 제3 라이트큐잉회로(211_3), 제4 라이트큐잉회로(211_4), 라이트선택신호생성회로(211_5), 라이트선택전달회로(211_6) 및 라이트카운터(211_7)를 포함할 수 있다.
제1 라이트큐잉회로(211_1)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제1 라이트큐잉회로(211_1)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위해 첫 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제1 라이트큐잉회로(211_1)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제1 라이트어드레스(WADD1<1:M>)로 출력할 수 있다. 제1 라이트큐잉회로(211_1)는 제1 라이트어드레스(WADD1<1:M>)를 출력한 이후 또 다른 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제1 라이트어드레스(WADD1<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
제2 라이트큐잉회로(211_2)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제2 라이트큐잉회로(211_2)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위해 두 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제2 라이트큐잉회로(211_2)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제2 라이트어드레스(WADD2<1:M>)로 출력할 수 있다. 제2 라이트큐잉회로(211_2)는 제2 라이트어드레스(WADD2<1:M>)를 출력한 이후 또 다른 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제2 라이트어드레스(WADD2<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
제3 라이트큐잉회로(211_3)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제3 라이트큐잉회로(211_3)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위해 세 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제3 라이트큐잉회로(211_3)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제3 라이트어드레스(WADD3<1:M>)로 출력할 수 있다. 제3 라이트큐잉회로(211_3)는 제3 라이트어드레스(WADD3<1:M>)를 출력한 이후 또 다른 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제3 라이트어드레스(WADD3<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
제4 라이트큐잉회로(211_4)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제4 라이트큐잉회로(211_4)는 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위해 네 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제4 라이트큐잉회로(211_4)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제4 라이트어드레스(WADD4<1:M>)로 출력할 수 있다. 제4 라이트큐잉회로(211_4)는 제4 라이트어드레스(WADD4<1:M>)를 출력한 이후 또 다른 액티브동작, 라이트동작 및 추적라이트동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제4 라이트어드레스(WADD4<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
라이트선택신호생성회로(211_5)는 제M-1 및 제M 외부어드레스(EADD<M-1:M>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 라이트선택신호(WSEL<1:4>)를 생성할 수 있다. 제M-1 및 제M 외부어드레스(EADD<M-1:M>)는 제1 라이트큐잉회로(211_1), 제2 라이트큐잉회로(211_2), 제3 라이트큐잉회로(211_3) 및 제4 라이트큐잉회로(211_4)에 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)의 출력순서(INDEX)를 설정하기 위한 신호로 설정될 수 있다. 예를 들어, 라이트선택신호생성회로(211_5)는 제M-1 외부어드레스(EADD<M-1>)가 로직로우레벨로 입력되고, 제M 외부어드레스(EADD<M>)가 로직로우레벨로 입력될 때 로직하이레벨로 인에이블되는 제1 라이트선택신호(WSEL<1>)를 생성할 수 있다. 라이트선택신호생성회로(211_5)는 제M-1 외부어드레스(EADD<M-1>)가 로직하이레벨로 입력되고, 제M 외부어드레스(EADD<M>)가 로직로우레벨로 입력될 때 로직하이레벨로 인에이블되는 제2 라이트선택신호(WSEL<2>)를 생성할 수 있다.
라이트선택전달회로(211_6)는 제1 내지 제4 라이트선택신호(WSEL<1:4>)의 로직레벨 조합에 따라 제1 라이트어드레스(WADD1<1:M>), 제2 라이트어드레스(WADD2<1:M>), 제3 라이트어드레스(WADD3<1:M>) 및 제4 라이트어드레스(WADD4<1:M>) 중 어느 하나를 제1 내지 제M 라이트선택어드레스(SWAD<1:M>)로 출력할 수 있다. 예를 들어, 라이트선택전달회로(211_6)는 제1 라이트선택신호(WSEL<1>)가 로직하이레벨로 인에이블될 때 제1 라이트어드레스(WADD1<1:M>)를 제1 내지 제M 라이트선택어드레스(SWAD<1:M>)로 출력할 수 있다.
라이트카운터(211_7)는 라이트동작 및 추적라이트동작을 수행할 때 입력되는 라이트입력신호(WIN)에 의해 업카운팅되는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다. 라이트카운터(211_7)는 라이트동작 및 추적라이트동작이 수행된 이후 입력되는 라이트출력신호(WOUT)에 의해 다운카운팅되는 제1 내지 제6 라이트카운팅신호(WCNT<1:6>)를 생성할 수 있다.
도 5는 리드큐잉회로(212)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 5에 도시된 바와 같이, 리드큐잉회로(212)는 제1 리드큐잉회로(212_1), 제2 리드큐잉회로(212_2), 제3 리드큐잉회로(212_3), 제4 리드큐잉회로(212_4), 리드선택신호생성회로(212_5), 리드선택전달회로(212_6) 및 리드카운터(212_7)를 포함할 수 있다.
제1 리드큐잉회로(212_1)는 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제1 리드큐잉회로(212_1)는 액티브동작, 리드동작 및 추적리드동작 수행하기 위해 첫 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제1 리드큐잉회로(212_1)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제1 리드어드레스(RADD1<1:M>)로 출력할 수 있다. 제1 리드큐잉회로(212_1)는 제1 리드어드레스(RADD1<1:M>)를 출력한 이후 또 다른 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제1 리드어드레스(RADD1<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
제2 리드큐잉회로(212_2)는 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제2 리드큐잉회로(212_2)는 액티브동작, 리드동작 및 추적리드동작 수행하기 위해 두 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제2 리드큐잉회로(212_2)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제2 리드어드레스(RADD2<1:M>)로 출력할 수 있다. 제2 리드큐잉회로(212_2)는 제2 리드어드레스(RADD2<1:M>)를 출력한 이후 또 다른 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제2 리드어드레스(RADD2<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
제3 리드큐잉회로(212_3)는 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제3 리드큐잉회로(212_3)는 액티브동작, 리드동작 및 추적리드동작 수행하기 위해 세 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제3 리드큐잉회로(212_3)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제3 리드어드레스(RADD3<1:M>)로 출력할 수 있다. 제3 리드큐잉회로(212_3)는 제3 리드어드레스(RADD3<1:M>)를 출력한 이후 또 다른 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제3 리드어드레스(RADD3<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
제4 리드큐잉회로(212_4)는 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제4 리드큐잉회로(212_4)는 액티브동작, 리드동작 및 추적리드동작 수행하기 위해 네 번째로 입력되는 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제4 리드큐잉회로(212_4)는 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)를 제4 리드어드레스(RADD4<1:M>)로 출력할 수 있다. 제4 리드큐잉회로(212_4)는 제4 리드어드레스(RADD4<1:M>)를 출력한 이후 또 다른 액티브동작, 리드동작 및 추적리드동작을 수행하기 위한 제1 내지 제M 외부어드레스(EADD<1:M>)를 저장할 수 있다. 제4 리드어드레스(RADD4<1:M>)는 제1 내지 제M 외부어드레스(EADD<1:M>)와 동일한 비트 수 'M'을 포함할 수 있다. 비트 수 'M'은 자연수로 설정될 수 있다.
리드선택신호생성회로(212_5)는 제M-1 및 제M 외부어드레스(EADD<M-1:M>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 리드선택신호(RSEL<1:4>)를 생성할 수 있다. 제M-1 및 제M 외부어드레스(EADD<M-1:M>)는 제1 리드큐잉회로(212_1), 제2 리드큐잉회로(212_2), 제3 리드큐잉회로(212_3) 및 제4 리드큐잉회로(212_4)에 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)의 출력순서(INDEX)를 설정하기 위한 신호로 설정될 수 있다. 예를 들어, 리드선택신호생성회로(212_5)는 제M-1 외부어드레스(EADD<M-1>)가 로직로우레벨로 입력되고, 제M 외부어드레스(EADD<M>)가 로직로우레벨로 입력될 때 로직하이레벨로 인에이블되는 제1 리드선택신호(RSEL<1>)를 생성할 수 있다. 리드선택신호생성회로(212_5)는 제M-1 외부어드레스(EADD<M-1>)가 로직하이레벨로 입력되고, 제M 외부어드레스(EADD<M>)가 로직로우레벨로 입력될 때 로직하이레벨로 인에이블되는 제2 리드선택신호(RSEL<2>)를 생성할 수 있다.
리드선택전달회로(212_6)는 제1 내지 제4 리드선택신호(RSEL<1:4>)의 로직레벨 조합에 따라 제1 리드어드레스(RADD1<1:M>), 제2 리드어드레스(RADD2<1:M>), 제3 리드어드레스(RADD3<1:M>) 및 제4 리드어드레스(RADD4<1:M>) 중 어느 하나를 제1 내지 제M 리드선택어드레스(SRAD<1:M>)로 출력할 수 있다. 예를 들어, 리드선택전달회로(212_6)는 제1 리드선택신호(RSEL<1>)가 로직하이레벨로 인에이블될 때 제1 리드어드레스(RADD1<1:M>)를 제1 내지 제M 리드선택어드레스(SRAD<1:M>)로 출력할 수 있다.
리드카운터(212_7)는 리드동작 및 추적리드동작을 수행할 때 입력되는 리드입력신호(RIN)에 의해 업카운팅되는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다. 리드카운터(212_7)는 리드동작 및 추적리드동작이 수행된 이후 입력되는 리드출력신호(ROUT)에 의해 다운카운팅되는 제1 내지 제6 리드카운팅신호(RCNT<1:6>)를 생성할 수 있다.
도 6은 뱅크제어회로(230)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 6에 도시된 바와 같이, 뱅크제어회로(230)는 비교회로(231), 커맨드생성회로(232), 스텐바이신호생성회로(233), 커맨드종료신호생성회로(234) 및 어드레스생성회로(235)를 포함할 수 있다.
비교회로(231)는 제1 내지 제4 선택어드레스(SADD<1:4>)가 동일하게 입력될 때 인에이블되는 비교신호(CMP)를 생성할 수 있다. 비교회로(231)는 이전에 입력된 제1 내지 제4 선택어드레스(SADD<1:4>)와 현재에 입력되는 제1 내지 제4 선택어드레스(SADD<1:4>)가 동일할 때 인에이블되는 비교신호(CMP)를 생성할 수 있다. 제1 내지 제4 선택어드레스(SADD<1:4>)는 제1 내지 제M 선택어드레스(SADD<1:M>) 중 로우어드레스로 설정될 수 있다. 제1 내지 제4 선택어드레스(SADD<1:4>)는 도 11 및 도 12에 도시된 제1 내지 제4 뱅크(BK1 ~ BK4)를 액티브하기 위한 신호로 설정될 수 있다.
커맨드생성회로(232)는 플래그신호(FLAG), 커맨드입력신호(CIN), 커맨드종료신호(CEND) 및 비교신호(CMP)를 토대로 제1 내지 제L 요청신호(REQ<1:L>)를 지연하여 순차적으로 발생하는 제1 내지 제L 전치커맨드(PCMD<1:L>)와 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 커맨드생성회로(232)는 플래그신호(FLAG), 커맨드입력신호(CIN), 커맨드종료신호(CEND) 및 비교신호(CMP)를 토대로 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위해 제1 내지 제L 요청신호(REQ<1:L>)를 지연하여 순차적으로 발생하는 제1 내지 제L 전치커맨드(PCMD<1:L>)와 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작을 수행하기 위해 제1 내지 제L 요청신호(REQ<1:L>)가 지연되는 지연량은 후술하는 도 16을 통해 구체적으로 설명하도록 한다. 커맨드입력신호(CIN)는 제1 내지 제L 요청신호(REQ<1:L>)가 입력될 때 마다 발생하는 펄스를 포함하는 신호로 설정될 수 있다. 제1 내지 제L 전치커맨드(PCMD<1:L>)는 제1 내지 제L 커맨드(CMD<1:L>)와 동일한 비트 수 'L'을 포함할 수 있다. 비트 수 'L'은 자연수로 설정될 수 있다.
스텐바이신호생성회로(233)는 비교신호(CMP)가 인에이블될 때 커맨드입력신호(CIN)가 반복 입력되는 경우 인에이블되고, 커맨드종료신호(CEND)가 입력될 때 디스에이블되는 스텐바이신호(STBY)를 생성할 수 있다. 스텐바이신호생성회로(233)는 비교신호(CMP)가 인에이블될 때 커맨드입력신호(CIN)가 3회 반복 입력되는 경우 인에이블되고, 커맨드종료신호(CEND)가 입력될 때 디스에이블되는 스텐바이신호(STBY)를 생성할 수 있다. 커맨드입력신호(CIN)가 3회 반복 입력되는 경우는 커맨드생성회로(232)가 도 8 및 9와 같이 구현되어 제1 내지 제L 요청신호(REQ<1:L>)의 입력으로 추적리드동작 및 추적라이트동작이 연속으로 수행되는 경우(RHC)로 설정될 수 있다. 스텐바이신호생성회로(233)는 비교신호(CMP)가 인에이블될 때 커맨드입력신호(CIN)가 4회 반복 입력되는 경우 인에이블되고, 커맨드종료신호(CEND)가 입력될 때 디스에이블되는 스텐바이신호(STBY)를 생성할 수 있다. 커맨드입력신호(CIN)가 4회 반복 입력되는 경우는 커맨드생성회로(232)가 도 10과 같이 구현되어 제1 내지 제L 요청신호(REQ<1:L>)의 입력으로 추적리드동작(RH_RD) 및 추적라이트동작(RH_WT)이 각각 수행되는 경우로 설정될 수 있다.
커맨드종료신호생성회로(234)는 제1 내지 제L 전치커맨드(PCMD<1:L>)가 입력될 때 인에이블되는 커맨드종료신호(CEND)를 생성할 수 있다. 커맨드종료신호생성회로(234)는 제1 내지 제L 커맨드(CMD<1:L>)가 출력될 때 디스에이블되는 커맨드종료신호(CEND)를 생성할 수 있다.
어드레스생성회로(235)는 제1 내지 제M 선택어드레스(SADD<1:M>)를 토대로 제1 내지 제M 어드레스(ADD<1:M>)를 생성할 수 있다. 어드레스생성회로(235)는 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작 등을 수행하기 위한 제1 내지 제M 선택어드레스(SADD<1:M>)를 제1 내지 제M 어드레스(ADD<1:M>)로 출력할 수 있다.
도 7은 제1 내지 제M 선택어드레스(SADD<1:M>)를 설명하기 위한 도면이다.
제1 내지 제M 선택어드레스(SADD<1:M>) 중 제1 내지 제4 선택어드레스(SADD<1:4>)는 제1 내지 제4 뱅크(BK1 ~ BK4)를 액티브하고, 제1 내지 제4 뱅크(BK1 ~ BK4) 각각에 포함된 로우경로를 액티브하기 위한 로우어드레스(ROW ADD)로 설정될 수 있다.
제1 내지 제M 선택어드레스(SADD<1:M>) 중 제5 내지 제M-2 선택어드레스(SADD<5:M-2>)는 제1 내지 제4 뱅크(BK1 ~ BK4) 각각에 포함된 컬럼경로를 액티브하기 위한 컬럼어드레스(COL ADD)로 설정될 수 있다.
제1 내지 제M 선택어드레스(SADD<1:M>) 중 제M-1 및 제M 선택어드레스(SADD<M-1:M>)는 도 4에 도시된 제1 라이트큐잉회로(211_1), 제2 라이트큐잉회로(211_2), 제3 라이트큐잉회로(211_3) 및 제4 라이트큐잉회로(211_4)에 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)의 출력순서(INDEX)를 설정하기 위한 신호로 설정될 수 있다.
제1 내지 제M 선택어드레스(SADD<1:M>) 중 제M-1 및 제M 선택어드레스(SADD<M-1:M>)는 도 5에 도시된 제1 리드큐잉회로(212_1), 제2 리드큐잉회로(212_2), 제3 리드큐잉회로(212_3) 및 제4 리드큐잉회로(212_4)에 저장된 제1 내지 제M 외부어드레스(EADD<1:M>)의 출력순서(INDEX)를 설정하기 위한 신호로 설정될 수 있다.
제1 내지 제M 선택어드레스(SADD<1:M>)에 포함된 로우어드레스(ROW ADD), 컬럼어드레스(COL ADD) 및 출력순서(INDEX)를 설정하기 위한 비트는 실시예에 따라 다양하게 설정될 수 있다.
도 8은 커맨드생성회로(232a)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 8에 도시된 바와 같이, 커맨드생성회로(232a)는 입력커맨드생성회로(311), 제1 커맨드시프팅회로(312), 제2 커맨드시프팅회로(313), 제3 커맨드시프팅회로(314) 및 커맨드출력회로(315)를 포함할 수 있다.
입력커맨드생성회로(311)는 커맨드입력신호(CIN)가 인에이블될 때 제1 내지 제L 요청신호(REQ<1:L>)를 토대로 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 생성할 수 있다. 입력커맨드생성회로(311)는 커맨드입력신호(CIN)가 인에이블될 때 제1 내지 제L 요청신호(REQ<1:L>)를 제1 내지 제L 입력커맨드(IN_CMD<1:L>)로 출력할 수 있다. 입력커맨드생성회로(311)는 플래그신호(FLAG)가 디스에이블될 때 추적라이트동작을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)의 입력을 차단할 수 있다.
제1 커맨드시프팅회로(312)는 멀티플렉서(312<1>) 및 지연회로(312<2>)로 구현될 수 있다. 멀티플렉서(312<1>)는 비교신호(CMP)가 디스에이블될 때 제1 내지 제L 디셀렉트신호(DES<1:L>)를 출력할 수 있다. 멀티플렉서(312<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 추적리드동작 및 추적라이트동작을 연속(RHC)으로 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(312<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(312<1>)의 출력신호를 지연량으로 지연하여 제1 시프팅커맨드(SF1<1:L>)로 출력할 수 있다. 지연회로(312<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제L 디셀렉트신호(DES<1:L>)는 도 11 및 12에 도시된 제1 내지 제4 뱅크(BK1 ~ BK4)를 선택하지 않는 동작으로 설정될 수 있다.
제2 커맨드시프팅회로(313)는 멀티플렉서(313<1>) 및 지연회로(313<2>)로 구현될 수 있다. 멀티플렉서(313<1>)는 비교신호(CMP)가 디스에이블될 때 제1 시프팅커맨드(SF1<1:L>)를 출력할 수 있다. 멀티플렉서(313<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 액티브동작(ACT)을 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(313<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(313<1>)의 출력신호를 지연량으로 지연하여 제2 시프팅커맨드(SF2<1:L>)로 출력할 수 있다. 지연회로(313<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
제3 커맨드시프팅회로(314)는 멀티플렉서(314<1>) 및 지연회로(314<2>)로 구현될 수 있다. 멀티플렉서(314<1>)는 비교신호(CMP)가 디스에이블될 때 제2 시프팅커맨드(SF2<1:L>)를 출력할 수 있다. 멀티플렉서(314<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 리드동작(RD), 라이트동작(WT) 및 프리차지동작(PCG) 중 어느 하나를 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(314<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(314<1>)의 출력신호를 지연량으로 지연하여 제1 내지 제L 전치커맨드(PCMD<1:L>)로 출력할 수 있다. 지연회로(314<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
커맨드출력회로(315)는 커맨트종료신호(CEND)가 인에이블될 때 제1 내지 제L 전치커맨드(PCMD<1:L>)를 토대로 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 커맨드출력회로(315)는 커맨트종료신호(CEND)가 인에이블될 때 제1 내지 제L 전치커맨드(PCMD<1:L>)를 제1 내지 제L 커맨드(CMD<1:L>)로 출력할 수 있다.
도 8에 도시된 커맨드생성회로(232a)는 추적리드동작 및 추적라이트동작을 연속(RHC)을 수행한 이후 액티브동작(ACT)을 수행하고, 액티브동작(ACT)을 수행한 이후 리드동작(RD), 라이트동작(WT) 및 프리차지동작(PCG) 중 어느 하나를 수행하도록 구현될 수 있다. 추적리드동작 및 추적라이트동작을 연속(RHC)으로 수행하는 동작은 프리차지동작(PCG)이 수행되기 전에 수행되는 것이 바람직하다.
도 8에 도시된 지연회로들(312<2>,313<2>,314<2>)의 지연량은 도 16에 도시된 지연량으로 설정될 수 있다.
도 9는 커맨드생성회로(232b)의 다른 실시예에 따른 구성을 도시한 블럭도이다. 도 9에 도시된 바와 같이, 커맨드생성회로(232b)는 입력커맨드생성회로(321), 제1 커맨드시프팅회로(322), 제2 커맨드시프팅회로(323), 제3 커맨드시프팅회로(324) 및 커맨드출력회로(325)를 포함할 수 있다.
입력커맨드생성회로(321)는 커맨드입력신호(CIN)가 인에이블될 때 제1 내지 제L 요청신호(REQ<1:L>)를 토대로 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 생성할 수 있다. 입력커맨드생성회로(321)는 커맨드입력신호(CIN)가 인에이블될 때 제1 내지 제L 요청신호(REQ<1:L>)를 제1 내지 제L 입력커맨드(IN_CMD<1:L>)로 출력할 수 있다. 입력커맨드생성회로(321)는 플래그신호(FLAG)가 디스에이블될 때 추적라이트동작을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)의 입력을 차단할 수 있다.
제1 커맨드시프팅회로(322)는 멀티플렉서(322<1>) 및 지연회로(322<2>)로 구현될 수 있다. 멀티플렉서(322<1>)는 비교신호(CMP)가 디스에이블될 때 제1 내지 제L 디셀렉트신호(DES<1:L>)를 출력할 수 있다. 멀티플렉서(322<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 액티브동작(ACT)을 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(322<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(322<1>)의 출력신호를 지연량으로 지연하여 제1 시프팅커맨드(SF1<1:L>)로 출력할 수 있다. 지연회로(322<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제L 디셀렉트신호(DES<1:L>)는 도 11 및 12에 도시된 제1 내지 제4 뱅크(BK1 ~ BK4)를 선택하지 않는 동작으로 설정될 수 있다.
제2 커맨드시프팅회로(323)는 멀티플렉서(323<1>) 및 지연회로(323<2>)로 구현될 수 있다. 멀티플렉서(323<1>)는 비교신호(CMP)가 디스에이블될 때 제1 시프팅커맨드(SF1<1:L>)를 출력할 수 있다. 멀티플렉서(323<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 추적리드동작 및 추적라이트동작을 연속(RHC)으로 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(323<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(323<1>)의 출력신호를 지연량으로 지연하여 제2 시프팅커맨드(SF2<1:L>)로 출력할 수 있다. 지연회로(323<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
제3 커맨드시프팅회로(324)는 멀티플렉서(324<1>) 및 지연회로(324<2>)로 구현될 수 있다. 멀티플렉서(324<1>)는 비교신호(CMP)가 디스에이블될 때 제2 시프팅커맨드(SF2<1:L>)를 출력할 수 있다. 멀티플렉서(324<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 리드동작(RD), 라이트동작(WT) 및 프리차지동작(PCG) 중 어느 하나를 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(324<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(324<1>)의 출력신호를 지연량으로 지연하여 제1 내지 제L 전치커맨드(PCMD<1:L>)로 출력할 수 있다. 지연회로(324<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
커맨드출력회로(325)는 커맨트종료신호(CEND)가 인에이블될 때 제1 내지 제L 전치커맨드(PCMD<1:L>)를 토대로 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 커맨드출력회로(325)는 커맨트종료신호(CEND)가 인에이블될 때 제1 내지 제L 전치커맨드(PCMD<1:L>)를 제1 내지 제L 커맨드(CMD<1:L>)로 출력할 수 있다.
도 9에 도시된 커맨드생성회로(232b)는 액티브동작(ACT)을 수행한 이후 추적리드동작 및 추적라이트동작을 연속(RHC)으로 수행하고, 추적리드동작 및 추적라이트동작을 연속(RHC)을 수행한 이후 리드동작(RD), 라이트동작(WT) 및 프리차지동작(PCG) 중 어느 하나를 수행하도록 구현될 수 있다. 추적리드동작 및 추적라이트동작을 연속(RHC)으로 수행하는 동작은 프리차지동작(PCG)이 수행되기 전에 수행되는 것이 바람직하다.
도 9에 도시된 지연회로들(322<2>,323<2>,324<2>)의 지연량은 도 16에 도시된 지연량으로 설정될 수 있다.
도 10은 커맨드생성회로(232c)의 다른 실시예에 따른 구성을 도시한 블럭도이다. 도 10에 도시된 바와 같이, 커맨드생성회로(232c)는 입력커맨드생성회로(331), 제1 커맨드시프팅회로(332), 제2 커맨드시프팅회로(333), 제3 커맨드시프팅회로(334), 제4 커맨드시프팅회로(335) 및 커맨드출력회로(336)를 포함할 수 있다.
입력커맨드생성회로(331)는 커맨드입력신호(CIN)가 인에이블될 때 제1 내지 제L 요청신호(REQ<1:L>)를 토대로 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 생성할 수 있다. 입력커맨드생성회로(331)는 커맨드입력신호(CIN)가 인에이블될 때 제1 내지 제L 요청신호(REQ<1:L>)를 제1 내지 제L 입력커맨드(IN_CMD<1:L>)로 출력할 수 있다. 입력커맨드생성회로(331)는 플래그신호(FLAG)가 디스에이블될 때 추적라이트동작(RH_WT)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)의 입력을 차단할 수 있다.
제1 커맨드시프팅회로(332)는 멀티플렉서(332<1>) 및 지연회로(332<2>)로 구현될 수 있다. 멀티플렉서(332<1>)는 비교신호(CMP)가 디스에이블될 때 제1 내지 제L 디셀렉트신호(DES<1:L>)를 출력할 수 있다. 멀티플렉서(332<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 추적리드동작(RH_RD)을 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(332<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(332<1>)의 출력신호를 지연량으로 지연하여 제1 시프팅커맨드(SF1<1:L>)로 출력할 수 있다. 지연회로(332<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제L 디셀렉트신호(DES<1:L>)는 도 11 및 12에 도시된 제1 내지 제4 뱅크(BK1 ~ BK4)를 선택하지 않는 동작으로 설정될 수 있다.
제2 커맨드시프팅회로(333)는 멀티플렉서(333<1>) 및 지연회로(333<2>)로 구현될 수 있다. 멀티플렉서(333<1>)는 비교신호(CMP)가 디스에이블될 때 제1 시프팅커맨드(SF1<1:L>)를 출력할 수 있다. 멀티플렉서(333<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 액티브동작(ACT)을 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(333<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(333<1>)의 출력신호를 지연량으로 지연하여 제2 시프팅커맨드(SF2<1:L>)로 출력할 수 있다. 지연회로(333<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
제3 커맨드시프팅회로(334)는 멀티플렉서(334<1>) 및 지연회로(334<2>)로 구현될 수 있다. 멀티플렉서(334<1>)는 비교신호(CMP)가 디스에이블될 때 제2 시프팅커맨드(SF2<1:L>)를 출력할 수 있다. 멀티플렉서(334<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 프리차지동작(PCG)을 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(334<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(334<1>)의 출력신호를 지연량으로 지연하여 제3 시프팅커맨드(SF3<1:L>)로 출력할 수 있다. 지연회로(334<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
제4 커맨드시프팅회로(335)는 멀티플렉서(335<1>) 및 지연회로(335<2>)로 구현될 수 있다. 멀티플렉서(335<1>)는 비교신호(CMP)가 디스에이블될 때 제3 시프팅커맨드(SF3<1:L>)를 출력할 수 있다. 멀티플렉서(335<1>)는 비교신호(CMP)가 인에이블될 때 제1 내지 제L 입력커맨드(IN_CMD<1:L>)를 출력할 수 있다. 이때, 제1 내지 제L 입력커맨드(IN_CMD<1:L>)는 리드동작(RD), 라이트동작(WT) 및 추적리드동작(RH_WT) 중 어느 하나를 수행하기 위한 로직레벨 조합으로 설정될 수 있다. 지연회로(335<2>)는 커맨트종료신호(CEND)가 인에이블될 때 멀티플렉서(335<1>)의 출력신호를 지연량으로 지연하여 제1 내지 제L 전치커맨드(PCMD<1:L>)로 출력할 수 있다. 지연회로(335<2>)의 지연량은 실시예에 따라 다양하게 설정될 수 있다.
커맨드출력회로(336)는 커맨트종료신호(CEND)가 인에이블될 때 제1 내지 제L 전치커맨드(PCMD<1:L>)를 토대로 제1 내지 제L 커맨드(CMD<1:L>)를 생성할 수 있다. 커맨드출력회로(336)는 커맨트종료신호(CEND)가 인에이블될 때 제1 내지 제L 전치커맨드(PCMD<1:L>)를 제1 내지 제L 커맨드(CMD<1:L>)로 출력할 수 있다.
도 10에 도시된 커맨드생성회로(232c)는 추적리드동작(RH_RD)을 수행한 이후 액티브동작(ACT)을 수행하고, 액티브동작(ACT)을 수행한 이후 프리차지동작(PCG)를수행하며, 프리차지동작(PCG)를 수행한 이후 리드동작(RD), 라이트동작(WT) 및 추적라이트동작(RH_WT) 중 어느 하나를 수행하도록 구현될 수 있다.
도 10에 도시된 지연회로들(332<2>,333<2>,334<2>,335<2>)의 지연량은 도 16에 도시된 지연량으로 설정될 수 있다.
도 11은 반도체장치(30a)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 11에 도시된 바와 같이, 반도체장치(30a)는 커맨드디코더(31), 어드레스디코더(32) 및 메모리회로(33)를 포함할 수 있다.
커맨드디코더(31)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)를 토대로 액티브신호(ACT), 리드신호(RD), 라이트신호(WT), 로우해머링제어신호(RHC) 및 프리차지신호(PCG)를 생성할 수 있다. 커맨드디코더(31)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)를 디코딩하여 선택적으로 인에이블되는 액티브신호(ACT), 리드신호(RD), 라이트신호(WT), 로우해머링제어신호(RHC) 및 프리차지신호(PCG)를 생성할 수 있다. 커맨드디코더(31)는 제1 내지 제L 커맨드(CMD<1:L>)가 액티브동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 액티브신호(ACT)를 생성할 수 있다. 커맨드디코더(31)는 제1 내지 제L 커맨드(CMD<1:L>)가 리드동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 리드신호(RD)를 생성할 수 있다. 커맨드디코더(31)는 제1 내지 제L 커맨드(CMD<1:L>)가 라이트동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 라이트신호(WT)를 생성할 수 있다. 커맨드디코더(31)는 제1 내지 제L 커맨드(CMD<1:L>)가 로우해머링추적동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 로우해머링제어신호(RHC)를 생성할 수 있다. 커맨드디코더(31)는 제1 내지 제L 커맨드(CMD<1:L>)가 프리치자동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 프리차지신호(PCG)를 생성할 수 있다. 클럭(CLK)은 호스트(10), 컨트롤러(20) 및 반도체장치(30)의 동작을 동기화하기 위해 주기적으로 토글링되는 신호로 설정될 수 있다.
어드레스디코더(32)는 클럭(CLK)에 동기 되어 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 내지 제4 뱅크어드레스(BKA<1:4>) 및 제1 내지 제K 내부어드레스(IADD<1:K>)를 생성할 수 있다. 어드레스디코더(32)는 클럭(CLK)에 동기 되어 제1 내지 제M 어드레스(ADD<1:M>)를 디코딩하여 제1 내지 제4 뱅크어드레스(BKA<1:4>) 및 제1 내지 제K 내부어드레스(IADD<1:K>)를 생성할 수 있다. 제1 내지 제4 뱅크어드레스(BKA<1:4>)는 메모리회로(33)에 포함된 제1 내지 제4 뱅크(BK1 ~ BK4)와 제1 내지 제4 로우해머링저장회로(RHSC1 ~ RHSC4)를 액티브하기 위한 어드레스로 설정될 수 있다. 제1 내지 제K 내부어드레스(IADD<1:K>)는 제1 내지 제4 뱅크(BK1 ~ BK4)와 제1 내지 제4 로우해머링저장회로(RHSC1 ~ RHSC4) 중 액티브된 뱅크와 로우해머링저장회로 각각에 포함된 로우경로를 액티브하기 위한 로우어드레스(ROW ADD)와 컬럼경로를 액티브하기 위한 컬럼어드레스(COL ADD)로 설정될 수 있다. 제1 내지 제K 내부어드레스(IADD<1:K>)의 비트 수 'K'는 실시예에 따라 다양하게 설정될 수 있다. 비트 수 'K'는 자연수로 설정될 수 있다.
메모리회로(33)는 제1 내지 제4 뱅크(BK1 ~ BK4)와 제1 내지 제4 로우해머링저장회로(RHSC1 ~ RHSC4)를 포함할 수 있다.
제1 뱅크(BK1)는 액티브신호(ACT)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로에 대한 액티브동작을 수행할 수 있다. 제1 뱅크(BK1)는 리드신호(RD)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로와 컬럼경로에 의해 선택되는 메모리셀(미도시)에 저장된 제1 내지 제N 데이터(DATA<1:N>)를 출력할 수 있다. 제1 뱅크(BK1)는 라이트신호(WT)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로와 컬럼경로에 의해 선택되는 메모리셀(미도시)에 제1 내지 제N 데이터(DATA<1:N>)를 저장할 수 있다. 제1 뱅크(BK1)는 프리차지신호(PCG)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로와 컬럼경로에 의해 선택되는 메모리셀(미도시)에 대한 프리차지동작을 수행할 수 있다.
제2 내지 제4 뱅크(BK2 ~ BK2)는 제2 내지 제4 뱅크어드레스(BKA<2:4>)에 의해 액티브될 뿐 제1 뱅크(BK1)와 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제1 로우해머링저장회로(RHSC1)는 로우해머링제어신호(RHC)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 로우해머링추적동작을 수행할 수 있다. 제1 로우해머링저장회로(RHSC1)는 로우해머링추적동작 중 추적리드동작 시 로우해머링제어신호(RHC)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 뱅크(BK1)의 액티브횟수를 출력하고, 출력된 제1 뱅크(BK1)의 액티브횟수를 1회 업카운팅할 수 있다. 제1 로우해머링저장회로(RHSC1)는 로우해머링추적동작 중 추적라이트동작 시 1회 업카운팅된 제1 뱅크(BK1)의 액티브횟수를 저장할 수 있다.
제2 내지 제4 로우해머링저장회로(RHSC2 ~ RHSC2)는 제2 내지 제4 뱅크어드레스(BKA<2:4>)에 의해 액티브될 뿐 제1 로우해머링저장회로(RHSC1)와 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
한편, 제1 로우해머링저장회로(RHSC1)에 저장된 제1 뱅크(BK1)의 액티브횟수가 가장 많이 카운팅되는 경우 제1 뱅크(BK1)에 대한 스마트리프레쉬동작이 수행될 수 있다. 제1 뱅크(BK1)에 대한 스마트리프레쉬동작은 가장 많이 액티브되는 로우경로인 워드라인에 인접한 워드라인에 대한 리프레쉬동작을 연속적으로 수행하는 동작으로 설정될 수 있다.
도 12은 반도체장치(30b)의 다른 실시예에 따른 구성을 도시한 블럭도이다. 도 12에 도시된 바와 같이, 반도체장치(30b)는 커맨드디코더(34), 어드레스디코더(35) 및 메모리회로(36)를 포함할 수 있다.
커맨드디코더(34)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)를 토대로 액티브신호(ACT), 리드신호(RD), 라이트신호(WT), 로우해머링리드신호(RH_RD), 로우해머링라이트신호(RH_WT) 및 프리차지신호(PCG)를 생성할 수 있다. 커맨드디코더(34)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)를 디코딩하여 선택적으로 인에이블되는 액티브신호(ACT), 리드신호(RD), 라이트신호(WT), 로우해머링리드신호(RH_RD), 로우해머링라이트신호(RH_WT) 및 프리차지신호(PCG)를 생성할 수 있다. 커맨드디코더(34)는 제1 내지 제L 커맨드(CMD<1:L>)가 액티브동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 액티브신호(ACT)를 생성할 수 있다. 커맨드디코더(34)는 제1 내지 제L 커맨드(CMD<1:L>)가 리드동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 리드신호(RD)를 생성할 수 있다. 커맨드디코더(34)는 제1 내지 제L 커맨드(CMD<1:L>)가 라이트동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 라이트신호(WT)를 생성할 수 있다. 커맨드디코더(34)는 제1 내지 제L 커맨드(CMD<1:L>)가 로우해머링추적동작 중 추적리드동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 로우해머링리드신호(RH_RD)를 생성할 수 있다. 커맨드디코더(34)는 제1 내지 제L 커맨드(CMD<1:L>)가 로우해머링추적동작 중 추적라이트동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 로우해머링라이트신호(RH_WT)를 생성할 수 있다. 커맨드디코더(34)는 제1 내지 제L 커맨드(CMD<1:L>)가 프리치자동작을 수행하기 위한 로직레벨 조합일 때 인에이블되는 프리차지신호(PCG)를 생성할 수 있다. 클럭(CLK)은 호스트(10), 컨트롤러(20) 및 반도체장치(30)의 동작을 동기화하기 위해 주기적으로 토글링되는 신호로 설정될 수 있다.
어드레스디코더(35)는 클럭(CLK)에 동기 되어 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 내지 제4 뱅크어드레스(BKA<1:4>) 및 제1 내지 제K 내부어드레스(IADD<1:K>)를 생성할 수 있다. 어드레스디코더(35)는 클럭(CLK)에 동기 되어 제1 내지 제M 어드레스(ADD<1:M>)를 디코딩하여 제1 내지 제4 뱅크어드레스(BKA<1:4>) 및 제1 내지 제K 내부어드레스(IADD<1:K>)를 생성할 수 있다. 제1 내지 제4 뱅크어드레스(BKA<1:4>)는 메모리회로(36)에 포함된 제1 내지 제4 뱅크(BK1 ~ BK4)와 제1 내지 제4 로우해머링저장회로(RHSC1 ~ RHSC4)를 액티브하기 위한 어드레스로 설정될 수 있다. 제1 내지 제K 내부어드레스(IADD<1:K>)는 제1 내지 제4 뱅크(BK1 ~ BK4)와 제1 내지 제4 로우해머링저장회로(RHSC1 ~ RHSC4) 중 액티브된 뱅크와 로우해머링저장회로 각각에 포함된 로우경로를 액티브하기 위한 로우어드레스(ROW ADD)와 컬럼경로를 액티브하기 위한 컬럼어드레스(COL ADD)로 설정될 수 있다. 제1 내지 제K 내부어드레스(IADD<1:K>)의 비트 수 'K'는 실시예에 따라 다양하게 설정될 수 있다. 비트 수 'K'는 자연수로 설정될 수 있다.
메모리회로(36)는 제1 내지 제4 뱅크(BK1 ~ BK4)와 제1 내지 제4 로우해머링저장회로(RHSC1 ~ RHSC4)를 포함할 수 있다.
제1 뱅크(BK1)는 액티브신호(ACT)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로에 대한 액티브동작을 수행할 수 있다. 제1 뱅크(BK1)는 리드신호(RD)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로와 컬럼경로에 의해 선택되는 메모리셀(미도시)에 저장된 제1 내지 제N 데이터(DATA<1:N>)를 출력할 수 있다. 제1 뱅크(BK1)는 라이트신호(WT)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로와 컬럼경로에 의해 선택되는 메모리셀(미도시)에 제1 내지 제N 데이터(DATA<1:N>)를 저장할 수 있다. 제1 뱅크(BK1)는 프리차지신호(PCG)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 내지 제K 내부어드레스(IADD<1:K>)에 의해 액티브되는 로우경로와 컬럼경로에 의해 선택되는 메모리셀(미도시)에 대한 프리차지동작을 수행할 수 있다.
제2 내지 제4 뱅크(BK2 ~ BK2)는 제2 내지 제4 뱅크어드레스(BKA<2:4>)에 의해 액티브될 뿐 제1 뱅크(BK1)와 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제1 로우해머링저장회로(RHSC1)는 로우해머링리드신호(RH_RD)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 로우해머링추적동작 중 추적리드동작을 수행할 수 있다. 제1 로우해머링저장회로(RHSC1)는 추적리드동작 시 로우해머링리드신호(RH_RD)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 제1 뱅크(BK1)의 액티브횟수를 출력하고, 출력된 제1 뱅크(BK1)의 액티브횟수를 1회 업카운팅할 수 있다. 제1 로우해머링저장회로(RHSC1)는 로우해머링라이트신호(RH_WT)가 인에이블되고 제1 뱅크어드레스(BKA<1>)가 인에이블되는 경우 로우해머링추적동작 중 추적라이트동작을 수행할 수 있다. 제1 로우해머링저장회로(RHSC1)는 추적라이트동작 시 1회 업카운팅된 제1 뱅크(BK1)의 액티브횟수를 저장할 수 있다.
제2 내지 제4 로우해머링저장회로(RHSC2 ~ RHSC2)는 제2 내지 제4 뱅크어드레스(BKA<2:4>)에 의해 액티브될 뿐 제1 로우해머링저장회로(RHSC1)와 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
한편, 제1 로우해머링저장회로(RHSC1)에 저장된 제1 뱅크(BK1)의 액티브횟수가 가장 많이 카운팅되는 경우 제1 뱅크(BK1)에 대한 스마트리프레쉬동작이 수행될 수 있다. 제1 뱅크(BK1)에 대한 스마트리프레쉬동작은 가장 많이 액티브되는 로우경로인 워드라인에 인접한 워드라인에 대한 리프레쉬동작을 연속적으로 수행하는 동작으로 설정될 수 있다.
도 13을 참고하여 본 발명의 일 실시예에 따른 제1 뱅크(BK1)에 대한 액티브동작, 로우해머링추적동작 및 리드동작을 연속적으로 수행하는 동작을 설명하면 다음과 같다.
T1 시점에, 컨트롤러(20)는 호스트(10)로부터 액티브동작(ACT)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 액티브동작(ACT)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T2 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 뱅크(BK1)에 대한 액티브동작을 수행한다.
T3 시점에, 컨트롤러(20)는 호스트(10)로부터 로우해머링추적동작(RHC)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 로우해머링추적동작(RHC)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T4 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 로우해머링저장회로(RHSC1)에 대한 로우해머링추적동작(RHC) 중 추적리드동작을 수행한다. 제1 로우해머링저장회로(RHSC1)는 로우해머링추적동작(RHC) 중 추적리드동작을 수행하여 제1 뱅크(BK1)의 액티브횟수를 출력하고, 제1 뱅크(BK1)의 액티브횟수를 1회 업카운팅한다.
T2 시점에서 T4 시점까지는 tRCD 구간으로 설정된다. tRCD 구간은 RAS to CAS DELAY를 의미하고, tRCD 구간은 로우어드레스 입력시점부터 컬럼어드레스 입력시점까지의 시간으로 설정될 수 있다.
T5 시점에, 컨트롤러(20)는 호스트(10)로부터 로우해머링추적동작(RHC)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 로우해머링추적동작(RHC)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T6 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 로우해머링추적동작(RHC) 중 추적라이트동작을 수행한다. 제1 로우해머링저장회로(RHSC1)는 로우해머링추적동작(RHC) 중 추적라이트동작을 수행하여 1회 업카운팅된 제1 뱅크(BK1)의 액티브횟수를 저장한다.
T4 시점에서 T6 시점까지는 tRH_RD 구간으로 설정된다. tRH_RD 구간은 제1 로어해머링저장회로(RHSC1)에 저장된 제1 뱅크(BK1)의 액티브횟수를 출력하고, 제1 뱅크(BK1)의 액티브횟수를 1회 업카운팅하는 시간으로 설정될 수 있다.
T7 시점에, 컨트롤러(20)는 호스트(10)로부터 리드동작(RD)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 리드동작(RD)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T8 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 뱅크(BK1)에 대한 리드동작(RD)을 수행한다.
T6 시점에서 T8 시점까지는 tRH_WT 구간으로 설정된다. tRH_WT 구간은 1회 업카운팅된 제1 뱅크(BK1)의 액티브횟수를 제1 로우해머링저장회로(RHSC1)에 저장하는 시간으로 설정될 수 있다.
이와 같은 본 발명의 일 실시예에 따른 반도체시스템(1)은 노멀동작과 로우해머링추적동작을 수행하기 위한 커맨드의 생성 시점을 조절함으로써 로우해머링현상에 따른 불량을 효과적으로 감소할 수 있다.
도 14를 참고하여 본 발명의 다른 실시예에 따른 제1 뱅크(BK1)에 대한 액티브동작, 추적리드동작, 리드동작, 라이트동작 및 추적라이트동작을 연속적으로 수행하는 동작을 설명하면 다음과 같다.
T11 시점에, 컨트롤러(20)는 호스트(10)로부터 액티브동작(ACT)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 액티브동작(ACT)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T12 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 뱅크(BK1)에 대한 액티브동작을 수행한다.
T13 시점에, 컨트롤러(20)는 호스트(10)로부터 추적리드동작(RH_RD)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 추적리드동작(RH_RD)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T14 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 로우해머링저장회로(RHSC1)에 대한 추적리드동작(RH_RD)을 수행한다. 제1 로우해머링저장회로(RHSC1)는 추적리드동작(RH_RD)을 수행하여 제1 뱅크(BK1)의 액티브횟수를 출력하고, 제1 뱅크(BK1)의 액티브횟수를 1회 업카운팅한다.
T12 시점에서 T14 시점까지는 tRCD 구간으로 설정된다. tRCD 구간은 RAS to CAS DELAY를 의미하고, tRCD 구간은 로우어드레스 입력시점부터 컬럼어드레스 입력시점까지의 시간으로 설정될 수 있다.
T15 시점에, 컨트롤러(20)는 호스트(10)로부터 리드동작(RD)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 리드동작(RD)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T16 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 뱅크(BK1)에 대한 리드동작(RD)을 수행한다.
T14 시점에서 T16 시점까지는 tCCD 구간으로 설정된다. tCCD 구간은 CAS to CAS DELAY를 의미하고, tCCD 구간은 첫 번째 컬럼어드레스 입력시점부터 두 번째 컬럼어드레스 입력시점까지의 시간으로 설정될 수 있다.
T17 시점에, 컨트롤러(20)는 호스트(10)로부터 라이트동작(WT)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 라이트동작(WT)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T18 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 제1 뱅크(BK1)에 대한 라이트동작(WT)을 수행한다.
T16 시점에서 T18 시점까지는 tRD to WT 구간으로 설정된다. tRD to WT 구간은 리드동작을 수행한 이후 라이트동작을 수행하기 위한 시점까지의 시간으로 설정될 수 있다.
T19 시점에, 컨트롤러(20)는 호스트(10)로부터 추적라이트동작(RH_WT)을 수행하기 위한 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 수신하여 뱅크제어회로(230)는 추적라이트동작(RH_WT)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 생성한다.
T20 시점에, 반도체장치(30)는 클럭(CLK)에 동기 되어 제1 내지 제L 커맨드(CMD<1:L>)와 제1 내지 제M 어드레스(ADD<1:M>)를 토대로 추적라이트동작(RH_WT)을 수행한다. 제1 로우해머링저장회로(RHSC1)는 추적라이트동작(RH_WT)을 수행하여 1회 업카운팅된 제1 뱅크(BK1)의 액티브횟수를 저장한다.
T18 시점에서 T20 시점까지는 tCCD 구간으로 설정된다. tCCD 구간은 CAS to CAS DELAY를 의미하고, tCCD 구간은 첫 번째 컬럼어드레스 입력시점부터 두 번째 컬럼어드레스 입력시점까지의 시간으로 설정될 수 있다.
이와 같은 본 발명의 다른 실시예에 따른 반도체시스템(1)은 내부에 저장된 데이터를 출력하는 유사한 동작인 리드동작과 로우해머링추적동작의 추적리드동작을 연속으로 수행하고, 데이터를 저장하는 유사한 동작인 라이트동작과 로우해머링추적동작의 추적라이트동작을 연속으로 수행함으로써 상이한 동작을 수행하기 위한 불필요한 동작 시간을 감소할 수 있다.
도 15를 참고하여 본 발명의 일 실시예에 따른 반도체시스템(1)의 로우해머링추적동작을 설명하면 다음과 같다.
로우해머링추적동작은 스텐바이단계(S1), 요청단계(S2), 뱅크감지단계(S3) 및 동작수행단계(S4)를 포함할 수 있다.
스텐바이단계(S1)는 반도체장치(30)가 동작을 수행하기 위한 대기 단계로 설정될 수 있다. 스텐바이단계(S1)가 종료될 때 요청감지단계(S21)에 진입할 수 있다.
요청단계(S2)는 요청감지단계(S21) 및 아이들감지단계(S22)를 포함할 수 있다.
요청감지단계(S21)는 호스트(10)에서 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)를 출력하는 단계로 설정될 수 있다.
아이들감지단계(S22)는 반도체장치(30)가 액티브동작을 수행하는지를 감지하는 단계로 설정될 수 있다. 아이들감지단계(S22)에서 반도체장치(30)가 액티브동작을 수행하는 경우(N0) 동일뱅크감지단계(S31)에 진입할 수 있다. 아이들감지단계(S22)에서 반도체장치(30)가 액티브동작을 수행하지 않는 경우(YES) 액티브동작단계(S41)에 진입할 수 있다.
뱅크감지단계(S3)는 동일뱅크감지단계(S31), 플래그신호감지단계(S32), 제1 추적라이트단계(S33) 및 프리차지단계(S34)를 포함할 수 있다.
동일뱅크감지단계(S31)는 현재 액티브동작을 수행하고 있는 뱅크(BK)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 액티브동작이 수행될 뱅크(BK)가 동일한지를 감지하는 단계로 설정될 수 있다. 동일뱅크감지단계(S31)에서 현재 액티브동작을 수행하고 있는 뱅크(BK)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 액티브동작이 수행될 뱅크(BK)가 동일할 경우(YES) 추적라이트동작감지단계(S43)에 진입할 수 있다. 동일뱅크감지단계(S31)에서 현재 액티브동작을 수행하고 있는 뱅크(BK)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 액티브동작이 수행될 뱅크(BK)가 상이할 경우(NO) 플래그신호감지단계(S32)에 진입할 수 있다.
플래그신호감지단계(S32)는 플래그신호(FLAG)의 로직레벨을 감지하는 단계로 설정될 수 있다. 플래그신호감지단계(S32)에서 플래그신호(FLAG)가 인에이블되는 경우(YES) 제1 추적라이동작단계(S33)에 진입할 수 있다. 플래그신호감지단계(S32)에서 플래그신호(FLAG)가 디스에이블되는 경우(NO) 프리차지단계(S34)에 진입할 수 있다.
제1 추적라이트동작단계(S33)는 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)에 액티브동작이 수행된 이후 액티브동작이 수행된 뱅크(BK)에 추적라이트동작을 수행하는 단계로 설정될 수 있다. 제1 추적라이트동작단계(S33)에서 액티브동작이 수행된 뱅크(BK)의 로우해머링저장회로(RHSC)는 1외 업카운팅된 뱅크(BK)의 액티브횟수를 저장할 수 있다. 제1 추적라이트동작단계(S33)가 종료될 때 프리차지단계(S34)에 진입할 수 있다.
프리차지단계(S34)는 추적라이트동작이 수행된 뱅크(BK)에 프리차지동작을 수행하는 단계로 설정될 수 있다. 프리차지단계(S34)에서 플래그신호(FLAG)가 디스에이블되는 경우(NO) 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)는 이미 추적라이트동작이 수행된 뱅크(BK)이므로 프리차지동작을 수행한다. 프리차지단계(S34)에서 제1 추적라이트단계(S33) 중 이미 추적라이트동작이 수행된 뱅크(BK)에 대하여 프리차지동작을 수행한다. 프리차지단계(S34)가 종료될 때 액티브동작단계(S41)에 진입할 수 있다.
동작수행단계(S4)는 액티브동작단계(S41), 추적리드동작단계(S42), 추적라이트동작감지단계(S43), 제2 추적라이트동작단계(S44) 및 리드동작 및 라이트동작단계(S45)를 포함할 수 있다.
액티브동작단계(S41)는 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)에 액티브동작을 수행하는 단계로 설정될 수 있다. 액티브동작단계(S41)가 종료될 때 추적리드동작단계(S42)에 진입할 수 있다.
추적리드동작단계(S42)는 액티브동작이 수행된 뱅크(BK)의 액티브횟수를 출력하고, 액티브동작이 수행된 뱅크(BK)의 액티브횟수를 1회 업카운팅하는 단계로 설정될 수 있다. 추적리드동작단계(S42)에서 로우해머링저장회로(RH_SC)는 액티브동작이 수행된 뱅크(BK)의 액티브횟수를 출력하고, 뱅크(BK)의 액티브횟수를 1회 업카운팅할 수 있다. 추적리드동작단계(S42)가 종료될 때 추적라이트동작감지단계(S43)에 진입할 수 있다.
추적라이트동작감지단계(S43)는 제1 내지 제L 요청신호(REQ<1:L>)가 추적라이트동작을 수행하기 위한 로직레벨 조합인지를 감지하는 단계로 설정될 수 있다. 추적라이트동작감지단계(S43)에서 제1 내지 제L 요청신호(REQ<1:L>)가 추적라이트동작을 수행하기 위한 로직레벨 조합인 경우(YES) 제2 추적라이트동작단계(S44)에 진입할 수 있다. 추적라이트동작감지단계(S43)에서 제1 내지 제L 요청신호(REQ<1:L>)가 추적라이트동작을 수행하기 위한 로직레벨 조합이 아닌 경우(NO) 리드동작 및 라이트동작단계(S45)에 진입할 수 있다.
제2 추적라이트동작단계(S44)는 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)에 추적라이트동작을 수행하는 단계로 설정될 수 있다. 제2 추적라이트동작단계(S44)에서 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 액티브동작이 수행된 뱅크(BK)의 로우해머링저장회로(RHSC)는 1외 업카운팅된 뱅크(BK)의 액티브횟수를 저장할 수 있다. 제2 추적라이트동작단계(S44)가 종료될 때 스텐바이단계(S1)에 진입할 수 있다.
리드동작 및 라이트동작단계(S45)는 제1 내지 제L 요청신호(REQ<1:L>)와 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)에 리드동작 및 라이트동작을 수행하는 단계로 설정될 수 있다. 리드동작 및 라이트동작단계(S45)에서 제1 내지 제L 요청신호(REQ<1:L>)가 리드동작을 수행하기 위한 로직레벨 조합인 경우 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)에 리드동작을 수행할 수 있다. 리드동작 및 라이트동작단계(S45)에서 제1 내지 제L 요청신호(REQ<1:L>)가 라이트동작을 수행하기 위한 로직레벨 조합인 경우 제1 내지 제M 외부어드레스(EADD<1:M>)에 의해 선택되는 뱅크(BK)에 라이트동작을 수행할 수 있다. 리드동작 및 라이트동작단계(S45)가 종료될 때 스텐바이단계(S1)에 진입할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 로우해머링추적동작은 연속적으로 액티브동작이 수행되는 뱅크가 동일한 뱅크일 때 추적라이트동작을 수행하고, 연속적으로 액티브동작이 수행되는 뱅크가 상이한 뱅크일 때 추적라이트동작 수행여부를 감지하여 추적라이트동작 또는 프리차지동작을 선택적으로 수행함으로써 효율적인 로우해머링추적동작을 수행할 수 있다.
도 16은 본 발명의 일 실시예에 따른 반도체시스템(1)의 커맨드가 생성되기 위한 지연량을 설명하기 위한 표이다.
우선, 동일뱅크(SAME BANK)에 대하여 커맨드가 생성되기 위한 지연량을 설명하면 다음과 같다.
현재상태(BANK STATUS)가 액티브동작(ACT)이고, 리드동작(READ) 또는 라이트동작(WRITE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRCD(RAS to CAS DELAY)로 설정된다. tRCD(RAS to CAS DELAY)는 로우어드레스 입력시점부터 컬럼어드레스 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 액티브동작(ACT)이고, 프리차지동작(PRECHARGE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRAS(Pre charge time DELAY)로 설정된다. tRAS(Pre charge time DELAY)는 액티브동작을 수행하기 위한 커맨드 입력시점부터 프리차지동작을 수행하기 위한 커맨드 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 리드동작(READ)이고, 리드동작(READ)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tCCD(CAS to CAS DELAY)로 설정된다. tCCD(CAS to CAS DELAY)는 첫 번째 컬럼어드레스 입력시점부터 두 번째 컬럼어드레스 입력시점까지의 시간으로 설정될 수 있다.
현재상태(BANK STATUS)가 리드동작(READ)이고, 라이트동작(WRITE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRD to WT(Read to Write DELAY)로 설정된다. tRD to WT(Read to Write DELAY)는 리드동작을 수행하기 위한 커맨드 입력시점부터 라이트동작을 수행하기 위한 커맨드 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 리드동작(READ)이고, 프리차지동작(PRECHARGE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRTP(Read to Precharge DELAY) + tRAS(Pre charge time DELAY)로 설정된다. tRTP(Read to Precharge DELAY)는 리드동작을 수행하기 위한 커맨드 입력시점부터 프리차지동작을 수행하기 위한 커맨드 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 라이트동작(WRITE)이고, 리드동작(READ)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tWT to RD(Write to Read DELAY)로 설정된다. tWT to RD(Write to Read DELAY)는 라이트동작을 수행하기 위한 커맨드 입력시점부터 리드동작을 수행하기 위한 커맨드 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 라이트동작(WRITE)이고, 라이트동작(WRITE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tCCD(CAS to CAS DELAY)로 설정된다.
현재상태(BANK STATUS)가 라이트동작(WRITE)이고, 프리차지동작(PRECHARGE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tWR(Write Recovery DELAY) + tRAS(Pre charge time DELAY)로 설정된다. tWR(Write Recovery DELAY)은 마지막 데이터 입력시점부터 프리차지동작을 수행하기 위한 커맨드 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 추적리드동작(RH_RD)이고, 리드동작(READ)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tCCD(CAS to CAS DELAY)로 설정된다.
현재상태(BANK STATUS)가 추적리드동작(RH_RD)이고, 라이트동작(WRITE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRD to WT(Read to Write DELAY)로 설정된다.
현재상태(BANK STATUS)가 추적라이트동작(RH_WT)이고, 리드동작(READ)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tWT to RD(Write to Read DELAY)로 설정된다.
현재상태(BANK STATUS)가 추적라이트동작(RH_WT), 라이트동작(WRITE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tCCD(CAS to CAS DELAY)로 설정된다.
현재상태(BANK STATUS)가 추적라이트동작(RH_WT), 프리차지동작(PRECHARGE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tWR(Write Recovery DELAY) + tRAS(Pre charge time DELAY)로 설정된다.
다음으로, 서로 다른 뱅크(DIFFERENT BANK)에 대하여 커맨드가 생성되기 위한 지연량을 설명하면 다음과 같다.
현재상태(BANK STATUS)가 액티브동작(ACT)이고, 액티브동작(ACT)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRRD(RAS to RAS DELAY)로 설정된다. tRRD(RAS to RAS DELAY)는 어느하나의 뱅크를 액티브하기 위한 로우어드레스 입력시점부터 다른 뱅크를 액티브하기 위한 로우어드레스 입력시점까지의 시간으로 설정된다.
현재상태(BANK STATUS)가 액티브동작(ACT)이고, 리드동작(READ), 라이트동작(WRITE) 및 프리차지동작(PRECHARGE) 중 어느 하나를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 "N" CLK로 설정된다. "N" CLK는 클럭(CLK)이 "N"회 토그링하는 시간으로 설정된다. "N" CLK는 실시예에 따라 다양한 클럭(CLK)의 토글링횟수로 설정된다.
현재상태(BANK STATUS)가 리드동작(READ)이고, 액티브동작(ACTIVE) 또는 프리차지동작(PRECHARGE)를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 "N" CLK로 설정된다.
현재상태(BANK STATUS)가 리드동작(READ)이고, 리드동작(READ)를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tCCD(CAS to CAS DELAY)로 설정된다.
현재상태(BANK STATUS)가 리드동작(READ)이고, 라이트동작(WRITE)를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tRD to WT(Read to Write DELAY)로 설정된다.
현재상태(BANK STATUS)가 라이트동작(WRITE)이고, 액티브동작(ACTIVE) 또는 프리차지동작(PRECHARGE)를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 "N" CLK로 설정된다.
현재상태(BANK STATUS)가 라이트동작(WRITE)이고, 리드동작(READ)를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tWT to RD(Write to Read DELAY)로 설정된다.
현재상태(BANK STATUS)가 라이트동작(WRITE)이고, 라이트동작(WRITE)를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 tCCD(CAS to CAS DELAY)로 설정된다.
현재상태(BANK STATUS)가 추적리드동작(RH_RD)이고, 리드동작(READ) 또는 라이트동작(WRITE)을 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 "N" CLK로 설정된다.
현재상태(BANK STATUS)가 추적라이트동작(RH_WT)이고, 리드동작(READ), 라이트동작(WRITE) 및 프리차지동작(PRECHARGE) 중 어느 하나를 수행하기 위한 제1 내지 제L 커맨드(CMD<1:L>)가 입력되기 위한 지연량은 "N" CLK로 설정된다.
도 17은 본 발명의 일 실시예에 따른 전자시스템(1000)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 17에 도시된 바와 같이, 전자시스템(1000)은 호스트(1100) 및 반도체시스템(1200)을 포함할 수 있다.
호스트(1100) 및 반도체시스템(1200)은 인터페이스 프로토콜을 사용하여 상호 신호들을 전송할 수 있다. 호스트(1100) 및 반도체시스템(1200) 사이에 사용되는 인터페이스 프로토콜에는 MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI), USB(Universal Serial Bus) 등이 있다.
반도체시스템(1200)은 컨트롤러(1300)와 반도체장치들(1400(K:1))을 포함할 수 있다. 컨트롤러(1300)는 반도체장치들(1400(K:1))이 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작 등을 수행하도록 반도체장치들(1400(K:1))을 제어할 수 있다. 컨트롤러(1300)는 노멀동작과 로우해머링추적동작을 수행하기 위한 커맨드의 생성 시점을 조절함으로써 로우해머링현상에 따른 불량을 효과적으로 감소할 수 있다. 반도체장치들(1400(K:1)) 각각은 내부에 저장된 데이터를 출력하는 유사한 동작인 리드동작과 로우해머링추적동작의 추적리드동작을 연속으로 수행하고, 데이터를 저장하는 유사한 동작인 라이트동작과 로우해머링추적동작의 추적라이트동작을 연속으로 수행함으로써 상이한 동작을 수행하기 위한 불필요한 동작 시간을 감소할 수 있다. 반도체장치들(1400(K:1)) 각각은 연속적으로 액티브동작이 수행되는 뱅크가 동일한 뱅크일 때 추적라이트동작을 수행하고, 연속적으로 액티브동작이 수행되는 뱅크가 상이한 뱅크일 때 추적라이트동작 수행여부를 감지하여 추적라이트동작 또는 프리차지동작을 선택적으로 수행함으로써 효율적인 로우해머링추적동작을 수행할 수 있다. 반도체장치들(1400(K:1)) 각각은 액티브동작, 라이트동작, 리드동작, 로우해머링추적동작 및 프리차지동작 등을 수행할 수 있다.
호스트(1100)는 도 1에 도시된 호스트(10)로 구현될 수 있다. 컨트롤러(1300)는 도 1에 도시된 컨트롤러(20)로 구현될 수 있다. 반도체장치들(1400(K:1)) 각각은 도 1 에 도시된 반도체장치(30)로 구현될 수 있다. 실시예에 따라서 반도체장치들(1400(K:1))은 DRAM(dynamic random access memory), PRAM(Phase change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 및 FRAM(Ferroelectric Random Access Memory) 중 하나로 구현될 수 있다.
10. 호스트 20. 컨트롤러
210. 큐잉회로 211. 라이트큐잉회로
211_1. 제1 라이트큐잉회로 211_2. 제2 라이트큐잉회로
211_3. 제3 라이트큐잉회로 211_4. 제4 라이트큐잉회로
211_5. 라이트선택신호생성회로 211_6. 라이트선택전달회로
211_7. 라이트카운터 212. 리드큐잉회로
212_1. 제1 리드큐잉회로 212_2. 제2 리드큐잉회로
212_3. 제3 리드큐잉회로 212_4. 제4 리드큐잉회로
212_5. 리드선택신호생성회로 212_6. 리드선택전달회로
212_7. 리드카운터 213. 어드레스선택회로
220. 스케줄제어회로 230. 뱅크제어회로
231. 비교회로 232. 커맨드생성회로
233. 스텐바이신호생성회로 234. 커맨드종료신호생성회로
235. 어드레스생성회로
제1 실시예
311. 입력커맨드생성회로 312. 제1 커맨드시프팅회로
313. 제2 커맨드시프팅회로 314. 제3 커맨드시프팅회로
315. 커맨드출력회로
제2 실시예
321. 입력커맨드생성회로 322. 제1 커맨드시프팅회로
323. 제2 커맨드시프팅회로 324. 제3 커맨드시프팅회로
325. 커맨드출력회로
제3 실시예
331. 입력커맨드생성회로 332. 제1 커맨드시프팅회로
333. 제2 커맨드시프팅회로 334. 제3 커맨드시프팅회로
335. 제4 커맨드시프팅회로 336. 커맨드출력회로
240. 플래그신호생성회로 250. 외부데이터입출력회로
30. 반도체장치
제1 실시예
31. 커맨드디코더 32. 어드레스디코더
33. 메모리회로
제2 실시예
34. 커맨드디코더 35. 어드레스디코더
36. 메모리회로

Claims (17)

  1. 로우해머링추적동작을 수행하기 위한 커맨드 및 어드레스를 생성하고, 상기 로우해머링추적동작 중 추적라이트동작이 완료된 뱅크에 대하여 프리차지동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성하는 컨트롤러; 및
    상기 뱅크 및 로우해머링저장회로를 포함하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 로우해머링추적동작의 추적리드동작을 수행하여 상기 로우해머링저장회로에 저장된 상기 뱅크의 액티브횟수를 카운팅한 이후 상기 로우해머링추적동작의 상기 추적라이트동작을 수행하여 카운팅된 상기 뱅크의 액티브횟수를 상기 로우해머링회로에 저장하며, 상기 커맨드를 토대로 상기 뱅크에 대한 상기 프리차지동작을 수행하는 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 상기 뱅크가 추적라이트동작이 수행되지 않을때를 감지하여 상기 추적라이트동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성한 이후 상기 프리차지동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성하는 반도체시스템.
  3. 제 1 항에 있어서, 상기 컨트롤러는
    상기 추적라이트동작을 수행하기 위한 상기 외부어드레스를 라이트어드레스로 저장하고, 상기 추적리드동작을 수행하기 위한 외부어드레스를 리드어드레스로 저장하며, 라이트리드선택신호를 토대로 저장된 상기 라이트어드레스 및 상기 리드어드레스 중 어느 하나를 선택어드레스로 출력하는 큐잉회로; 및
    상기 추적라이트동작이 수행될 때 디스에이블되는 플래그신호를 토대로 요청신호로부터 상기 추적리드동작, 상기 추적라이트동작 및 상기 프리차지동작을 수행하기 위한 상기 커맨드를 생성하고, 상기 선택어드레스로부터 상기 어드레스를 생성하는 뱅크제어회로를 포함하는 반도체시스템.
  4. 제 3 항에 있어서, 상기 큐잉회로는
    상기 외부어드레스를 저장하고, 저장된 상기 외부어드레스로부터 라이트선택어드레스를 생성하는 라이트큐잉회로;
    상기 외부어드레스를 저장하고, 저장된 상기 외부어드레스로부터 리드선택어드레스를 생성하는 리드큐잉회로; 및
    상기 라이트리드선택신호를 토대로 상기 라이트선택어드레스 및 상기 리드선택어드레스 중 어느 하나를 상기 선택어드레스로 출력하는 어드레스선택회로를 포함하는 반도체시스템.
  5. 제 3 항에 있어서, 상기 뱅크제어회로는
    상기 선택어드레스 중 로우어드레스가 동일하게 입력될 때 인에이블되는 비교신호를 생성하는 비교회로;
    상기 플래그신호, 커맨드입력신호, 커맨드종료신호 및 상기 비교신호를 토대로 상기 요청신호를 지연하여 상기 커맨드를 생성하는 커맨드생성회로;
    상기 비교신호가 인에이블될 때 상기 커맨드입력신호가 반복 입력되는 경우 인에이블되고, 커맨드종료신호가 입력될 때 디스에이블되는 스텐바이신호를 생성하는 스텐바이신호생성회로;
    전치커맨드가 입력될 때 인에이블되고 상기 커맨드가 출력될 때 디스에이블되는 상기 커맨드종료신호를 생성하는 커맨드종료신호생성회로; 및
    상기 선택어드레스를 토대로 상기 어드레스를 생성하는 어드레스생성회로를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 커맨드생성회로는
    상기 커맨드입력신호가 인에이블될 때 상기 요청신호를 토대로 입력커맨드를 생성하되, 상기 플래그신호가 디스에이블될 때 상기 추적라이트동작을 수행하기 위한 상기 요청신호의 입력을 차단하는 입력커맨드생성회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 추적리드동작 및 상기 추적라이트동작을 연속적으로 수행하기 위한 상기 입력커맨드를 시프팅하여 제1 시프팅커맨드를 생성하는 제1 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 액티브동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제2 시프팅커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제1 시프팅커맨드를 시프팅하여 상기 제2 시프팅커맨드를 생성하는 제2 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 프리차지동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 전치커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제2 시프팅커맨드를 시프팅하여 상기 전치커맨드를 생성하는 제3 커맨드시프팅회로; 및
    상기 커맨트종료신호가 인에이블될 때 상기 전치커맨드를 토대로 상기 커맨드를 생성하는 커맨드출력회로를 포함하는 반도체시스템.
  7. 제 5 항에 있어서, 상기 커맨드생성회로는
    상기 커맨드입력신호가 인에이블될 때 상기 요청신호를 토대로 입력커맨드를 생성하되, 상기 플래그신호가 디스에이블될 때 상기 추적라이트동작을 수행하기 위한 상기 요청신호의 입력을 차단하는 입력커맨드생성회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 액티브동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제1 시프팅커맨드를 생성하는 제1 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 추적리드동작 및 상기 추적라이트동작을 연속적으로 수행하기 위한 상기 입력커맨드를 시프팅하여 제2 시프팅커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제1 시프팅커맨드를 시프팅하여 상기 제2 시프팅커맨드를 생성하는 제2 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 프리차지동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 전치커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제2 시프팅커맨드를 시프팅하여 상기 전치커맨드를 생성하는 제3 커맨드시프팅회로; 및
    상기 커맨트종료신호가 인에이블될 때 상기 전치커맨드를 토대로 상기 커맨드를 생성하는 커맨드출력회로를 포함하는 반도체시스템.
  8. 제 5 항에 있어서, 상기 커맨드생성회로는
    상기 커맨드입력신호가 인에이블될 때 상기 요청신호를 토대로 입력커맨드를 생성하되, 상기 플래그신호가 디스에이블될 때 상기 추적라이트동작을 수행하기 위한 상기 요청신호의 입력을 차단하는 입력커맨드생성회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 추적리드동작 을 수행하기 위한 상기 입력커맨드를 시프팅하여 제1 시프팅커맨드를 생성하는 제1 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 액티브동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제2 시프팅커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제1 시프팅커맨드를 시프팅하여 상기 제2 시프팅커맨드를 생성하는 제2 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 프리차지동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제3 시프팅커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제2 시프팅커맨드를 시프팅하여 상기 제3 시프팅커맨드를 생성하는 제3 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 추적라이트동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 전치커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제3 시프팅커맨드를 시프팅하여 상기 전치커맨드를 생성하는 제4 커맨드시프팅회로; 및
    상기 커맨트종료신호가 인에이블될 때 상기 전치커맨드를 토대로 상기 커맨드를 생성하는 커맨드출력회로를 포함하는 반도체시스템.
  9. 제 3 항에 있어서, 상기 컨트롤러는
    상기 요청신호를 토대로 상기 추적라이트동작이 수행될 때 인에이블되는 상기 라이트리드선택신호를 생성하는 스케줄제어회로; 및
    상기 추적라이트동작을 수행하기 위한 상기 커맨드가 입력되고 상기 추적라이트동작이 완료될 때 디스에이블되고, 상기 추적리드동작을 수행하기 위한 상기 커맨드가 입력될 때 인에이블되는 상기 플래그신호를 생성하는 플래그신호생성회로를 더 포함하는 반도체시스템.
  10. 로우해머링추적동작을 수행하기 위한 커맨드 및 어드레스를 출력하고, 리드동작 및 라이트동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 출력하는 컨트롤러; 및
    뱅크 및 로우해머링저장회로를 포함하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 로우해머링추적동작을 수행하여 상기 로우해머링저장회로에 저장된 상기 뱅크의 액티브횟수를 카운팅하고, 카운팅된 상기 액티브횟수를 상기 로우해머링저장회로에 저장하며, 상기 커맨드 및 상기 어드레스를 토대로 상기 리드동작을 수행하여 상기 뱅크에 저장된 데이터를 출력하고, 상기 커맨드 및 상기 어드레스를 토대로 상기 라이트동작을 수행하여 상기 뱅크에 상기 데이터를 저장하는 반도체장치를 포함하는 반도체시스템.
  11. 제 10 항에 있어서,
    상기 컨트롤러는 상기 로우해머링추적동작의 추적리드동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성한 이후 상기 리드동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 출력하고,
    상기 컨트롤러는상기 라이트동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 생성한 이후 상기 로우해머링추적동작의 추적라이트동작을 수행하기 위한 상기 커맨드 및 상기 어드레스를 출력하는 반도체시스템.
  12. 제 10 항에 있어서, 상기 컨트롤러는
    추적라이트동작 및 상기 라이트동작을 수행하기 위한 상기 외부어드레스를 제1 및 제2 라이트어드레스로 저장하고, 추적리드동작 및 상기 리드동작을 수행하기 위한 외부어드레스를 제1 및 제2 리드어드레스로 저장하며, 라이트리드선택신호를 토대로 저장된 상기 제1 및 제2 라이트어드레스 및 상기 제1 및 제2 리드어드레스 중 어느 하나를 선택어드레스로 출력하는 큐잉회로; 및
    상기 추적라이트동작이 수행될 때 디스에이블되는 플래그신호를 토대로 요청신호로부터 액티브동작, 상기 추적리드동작, 상기 리드동작, 상기 추적라이트동작 및 상기 라이트동작을 수행하기 위한 상기 커맨드를 생성하고, 상기 선택어드레스로부터 상기 어드레스를 생성하는 뱅크제어회로를 포함하는 반도체시스템.
  13. 제 12 항에 있어서, 상기 큐잉회로는
    상기 외부어드레스를 순차적으로 저장하고, 순차적으로 저장된 상기 외부어드레스 중 어느 하나로부터 라이트선택어드레스를 생성하는 라이트큐잉회로;
    상기 외부어드레스를 순차적으로 저장하고, 순차적으로 저장된 상기 외부어드레스 중 어느 하나로부터 리드선택어드레스를 생성하는 리드큐잉회로; 및
    상기 라이트리드선택신호를 토대로 상기 라이트선택어드레스 및 상기 리드선택어드레스 중 어느 하나를 상기 선택어드레스로 출력하는 어드레스선택회로를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 라이트큐잉회로는
    상기 외부어드레스를 제1 라이트어드레스로 저장하고, 상기 제1 라이트어드레스를 출력하는 제1 라이트큐잉회로;
    상기 외부어드레스를 제2 라이트어드레스로 저장하고, 상기 제2 라이트어드레스를 출력하는 제2 라이트큐잉회로;
    상기 외부어드레스에 포함된 동작순서정보에 따라 선택적으로 인에이블되는 제1 라이트선택신호 및 제2 라이트선택신호를 생성하는 라이트선택신호생성회로; 및
    상기 제1 라이트선택신호 및 제2 라이트선택신호를 토대로 상기 제1 라이트어드레스 및 상기 제2 라이트어드레스 중 어느 하나를 상기 라이트선택어드레스로 출력하는 라이트선택전달회로를 포함하는 반도체시스템.
  15. 제 13 항에 있어서, 상기 리드큐잉회로는
    상기 외부어드레스를 제1 리드어드레스로 저장하고, 상기 제1 리드어드레스를 출력하는 제1 리드큐잉회로;
    상기 외부어드레스를 제2 리드어드레스로 저장하고, 상기 제2 리드어드레스를 출력하는 제2 리드큐잉회로;
    상기 외부어드레스에 포함된 동작순서정보에 따라 선택적으로 인에이블되는 제1 리드선택신호 및 제2 리드선택신호를 생성하는 리드선택신호생성회로; 및
    상기 제1 리드선택신호 및 제2 리드선택신호를 토대로 상기 제1 리드어드레스 및 상기 제2 리드어드레스 중 어느 하나를 상기 리드선택어드레스로 출력하는 리드선택전달회로를 포함하는 반도체시스템.
  16. 제 12 항에 있어서, 상기 뱅크제어회로는
    상기 선택어드레스 중 로우어드레스가 동일하게 입력될 때 인에이블되는 비교신호를 생성하는 비교회로;
    상기 플래그신호, 커맨드입력신호, 커맨드종료신호 및 상기 비교신호를 토대로 상기 요청신호를 지연하여 상기 커맨드를 생성하는 커맨드생성회로;
    상기 비교신호가 인에이블될 때 상기 커맨드입력신호가 반복 입력되는 경우 인에이블되고, 커맨드종료신호가 입력될 때 디스에이블되는 스텐바이신호를 생성하는 스텐바이신호생성회로;
    전치커맨드가 입력될 때 인에이블되고 상기 커맨드가 출력될 때 디스에이블되는 상기 커맨드종료신호를 생성하는 커맨드종료신호생성회로; 및
    상기 선택어드레스를 토대로 상기 어드레스를 생성하는 어드레스생성회로를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 커맨드생성회로는
    상기 커맨드입력신호가 인에이블될 때 상기 요청신호를 토대로 입력커맨드를 생성하되, 상기 플래그신호가 디스에이블될 때 상기 추적라이트동작을 수행하기 위한 상기 요청신호의 입력을 차단하는 입력커맨드생성회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 추적리드동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제1 시프팅커맨드를 생성하는 제1 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 액티브동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제2 시프팅커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제1 시프팅커맨드를 시프팅하여 상기 제2 시프팅커맨드를 생성하는 제2 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 프리차지동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 제3 시프팅커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제2 시프팅커맨드를 시프팅하여 상기 제3 시프팅커맨드를 생성하는 제3 커맨드시프팅회로;
    상기 비교신호 및 상기 커맨트종료신호가 인에이블될 때 상기 리드동작, 상기 라이트동작 및 상기 추적라이트동작을 수행하기 위한 상기 입력커맨드를 시프팅하여 전치커맨드를 생성하고, 상기 비교신호가 디스에이블되고 상기 커맨트종료신호가 인에이블될 때 상기 제3 시프팅커맨드를 시프팅하여 상기 전치커맨드를 생성하는 제4 커맨드시프팅회로; 및
    상기 커맨트종료신호가 인에이블될 때 상기 전치커맨드를 토대로 상기 커맨드를 생성하는 커맨드출력회로를 포함하는 반도체시스템.
KR1020220062934A 2022-05-23 2022-05-23 로우해머링추적동작을 수행하기 위한 반도체시스템 KR20230163172A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220062934A KR20230163172A (ko) 2022-05-23 2022-05-23 로우해머링추적동작을 수행하기 위한 반도체시스템
US17/951,984 US11875040B2 (en) 2022-05-23 2022-09-23 Semiconductor system for performing row hammering tracking operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220062934A KR20230163172A (ko) 2022-05-23 2022-05-23 로우해머링추적동작을 수행하기 위한 반도체시스템

Publications (1)

Publication Number Publication Date
KR20230163172A true KR20230163172A (ko) 2023-11-30

Family

ID=88791503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062934A KR20230163172A (ko) 2022-05-23 2022-05-23 로우해머링추적동작을 수행하기 위한 반도체시스템

Country Status (2)

Country Link
US (1) US11875040B2 (ko)
KR (1) KR20230163172A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102020905B1 (ko) 2012-04-10 2019-09-11 삼성전자주식회사 집중 어드레스 캐어링 방법 및 집중 어드레스 캐어링 기능을 갖는 메모리 시스템
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102358563B1 (ko) * 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11881246B2 (en) * 2020-12-14 2024-01-23 SK Hynix Inc. Memory device for performing smart refresh operation and memory system including the same
CN114627927A (zh) * 2020-12-14 2022-06-14 爱思开海力士有限公司 用于执行目标刷新操作的装置和方法

Also Published As

Publication number Publication date
US11875040B2 (en) 2024-01-16
US20230376214A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US11195571B2 (en) Memory device and method with data input
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US20180025772A1 (en) Semiconductor devices having a refresh operation
US20180342286A1 (en) Method and apparatus for precharge and refresh control
US10854275B2 (en) Memory device and operation method thereof
EP1168358A2 (en) Refresh-type memory with zero write recovery time and no maximum cycle time
KR102561346B1 (ko) 반도체장치
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
EP1835506A1 (en) Semiconductor memory, memory system, and operation method of memory system
CN107239367B (zh) 非易失性双列直插式存储器模块及其操作方法
CN110390974B (zh) 半导体器件
US9953688B1 (en) Precharge control device and semiconductor device including the same
US20140241093A1 (en) Devices, systems and methods with improved refresh address generation
KR20190107330A (ko) 반도체장치
CN110880352A (zh) 半导体器件
KR20160074920A (ko) 메모리 장치
KR100619202B1 (ko) 자동 프리챠지 인코딩 장치 및 방법
US20180374533A1 (en) Refresh control method for memory system
KR101989860B1 (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN113454720B (zh) 存储设备及其控制方法
KR20230163172A (ko) 로우해머링추적동작을 수행하기 위한 반도체시스템
US9384796B2 (en) Semiconductor memory device and memory system including the same
US20230215482A1 (en) Electronic devices and electronic systems
WO2009093548A1 (ja) 半導体記憶装置