CN114627927A - 用于执行目标刷新操作的装置和方法 - Google Patents

用于执行目标刷新操作的装置和方法 Download PDF

Info

Publication number
CN114627927A
CN114627927A CN202111521854.0A CN202111521854A CN114627927A CN 114627927 A CN114627927 A CN 114627927A CN 202111521854 A CN202111521854 A CN 202111521854A CN 114627927 A CN114627927 A CN 114627927A
Authority
CN
China
Prior art keywords
addresses
address
input
output
count values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111521854.0A
Other languages
English (en)
Inventor
金雄来
金贵东
郑喆文
黄正太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210015548A external-priority patent/KR20220084955A/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114627927A publication Critical patent/CN114627927A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

提供一种半导体存储器件及其操作方法。一种半导体存储器件包括：第一储存逻辑，其被配置成将在参考信号的使能时段期间施加的输入地址之中的具有不同值的“K”个地址储存作为第一地址；第二储存逻辑，其被配置成将输入地址之中的与参考信号的使能时段结束的时间点相对应的“L”个地址储存作为第二地址；顺序控制器，其被配置成基于第一地址中的每个第一地址被重复输入的次数来确定第一地址中的每个第一地址的第一输出顺序，并且确定用于输出混合地址的第二输出顺序，该混合地址是通过将基于第一输出顺序的第一地址与第二地址混合在一起而获得的；以及刷新操作逻辑，其被配置成将根据第二输出顺序的混合地址应用于目标刷新操作。

Description

用于执行目标刷新操作的装置和方法
相关申请的交叉引用
本申请要求2020年12月14日提交的申请号为63/125,079的美国临时专利申请和2021年2月3日提交的申请号为10-2021-0015548的韩国专利申请的优先权，它们通过引用整体合并于此。
技术领域
本文中所描述的一个或更多个实施例涉及一种执行刷新操作的装置和方法。
背景技术
易失性存储器件将数据储存在多个存储单元中。每个存储单元可以包括用作开关的晶体管和用于对应于数据的逻辑值而储存电荷的电容器。理论上，使用电容器来储存数据不会耗电。然而，在实践中，晶体管可能会经历泄漏电流，这进而可能会对电容器中储存的电荷造成不利影响。如果足够严重，所储存的数据可能会丢失。
为了防止这个问题，可以在数据丢失之前读取储存在存储单元中的数据，并且可以执行再充电操作以尝试恢复与读取信息相对应的适当的电荷量。在这种情况下，只有周期性重复充电操作才可以保持数据储存。这种再充电操作可以被称为刷新操作，例如正常刷新操作。
除了正常的刷新操作之外，还可以对极有可能因行锤击现象而丢失数据的特定字线的存储单元执行额外的刷新操作(例如，目标刷新操作)。行锤击是指由于特定字线或者一个或更多个相邻字线的频繁激活而导致存储单元的数据受到不利影响的现象。为了防止行锤击，可以对被激活超过预定次数的特定字线或相邻字线执行目标刷新操作。
发明内容
本文中所描述的一个或更多个实施例提供了一种用于为目标刷新操作选择地址的装置和方法。
根据本发明的一实施例，一种半导体存储器件，可以包括：参考信号生成器，所述参考信号生成器被配置成生成具有使能时段的参考信号，其中所述使能时段的数目和每个使能时段的长度是基于操作时间而被随机确定的；第一储存逻辑，所述第一储存逻辑被配置成将在所述参考信号的所述使能时段期间施加的输入地址之中的具有不同值的最多“K”个地址储存作为第一地址；第二储存逻辑，所述第二储存逻辑被配置成将在所述参考信号的所述使能时段期间施加的所述输入地址之中的与所述参考信号的所述使能时段结束的时间点相对应的“L”个地址储存作为第二地址；顺序控制器，所述顺序控制器被配置成基于所述第一地址中的每个第一地址被重复输入的次数来确定所述第一地址中的每个第一地址的输出或不输出以及第一输出顺序，并且确定用于输出混合地址的第二输出顺序，所述混合地址是通过将基于所述第一输出顺序的所述第一地址与所述第二地址混合在一起而获得；以及刷新操作逻辑，所述刷新操作逻辑被配置成将由所述顺序控制器根据所述第二输出顺序输出的所述混合地址应用于目标刷新操作，其中，“K”是等于或大于2的自然数，并且“L”是等于或大于1的自然数。
根据本发明的实施例，一种半导体存储器件的操作方法，该操作方法可以包括：生成具有使能时段的参考信号，其中所述使能时段的数目和每个使能时段的长度是基于操作时间而被随机确定的；将在所述参考信号的所述使能时段期间施加的输入地址之中的具有不同值的最多“K”个地址储存作为第一地址；将在所述参考信号的所述使能时段期间施加的所述输入地址之中的与所述参考信号的所述使能时段结束的时间点相对应的“L”个地址储存作为第二地址；基于所述第一地址中的每个第一地址被重复输入的次数来确定所述第一地址中的每个第一地址的输出或不输出以及第一输出顺序，确定用于输出混合地址的第二输出顺序，所述混合地址是通过将基于所述第一输出顺序的所述第一地址与所述第二地址混合在一起而获得的；以及将根据所述第二输出顺序输出的所述混合地址应用于目标刷新操作，其中，“K”是等于或大于2的自然数，并且“L”是等于或大于1的自然数。
根据本技术，可以在使能时段被随机确定的参考信号的使能时段中选择并储存多个不同的地址，可以另外选择和储存接近于参考信号的使能时段结束的时间点的地址，以及然后可以选择用于目标刷新操作的选中的地址。
此外，根据本技术，不仅可以基于对地址的访问次数而且还可以基于访问次数达到参考次数的时间点来选择用于目标刷新操作的地址。
因此，具有更有效地选择因行锤击现象而丢失数据的概率最高的地址的效果。
附图说明
图1示出了半导体存储器的实施例。
图2示出了存储系统的实施例。
图3示出了目标地址管理电路的实施例。
图4示出了储存电路的实施例。
图5示出了顺序控制电路的实施例。
图6示出了另一储存电路的实施例。
图7A和图7B示出了储存电路的实施例。
图8示出了第一顺序(first-order)确定电路的实施例。
图9示出了第二顺序确定电路的实施例。
图10示出了已经被提议用于执行目标刷新操作的一种类型的地址管理电路。
具体实施方式
下面参考附图更详细地描述本公开的各种示例。然而，本发明的方面和特征可以以不同方式体现以形成其他实施例，包括任何所公开的实施例的变体。因此，本发明不限于本文中所阐述的实施例。相反，提供所描述的实施例是为了使本公开彻底和完整，并将本公开充分传达给本发明所属领域的技术人员。
贯穿本公开，遍及本公开的各个图和示例，相同的附图标记指代相同的部件。需要注意的是，对“一实施例”或“另一实施例”等的提及并不必然意味着仅一个实施例，并且对任何这样的短语的不同提及不必然是指相同的实施例。
将理解的是，尽管术语“第一”、“第二”以及“第三”等可以在本文中用于识别各种元件，但是这些元件不受这些术语的限制。这些术语用于将一元件与否则将具有相同或相似的名称的另一元件区分开。因此，在一实例中的第一元件可以在另一实例中被称为第二元件或第三元件，而不指示元件本身的任何变化。
附图不必然按比例绘制，并且在一些情况下，比例可能被夸大以清楚地示出实施例的特征。当一元件被称为连接或耦接到另一元件时，应当理解的是，前者可以直接连接或耦接到后者，或者经由它们之间的一个或更多个中间元件电连接或耦接到后者。此外，还应当理解的是，当一元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。
本文中所使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如本文中所使用的，除非上下文另有明确指示，否则单数形式旨在包括复数形式，反之亦然。类似地，除非从语言或上下文中清楚地表明只有一个，否则数词“一”表示一个或更多个。
还将理解的是，术语“包含”、“包含有”、“包括”和“包括有”用在本说明书中时指定所陈述的元件的存在并且不排除一个或更多个其他元件的存在或添加。如本文中所使用的，术语“和/或”包括一个或更多个相关所列项目的任意组合和全部组合。
除非另有定义，本文中所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员鉴于公开内容所普遍理解相同的含义。还应理解的是，术语，诸如通用词典中定义的那些术语，应被解释为具有与其在本公开内容和相关技术的环境中的含义一致的含义，而不应以理想化或过度形式化的意义来解释，除非本文中明确如此定义。
在下面的描述中，阐述了大量具体细节以提供对本发明的透彻理解。本发明可以在无这些具体细节中的一些或全部的情况下被实施。在其它情况下，未详细描述公知的工艺结构和/或工艺，以免不必要地混淆本发明。
还应注意的是，在一些情况下，如对相关领域技术人员而言显然的，除非另有特别说明，否则结合一实施例描述的特征或元件可以单独使用或与另一实施例的其他特征或元件组合使用。
下面参考附图详细描述本公开的实施例，其中相同的数字表示相同的元件。
图1是示出半导体存储器件1000(例如，可以是DRAM)的实施例的框图。在另一实施例中，存储器件1000可以是不同种类的存储器。
参考图1，半导体存储器件1000包括存储单元阵列1010、行解码器1020、感测放大器1030、列解码器1040、刷新控制电路1050、命令解码器1060、地址缓冲器1070、以及数据输入/输出电路1080。存储单元阵列1010可以包括以行方向和列方向布置的存储单元。
图1示出了在行方向上的存储单元的布置。存储单元不仅可以包括用于数据储存的正常单元，还可以包括用于替代其中已经发生错误的存储单元的冗余单元。冗余单元具有与正常单元基本相同的结构。包括这种冗余单元的冗余单元阵列可以用作存储器件1000的额外储存区。
命令解码器1060可以从控制器接收命令CMD1、对所接收的命令进行解码、以及内部生成所解码的控制信号(例如，激活信号、读取信号、写入信号和/或刷新信号)。刷新控制电路1050可以从命令解码器1060接收刷新信号并向行解码器1020输出行地址以刷新存储单元阵列1010的一个字线。
控制器可以将用于指定用于写入/读取数据的存储单元的地址ADD1连同命令CMD1一起发送到存储器件1000。地址缓冲器1070可以从控制逻辑接收地址ADD1，并且生成行/列地址。
行解码器1020可以对从刷新控制电路1050或地址缓冲器1070输出的行地址进行解码，以指定存储单元阵列1010的一个字线。例如，行解码器1020可以在写入/读取操作期间对从地址缓冲器1070输出的行地址进行解码，从而使能电连接到要向其写入数据/从其读取数据的存储单元的字线。此外，行解码器1020可以基于从刷新控制电路1050生成的行地址来刷新对应的行。
感测放大器1030可以对电连接到由行解码器1020指定的字线的存储单元的数据进行感测并放大，并且可以储存该存储单元的数据。此外，列解码器1040可以对从地址缓冲器1070输出的列地址进行解码，以指定电连接到要向其输入数据/从其输出数据的存储单元的位线。
数据输入/输出电路1080输出来自存储单元阵列1010中的由地址ADD1指定的存储单元的数据，或者向存储单元输入数据。结果，通过数据输入/输出电路1080输入的数据可以基于地址ADD1被写入存储单元阵列1010中，或者基于地址ADD1从存储单元阵列1010读取的数据可以通过数据输入/输出电路1080被输出到控制器。
当行解码器1020向与第N行Row N相对应的字线施加电压以访问第N行Row N时，在该字线周围形成电磁场。当第N行被频繁访问时，可能会出现行锤击现象。根据这种现象，储存在与第N行相邻的一行或更多行(例如，第N-1行Row N-1和第N+1行Row N+1)中的数据可能会失真，因为这些行在连续受到电磁场的不利影响。
为了解决这种影响，当某一行被频繁访问时，可以对相邻行执行目标刷新操作。执行此操作的目的是防止储存在存储单元阵列1010中的数据由于行锤击而丢失。
控制存储器件1000的控制器可以对存储单元阵列1010的每一行的访问次数进行计数，以判断存储单元阵列1010的存储单元是否被频繁访问(例如被访问超过预定次数)。随着存储系统的容量的增大，控制器可以控制包括多个存储器件1000的存储池。因此，控制器可能不得不使用相对大量的存储资源来对每行的访问次数进行计数。
图10示出了提议的全计数内容地址存储器(FCCAM，full count contentsaddress memory)方案。在这种情况下，该方案针对包括以下各项的存储器件执行：用于储存输入行地址的16个地址锁存器ADD Latch&COMPARE、用于选择是否将储存在16个地址锁存器中的相应行地址应用于目标刷新操作的16个地址比较电路COMPARE、以及16个计数器ADD CNT。鉴于这些条件，可以预料到大量存储资源(320μm*65μm)将被用来实施该方案。
例如，在基于先到先得输入的16个行地址被储存在图10的地址锁存器中并且同一行地址被重复输入的情况下，如果重复性输入的次数被计数而超过8K次，则可以对该行地址应用目标刷新操作。
在所提出的方案中，图10所示的地址锁存器、地址比较电路、以及计数器的性能根据可以实施的物理资源的尺寸而可能会有很大差异。例如，16个不同的行地址可以被应用于目标刷新操作，但是甚至可能无法检查是否将多于16个的行地址应用于目标刷新操作。
图2是示意性地示出存储系统100的实施例的示图，该存储系统100可以包括存储器控制器2000和例如可以是半导体存储器件的存储器件1000。存储器控制器2000和存储器件1000可以包括用于命令、数据、控制信号和/或其他信息的相互通信的接口。例如，命令CMD1可以包括访问地址ADD1，例如该访问地址ADD1取决于存储器件1000的类型。存储器控制器2000可以生成用于控制存储器件1000的命令CMD1和访问地址ADD1，并且在存储器控制器2000的控制下，数据DATA可以被写入存储器件1000中，或者数据DATA可以从存储器件1000中被读取。
如参考图1所描述的，存储器件1000可以包括刷新控制电路1050。刷新控制电路1050可以在存储器件1000中或耦接到存储器件1000。刷新控制电路1050可以包括目标地址管理电路1200和刷新操作电路(即，刷新操作逻辑)1210。
目标地址管理电路1200可以管理用于存储器件1000的目标刷新操作的目标地址，该目标地址是访问地址之中被密集访问的(例如，大于预定次数)。
刷新操作电路1210可以施加输出到目标地址管理电路1200的地址REF_ADD<0:N>用于目标刷新操作。刷新操作电路1210可以执行用于控制半导体存储器件1000的所有刷新操作的刷新控制电路1050的操作之中的目标刷新操作。例如，刷新操作电路1210可以对与输出到目标地址管理电路1200的地址REF_ADD<0:N>相对应的字线相邻的预设数目的字线执行刷新操作。
作为示例，图2示出了在存储系统100中具有一个存储器件1000。在一个实施例中，基于例如预期的应用，多个存储器件可以在存储系统100中或耦接到存储系统100。此外，多个存储器件可以均被划分到至少一个存储模块中。存储模块可以包括例如双列直插存储模块(DIMM)、无缓冲双列直插存储模块(UDIMM)、寄存式双列直插存储模块(RDIMM)、负载降低的双列直插式存储模块(LRDIMM)、以及全缓冲双列直插存储模块(FBDIMM)等。
图3是示意性地示出了例如可以在刷新控制电路1050中的目标地址管理电路1200和刷新操作电路1210的实施例的示图。
参考图3，目标地址管理电路1200可以包括参考信号生成电路(即，参考信号生成器)31、第一储存电路(即，第一储存逻辑)32、第二储存电路(即，第二储存逻辑)33、顺序控制电路(即，顺序控制器)34、以及第三储存电路(即，第三储存逻辑)36。
参考信号生成电路31可以生成参考信号PRBS，该参考信号PRBS的使能时段的数目和每个使能时段的长度基于操作时间而被随机地确定。在一个实施例中，操作时间可以指从电力被供应至半导体存储器件而诸如读取/写入等的操作开始的时间点起连续执行所述操作的时间。例如，参考信号生成电路31可以重复生成参考信号PRBS，该参考信号PRBS在从电力被供应至半导体存储器件而操作开始的时间点起的任意时间被使能。参考信号PRBS可以基本上保持在使能状态任意时间，然后被禁止。
第一储存电路32可以将在参考信号PRBS的使能时段期间施加的输入地址ACT_ADD<0:N>之中的具有不同值的最多K个地址储存作为第一地址SR_ADD<0:N>。这里，K可以是大于2的自然数。根据一实施例，下面的描述将以K＝6的示例情况给出。
第二储存电路33可以将在参考信号PRBS的使能时段期间施加的输入地址ACT_ADD<0:N>之中的接近参考信号PRBS的使能时段结束的时间点的L个地址储存作为第二地址SHADOW_ADD<0:N>。
传送到第一储存电路32和第二储存电路33中的每一个的输入地址ACT_ADD<0:N>可以对应于随激活命令ACT一起输入的激活地址ICAFF<0:N>之中的在参考信号PRBS的使能时段期间输入的地址。例如，随激活命令ACT输入的激活地址ICAFF<0:N>之中的在参考信号PRBS的禁止时段期间输入的地址可以不被传送到第一储存电路32和第二储存电路33。在一实施例中，地址可以包括N+1个比特位<0:N>，其中N是大于1的自然数。
顺序控制电路34可以确定储存在第一储存电路32中的最多六个第一地址SR_ADD<0:N>中的每一个的输出或不输出以及第一输出顺序。该确定可以基于储存在第一储存电路32中的相应的最多六个第一地址SR_ADD<0:N>被重复输入的次数CNT<1:6><0:3>。顺序控制电路34可以确定用于将第二地址SHADOW_ADD<0:N>和基于第一输出顺序的最多六个第一地址SR_ADD<0:N>混合的第二输出顺序，并且可以将混合地址REF_ADD<0:N>共同输出。
例如，顺序控制电路34可以基于储存在第一储存电路32中的相应的最多六个第一地址SR_ADD<0:N>被重复输入的次数CNT<1:6><0:3>来向第一储存电路32传送控制信号SR_EN<1:6>和RST_CNT<1:6>，从而确定储存在第一储存电路32中的最多六个第一地址SR_ADD<0:N>中的每一个的输出或不输出以及第一输出顺序。
此外，顺序控制电路34可以确定第二输出顺序以将第二地址SHADOW_ADD<0:N>和储存在第一储存电路32中的最多六个第一地址SR_ADD<0:N>混合。然后，顺序控制电路34可以在储存在第一储存电路32中的最多六个第一地址SR_ADD<0:N>根据第一输出顺序而以预定方式(例如，至少逐个地)输出期间将混合地址REF_ADD<0:N>共同输出。因此，顺序控制电路34可以根据第二输出顺序将第二地址SHADOW_ADD<0:N>和基于第一输出顺序的最多六个第一地址SR_ADD<0:N>混合，以及然后可以将混合地址REF_ADD<0:N>共同输出。
刷新操作电路1210可以将由目标地址管理电路1200中的顺序控制电路34根据第二输出顺序而输出的地址REF_ADD<0:N>应用于目标刷新操作。在一个实施例中，刷新操作电路1210可以执行用于控制半导体存储器件1000的所有刷新操作的刷新控制电路1050的操作之中的目标刷新操作，例如，如参考图2所描述的。例如，刷新操作电路1210可以对与输出到目标地址管理电路1200的地址REF_ADD<0:N>相对应的字线相邻的预设数目的字线执行刷新操作。
第三储存电路36可以接收随激活命令ACT一起施加的激活地址ICAFF<0:N>，在参考信号PRBS的使能时段期间输出所接收的地址作为输入地址ACT_ADD<0:N>，以及储存从预定时间(例如，最近的时间)开始顺序地输出的L个输入地址ACT_ADD<0:N>。
此外，第三储存电路36可以输出在参考信号PRBS的使能时段期间输入的激活命令ACT作为操作命令LAT_CMD。操作命令LAT_CMD可以指激活命令ACT之中的在参考信号PRBS的使能时段期间输入的命令。例如，激活命令ACT之中的在参考信号PRBS的禁止时段期间输入的命令可以不被输出作为操作命令LAT_CMD。
然后，第二储存电路33可以响应于参考信号PRBS的使能时段的结束而接收储存在第三储存电路36中的L个输入地址ACT_ADD<0:N>，并且可以储存所接收的L个输入地址ACT_ADD<0:N>作为第二地址SHADOW_ADD<0:N>。每当参考信号PRBS的使能时段结束时，储存在第二储存电路33中的L个第二地址SHADOW_ADD<0:N>可以被更新，其中L为大于1的自然数。根据实施例，下面的描述基于L＝1的示例给出。
图4是示意性地示出图3所示的目标地址管理电路1200的部件之中的第一储存电路32的实施例的示图。
参考图4，第一储存电路32可以包括六个地址锁存器STR LATCH<1:6>、六个计数器COUNTER<1:6>以及储存控制电路(即，储存控制器)323，其中数字“6”是由于根据如参考图1所描述的示例而假设K为6而被确定的。例如在其他实施例中可以基于预期的应用而使用K的其他值，例如，可以选择等于或大于2的任何自然数。
首先，六个地址锁存器STR LATCH<1:6>可以分别响应于控制信号SR_EN<1:6>或PI<1:6>而将外部施加的输入地址ACT_ADD<0:N>储存作为最多六个第一地址SR_ADD<0:N>或ADD<1:6><0:N>。例如，六个地址锁存器STR LATCH<1:6>可以分别响应于控制信号SR_EN<1:6>或PI<1:6>而将外部施加的输入地址ACT_ADD<0:N>作为第一地址SR_ADD<0:N>或ADD<1:6><0:N>储存在其中，以及然后可以将所储存的第一地址SR_ADD<0:N>或ADD<1:6><0:N>输出到外部的地址或位置，或者已经储存在其中的第一地址SR_ADD<0:N>或ADD<1:6><0:N>可以被删除。在这种情况下，如由词“最多”所指示的，六个地址锁存器STR LATCH<1:6>可以接收最少为0至最多六个的输入地址ACT_ADD<0:N>并且可以将所接收的地址储存作为第一地址SR_ADD<0:N>或ADD<1:6><0:N>。例如，在初始操作期间，六个地址锁存器STR LATCH<1:6>可以处于第一地址SR_ADD<0:N>或ADD<1:6><0:N>中的任何一个未被储存于其中的状态。
在图3中，仅将“SR_ADD<0:N>”用于储存在第一储存电路32中的“第一地址”的示例。当时，在图4中，“SR_ADD<0:N>”与“ADD<1:6><0:N>”一起用于储存在第一储存电路32中的六个地址锁存器STR LATCH<1:6>中的“第一地址”。这可以指示储存在六个地址锁存器STR LATCH<1:6>中的最多六个“第一地址”可以用于两个目的，即，逐个被选择以被输出到第一储存电路32的外部的目的以及同时被选择用于内部比较操作的目的。
例如，储存在六个地址锁存器STR LATCH<1:6>中的最多六个“第一地址”可以响应于从顺序控制电路34输出的第一控制信号SR_EN<1:6>而逐个被选择并且被输出到顺序控制电路34。在这种情况下，“SR_ADD<0:N>”可以表示“第一地址”，例如，由于仅从六个地址锁存器STR LATCH<1:6>中的一个地址锁存器输出“第一地址”，因此相同的附图标记“SR_ADD<0:N>”可以用于从相应的六个地址锁存器STR LATCH<1:6>输出的所有“第一地址”。
此外，响应于从六个计数器COUNTER<1:6>输出的第二控制信号PI<1:6>，储存在六个地址锁存器STR LATCH<1:6>中的最多六个“第一地址”可以同时用于与第一储存电路32中的输入地址ACT_ADD<0:N>进行值比较。在这种情况下，可以使用附图标记“ADD<1:6><0:N>”，例如，由于同时从六个地址锁存器STR LATCH<1:6>输出“第一地址”，不同的附图标记“ADD<1:6><0:N>”可以用于从相应的六个地址锁存器STR LATCH<1:6>输出的“第一地址”。
因此，由于图3仅示出其中储存在第一储存电路32中的“第一地址”逐个被选择以输出至顺序控制电路34的目的，所以可以看到仅附图标记“SR_ADD<0:N>”被使用。由于图4示出了其中储存在第一储存电路32中的“第一地址”逐个被选择以输出到顺序控制电路34的目的以及其中六个“第一地址”同时被选择以用于内部比较操作的目的，因此附图标记“SR_ADD<0:N>”与附图标记“ADD<1:6><0:N>”一起被使用。
作为示例，下面的描述将根据使用“第一地址”的目的而使用附图标记“SR_ADD<0:N>”和附图标记“ADD<1:6><0:N>”中的任何一个进行。
六个计数器COUNTER<1:6>可以响应于第三控制信号INC<1:6>对六个计数值CNT<1:6><0:3>进行计数，该第三控制信号INC<1:6>指示可储存在相应的六个地址锁存器STRLATCH<1:6>中的最多六个第一地址SR_ADD<0:N>是否被重复输入。相应的六个计数器COUNTER<1:6>可以响应于从顺序控制电路34输出的第四控制信号RST_CNT<1:6>来将内部生成的六个计数值CNT<1:6><0:3>初始化。响应于操作命令LAT_CMD、从储存控制电路323输出的第三控制信号INC<1:6>、以及从顺序控制电路34输出的第四控制信号RST_CNT<1:6>，相应的六个计数器COUNTER<1:6>可以生成第二控制信号PI<1:6>，该第二控制信号PI<1:6>用于将输入地址ACT_ADD<0:N>储存在相应的六个地址锁存器STR LATCH<1:6>中或用于从六个地址锁存器STR LATCH<1:6>中删除输入地址ACT_ADD<0:N>。
作为示例，假设六个计数值CNT<1:6><0:3>中的每一个是4比特位数据<0:3>。例如，基于预期的应用，在另一实施例中，所使用的数据的比特位数可以是不同的。
储存控制电路323可以将输入地址ACT_ADD<0:N>的值与储存在相应的六个地址锁存器STR LATCH<1:6>中的相应的最多六个第一地址“ADD<1:6><0:N>”的值进行比较，以及然后可以响应于比较结果而选择性地将输入地址ACT_ADD<0:N>储存在相应的六个地址锁存器STR LATCH<1:6>中、或者可以选择性地增大由六个计数器COUNTER<1:6>生成的六个计数值CNT<1:6><0:3>中的每一个。
例如，当输入地址ACT_ADD<0:N>随操作命令LAT_CMD一起被施加时，储存控制电路323可以将所施加的输入地址ACT_ADD<0:N>的值与储存在相应的六个地址锁存器STRLATCH<1:6>中的相应的最多六个第一地址“ADD<1:6><0:N>”进行比较。然后储存控制电路323可以响应于比较结果来生成第三控制信号INC<1:6>。由储存控制电路323所生成的第三控制信号INC<1:6>可以被分别传送至六个计数器COUNTER<1:6>，并且被用于增大由六个计数器COUNTER<1:6>生成的相应的六个计数值CNT<1:6><0:3>或用于生成第二控制信号PI<1:6>。
此外，由储存控制电路323生成的第二控制信号PI<1:6>可以被分别传送至六个地址锁存器STR LATCH<1:6>，并且被用于选择是否将操作命令LAT_CMD和输入地址ACT_ADD<0:N>作为第一地址SR_ADD<0:N>或ADD<1:6><0:N>储存在相应的六个地址锁存器STR LATCH<1:6>中。由储存控制电路323生成的第二控制信号PI<1:6>可以分别被传送至六个地址锁存器STR LATCH<1:6>，并且被用于选择是否删除已存储在六个地址锁存器STR LATCH<1:6>中的第一地址SR_ADD<0:N>或ADD<1:6><0:N>。
图5是示意性地示出了顺序控制电路34的实施例的示图，该顺序控制电路34可以包括第一顺序确定电路(即，第一顺序确定逻辑)341和第二顺序确定电路(即，第二顺序确定逻辑)342。
在操作中，第一顺序确定电路341可以根据六个计数值CNT<1:6><0:3>中的每一个是否达到参考值以及六个计数值CNT<1:6><0:3>中的每一个达到参考值的顺序来初步确定第一地址SR_ADD<0:N>中的每一个的输出或不输出以及第一输出顺序。
例如，直到刷新操作电路1210响应于先前的目标刷新命令SR_CMD执行目标刷新操作以及然后下一个目标刷新命令SR_CMD被输入为止，第一顺序确定电路341可以在六个计数值CNT<1:6><0:3>之中存在一个或更多个已经达到参考值的第一计数值时选择对应于一个或更多个第一计数值的一个或更多个第一地址SR_ADD<0:N>。然后，第一顺序确定电路341可以以计数值已经达到参考值的顺序将选中的第一地址放入第一输出顺序。
此外，直到目标刷新操作被执行以及然后下一个目标刷新命令SR_CMD被输入为止，第一顺序确定电路341可以在六个计数值CNT<1:6><0:3>均尚未达到参考值时随机地选择储存在第一储存电路32中的最多六个第一地址SR_ADD<0:N>中的至少一个。然后第一顺序确定电路341可以将选中的第一地址放入第一输出顺序。
此外，在目标刷新命令SR_CMD被输入预定次数的情况下，当在六个计数值CNT<1:6><0:3>之中存在一个或更多个第二计数值(其从未达到参考值或尚未达到参考值)时，第一顺序确定电路341可以从第一储存电路32中删除一个或更多个第一地址SR_ADD<0:N>。所删除的一个或更多个第一地址SR_ADD<0:N>可以对应于一个或更多个第二计数值。
例如，直到由刷新操作电路1210执行目标刷新操作以及然后下一个目标刷新命令SR_CMD被输入为止，每当操作命令LAT_CMD被施加时，第一顺序确定电路341可以检查从第一储存电路32输出的6个计数值CNT<1:6><0:3>之中是否存在已经达到了参考值的任何第一计数值。当检查结果指示存在这样的第一计数值时，第一顺序确定电路341可以生成对应于第一计数值的第一控制信号SR_EN<1:6>并且可以将所生成的第一控制信号SR_EN<1:6>输出至第一储存电路32，以选择对应于第一计数值的第一地址SR_ADD<0:N>。当检查结果指示不存在这样的第一计数值时，第一顺序确定电路341可以随机选择六个计数值CNT<1:6><0:3>中的一个、生成与随机选中的第一计数值相对应的第一控制信号SR_EN<1:6>、以及将所生成的第一控制信号SR_EN<1:6>输出至第一储存电路32以选择与随机选中的第一计数值相对应的第一地址SR_ADD<0:N>。
在一个实施例中，在刷新操作电路1210执行目标刷新操作之后，在下一个目标刷新命令SR_CMD被输入时多个操作命令LAT_CMD可以被输入。同样地，在刷新操作电路1210执行目标刷新操作之后，在下一个目标刷新命令SR_CMD被输入时，参考信号PRBS的使能时段可以重复一次或更多次。因此，在刷新操作电路1210执行目标刷新操作之后，在下一个目标刷新命令SR_CMD被输入时，至少从第一储存电路32输出的六个计数值CNT<1:6><0:3>之中可能存在一个或更多个已达到参考值的第一计数值。
在目标刷新命令SR_CMD被输入预定次数的情况下(例如，在目标刷新操作由刷新操作电路1210执行预定次数的情况下)，当储存在第一储存电路32中的六个计数值CNT<1:6><0:3>之中存在一个或更多个第二计数值(从未达到参考值)时，第一顺序确定电路341可以生成第四控制信号RST_CNT<1:6>，该第四控制信号RST_CNT<1:6>对应于一个或更多个第二计数值。然后第一顺序确定电路341可以将所生成的第四控制信号RST_CNT<1:6>输出至第一储存电路32以从第一储存电路32中删除一个或更多个第一地址SR_ADD<0:N>。所删除的一个或更多个第一地址SR_ADD<0:N>对应于一个或更多个第二计数值。
另外，关于参考图4的第一储存电路32的操作，由于响应于一个操作命令LAT_CMD而六个计数值CNT<1:6><0:3>中只有一个增大，因此或许不可能六个计数值CNT<1:6><0:3>中的两个计数值同时达到参考值。因此，第一个达到参考值的第一计数值可以是六个计数值CNT<1:6><0:3>中的任何一个。当响应于多个操作命令LAT_CMD而多个第一计数值已达到参考值时，相应的第一计数值达到参考值的顺序必然会彼此不同。
这样，当存在多个第一计数值时，第一顺序确定电路341可以限定第一输出顺序，相应的第一计数值是按所述第一输出顺序达到参考值的。例如，为了根据第一输出顺序来选择与相应的第一计数值相对应的多个第一地址SR_ADD<0:N>，第一顺序确定电路341可以基于第一输出顺序来生成与多个第一计数值相对应的多个第一控制信号SR_EN<1:6>。然后第一顺序确定电路341可以将所生成的第一控制信号SR_EN<1:6>输出到第一储存电路32。
在一个实施例中，当第一操作命令LAT_CMD被施加时，第一顺序确定电路341可以将六个计数值CNT<1:6><0:3>中的第一个计数值CNT1<0:3>检查作为第一计数值。随后，当第二操作命令LAT_CMD被施加时，第一顺序确定电路341可以将六个计数值CNT<1:6><0:3>中的第三个计数值CNT3<0:3>检查作为第一计数值。随后，当第三操作命令LAT_CMD被施加时，第一顺序确定电路341可以将六个计数值CNT<1:6><0:3>中的第二个计数值CNT2<0:3>检查作为第一计数值。
此外，第一顺序确定电路341可以检查出六个计数值CNT<1:6><0:3>中除了第一个计数值至第三个计数值CNT<1:3><0:3>之外的第四个计数值至第六个计数值CNT<4:6><0:3>都还没有达到参考值。在这种情况下，第一顺序确定电路341可以确定六个计数值CNT<1:6><0:3>中的第一个计数值至第三个计数值CNT<1:3><0:3>作为可输出计数值，并且可以不将第四个计数值到第六个计数值CNT<4:6><0:3>确定为可输出计数值。
此外，当针对被确定为可输出计数值的第一个计数值至第三个计数值CNT<1:3><0:3>确定第一输出顺序时，第一顺序确定电路341可以将第一个达到参考值的第一个计数值CNT1<0:3>确定为第一顺序，将第二个达到参考值的第三个计数值CNT3<0:3>确定为第二顺序，以及将第三个达到参考值的第二个计数值CNT2<0:3>确定为第三顺序。
因此，当第一操作命令LAT_CMD被施加时，第一顺序确定电路341可以生成与第一个计数值CNT1<0:3>相对应的第一个第一控制信号SR_EN1并且可以将所生成的第一个第一控制信号SR_EN1输出至第一储存电路32。
随后，当第二操作命令LAT_CMD被施加时，第一顺序确定电路341可以生成与第三个计数值CNT3<0:3>相对应的第三个第一控制信号SR_EN3并且可以将所生成的第三个第一控制信号SR_EN3输出至第一储存电路32。
随后，当第三操作命令LAT_CMD被施加时，第一顺序确定电路341可以生成与第二个计数值CNT2<0:3>相对应的第二个第一控制信号SR_EN2并且可以将所生成的第二个第一控制信号SR_EN2输出至第一储存电路32。
此外，第二顺序确定电路342可以通过如下操作来确定第二输出顺序：基于用于控制目标刷新操作而被输入的目标刷新命令SR_CMD的输入次数来将基于第一输出顺序的第一地址SR_ADD<0:N>以A个进行划分，以及将B个第二地址SHADOW_ADD<0:N>放在划分出的A个第一地址SR_ADD<0:N>之间。这里，A和B可以是等于或大于1的自然数。例如，当A和B为“1”时，第二顺序确定电路342可以通过如下方式来确定第二输出顺序：将最多六个第一地址SR_ADD<0:N>(其储存在第一储存电路32中)之中的基于第一输出顺序的第一地址SR_ADD<0:N>以一个进行划分，并且针对每个划分出的第一地址SR_ADD放置一个第二地址SHADOW_ADD<0:N><0:N>。
例如，第一控制信号SR_EN<1:6>可以根据第一输出顺序(通过第一顺序确定电路341的操作确定的)顺序地生成并且被传送到第一储存电路32。第一储存电路32可以将其中储存的六个第一地址SR_ADD<0:N>之中的基于第一输出顺序的第一地址SR_ADD<0:N>输出到第二顺序确定电路342。此外，第二储存电路33可以将储存在其中的第二地址SHADOW_ADD<0:N>输出到第二顺序确定电路342。因此，每当连续输入的目标刷新命令SR_CMD之中A个目标刷新命令SR_CMD被输入时，第二顺序确定电路342可以将基于第一输出顺序的A个第一地址SR_ADD<0:N>逐个放入第二输出顺序中，并且输出A个第一地址作为目标刷新地址REF_ADD<0:N>。
此外，每当在A个目标刷新命令SR_CMD之后输入B个目标刷新命令SR_CMD时，第二顺序确定电路342可以将B个第二地址SHADOW_ADD<0:N>逐个放入第二输出顺序中，并且输出B个第二地址作为目标刷新地址REF_ADD<0:N>。例如，第二顺序确定电路342可以响应于奇数目标刷新命令SR_CMD的输入而将基于第一输出顺序的第一地址SR_ADD<0:N>逐个放入第二输出顺序中，并且输出所放入的第一地址作为目标刷新地址REF_ADD<0:N>。第二顺序确定电路342可以响应于偶数目标刷新命令SR_CMD的输入而将第二地址SHADOW_ADD<0:N>逐个放入第二输出顺序中，并且输出所放入的第二地址作为目标刷新地址REF_ADD<0:N>。
图6是示出第三储存电路36的实施例的示图，该第三储存电路36可以包括与门AND0、地址锁存器ADD LATCH1和触发器FF。
与门AND0可以接收激活命令ACT和参考信号PRBS并且对激活命令ACT和参考信号PRBS执行与运算。在参考信号PRBS的使能时段期间输入的激活命令ACT可以被输出作为与门AND0的输出信号ACT_PRBS。
然后，地址锁存器ADD LATCH1可以响应于与门AND0的输出信号ACT_PRBS来储存激活地址ICAFF<0:N>，并且可以输出储存在该地址锁存器ADD LATCH1中的激活地址ICAFF<0:N>作为输入地址ACT_ADD<0:N>。因此，地址锁存器ADD LATCH1可以储存从最近时间开始顺序地输入的一个激活地址ICAFF<0:N>，例如，从最近时间开始顺序地输出的一个输入地址ACT_ADD<0:N>。
然后，触发器FF可以将与门AND0的输出信号ACT_PRBS与时钟信号CLK同步并且将同步的信号输出作为操作命令LAT_CMD。因此，激活命令ACT之中的在参考信号PRBS的使能时段期间输入的激活命令ACT可以被输出作为操作命令LAT_CMD，并且操作命令LAT_CMD可以与时钟信号CLK同步。
图7A和图7B是示出图4中所示的第一储存电路32的实施例的示图。图7A和图7B的第一储存电路32可以对应于图4所示的第一储存电路32，具有如下讨论的一个或更多个差异。
参考图7A和图7B，第一储存电路32可以包括六个地址锁存器STR LATCH<1:6>、六个计数器COUNTER<1:6>、以及储存控制电路3231、323A和323B。
储存控制电路3231、323A和323B可以包括地址比较电路(即，地址比较器)3231、锁存器控制电路(即，锁存器控制器)323A和计数器控制电路(即，计数器控制器)323B。在一个实施例中，图4中的第一储存电路32中的“储存控制电路”可以使用一个附图标记“323”作为一个部件。在一个实施例中，第一储存电路32中的“储存控制电路”可以使用三个附图标记“3231、323A和323B”作为三个部件。因此，在一个实施例中，图4中的第一储存电路32中的“储存控制电路”可以包括图7A和图7B所示的三个部件3231、323A和323B。
例如，六个地址锁存器STR LATCH<1:6>可以分别响应于第二控制信号PI<1:6>而将外部施加的输入地址ACT_ADD<0:N>作为第一地址SR_ADD<0:N>或ADD<1:6><0:N>储存在其中。此外，六个地址锁存器STR LATCH<1:6>可以分别响应于第一控制信号SR_EN<1:6>而将储存在其中的第一地址SR_ADD<0:N>输出到外部目的地。
地址比较电路3231可以将输入地址ACT_ADD<0:N>的值与储存在相应的六个地址锁存器STR LATCH<1:6>中的地址ADD<1:6><0:N>的值顺序地进行比较，并且可以生成与比较结果相对应的六个比较信号CMP_MATCH<1:6>。例如，地址比较电路3231可以执行将储存在六个地址锁存器STR LATCH<1:6>中的六个第一地址ADD<1:6><0:N>的值中的每个值依序与输入地址ACT_ADD<0:N>的值进行比较的操作，以及然后可以作为操作的结果生成六个比较信号CMP_MATCH<1:6>。
例如，当储存在六个地址锁存器STR LATCH<1:6>之中的第一地址锁存器STRLATCH1中的第一个第一地址ADD1<0:N>的值与输入地址ACT_ADD<0:N>的值相同时，六个比较信号CMP_MATCH<1:6>之中的第一比较信号CMP_MATCH1可以被触发。同理，当储存在6个地址锁存器STR LATCH<1:6>之中的第四地址锁存器STR LATCH4中的第四个第一地址ADD4<0:N>的值与输入地址ACT_ADD<0:N>的值相同时，六个比较信号CMP_MATCH<1:6>之中的第四比较信号CMP_MATCH4可以被触发。当储存在六个地址锁存器STR LATCH<1:6>中的六个第一地址ADD<1:6><0:N>的值都与输入地址ACT_ADD<0:N>的值不同时，六个比较信号CMP_MATCH<1:6>中没有一个可以被触发。
另外，当不存在要与输入地址ACT_ADD<0:N>进行比较的对象时(例如，当在六个地址锁存器STR LATCH<1:6>中存在未储存地址的锁存器时)，地址比较电路3231可以触发与该锁存器相对应的比较信号以将输入地址ACT_ADD<0:N>储存在其中先前没有储存地址的锁存器中。
例如，当六个地址锁存器STR LATCH<1:6>中没有储存地址时，地址比较电路3231可以触发第一比较信号CMP_MATCH1，使得输入地址ACT_ADD<0:N>可以被储存在第一地址锁存器STR LATCH1中。同理，当六个地址锁存器STR LATCH<1:6>中的第六个地址锁存器STRLATCH6中没有储存地址且储存在第一地址锁存器至第五地址锁存器STR LATCH<1:5>中的五个第一地址ADD<1:5><0:N>的值全部与输入地址ACT_ADD<0:N>的值不同时，地址比较电路3231可以触发第六比较信号CMP_MATCH6，使得输入地址ACT_ADD<0:N>可以被储存在第六地址锁存器STR LATCH6中。
此外，计数器控制电路323B可以响应于六个比较信号CMP_MATCH<1:6>中的每一个来控制六个计数器COUNTER<1:6>中的每一个的计数操作，以从而调整六个计数值CNT<1:6><0:3>和在相应的六个计数器COUNTER<1:6>中生成的六项计数操作信息CNT_NULL<1:6>的值。例如，计数器控制电路323B可以响应于从地址比较电路3231输出的六个比较信号CMP_MATCH<1:6>中的每一个和操作命令LAT_CMD，来生成六个第三控制信号INC<1:6>，用于控制六个计数器COUNTER<1:6>中的每一个的计数操作。在一个实施例中，计数器控制电路323B可以包括六个与门AND<7:12>，所述六个与门AND<7:12>用于通过接收六个比较信号CMP_MATCH<1:6>中的每一个和操作命令LAT_CMD以及对六个比较信号CMP_MATCH<1:6>中的每一个与操作命令LAT_CMD执行与运算来生成六个第三控制信号INC<1:6>。
然后，六个计数器COUNTER<1:6>可以响应于第三控制信号INC<1:6>和第四控制信号RST_CNT<1:6>来分别生成六个计数值CNT<1:6><0:3>和六项计数操作信息CNT_NULL<1:6>。
此外，锁存器控制电路323A可以响应于六项计数操作信息CNT_NULL<1:6>中的每一项来控制六个地址锁存器STR LATCH<1:6>中的每一个的储存操作，以从而选择性地将输入地址ACT_ADD<0:N>储存在六个地址锁存器STR LATCH<1:6>中的每一个中。例如，锁存器控制电路323A可以包括六个与门AND<1:6>，所述六个与门AND<1:6>用于通过对六项计数操作信息CNT_NULL<1:6>中的相应的计数操作信息与操作命令LAT_CMD执行与运算来生成六个第二控制信号PI<1:6>。
根据一实施例，在第一储存电路32中的六个地址锁存器STR LATCH<1:6>、六个计数器COUNTER<1:6>、地址比较电路3231、计数器控制电路323B和锁存器控制电路323A可以以如下方式操作。
首先，在六项计数操作信息CNT_NULL<1:6>之中，第一计数操作信息CNT_NULL1可以处于激活状态，而其他计数操作信息CNT_NULL<2:6>可以被初始化为非激活状态。此外，六个计数值CNT<1:6><0:3>中的每一个都可以被初始化为“0”，并且六个地址锁存器STRLATCH<1:6>可以被初始化为没有存储地址的状态。
此后，当第一输入地址ACT_ADD<0:N>随操作命令LAT_CMD一起被施加时，地址比较电路3231可以触发第一比较信号CMP_MATCH1。由于第一计数操作信息CNT_NULL1处于激活状态并且第一比较信号CMP_MATCH1被触发，第一输入地址ACT_ADD<0:N>可以作为第一个第一地址ADD1<0:N>被储存在6个地址锁存器STR LATCH<1:6>之中的第一地址锁存器STRLATCH1中。此时，第一计数器COUNTER1可以响应于第一比较信号CMP_MATCH1的触发而将第一个计数值CNT1<0:3>从“0”增大到“1”，将第一计数操作信息CNT_NULL1去激活，以及激活第二计数操作信息CNT_NULL2。
此后，当第二输入地址ACT_ADD<0:N>随操作命令LAT_CMD一起被施加时，地址比较电路3231可以将第二输入地址ACT_ADD<0:N>的值与储存在第一地址锁存器STR LATCH1中的第一个第一地址ADD1<0:N>进行比较。当比较结果为地址具有相同的值时，第一比较信号CMP_MATCH1可以被触发。此时，由于第二计数操作信息CNT_NULL2处于激活状态，第一计数器COUNTER1可以响应于第一比较信号CMP_MATCH1的触发而将第一个计数值CNT1<0:3>从“1”增大到“2”。
当比较结果为地址不具有相同的值时，第二比较信号CMP_MATCH2可以被触发。此时，由于第二计数操作信息CNT_NULL2处于激活状态并且第二比较信号CMP_MATCH2被触发，因此第二输入地址ACT_ADD<0:N>可以作为第二个第一地址ADD2<0:N>被储存在6个地址锁存器STR LATCH<1:6>之中的第二地址锁存器STR LATCH2中。此时，第二计数器COUNTER2可以响应于第二比较信号CMP_MATCH2的触发而将第二个计数值CNT2<0:3>从“0”增大到“1”，将第二计数操作信息CNT_NULL2去激活，以及激活第三计数操作信息CNT_NULL3。
当多个输入地址ACT_ADD<0:N>随操作命令LAT_CMD一起被施加时，具有不同值的六个输入地址ACT_ADD<0:N>可以作为六个第一地址SR_ADD<0:N>被储存在六个地址锁存器STR LATCH<1:6>中。当随操作命令LAT_CMD一起被施加的多个输入地址ACT_ADD<0:N>之中的具有相同值的输入地址ACT_ADD<0:N>被重复输入时，与稍后输入的重复输入地址ACT_ADD<0:N>相对应的计数值CNT<1:6><0:3>可以增大。
图8是示出图5的顺序控制电路34的第一顺序确定电路341的实施例的示图。
参考图8，第一顺序确定电路341可以包括输出控制电路(即，输出控制器)3412和复位控制电路(即，复位控制器)3414。复位控制电路3414可以包括计数检查电路3415以及与门AND13。
每当在参考信号PRBS的使能时段期间施加输入地址ACT_ADD<0:N>时，例如，每当输入操作命令LAT_CMD时，输出控制电路3412可以检查六个计数值CNT<1:6><0:3>中的每一个是否达到参考值。然后，输出控制电路3412可以根据检查结果响应于目标刷新命令SR_CMD而生成六个第一控制信号SR_EN<1:6>，以控制相应的六个地址锁存器STR LATCH<1:6>的输出操作。此时，输出控制电路3412可以具有与储存在其中的六个第一控制信号SR_EN<1:6>的生成顺序(即，第一输出顺序)相对应的信息。因此，每当目标刷新命令SR_CMD被施加时，输出控制电路3412可以逐个生成六个第一控制信号SR_EN<1:6>并将其输出。
此外，在目标刷新命令SR_CMD被输入预定次数的情况下，复位控制电路3414可以检查六个计数值CNT<1:6><0:3>之中是否存在还未达到参考值的第二计数值。然后，复位控制电路3414可以根据检查结果响应于目标刷新命令SR_CMD来生成六个第四控制信号RST_CNT<1:6>以控制相应的六个计数器COUNTER<1:6>的复位操作。
此外，在目标刷新命令SR_CMD被输入预定次数的情况下检查是否存在还未达到参考值的第二计数值之后，计数检查电路3415可以生成六个复位准备信号RST_GROUP<1:6>作为检查结果。
此外，与门AND13可以接收六个复位准备信号RST_GROUP<1:6>和目标刷新命令SR_CMD，可以对六个复位准备信号RST_GROUP<1:6>和目标刷新命令SR_CMD执行与运算，以及作为与运算的执行结果，可以生成六个第四控制信号RST_CNT<1:6>，以控制相应的六个计数器COUNTER<1:6>的复位操作。
图9是示出图5中所示的顺序控制电路34的第二顺序确定电路342的实施例的示图。
参考图9，第二顺序确定电路342可以包括命令计数器(SR Counter)3422和刷新地址输出单元(即，刷新地址输出逻辑)3424。刷新地址输出单元3424可以包括两个地址锁存器ADD LATCH<2:3>。
SR计数器3422可以对目标刷新命令SR_CMD被输入的次数进行计数并且可以将目标刷新命令SR_CMD划分为奇数目标刷新命令SR_CMD_ODD和偶数目标刷新命令SR_CMD_EVEN。
刷新地址输出单元3424可以响应于奇数目标刷新命令SR_CMD_ODD而输出从第一储存电路32输出的第一地址SR_ADD<0:N>作为目标刷新地址REF_ADD<0:N>。刷新地址输出单元3424可以响应于偶数目标刷新命令SR_CMD_EVEN而输出从第二储存电路33输出的第二地址SHADOW_ADD<0:N>作为目标刷新地址REF_ADD<0:N>。
此外，刷新地址输出单元3424中的第一地址锁存器ADD LATCH2可以响应于奇数目标刷新命令SR_CMD_ODD而对从第一储存电路32输出的第一地址SR_ADD<0:N>进行锁存，以及然后可以输出所锁存的第一地址SR_ADD<0:N>作为目标刷新地址REF_ADD<0:N>。
此外，刷新地址输出单元3424中的第二地址锁存器ADD LATCH3可以响应于偶数目标刷新命令SR_CMD_EVEN而对从第二储存电路33输出的第二地址SHADOW_ADD<0:N>进行锁存，以及然后可以输出所锁存的第二地址SHADOW_ADD<0:N>作为目标刷新地址REF_ADD<0:N>。
本文中描述的方法、过程和/或操作可以由要由计算机、处理器、控制器或其他信号处理设备执行的代码或指令来执行。计算机、处理器、控制器或其他信号处理设备可以是本文中所描述的那些或者除了本文中所描述的元件之外的那些。因为形成方法(或者计算机、处理器、控制器或其他信号处理设备的操作)的基础的算法被详细描述，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器、控制器或其他信号处理设备转换为用于执行本文中的方法的专用处理器。
当至少部分地以软件实现时，控制器、处理器、设备、模块、电路、单元、多路复用器、生成器、逻辑、接口、解码器、驱动器、以及其他信号生成和信号处理特征可以包括，例如，用于储存要由例如计算机、处理器、微处理器、控制器或其他信号处理设备执行的代码或指令的存储器或其他储存器件。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文中所描述的那些或者除了本文中所描述的元件之外的那些。因为形成方法(或者计算机、处理器、微处理器、控制器或其他信号处理设备的操作)的基础的算法被详细描述，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备转换为用于执行本文中所描述的方法的专用处理器。
上述实施例不限于上述具体示例和附图。对于本公开所属领域的技术人员来说显而易见的是，在不脱离本公开的技术范围的情况下，可以进行各种替换、修改和改变。例如，上述实施例中的逻辑门和晶体管的位置和类型应该根据输入信号的极性来不同地实现。这些实施例可以被组合以形成附加的实施例。

Claims (20)

1.一种半导体存储器件，包括：
参考信号生成器，所述参考信号生成器：生成具有使能时段的参考信号，其中所述使能时段的数目和每个使能时段的长度是基于操作时间而被随机确定的；
第一储存逻辑，所述第一储存逻辑：将在所述参考信号的所述使能时段期间施加的输入地址之中的具有不同值的最多“K”个地址储存作为第一地址；
第二储存逻辑，所述第二储存逻辑：将在所述参考信号的所述使能时段期间施加的所述输入地址之中的与所述参考信号的所述使能时段结束的时间点相对应的“L”个地址储存作为第二地址；
顺序控制器，所述顺序控制器：基于所述第一地址中的每个第一地址被重复输入的次数来确定所述第一地址中的每个第一地址的输出或不输出以及第一输出顺序，以及确定用于输出混合地址的第二输出顺序，所述混合地址是通过将基于所述第一输出顺序的所述第一地址与所述第二地址混合在一起而获得的；以及
刷新操作逻辑，所述刷新操作逻辑：将由所述顺序控制器根据所述第二输出顺序输出的所述混合地址应用于目标刷新操作，
其中，“K”是等于或大于2的自然数，并且“L”是等于或大于1的自然数。
2.如权利要求1所述的半导体存储器件，还包括第三储存逻辑，所述第三储存逻辑：
在所述参考信号的所述使能时段期间接收与激活命令一起输入的激活地址，
输出所接收的激活地址作为所述输入地址之中的输入地址，以及
在所述参考信号的所述使能时段期间储存从最近时间开始顺序地输出的“L”个输入地址。
3.如权利要求2所述的半导体存储器件，其中，所述第一储存逻辑包括：
“K”个地址锁存器；
“K”个计数器，所述“K”个计数器分别对应于所述“K”个地址锁存器；以及
储存控制器，所述储存控制器：将所述输入地址的值与储存在相应的“K”个地址锁存器中的地址的值进行比较，并且响应于比较结果，选择性地将所述输入地址储存在所述相应的“K”个地址锁存器中或选择性地增大由所述“K”个计数器生成的“K”个计数值中的每个计数值。
4.如权利要求3所述的半导体存储器件，其中，所述顺序控制器包括：
第一顺序确定逻辑，所述第一顺序确定逻辑：根据所述“K”个计数值中的每个计数值是否达到参考值以及所述“K”个计数值中的每个计数值达到所述参考值的顺序来确定所述第一地址中的每个第一地址的所述输出或不输出以及所述第一输出顺序；以及
第二顺序确定逻辑，所述第二顺序确定逻辑：基于为控制所述目标刷新操作而输入的目标刷新命令的输入次数，通过将所述第一地址以“A”个进行划分并且将“B”个第二地址放在划分出的“A”个第一地址之间来确定所述第二输出顺序，其中“A”和“B”是等于或大于1的自然数。
5.如权利要求4所述的半导体存储器件，其中，直到所述目标刷新操作被执行并且下一个目标刷新命令被输入为止，
当在所述“K”个计数值之中出现已达到所述参考值的一个或更多个第一计数值时，第一顺序确定逻辑：选择与所述一个或更多个第一计数值相对应的一个或更多个第一地址，并且将选中的第一地址以所述计数值已达到所述参考值的顺序来放入所述第一输出顺序中，以及
当所述“K”个计数值均还未达到所述参考值时，所述第一顺序确定逻辑：随机选择所述第一地址中的至少一个，并且将随机选中的第一地址放入所述第一输出顺序中。
6.如权利要求5所述的半导体存储器件，其中：
在所述目标刷新命令被输入预定次数的情况下，当所述“K”个计数值之中存在从未达到所述参考值的一个或更多个第二计数值时，所述第一顺序确定逻辑：从所述第一储存逻辑删除与所述一个或更多个第二计数值相对应的一个或更多个第一地址。
7.如权利要求4所述的半导体存储器件，其中，所述第二顺序确定逻辑：
响应于奇数目标刷新命令的输入，将基于所述第一输出顺序的所述第一地址逐个放入所述第二输出顺序中，以及
响应于偶数目标刷新命令的输入，将所述第二地址逐个放入所述第二输出顺序中。
8.如权利要求3所述的半导体存储器件，其中，所述储存控制器包括：
地址比较器，所述地址比较器：顺序地将所述输入地址的值与储存在所述相应的“K”个地址锁存器中的所述地址的值进行比较，并且生成与比较结果相对应的“K”个比较信号；
计数器控制器，所述计数器控制器：响应于所述“K”个比较信号中的每个比较信号来控制所述“K”个计数器中的每个计数器的计数操作，并且调整由相应的“K”个计数器生成的所述“K”个计数值和“K”项计数操作信息的值；以及
锁存器控制器，所述锁存器控制器：响应于所述“K”项计数操作信息中的每项计数操作信息来控制所述“K”个地址锁存器中的每个地址锁存器的储存操作，以选择性地将所述输入地址储存在所述“K”个地址锁存器中的每个地址锁存器中。
9.如权利要求6所述的半导体存储器件，其中，所述第一顺序确定逻辑包括：
输出控制器，所述输出控制器：当在所述参考信号的所述使能时段期间所述输入地址被施加时，检查所述“K”个计数值中的每个计数值是否达到所述参考值，并且根据检查结果而响应于所述目标刷新命令来控制相应的“K”个地址锁存器的输出操作；以及
复位控制器，所述复位控制器：检查所述“K”个计数值之中是否存在所述第二计数值，并且根据检查结果而响应于所述目标刷新命令来控制相应的“K”个计数器的复位操作。
10.如权利要求7所述的半导体存储器件，其中，所述第二顺序确定逻辑包括：
命令计数器，所述命令计数器：对所述目标刷新命令被输入的次数进行计数，并且将输入的所述目标刷新命令划分为所述奇数目标刷新命令和所述偶数目标刷新命令；以及
刷新地址输出逻辑，所述刷新地址输出逻辑：响应于所述奇数目标刷新命令而输出所述第一地址作为目标刷新地址，以及响应于所述偶数目标刷新命令而输出所述第二地址作为目标刷新地址。
11.如权利要求2所述的半导体存储器件，其中，所述第二储存逻辑：
响应于所述参考信号的所述使能时段的结束，接收储存在所述第三储存逻辑中的所述“L”个输入地址，以及
将接收的“L”个输入地址储存作为所述第二地址。
12.一种半导体存储器件的操作方法，所述操作方法包括：
生成具有使能时段的参考信号，其中，所述使能时段的数目和每个使能时段的长度是基于操作时间而被随机确定的；
将在所述参考信号的所述使能时段期间施加的输入地址之中的具有不同值的最多“K”个地址储存作为第一地址；
将在所述参考信号的所述使能时段期间施加的所述输入地址之中的与所述参考信号的所述使能时段结束的时间点相对应的“L”个地址储存作为第二地址；
基于所述第一地址中的每个第一地址被重复输入的次数来确定所述第一地址中的每个第一地址的输出或不输出以及第一输出顺序，确定用于输出混合地址的第二输出顺序，所述混合地址是通过将基于所述第一输出顺序的所述第一地址与所述第二地址混合在一起而获得的；以及
将根据所述第二输出顺序输出的所述混合地址应用于目标刷新操作，
其中，“K”是等于或大于2的自然数，并且“L”是等于或大于1的自然数。
13.如权利要求12所述的操作方法，还包括：
在所述参考信号的所述使能时段期间接收与激活命令一起输入的激活地址，
输出所接收的激活地址作为所述输入地址之中的输入地址，以及
在所述参考信号的所述使能时段期间储存从最近时间开始顺序地输出的“L”个输入地址。
14.如权利要求13所述的操作方法，其中，储存所述最多“K”个地址的步骤包括：
管理最多“K”个计数值以管理最多“K”个第一地址中的每个第一地址被重复输入的次数；
将所述输入地址的值与所述第一地址中的每个第一地址的值进行比较；以及
响应于所述比较的结果，将所述输入地址新近储存作为所述第一地址或增大与所述第一地址中的一个第一地址相对应的计数值。
15.如权利要求14所述的操作方法，其中，确定所述第一地址的输出或不输出以及所述第一输出顺序的步骤包括执行以下操作：
(a)根据所述第一地址的所述计数值中的每个计数值是否达到参考值以及所述计数值中的每个计数值达到所述参考值的顺序来确定所述第一地址中的每个第一地址的所述输出或不输出以及所述第一输出顺序；以及
(b)基于为控制所述目标刷新操作而输入的目标刷新命令的输入次数，通过将所述第一地址以“A”个进行划分并且将“B”个第二地址放在划分出的“A”个第一地址之间来确定所述第二输出顺序，其中“A”和“B”均是等于或大于1的自然数。
16.如权利要求15所述的操作方法，其中，所述操作(a)包括：
直到所述目标刷新操作被执行并且下一个目标刷新命令被输入为止，当在所管理的所述第一地址的计数值之中出现已达到所述参考值的一个或更多个第一计数值时，选择与所述一个或更多个第一计数值相对应的一个或更多个第一地址，并且将选中的第一地址以所述计数值已达到所述参考值的顺序来放入所述第一输出顺序，以及
当所管理的所述第一地址的计数值均还未达到所述参考值时，随机选择所述第一地址中的至少一个，并且将选中的第一地址放入所述第一输出顺序中。
17.如权利要求16所述的操作方法，其中，所述操作(a)还包括：
在所述目标刷新命令被输入预定次数的情况下，当在管理计数期间管理的所述第一地址的计数值之中存在从未达到所述参考值的一个或更多个第二计数值时，删除与所述一个或更多个第二计数值相对应的一个或更多个第一地址。
18.如权利要求15所述的操作方法，其中，所述操作(b)包括：
响应于奇数目标刷新命令的输入，将基于所述第一输出顺序的所述第一地址逐个放入所述第二输出顺序中，以及
响应于偶数目标刷新命令的输入，将所述第二地址逐个放入所述第二输出顺序中。
19.如权利要求13所述的操作方法，其中，储存所述“L”个地址的步骤包括：
响应于所述参考信号的所述使能时段的结束，接收储存的“L”个输入地址，以及
将接收的“L”个输入地址储存作为所述第二地址。
20.如权利要求18所述的操作方法，其中，所述操作(b)包括：
对所述目标刷新命令被输入的次数进行计数，并且将输入的所述目标刷新命令划分为所述奇数目标刷新命令和所述偶数目标刷新命令；以及
响应于所述奇数目标刷新命令而输出所述第一地址作为目标刷新地址，以及响应于所述偶数目标刷新命令而输出所述第二地址作为目标刷新地址。
CN202111521854.0A 2020-12-14 2021-12-13 用于执行目标刷新操作的装置和方法 Pending CN114627927A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063125079P 2020-12-14 2020-12-14
US63/125,079 2020-12-14
KR10-2021-0015548 2021-02-03
KR1020210015548A KR20220084955A (ko) 2020-12-14 2021-02-03 타겟 리프레시 동작을 수행하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
CN114627927A true CN114627927A (zh) 2022-06-14

Family

ID=81898142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111521854.0A Pending CN114627927A (zh) 2020-12-14 2021-12-13 用于执行目标刷新操作的装置和方法

Country Status (2)

Country Link
US (1) US11960755B2 (zh)
CN (1) CN114627927A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045219A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230163172A (ko) * 2022-05-23 2023-11-30 에스케이하이닉스 주식회사 로우해머링추적동작을 수행하기 위한 반도체시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10818343B2 (en) 2018-12-26 2020-10-27 Micron Technology, Inc. Techniques for charging a sense component
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943636B1 (en) * 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US11562783B2 (en) * 2020-08-27 2023-01-24 Micron Technology, Inc. Apparatuses, systems, and methods for resetting row hammer detector circuit based on self-refresh command

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045219A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器

Also Published As

Publication number Publication date
US20220188015A1 (en) 2022-06-16
US11960755B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US10446199B2 (en) Semiconductor device and semiconductor system
TWI753976B (zh) 半導體記憶體裝置
KR20180092513A (ko) 반도체장치
CN114627927A (zh) 用于执行目标刷新操作的装置和方法
US11532336B2 (en) Memory device for processing a row-hammer refresh operation and a method of operating thereof
CN107919150B (zh) 锁存控制信号发生电路和半导体器件
US11004531B2 (en) Test control circuit, semiconductor memory apparatus and semiconductor system using the test control circuit
US9536582B2 (en) Enable/disable of memory chunks during memory access
US11373697B2 (en) Semiconductor memory device having plurality of address storing circuits for storing sampling address as latch addresses and a duplication decision circuit, and method of refreshing operation
CN110415755B (zh) 动态随机存取存储器器件和存储器系统
US7088635B2 (en) Bank based self refresh control apparatus in semiconductor memory device and its method
US11955159B2 (en) Semiconductor memory device and memory system including the same
US11783884B2 (en) Semiconductor memory device and memory system including the same
US9007867B2 (en) Loading trim address and trim data pairs
US10902904B1 (en) Apparatuses and methods for providing multiphase clocks
US10055152B2 (en) Semiconductor devices
KR20180072314A (ko) 반도체장치
KR20220084955A (ko) 타겟 리프레시 동작을 수행하기 위한 장치 및 방법
CN113707199A (zh) 用于存储器装置中的数据管理的设备和方法
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
US11651811B2 (en) Apparatus and method for performing target refresh operation
CN116112002B (zh) 一种比较电路
US11631448B1 (en) Memory device performing refresh operation and method of operating the same
CN118351907A (zh) 一种刷新电路、方法及存储器
KR20220085001A (ko) 스마트 리프레시 동작을 수행하기 위한 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination