CN107919150B - 锁存控制信号发生电路和半导体器件 - Google Patents

锁存控制信号发生电路和半导体器件 Download PDF

Info

Publication number
CN107919150B
CN107919150B CN201710805174.9A CN201710805174A CN107919150B CN 107919150 B CN107919150 B CN 107919150B CN 201710805174 A CN201710805174 A CN 201710805174A CN 107919150 B CN107919150 B CN 107919150B
Authority
CN
China
Prior art keywords
signal
logic
generate
level
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710805174.9A
Other languages
English (en)
Other versions
CN107919150A (zh
Inventor
金昌铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160129367A external-priority patent/KR102671073B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107919150A publication Critical patent/CN107919150A/zh
Application granted granted Critical
Publication of CN107919150B publication Critical patent/CN107919150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

可以提供一种半导体器件。半导体器件可以包括锁存控制信号发生电路，其被配置为基于更新信号而将根据命令被输入锁存控制信号发生电路的次数来计数的计数信号与具有随机组合的随机信号进行比较，以产生被使能的锁存控制信号。半导体器件可以包括储存电路，其被配置为基于锁存控制信号来锁存地址以产生锁存的地址。半导体器件可以包括内部电路，其被配置为接收锁存的地址以执行内部操作。

Description

锁存控制信号发生电路和半导体器件
相关申请的交叉引用
本申请要求2016年10月6日提交的申请号为10-2016-0129367的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的实施例可以总体涉及半导体器件，更具体地，涉及半导体器件和地址的随机采样。
背景技术
由于半导体器件随着电路和工艺设计技术的发展变得更高度集成，因此各种故障已经呈现而导致半导体器件的失灵。例如，如果连接到多个存储单元的特定字线被重复选中并激活，则与选中的字线相邻的下一字线的电势可以由于耦合现象而变得不稳定。在这种情况下，紧邻字线的不稳定电势可以导致不期望的泄漏电流，并且连接到紧邻字线的存储单元可以丢失其储存的数据。
对特定字线的重复访问影响与特定字线相邻的紧邻字线的电势的效果被称为“行锤击”。许多努力已经致力于减少因行锤击而引起的故障。
发明内容
根据实施例，可以提供一种半导体器件。半导体器件可以包括锁存控制信号发生电路，其被配置为基于更新信号而将根据命令被输入锁存控制信号发生电路的次数来计数的计数信号与具有随机组合的随机信号进行比较，以产生被使能的锁存控制信号。半导体器件可以包括储存电路，其被配置为基于锁存控制信号来锁存地址以产生锁存的地址。半导体器件可以包括内部电路，其被配置为接收锁存的地址以执行内部操作。
根据实施例，可以提供一种锁存控制信号发生电路。锁存控制信号发生电路可以包括比较电路，其被配置为将根据在设定时段期间命令被输入的次数来计数的第一计数信号至第三计数信号与具有随机组合的第一随机信号至第三随机信号进行比较，以产生被使能的使能信号。锁存控制信号发生电路可以包括脉冲发生电路，其被配置为产生用于锁存地址以产生锁存的地址的锁存控制信号，该锁存控制信号包括基于命令和使能信号而产生的脉冲。
根据实施例，可以提供一种锁存控制信号发生电路。锁存控制信号发生电路可以包括比较电路，其被配置为将根据在设定时段期间命令被输入的次数来计数的第一计数信号至第三计数信号与具有随机组合的第一随机信号至第三随机信号进行比较，以产生被使能的使能信号。锁存控制信号发生电路可以包括脉冲发生电路，其被配置为产生用于锁存地址以产生锁存的地址的锁存控制信号，该锁存控制信号包括基于命令和使能信号而产生的脉冲。其中，地址被锁存的概率根据命令被输入的次数来控制。
根据实施例，可以提供一种锁存控制信号发生电路。锁存控制信号发生电路可以包括比较信号发生电路，其被配置为如果第一计数信号至第三计数信号的组合与第一随机信号至第三随机信号的组合相同，则产生被使能的比较信号。锁存控制信号发生电路可以包括检测信号发生电路，其被配置为产生包括关于第一计数信号至第三计数信号的最高有效位(MSB)被计数的信息的检测信号。锁存控制信号发生电路可以包括使能信号发生电路，其被配置为产生基于更新信号根据检测信号和比较信号被使能而基于命令被禁止的使能信号。锁存控制信号发生电路可以包括计数器，其被配置为基于更新信号而产生根据命令被输入到计数器的次数来计数的第一计数信号至第三计数信号。锁存控制信号发生电路可以包括随机信号发生电路，其被配置为基于更新信号来产生第一随机信号至第三随机信号。
附图说明
图1是图示根据实施例的半导体器件的配置的代表的示例的框图。
图2是图示包括在图1的半导体器件中的锁存控制信号发生电路的配置的代表的示例的框图。
图3是图示包括在图2的锁存控制信号发生电路中的计数器的配置的代表的示例的框图。
图4是图示包括在图2的锁存控制信号发生电路中的随机信号发生电路的配置的代表的示例的框图。
图5是图示包括在图2的锁存控制信号发生电路中的比较电路的配置的代表的示例的框图。
图6是图示包括在图5的比较电路中的比较信号发生电路的代表的示例的电路图。
图7是图示包括在图5的比较电路中的检测信号发生电路的代表的示例的电路图。
图8是图示包括在图5的比较电路中的使能信号发生电路的代表的示例的电路图。
图9是图示包括在根据实施例的半导体器件中的比较电路的操作的代表的示例的表格。
图10是图示根据实施例的半导体器件的操作的代表的示例的表格。
图11是图示根据实施例的半导体器件的操作的代表的示例的时序图。
图12是图示采用参考图1至图11描述的半导体器件的电子系统的配置的代表的示例的框图。
具体实施方式
下面将参考附图描述本公开的各种实施例。然而，本文所述的实施例仅用于说明性的目的，而并非意在限制本公开的范围。
参考图1，根据实施例的半导体器件可以包括锁存控制信号发生电路10、储存电路20以及内部电路30。
锁存控制信号发生电路10可以响应于更新信号UPD和命令CMD而将计数信号(图2的AC<1:8>)与随机信号(图2的RC<1:8>)进行比较，以产生锁存控制信号LTC。锁存控制信号发生电路10可以通过将响应于更新信号UPD而具有随机组合的随机信号RC<1:8>与响应于命令CMD来计数的计数信号AC<1:8>进行比较，来产生锁存控制信号LTC。更新信号UPD可以被设定为包括用于定义设定时段的脉冲。设定时段可以被确定为更新信号UPD的脉冲被产生一次的时段。更新信号UPD的脉冲可以被周期地产生以定义设定时段。即，设定时段可以对应于更新信号UPD的周期时间。命令CMD可以通过传输地址、命令和数据中的至少一种的线来传输。尽管命令CMD在图1中被图示为单个信号线，但是命令CMD可以根据实施例而包括多个比特位。计数信号AC<1:8>可以按命令CMD被输入到锁存控制信号发生电路10的次数来进行计数。如果更新信号UPD被输入到锁存控制信号发生电路10，则可以产生具有随机组合的随机信号RC<1:8>。
储存电路20可以响应于锁存控制信号LTC来锁存地址ADD以产生锁存的地址LADD。如果锁存控制信号LTC的脉冲被输入，则储存电路20可以锁存地址ADD。如果锁存控制信号LTC的脉冲被输入，则储存电路20还可以输出锁存的地址LADD。储存电路20根据实施例可以使用单个寄存器或多个寄存器来实现。地址ADD可以通过传输地址、命令和数据中的至少一种的线来传输。尽管命令CMD在图1中被图示为单个信号线，但是命令CMD可以根据实施例而包括多个比特位。地址ADD可以被设定为在命令CMD被输入到锁存控制信号发生电路10的时间点被输入到储存电路20。
内部电路30可以接收锁存的地址LADD以执行其内部操作。内部电路30可以被实现为包括储存数据或输出储存的数据的多个存储单元。例如，内部电路30可以使用常规的易失性存储电路或常规的非易失性存储电路来实现。内部电路30可以接收锁存的地址LADD以执行用于抑制因行锤击而引起的故障的操作。用于抑制因行锤击引起的故障的操作可以对应于连接到与重复选中并激活的目标字线相邻的紧邻字线的存储单元的刷新操作。
根据实施例的半导体器件可以随机锁存在设定时段期间输入的地址ADD以产生地址ADD的采样。半导体器件可以通过以相同概率来锁存在设定时段期间输入的地址ADD来产生地址ADD的采样。半导体器件可以随机锁存地址ADD以检测具有相同组合的地址。结果，因行锤击而引起的故障可以减少。稍后将描述在设定时段期间锁存地址ADD的概率。
参考图2，锁存控制信号发生电路10的示例可以包括计数器11、随机信号发生电路12、比较电路13以及脉冲发生电路14。
计数器11可以响应于更新信号UPD来产生根据命令CMD的输入次数来计数的计数信号AC<1:8>。计数器11可以响应于更新信号UPD来产生如果命令CMD被输入则被向上计数的计数信号AC<1:8>。在某些实施例中，计数器11可以被配置为响应于更新信号UPD来产生如果命令CMD被输入则被向下计数的计数信号AC<1:8>。如果更新信号UPD被输入，则计数器11可以产生被初始化的计数信号AC<1:8>。尽管在本实施例中包括在计数信号AC<1:8>中的比特位的数量被设置为8，但是包括在计数信号中的比特位的数量可以根据实施例而被设置为不同。
随机信号发生电路12可以响应于更新信号UPD来产生具有随机组合的随机信号RC<1:8>。如果更新信号UPD被输入，则随机信号发生电路12可以产生其组合变化的随机信号RC<1:8>。尽管在本实施例中包括在随机信号RC<1:8>中的比特位的数量被设置为8，但是包括在随机信号中的比特位的数量可以根据实施例而被设置为不同。包括在随机信号RC<1:8>中的比特位的数量可以被设置为等于包括在计数信号AC<1:8>中的比特位的数量。
比较电路13可以将计数信号AC<1:8>与随机信号RC<1:8>进行比较，以产生使能信号LTEN。如果计数信号AC<1:8>和随机信号RC<1:8>具有相同的组合，则比较电路13可以产生被使能的使能信号LTEN。
脉冲发生电路14可以响应于命令CMD和使能信号LTEN来产生锁存控制信号LTC。响应于命令CMD，脉冲发生电路14可以产生包括如果使能信号LTEN被使能则被产生的脉冲的锁存控制信号LTC。
参考图3，计数器11的示例可以包括触发器111、112、113、114、115、116、117和118。
触发器111可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于命令CMD来被计数的第一计数信号AC<1>。触发器111可以产生如果命令CMD被输入则电平变化的第一计数信号AC<1>。
触发器112可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第一计数信号AC<1>来被计数的第二计数信号AC<2>。触发器112可以产生如果第一计数信号AC<1>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第二计数信号AC<2>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器113可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第二计数信号AC<2>来被计数的第三计数信号AC<3>。触发器113可以产生如果第二计数信号AC<2>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第三计数信号AC<3>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器114可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第三计数信号AC<3>来被计数的第四计数信号AC<4>。触发器114可以产生如果第三计数信号AC<3>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第四计数信号AC<4>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器115可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第四计数信号AC<4>来被计数的第五计数信号AC<5>。触发器115可以产生如果第四计数信号AC<4>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第五计数信号AC<5>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器116可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第五计数信号AC<5>来被计数的第六计数信号AC<6>。触发器116可以产生如果第五计数信号AC<5>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第六计数信号AC<6>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器117可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第六计数信号AC<6>来被计数的第七计数信号AC<7>。触发器117可以产生如果第六计数信号AC<6>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第七计数信号AC<7>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器118可以响应于更新信号UPD来初始化，并且可以产生计数信号AC<1:8>的响应于第七计数信号AC<7>来被计数的第八计数信号AC<8>。触发器118可以产生如果第七计数信号AC<7>的电平从逻辑“高”电平变为逻辑“低”电平则其电平变化的第八计数信号AC<8>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
计数信号AC<1:8>的初始化意味着计数信号AC<1:8>的所有比特位都被产生为具有逻辑“低”电平。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
参见图4，随机信号发生电路12的示例可以包括触发器121、122、123、124、125、126、127和128。随机信号发生电路12可以包括用于执行逻辑运算的逻辑门。随机信号发生电路12可以包括用于执行(例如但不限于)异或运算的逻辑门。随机信号发生电路12可以包括(例如但不限于)异或门XOR11、XOR12和XOR13。
触发器121可以响应于更新信号UPD来接收随机信号RC<1:8>的第八随机信号RC<8>以将第八随机信号RC<8>输出为随机信号RC<1:8>的第一随机信号RC<1>。如果更新信号UPD的脉冲被输入，则触发器121可以将第八随机信号RC<8>输出为第一随机信号RC<1>。
触发器122可以响应于更新信号UPD来接收第一随机信号RC<1>以将第一随机信号RC<1>输出为随机信号RC<1:8>的第二随机信号RC<2>。如果更新信号UPD的脉冲被输入，则触发器122可以将第一随机信号RC<1>输出为第二随机信号RC<2>。
异或门XOR11可以将第八随机信号RC<8>与第二随机信号RC<2>进行比较，以产生第一控制信号CON<1>。如果第八随机信号RC<8>和第二随机信号RC<2>具有相同的逻辑电平，则异或门XOR11可以产生具有逻辑“低”电平的第一控制信号CON<1>。如果第八随机信号RC<8>和第二随机信号RC<2>具有不同的逻辑电平，则异或门XOR11可以产生具有逻辑“高”电平的第一控制信号CON<1>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器123可以响应于更新信号UPD来接收第一控制信号CON<1>，以将第一控制信号CON<1>输出为随机信号RC<1:8>的第三随机信号RC<3>。如果更新信号UPD的脉冲被输入，则触发器123可以将第一控制信号CON<1>输出为第三随机信号RC<3>。
异或门XOR12可以将第八随机信号RC<8>与第三随机信号RC<3>进行比较，以产生第二控制信号CON<2>。如果第八随机信号RC<8>和第三随机信号RC<3>具有相同的逻辑电平，则异或门XOR12可以产生具有逻辑“低”电平的第二控制信号CON<2>。如果第八随机信号RC<8>和第三随机信号RC<3>具有不同的逻辑电平，则异或门XOR12可以产生具有逻辑“高”电平的第二控制信号CON<2>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器124可以响应于更新信号UPD来接收第二控制信号CON<2>，以将第二控制信号CON<2>输出为随机信号RC<1:8>的第四随机信号RC<4>。如果更新信号UPD的脉冲被输入，则触发器124可以将第二控制信号CON<2>输出为第四随机信号RC<4>。
异或门XOR13可以将第八随机信号RC<8>与第四随机信号RC<4>进行比较，以产生第三控制信号CON<3>。如果第八随机信号RC<8>和第四随机信号RC<4>具有相同的逻辑电平，则异或门XOR13可以产生具有逻辑“低”电平的第三控制信号CON<3>。如果第八随机信号RC<8>和第四随机信号RC<4>具有不同的逻辑电平，则异或门XOR13可以产生具有逻辑“高”电平的第三控制信号CON<3>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
触发器125可以响应于更新信号UPD来接收第三控制信号CON<3>，以将第三控制信号CON<3>输出为随机信号RC<1:8>的第五随机信号RC<5>。如果更新信号UPD的脉冲被输入，则触发器125可以将第三控制信号CON<3>输出为第五随机信号RC<5>。
触发器126可以响应于更新信号UPD来接收第五随机信号RC<5>，以将第五随机信号RC<5>输出为随机信号RC<1:8>的第六随机信号RC<6>。如果更新信号UPD的脉冲被输入，则触发器126可以将第五随机信号RC<5>输出为第六随机信号RC<6>。
触发器127可以响应于更新信号UPD来接收第六随机信号RC<6>，以将第六随机信号RC<6>输出为随机信号RC<1:8>的第七随机信号RC<7>。如果更新信号UPD的脉冲被输入，则触发器127可以将第六随机信号RC<6>输出为第七随机信号RC<7>。
触发器128可以响应于更新信号UPD来接收第七随机信号RC<7>，以将第七随机信号RC<7>输出为第八随机信号RC<8>。如果更新信号UPD的脉冲被输入，则触发器128可以将第七随机信号RC<7>输出为第八随机信号RC<8>。
包括在随机信号发生电路12中的触发器121～128和异或门XOR11～XOR13可以根据实施例而设置在不同的位置，以产生具有随机组合的随机信号RC<1:8>。
参考图5，比较电路13的示例可以包括比较信号发生电路131、检测信号发生电路132以及使能信号发生电路133。
比较信号发生电路131可以将计数信号AC<1:8>与随机信号RC<1:8>进行比较，以产生比较信号CP<1:8>。如果计数信号AC<1:8>和随机信号RC<1:8>具有相同的组合，则比较信号发生电路131可以产生被使能的比较信号CP<1:8>。稍后将描述产生比较信号CP<1:8>的操作。
检测信号发生电路132可以响应于计数信号AC<1:8>来产生检测信号DT<1:8>。检测信号发生电路132可以产生包括对计数信号AC<1:8>的最高有效位(MSB)进行计数的信息的检测信号DT<1:8>。稍后将描述产生检测信号DT<1:8>的操作。
使能信号发生电路133可以产生使能信号LTEN，该使能信号LTEN响应于更新信号UPD根据检测信号DT<1:8>和比较信号CP<1:8>而被使能，而该使能信号LTEN响应于命令CMD而被禁止。使能信号发生电路133可以产生响应于更新信号UPD根据检测信号DT<1:8>和比较信号CP<1:8>而被使能为具有逻辑“高”电平的使能信号LTEN。使能信号发生电路133可以产生响应于命令CMD而被禁止为具有逻辑“低”电平的使能信号LTEN。被使能的使能信号LTEN的逻辑电平可以根据实施例而被设置为不同。
参考图6，比较信号发生电路131的示例可以包括用于执行逻辑运算的逻辑门。比较信号发生电路131可以包括用于执行(例如但不限于)异或运算、或(OR)运算和反相运算的逻辑门。比较信号发生电路131可以包括(例如但不限于)异或门XOR21、XOR22、XOR23、XOR24、XOR25、XOR26、XOR27和XOR28、或门OR11、OR12、OR13、OR14、OR15、OR16和OR17以及反相器IV11、IV12、IV13、IV14、IV15、IV16、IV17和IV18。在实施例中，逻辑电路1331可以被配置为响应于复位信号RST来产生根据检测信号DT<1:8>的组合和比较信号CP<1:8>的组合而被使能的使能信号LTEN。在实施例中，复位信号发生电路1332可以被配置为产生响应于更新信号UPD而被使能并且响应于命令CMD和比较信号CP<1:8>而被禁止的复位信号RST。
如果第一计数信号AC<1>和第一随机信号RC<1>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第一比较信号CP<1>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第二计数信号AC<2>和第二随机信号RC<2>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第二比较信号CP<2>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第三计数信号AC<3>和第三随机信号RC<3>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第三比较信号CP<3>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第四计数信号AC<4>和第四随机信号RC<4>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第四比较信号CP<4>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第五计数信号AC<5>和第五随机信号RC<5>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第五比较信号CP<5>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第六计数信号AC<6>和第六随机信号RC<6>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第六比较信号CP<6>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第七计数信号AC<7>和第七随机信号RC<7>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第七比较信号CP<7>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果第八计数信号AC<8>和第八随机信号RC<8>具有相同的逻辑电平，则比较信号发生电路131可以产生比较信号CP<1:8>的被使能为具有逻辑“高”电平的第八比较信号CP<8>。此外，信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
参考图7，检测信号发生电路132的示例可以包括用于执行逻辑运算的逻辑门。检测信号发生电路132可以包括用于执行(例如但不限于)或运算和反相运算的逻辑门。检测信号发生电路132可以包括(例如但不限于)OR门OR21、OR22、OR23、OR24、OR25和OR26以及反相器IV21、IV22、IV23、IV24、IV25、IV26、IV27和IV28。因此，关于图7讨论的信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
例如，如果计数信号AC<1:8>被计数直到第二计数信号AC<2>具有逻辑“高”电平为止，则检测信号发生电路132可以产生检测信号DT<1:8>的被使能为具有逻辑“高”电平的第一检测信号至第六检测信号DT<1:6>。
例如，如果计数信号AC<1:8>被计数直到第三计数信号AC<3>具有逻辑“高”电平为止，则检测信号发生电路132可以产生被使能为具有逻辑“高”电平的第一检测信号至第五检测信号DT<1:5>。
例如，如果计数信号AC<1:8>被计数直到第四计数信号AC<4>具有逻辑“高”电平为止，则检测信号发生电路132可以产生被使能为具有逻辑“高”电平的第一检测信号至第四检测信号DT<1:4>。
例如，如果计数信号AC<1:8>被计数直到第五计数信号AC<5>具有逻辑“高”电平为止，则检测信号发生电路132可以产生被使能为具有逻辑“高”电平的第一检测信号至第三检测信号DT<1:3>。
例如，如果计数信号AC<1:8>被计数直到第六计数信号AC<6>具有逻辑“高”电平为止，则检测信号发生电路132可以产生被使能为具有逻辑“高”电平的第一检测信号和第二检测信号DT<1:2>。
例如，如果计数信号AC<1:8>被计数直到第七计数信号AC<7>具有逻辑“高”电平为止，则检测信号发生电路132可以产生被使能为具有逻辑“高”电平的第一检测信号DT<1>。
检测信号发生电路132可以反相缓冲第一检测信号DT<1>以产生第一反相检测信号DTB<1>。
参考图8，使能信号发生电路133的示例可以包括逻辑电路1331和复位信号发生电路1332。
逻辑电路1331可以包括用于执行逻辑运算的逻辑门。逻辑电路1331可以包括用于执行(例如但不限于)反相运算、与非(NAND)运算以及或非(NOR)运算的逻辑门。逻辑电路1331可以包括(例如但不限于)反相器IV31和IV32、NAND门NAND31、NAND32、NAND33、NAND34、NAND35、NAND36、NAND37、NAND38、NAND39和NAND40以及NOR门NOR31和NOR32。因此，关于图8讨论的信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
逻辑电路1331可以响应于复位信号RST而产生被禁止的使能信号LTEN。如果具有逻辑“高”电平的复位信号RST被输入，则逻辑电路1331可以产生被禁止为具有逻辑“低”电平的使能信号LTEN。
如果第一检测信号至第七检测信号DT<1:7>具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第一检测信号至第七检测信号DT<1:7>具有逻辑“高”电平的情况意味着在设定时段期间命令CMD和地址ADD被输入到半导体器件一次。
如果第一检测信号至第七检测信号DT<1:7>之中的第七检测信号DT<7>被产生为具有逻辑“低”电平并且第一比较信号CP<1>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第一比较信号CP<1>具有逻辑“高”电平的情况意味着第一计数信号AC<1>和第一随机信号RC<1>具有相同的逻辑电平。
如果第一检测信号至第七检测信号DT<1:7>之中的第六检测信号和第七检测信号DT<6:7>被产生为具有逻辑“低”电平并且第二比较信号CP<2>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第二比较信号CP<2>具有逻辑“高”电平的情况意味着第一计数信号和第二计数信号AC<1:2>与第一随机信号和第二随机信号RC<1:2>具有相同的逻辑电平组合。
如果第一检测信号至第七检测信号DT<1:7>之中的第五检测信号至第七检测信号DT<5:7>被产生为具有逻辑“低”电平并且第三比较信号CP<3>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第三比较信号CP<3>具有逻辑“高”电平的情况意味着第一计数信号至第三计数信号AC<1:3>与第一随机信号至第三随机信号RC<1:3>具有相同的逻辑电平组合。
如果第一检测信号至第七检测信号DT<1:7>之中的第四检测信号至第七检测信号DT<4:7>被产生为具有逻辑“低”电平并且第四比较信号CP<4>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第四比较信号CP<4>具有逻辑“高”电平的情况意味着第一计数信号至第四计数信号AC<1:4>与第一随机信号至第四随机信号RC<1:4>具有相同的逻辑电平组合。
如果第一检测信号至第七检测信号DT<1:7>之中的第三检测信号至第七检测信号DT<3:7>被产生为具有逻辑“低”电平并且第五比较信号CP<5>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第五比较信号CP<5>具有逻辑“高”电平的情况意味着第一计数信号至第五计数信号AC<1:5>与第一随机信号至第五随机信号RC<1:5>具有相同的逻辑电平组合。
如果第一检测信号至第七检测信号DT<1:7>之中的第二检测信号至第七检测信号DT<2:7>被产生为具有逻辑“低”电平并且第六比较信号CP<6>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第六比较信号CP<6>具有逻辑“高”电平的情况意味着第一计数信号至第六计数信号AC<1:6>与第一随机信号至第六随机信号RC<1:6>具有相同的逻辑电平组合。
如果第一检测信号至第七检测信号DT<1:7>的全部被产生为具有逻辑“低”电平、第一反相检测信号DTB<1>被产生为具有逻辑“高”电平以及第七比较信号CP<7>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第七比较信号CP<7>具有逻辑“高”电平的情况意味着第一计数信号至第七计数信号AC<1:7>与第一随机信号至第七随机信号RC<1:7>具有相同的逻辑电平组合。
如果第八比较信号CP<8>被产生为具有逻辑“高”电平，则逻辑电路1331可以产生被使能为具有逻辑“高”电平的使能信号LTEN。第八比较信号CP<8>具有逻辑“高”电平的情况意味着第一计数信号至第八计数信号AC<1:8>与第一随机信号至第八随机信号RC<1:8>具有相同的逻辑电平组合。
复位信号发生电路1332可以包括用于执行逻辑运算的逻辑门。复位信号发生电路1332可以包括用于执行(例如但不限于)NAND运算和反相运算的逻辑门。复位信号发生电路1332可以包括(例如但不限于)NAND门NAND41、NAND42和NAND43以及反相器IV41和IV42。因此，如关于图8讨论的信号的逻辑电平可以与所描述的那些不同或相反。例如，被描述为具有逻辑“高”电平的信号可以可选地具有逻辑“低”电平，而被描述为具有逻辑“低”电平的信号可以可选地具有逻辑“高”电平。
如果具有逻辑“高”电平的更新信号UPD被输入，则复位信号发生电路1332可以产生被禁止为具有逻辑“低”电平的复位信号RST。如果第八比较信号CP<8>被使能为具有逻辑“高”电平并且具有逻辑“高”电平的命令CMD被输入，则复位信号发生电路1332可以产生被使能为具有逻辑“高”电平的复位信号RST。
下面将参考图9结合以下示例来描述锁存控制信号发生电路10的操作，该示例中计数信号AC<1:8>被计数为第六计数信号AC<6>的程度并且将计数信号AC<1:8>与随机信号RC<1:8>进行比较。
首先，随机信号RC<1:8>可以被产生为具有“H，L，L，H，L，L，H，L”的逻辑电平组合，而计数信号AC<1:8>可以被产生为具有“H，L，L，H，L，H，L，L”的逻辑电平组合。在随机信号RC<1:8>中，“H，L，L，H，L，L，H，L”的逻辑电平组合意味着第一随机信号RC<1>具有逻辑“高(H)”电平、第二随机信号RC<2>具有逻辑“低(L)”电平、第三随机信号RC<3>具有逻辑“低(L)”电平、第四随机信号RC<4>具有逻辑“高(H)”电平、第五随机信号RC<5>具有逻辑“低(L)”电平、第六随机信号RC<6>具有逻辑“低(L)”电平、第七随机信号RC<7>具有逻辑“高(H)”电平以及第八随机信号RC<8>具有逻辑“低(L)”电平。此外，在计数信号AC<1:8>中，“H，L，L，H，L，H，L，L”的逻辑电平组合意味着第一计数信号AC<1>具有逻辑“高(H)”电平、第二计数信号AC<2>具有逻辑“低(L)”电平、第三计数信号AC<3>具有逻辑“低(L)”电平、第四计数信号AC<4>具有逻辑“高(H)”电平、第五计数信号AC<5>具有逻辑“低(L)”电平、第六计数信号AC<6>具有逻辑“高(H)”电平、第七计数信号AC<7>具有逻辑“低(L)”电平以及第八计数信号AC<8>具有逻辑“低(L)”电平。
在计数信号AC<1:8>被计数为第六计数信号AC<6>的程度的情况下，第六计数信号AC<6>可以被设置为最高有效位(MSB)。
在这种情况下，锁存控制信号发生电路10可以产生具有逻辑“高”电平的锁存控制信号LTC，因为第六计数信号AC<6>被设置为最高有效位(MSB)，并且第一计数信号至第五计数信号AC<1:5>与第一随机信号至第五随机信号RC<1:5>具有相同的逻辑电平组合。
下面将参考图10描述根据命令CMD的输入次数来锁存地址ADD的概率。例如，在实施例中，根据命令CMD被输入到锁存控制信号发生电路10的次数来控制地址ADD被锁存的概率。
在命令CMD被输入一次的情况下，第一计数信号至第八计数信号AC<1:8>之中的第一计数信号AC<1>可以被计数为具有逻辑“高”电平。在这种情况下，第一计数信号AC<1>可以被设置为最高有效位(MSB)，并且地址ADD可以以1(即100％)的概率被锁存。1的概率意味着地址ADD在命令CMD被输入一次的时间点处被锁存。
在命令CMD被输入两次和三次的情况下，第一计数信号至第八计数信号AC<1:8>之中的第二计数信号AC<2>可以被计数为具有逻辑“高”电平。在这种情况下，第二计数信号AC<2>可以被设置为最高有效位(MSB)，并且地址ADD可以以0.5(即50％)的概率被锁存。0.5的概率意味着地址ADD在命令CMD被输入两次的时间点处或在命令CMD被输入三次的时间点处被锁存。
在命令CMD被输入四次至七次的情况下，第一计数信号至第八计数信号AC<1:8>之中的第三计数信号AC<3>可以被计数为具有逻辑“高”电平。在这种情况下，第三计数信号AC<3>可以被设置为最高有效位(MSB)，并且地址ADD可以以0.25(即25％)的概率被锁存。0.25的概率意味着地址ADD在命令CMD被输入四次、五次、六次和七次的时间点之中的任意一个时刻被锁存。
下面将参考图11结合地址在第一设定时段期间被锁存的示例以及地址在第二设定时段期间被锁存的示例来描述根据实施例的半导体器件的操作。
在时间点“T1”处，更新信号UPD可以被输入以限定第一设定时段。第一设定时段可以被设定为从时刻“T1”直到时间点“T4”的时段。
锁存控制信号发生电路10的随机信号发生电路12可以响应于更新信号UPD来产生具有随机组合的第一随机信号到第八随机信号RC1:8>。在这种情况下，第一随机信号RC<1>可以被产生为具有逻辑“低”电平，并且第二随机信号RC<2>可以被产生为具有逻辑“高”电平。当命令CMD被输入两次时，第一随机信号和第二随机信号RC<1:2>可以被产生为与第一计数信号和第二计数信号AC<1:2>具有相同的组合。
在时间点“T2”处，命令CMD可以首次被输入到锁存控制信号发生电路10的计数器11，并且计数器11可以输出被计数的第一计数信号至第八计数信号AC<1:8>。在这种情况下，第一计数信号至第八计数信号AC<1:8>之中的第一计数信号AC<1>可以被计数为具有逻辑“高”电平。
锁存控制信号发生电路10的比较电路13可以将计数信号AC<1:8>与随机信号RC<1:8>进行比较，以产生被使能为具有逻辑“高”电平的使能信号LTEN。如果在第一设定时段期间命令CMD被输入到计数器11一次，则比较电路13可以产生被使能为具有逻辑“高”电平的使能信号LTEN。
锁存控制信号发生电路10的脉冲发生电路14可以响应于命令CMD和使能信号LTEN来产生锁存控制信号LTC的脉冲。
储存电路20可以响应于锁存控制信号LTC来锁存地址ADD以产生锁存的地址LADD。
内部电路30可以接收锁存的地址LADD以执行用于减少因行锤击而引起的故障的操作。
在时间点“T3”处，命令CMD可以第二次被输入到锁存控制信号发生电路10的计数器11，并且计数器11可以输出被计数的第一计数信号至第八计数信号AC<1:8>。在这种情况下，第一计数信号至第八计数信号AC<1:8>之中的第一计数信号AC<1>可以被计数为具有逻辑“低”电平，而第一计数信号至第八计数信号AC<1:8>之中的第二计数信号AC<2>可以被计数为具有逻辑“高”电平。
由于第二计数信号AC<2>被设置为最高有效位(MSB)，锁存控制信号发生电路10的比较电路13可以将第一计数信号AC<1>与第一随机信号RC<1>进行比较，以产生被使能为具有逻辑“高”电平的使能信号LTEN。如果在第一设定时段期间命令CMD被输入到计数器11两次，则比较电路13可以产生被使能为具有逻辑“高”电平的使能信号LTEN。
锁存控制信号发生电路10的脉冲发生电路14可以响应于命令CMD和使能信号LTEN来产生锁存控制信号LTC的脉冲。
储存电路20可以响应于锁存控制信号LTC来锁存地址ADD以产生锁存的地址LADD。
内部电路30可以接收锁存的地址LADD以执行用于减少因行锤击引起的故障的操作。
在时间点“T4”处，更新信号UPD可以被输入以限定第二设定时段。第二设定时段可以设定为从时间点“T4”直到时间点“T8”的时段。
锁存控制信号发生电路10的随机信号发生电路12可以响应于更新信号UPD来产生具有随机组合的第一随机信号到第八随机信号RC<1:8>。在这种情况下，第一随机信号RC<1>可以被产生为具有逻辑“低”电平、第二随机信号RC<2>可以被产生为具有逻辑“低”电平以及第三随机信号RC<3>可以被产生为具有逻辑“高”电平。当命令CMD被输入四次时，第一随机信号至第三随机信号RC<1:3>可以被产生为与第一计数信号至第三计数信号AC<1:3>具有相同的组合。
在时间点“T5”处，命令CMD可以被首次输入到锁存控制信号发生电路10的计数器11，并且计数器11可以输出被计数的第一计数信号至第八计数信号AC<1:8>。在这种情况下，第一计数信号至第八计数信号AC<1:8>之中的第一计数信号AC<1>可以被计数为具有逻辑“高”电平。
锁存控制信号发生电路10的比较电路13可以将计数信号AC<1:8>与随机信号RC<1:8>进行比较，以产生被使能为具有逻辑“高”电平的使能信号LTEN。如果在第二设定时段期间命令CMD被输入到计数器11一次，则比较电路13可以产生被使能为具有逻辑“高”电平的使能信号LTEN。
锁存控制信号发生电路10的脉冲发生电路14可以响应于命令CMD和使能信号LTEN来产生锁存控制信号LTC的脉冲。
储存电路20可以响应于锁存控制信号LTC来锁存地址ADD以产生锁存的地址LADD。
内部电路30可以接收锁存的地址LADD以执行用于减少因行锤击而引起的故障的操作。
在时间点“T6”处，命令CMD可以第二次被输入到锁存控制信号发生电路10的计数器11，并且计数器11可以输出被计数的第一计数信号至第八计数信号AC<1:8>。在这种情况下，第一计数信号至第八计数信号AC<1:8>之中的第一计数信号AC<1>可以被计数为具有逻辑“低”电平，而第一计数信号至第八计数信号AC<1:8>之中的第二计数信号AC<2>可以被计数为具有逻辑“高”电平。
由于第二计数信号AC<2>被设置为最高有效位(MSB)，锁存控制信号发生电路10的比较电路13可以将第一计数信号AC<1>与第一随机信号RC<1>进行比较，以产生被使能为具有逻辑“高”电平的使能信号LTEN。如果在第二设定时段期间命令CMD被输入到计数器11两次，则比较电路13可以产生被使能为具有逻辑“高”电平的使能信号LTEN。
锁存控制信号发生电路10的脉冲发生电路14可以响应于命令CMD和使能信号LTEN来产生锁存控制信号LTC的脉冲。
储存电路20可以响应于锁存控制信号LTC来锁存地址ADD以产生锁存的地址LADD。
内部电路30可以接收锁存的地址LADD以执行用于减少因行锤击引起的故障的操作。
在时间点“T7”处，命令CMD可以第四次被输入到锁存控制信号发生电路10的计数器11，并且计数器11可以输出被计数的第一计数信号至第八计数信号AC<1:8>。在这种情况下，第一计数信号至第八计数信号AC<1:8>之中的第一计数信号AC<1>可以被计数为具有逻辑“低”电平，第二计数信号AC<2>可以被计数为具有逻辑“低”电平，以及第三计数信号AC<3>可以被计数为具有逻辑“高”电平。
由于第三计数信号AC<3>被设置为最高有效位(MSB)，锁存控制信号发生电路10的比较电路13可以将第一计数信号和第二计数信号AC<1:2>与第一随机信号和第二随机信号RC<1:2>进行比较，以产生被使能为具有逻辑“高”电平的使能信号LTEN。如果在第二设定时段期间命令CMD被输入到计数器11四次，则比较电路13可以产生被使能为具有逻辑“高”电平的使能信号LTEN。
锁存控制信号发生电路10的脉冲发生电路14可以响应于命令CMD和使能信号LTEN来产生锁存控制信号LTC的脉冲。
储存电路20可以响应于锁存控制信号LTC来锁存地址ADD以产生锁存的地址LADD。
内部电路30可以接收锁存的地址LADD以执行用于减少因行锤击而引起的故障的操作。
如上所述，根据实施例的半导体器件可以随机地锁存在设定时段期间输入的地址ADD，以产生地址ADD的采样。半导体器件可以通过以相同概率来锁存在设定时段期间输入的地址ADD来产生地址ADD的采样。此外，半导体器件可以随机地锁存地址ADD以检测具有相同组合的地址。结果，因行锤击引起的故障可以减少。
参考图1至图11进行描述的半导体器件可以应用于包括存储系统、图形系统、计算系统、或移动系统等的电子系统。例如，参考图12，根据实施例的电子系统1000可以包括数据储存电路1001、存储器控制器1002、缓冲存储器1003以及输入和输出(输入/输出)(I/O)接口1004。
数据储存电路1001可以根据从存储器控制器1002产生的控制信号来储存从存储器控制器1002输出的数据、或者可以将储存的数据读取并输出到存储控制器1002。数据储存电路1001可以包括图1所示的半导体器件。数据储存电路1001可以产生不管外部数据如何而具有内部设定的逻辑电平的内部数据，并且可以执行将内部数据储存到存储单元阵列中的初始化操作。数据储存电路1001可以包括即使当其电源中断时也可以保留其储存的数据的非易失性存储器。非易失性存储器可以是快闪存储器(诸如NOR型快闪存储器或NAND型快闪存储器)、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、或磁性随机存取存储器(MRAM)等。
存储器控制器1002可以通过I/O接口1004接收从外部设备(例如，主机设备)输出的命令，并且可以对从主机设备输出的命令进行解码以控制用于将数据输入到数据储存电路1001或缓冲存储器1003中的操作或用于将储存在数据储存电路1001或缓冲存储器1003中的数据输出的操作。存储器控制器1002可以将数据和用于选通所述数据的选通信号施加到数据储存电路1001。从存储器控制器1002输出的选通信号在初始化操作期间不可以被切换，并且在初始化操作终止之后可以被切换。尽管图12图示了具有单个块的存储器控制器1002，但是存储器控制器1002可以包括用于控制由非易失性存储器组成的数据储存电路1001的一个控制器和用于控制由易失性存储器组成的缓冲存储器1003的另一个控制器。
缓冲存储器1003可以暂时储存由存储器控制器1002处理的数据。即，缓冲存储器1003可以暂时地储存从数据储存电路1001输出的数据或输入到数据储存电路1001的数据。缓冲存储器1003可以根据控制信号来储存从存储器控制器1002输出的数据。缓冲存储器1003可以将存储的数据读取并输出到存储器控制器1002。缓冲存储器1003可以包括易失性存储器，诸如动态随机存取存储器(DRAM)、移动DRAM或静态随机存取存储器(SRAM)。
I/O接口1004可以将存储器控制器1002物理地和电连接到外部设备(即，主机)。因此，存储器控制器1002可以通过I/O接口1004接收从外部设备(即，主机)供给的控制信号和数据，并且可以通过I/O接口1004将从存储器控制器1002产生的数据输出到外部设备(即，主机)。即，电子系统1000可以通过I/O接口1004与主机通信。I/O接口1004可以包括以下各种接口协议中的任意一种：诸如通用串行总线(USB)驱动器、多媒体卡(MMC)、外围组件互连快速(PCI-E)、串行附接的SCSI(SAS)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算机系统接口(SCSI)、增强型小型设备接口(ESDI)和集成驱动电子电路(IDE)。
电子系统1000可以用作主机的辅助储存设备或外部储存设备。电子系统1000可以包括固态盘(SSD)、USB驱动器、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、或紧凑型闪存(CF)卡等。

Claims (24)

1.一种半导体器件，包括：
锁存控制信号发生电路，被配置为：基于更新信号而将根据命令被输入锁存控制信号发生电路的次数来计数的计数信号与具有随机组合的随机信号进行比较，以产生被使能的锁存控制信号；
储存电路，被配置为基于锁存控制信号来锁存地址以产生锁存的地址；以及
内部电路，被配置为接收锁存的地址以执行内部操作，以及对连接到与重复选中的目标字线相邻的字线的存储单元执行刷新操作，其中更新信号包括被周期性产生以定义设定时段的脉冲。
2.如权利要求1所述的半导体器件，其中，地址在命令被输入到锁存控制信号发生电路的时间点处被输入到储存电路。
3.如权利要求1所述的半导体器件，其中，地址被锁存的概率根据命令被输入到锁存控制信号发生电路的次数来控制。
4.如权利要求1所述的半导体器件，
其中，更新信号包括用于定义设定时段的脉冲；
其中，在设定时段期间，地址包括在命令被输入到锁存控制信号发生电路的第一时间点处被输入到储存电路的第一地址以及在命令被输入到锁存控制信号发生电路的第二时间点处被输入到储存电路的第二地址；以及
其中，第一地址被储存电路锁存的概率被设定为等于第二地址被储存电路锁存的概率。
5.如权利要求1所述的半导体器件，其中，锁存控制信号发生电路包括：
计数器，被配置为基于更新信号而产生根据命令被输入到计数器的次数来计数的计数信号；
随机信号发生电路，被配置为基于更新信号产生随机信号；
比较电路，被配置为将计数信号与随机信号进行比较以产生使能信号；以及
脉冲发生电路，被配置为产生包括基于命令和使能信号而产生的脉冲的锁存控制信号。
6.如权利要求5所述的半导体器件，其中，如果更新信号被输入到计数器，则计数器将计数信号初始化。
7.如权利要求5所述的半导体器件，其中，计数器基于更新信号而产生如果命令被输入则被向上计数的计数信号。
8.如权利要求5所述的半导体器件，其中，计数器基于更新信号而产生如果命令被输入则被向下计数的计数信号。
9.如权利要求5所述的半导体器件，其中，如果更新信号的脉冲被输入到随机信号发生电路，则随机信号发生电路产生具有变化的组合的随机信号。
10.如权利要求5所述的半导体器件，其中，包括在随机信号中的比特位的数量等于包括在计数信号中的比特位的数量。
11.如权利要求5所述的半导体器件，其中，比较电路包括：
比较信号发生电路，被配置为：将计数信号与随机信号进行比较，以产生使能信号；
检测信号发生电路，被配置为产生包括关于计数信号的最高有效位MSB被计数的信息的检测信号；以及
使能信号发生电路，被配置为产生使能信号，所述使能信号基于更新信号根据检测信号和比较信号被使能而基于命令被禁止。
12.如权利要求8所述的半导体器件，其中，如果计数信号和随机信号具有相同的组合，则比较信号被使能。
13.如权利要求11所述的半导体器件，其中，使能信号发生电路包括：
逻辑电路，被配置为基于复位信号来产生根据检测信号的组合和比较信号的组合而被使能的使能信号；以及
复位信号发生电路，被配置为产生复位信号，所述复位信号基于更新信号被使能而基于命令和比较信号被禁止。
14.一种半导体器件，包括：
比较电路，被配置为：将根据在设定时段期间命令被输入的次数来计数的第一计数信号至第三计数信号与具有随机组合的第一随机信号至第三随机信号进行比较，以产生被使能的使能信号；
脉冲发生电路，被配置为产生包括基于命令和使能信号而产生的脉冲的锁存控制信号；
储存电路，被配置为基于锁存控制信号来锁存地址以产生锁存的地址，设定时段被定义为其中更新信号的脉冲被周期性产生的时段；以及
内部电路，被配置为接收锁存的地址以执行内部操作，以及对连接到与重复选中的目标字线相邻的字线的存储单元执行刷新操作。
15.如权利要求14所述的半导体器件，其中，地址在命令被输入的时间点处被输入到储存电路。
16.如权利要求14所述的半导体器件，其中，地址被锁存的概率根据命令被输入的次数来控制。
17.如权利要求14所述的半导体器件，
其中，如果命令和地址被输入一次，则地址以第一概率被锁存；
其中，如果命令和地址被输入两次或三次，则地址以第二概率被锁存；以及
其中，如果命令和地址被输入四次、五次、六次或七次，则地址以第三概率被锁存。
18.如权利要求17所述的半导体器件，
其中，第三概率被设置为是第二概率的一半；以及
其中，第二概率被设置为是第一概率的一半。
19.如权利要求17所述的半导体器件，
其中，第二次输入的地址被锁存的概率被设置为等于第三次输入的地址被锁存的概率；以及
其中，第四次输入的地址被锁存的概率、第五次输入的地址被锁存的概率、第六次输入的地址被锁存的概率以及第七次输入的地址被锁存的概率被设置为彼此相等。
20.如权利要求14所述的半导体器件，其中，比较电路包括：
比较信号发生电路，被配置为：如果第一计数信号至第三计数信号的组合与第一随机信号至第三随机信号的组合相同，则产生被使能的比较信号；
检测信号发生电路，被配置为：产生包括关于第一计数信号至第三计数信号的最高有效位MSB被计数的信息的检测信号；以及
使能信号发生电路，被配置为产生使能信号，所述使能信号基于更新信号根据检测信号和比较信号被使能而基于命令被禁止。
21.如权利要求20所述的半导体器件，其中，使能信号发生电路包括：
逻辑电路，被配置为基于复位信号来产生根据检测信号的组合和比较信号的组合而被使能的使能信号；以及
复位信号发生电路，被配置为产生复位信号，所述复位信号基于更新信号被使能而基于命令和比较信号被禁止。
22.如权利要求14所述的半导体器件，还包括：
计数器，被配置为基于更新信号而产生根据命令被输入到计数器的次数来计数的第一计数信号至第三计数信号；以及
随机信号发生电路，被配置为基于更新信号来产生第一随机信号至第三随机信号。
23.如权利要求22所述的半导体器件，其中，如果更新信号被输入到计数器，则计数器将第一计数信号至第三计数信号初始化。
24.如权利要求22所述的半导体器件，其中，如果更新信号被输入到随机信号发生电路，则随机信号发生电路产生具有变化的组合的第一随机信号至第三随机信号。
CN201710805174.9A 2016-10-06 2017-09-08 锁存控制信号发生电路和半导体器件 Active CN107919150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160129367A KR102671073B1 (ko) 2016-10-06 반도체장치
KR10-2016-0129367 2016-10-06

Publications (2)

Publication Number Publication Date
CN107919150A CN107919150A (zh) 2018-04-17
CN107919150B true CN107919150B (zh) 2021-12-14

Family

ID=61829089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710805174.9A Active CN107919150B (zh) 2016-10-06 2017-09-08 锁存控制信号发生电路和半导体器件

Country Status (2)

Country Link
US (1) US10157646B2 (zh)
CN (1) CN107919150B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11017833B2 (en) * 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
KR20210039075A (ko) * 2019-10-01 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 초기화 제어 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503123A (zh) * 2002-11-21 2004-06-09 智慧第一公司 随机数产生器的位串过滤装置与方法
CN1538458A (zh) * 2003-03-31 2004-10-20 尔必达存储器株式会社 确实编程程序单元的冗余控制电路及使用它的半导体存储器
CN103971724A (zh) * 2013-02-06 2014-08-06 三星电子株式会社 存储器、存储控制器、存储系统、及其操作方法
CN105845169A (zh) * 2015-02-02 2016-08-10 爱思开海力士有限公司 半导体器件及其驱动方法
CN105869677A (zh) * 2015-02-06 2016-08-17 三星电子株式会社 用于内部执行读取-验证操作的存储器装置及其操作方法和存储器系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1169886A (ja) * 1997-08-20 1999-03-09 Nippon Parusumootaa Kk ステッピングモータ等の駆動制御集積回路及びその駆動制御集積回路を備えたステッピングモータ
JP4192427B2 (ja) * 2001-01-09 2008-12-10 株式会社デンソー 車両用発電制御装置
US7827218B1 (en) * 2006-11-18 2010-11-02 X-Engines, Inc. Deterministic lookup using hashed key in a multi-stride compressed trie structure
US7515485B2 (en) * 2006-12-18 2009-04-07 Micron Technology, Inc. External clock tracking pipelined latch scheme
US7864623B2 (en) * 2008-05-22 2011-01-04 Elpida Memory, Inc. Semiconductor device having latency counter
KR101879394B1 (ko) * 2012-01-05 2018-07-18 에스케이하이닉스 주식회사 반도체시스템 및 커맨드어드레스 셋업/홀드 타임 조절방법
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR20140100752A (ko) 2013-02-07 2014-08-18 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20150000228A (ko) * 2013-06-24 2015-01-02 에스케이하이닉스 주식회사 반도체 집적 회로
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
US20150286571A1 (en) * 2014-04-04 2015-10-08 Qualcomm Incorporated Adaptive cache prefetching based on competing dedicated prefetch policies in dedicated cache sets to reduce cache pollution
KR20160001948A (ko) * 2014-06-30 2016-01-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102250423B1 (ko) * 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102321745B1 (ko) * 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503123A (zh) * 2002-11-21 2004-06-09 智慧第一公司 随机数产生器的位串过滤装置与方法
CN1538458A (zh) * 2003-03-31 2004-10-20 尔必达存储器株式会社 确实编程程序单元的冗余控制电路及使用它的半导体存储器
CN103971724A (zh) * 2013-02-06 2014-08-06 三星电子株式会社 存储器、存储控制器、存储系统、及其操作方法
CN105845169A (zh) * 2015-02-02 2016-08-10 爱思开海力士有限公司 半导体器件及其驱动方法
CN105869677A (zh) * 2015-02-06 2016-08-17 三星电子株式会社 用于内部执行读取-验证操作的存储器装置及其操作方法和存储器系统

Also Published As

Publication number Publication date
US10157646B2 (en) 2018-12-18
KR20180038342A (ko) 2018-04-16
US20180102148A1 (en) 2018-04-12
CN107919150A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US9916885B2 (en) Semiconductor devices having a refresh operation
US10446199B2 (en) Semiconductor device and semiconductor system
US11074957B2 (en) Semiconductor device
US10580474B2 (en) Semiconductor devices
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
CN107919150B (zh) 锁存控制信号发生电路和半导体器件
US11037609B2 (en) Semiconductor devices
US10181346B2 (en) Semiconductor devices and operations thereof
CN110265073B (zh) 半导体器件
CN110060714B (zh) 半导体器件以及包括其的半导体系统
US11133054B2 (en) Semiconductor devices performing for column operation
US10726889B2 (en) Semiconductor devices
US10902894B2 (en) Semiconductor devices
US10153028B2 (en) Semiconductor devices
US9947384B1 (en) Semiconductor device relating to generate target address to execute a refresh operation
CN108231107B (zh) 半导体器件
US10153033B2 (en) Semiconductor devices
TWI775989B (zh) 半導體裝置
KR102671073B1 (ko) 반도체장치
US11978495B2 (en) Semiconductor devices
CN111696594B (zh) 半导体器件
US10366730B2 (en) Semiconductor devices and semiconductor systems including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant