KR20160001948A - 반도체 장치 및 이를 포함하는 반도체 시스템 - Google Patents

반도체 장치 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20160001948A
KR20160001948A KR1020140080468A KR20140080468A KR20160001948A KR 20160001948 A KR20160001948 A KR 20160001948A KR 1020140080468 A KR1020140080468 A KR 1020140080468A KR 20140080468 A KR20140080468 A KR 20140080468A KR 20160001948 A KR20160001948 A KR 20160001948A
Authority
KR
South Korea
Prior art keywords
signal
temperature
control signal
power source
response
Prior art date
Application number
KR1020140080468A
Other languages
English (en)
Inventor
최영근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140080468A priority Critical patent/KR20160001948A/ko
Priority to US14/497,420 priority patent/US9343137B2/en
Priority to CN201410535597.XA priority patent/CN105321549B/zh
Priority to TW103140539A priority patent/TWI650835B/zh
Publication of KR20160001948A publication Critical patent/KR20160001948A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

반도체 장치는 기설정된 모드에서 온도신호를 래치하여 생성된 온도래치신호에 응답하여 인에이블되는 제1 전원제어신호를 생성하는 전원제어신호생성부; 및 상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 센스앰프회로를 포함한다.

Description

반도체 장치 및 이를 포함하는 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체 장치 및 이를 포함하는 반도체 시스템에 관한 것이다.
일반적으로 메모리셀(memory cell)은 하나의 트랜지스터와 하나의 커패시터로 구성된다. 이러한 메모리셀은 리드(Read), 라이트(Write) 및 리프레시(Refresh) 때 워드라인이 인에이블되어 메모리셀의 커패시터에 저장된 전하가 비트라인에 실리고, 비트라인에 실린 신호가 비트라인센스앰프에 의해 센싱 및 증폭된다. 여기서, 워드라인이 선택되기 전에 비트라인은 프리차지(precharge)된다. 비트라인센스앰프는 증폭을 빠르고 쉽게 하기 위해 내부전압보다 큰 레벨을 갖는 전원전압으로 구동된 전원을 공급받아 비트라인을 센싱 및 증폭하는 데, 이를 오버드라이빙(over driving)이라고 한다.
본 발명은 온도에 따라 센스앰프에 전원을 공급하는 동작을 제어할 수 있는 반도체 장치 및 이를 포함하는 반도체 시스템을 제공한다.
이를 위해 본 발명은 기설정된 모드에서 온도신호를 래치하여 생성된 온도래치신호에 응답하여 인에이블되는 제1 전원제어신호를 생성하는 전원제어신호생성부; 및 상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 센스앰프회로를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 외부커맨드 및 외부어드레스를 입력받아 기설정된 모드에서 인에이블되는 모드신호를 생성하는 모드신호생성부; 상기 모드신호에 응답하여 온도코드로부터 온도신호를 생성하는 온도신호생성부; 상기 온도신호에 응답하여 제1 전원제어신호를 생성하는 전원제어신호생성부; 및 상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 센스앰프회로를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 외부커맨드, 외부어드레스 및 온도신호를 출력하는 컨트롤러; 및 상기 외부커맨드 및 상기 외부어드레스를 입력받아 모드신호를 생성하고, 상기 모드신호 및 상기 온도신호에 응답하여 제1 전원제어신호를 생성하며, 상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 반도체 장치를 포함하는 반도체 시스템을 제공한다.
본 발명에 의하면 온도에 따라 센스앰프에 전원을 공급하는 동작을 제어함으로써 전류소모를 감소시킬 수 있는 효과가 있다.
또한, 뱅크가 액티브되지 않은 상태에서 업데이트된 온도정보로 센스앰프를 구동하기 때문에, 센스앰프 구동 중 온도정보가 업데이트되어 발생하는 오동작을 제거할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체 시스템에 포함된 모드신호생성부의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 모드신호생성부에 포함된 신호합성부의 구성을 도시한 회로도이다.
도 4는 도 1에 도시된 반도체 시스템에 포함된 온도신호래치부의 구성을 도시한 회로도이다.
도 5는 도 1에 도시된 반도체 시스템에 포함된 센스앰프회로의 구성을 도시한 블럭도이다.
도 6 및 도 7은 도 1에 도시된 반도체 시스템의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 9는 본발명의 또 다른 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 10은 본발명의 또 다른 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체 시스템은 컨트롤러(1) 및 반도체 장치(2)를 포함한다. 반도체 장치(2)는 모드신호생성부(21), 온도신호생성부(22), 온도신호래치부(23), 전원제어신호생성부(24) 및 센스앰프회로(25)를 포함한다.
컨트롤러(1)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 반도체 장치(2)에 인가한다. 외부커맨드(CMD) 및 외부어드레스(ADD)는 실시예에 따라서 별도의 전송라인들(미도시)을 통해 반도체 장치(2)에 인가되도록 구현하거나 동일한 전송라인들(미도시)을 통해 반도체 장치(2)에 인가되도록 구현될 수도 있다.
모드신호생성부(21)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 입력받아 모드신호(IDLE)를 출력한다. 모드신호(IDLE)는 반도체 장치(2)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서 인에이블되는 신호이다. 모드신호(IDLE)가 인에이블되는 로직레벨은 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 구현할 수 있다. 실시예에 따라서, 모드신호(IDLE)는 전력소모를 줄이기 위해 진입하는 파워다운모드 또는 반도체 장치(2)의 다양한 동작모드에서 인에이블되도록 구현할 수 있다.
온도신호생성부(22)는 반도체 장치(2)의 내부온도에 따라 레벨이 결정되는 온도신호(TS)를 생성한다. 온도신호(TS)는 기설정된 내부온도에서 레벨 천이하는 신호이다. 예를들어, 내부온도가 45°이상일 때는 로직하이레벨을 갖고, 내부온도가 45°미만일 때는 로직로우레벨을 갖도록 구현될 수 있다.
온도신호래치부(23)는 모드신호(IDLE) 및 온도신호(TS)에 응답하여 온도래치신호(TS_LAT)를 생성한다. 온도신호래치부(23)는 모드신호(IDLE)가 인에이블되는 경우 온도신호(TS)를 버퍼링하여 온도래치신호(TS_LAT)로 출력하고, 모드신호(IDLE)가 디스에이블되는 경우 온도래치신호(TS_LAT)를 래치한다.
전원제어신호생성부(24)는 온도래치신호(TS_LAT)에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)를 생성한다. 전원제어신호생성부(24)는 온도래치신호(TS_LAT)에 따라 인에이블 여부가 결정되는 제3 전원제어신호(SAP3)를 생성한다. 좀 더 구체적으로, 내부온도가 기설정된 온도 이상인 경우 로직하이레벨의 온도래치신호(TS_LAT)에 따라 전원제어신호생성부(24)는 기설정된 구간동안 인에이블되는 제3 전원제어신호(SAP3)를 생성한다. 한편, 내부온도가 기설정된 온도 미만인 경우 로직로우레벨의 온도래치신호(TS_LAT)에 따라 전원제어신호생성부(24)는 디스에이블된 제3 전원제어신호(SAP3)를 생성한다. 실시예에 따라서, 전원제어신호생성부(24)는 내부온도의 변화에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2) 및 제4 전원제어신호(SAN) 중 하나의 인에이블 여부를 결정하도록 구현할 수 있다. 또 다른 실시예에서 전원제어신호생성부(24)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN) 중 적어도 2개 이상 신호들의 인에이블 여부를 결정하도록 구현할 수도 있다.
센스앰프회로(25)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)에 응답하여 비트라인(도 5의 BL) 및 상보비트라인(도 5의 BLB)을 센싱 및 증폭한다. 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2) 및 제3 전원제어신호(SAP3)는 센스앰프회로(25)에 포함된 비트라인센스앰프(도 5의 252)에 공급되는 제1 전원(도 5의 RTO)의 구동을 제어한다. 제4 전원제어신호(SAN)는 센스앰프회로(25)에 포함된 비트라인센스앰프(도 5의 252)에 공급되는 제2 전원(도 5의 SB)의 구동을 제어한다. 센스앰프회로(25)에 공급되는 제3 전원제어신호(SAP3)는 앞서 살펴본 바와 같이 내부온도가 기설정된 온도 이상인 경우 인에이블되고, 내부온도가 기설정된 온도 미만인 경우 디스에이블된다. 센스앰프회로(25)의 보다 구체적인 설명은 도 5를 참고하여 후술한다.
도 2를 참고하면, 모드신호생성부(21)는 뱅크액티브신호생성부(211) 및 신호합성부(212)를 포함한다.
뱅크액티브신호생성부(211)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 입력받아 제1 내지 제N 뱅크액티브신호(BA<1:N>)를 생성한다. 뱅크액티브신호생성부(211)는 외부커맨드(CMD) 및 외부어드레스(ADD)의 논리 조합에 따라 선택적으로 인에이블되는 제1 내지 제N 뱅크액티브신호(BA<1:N>)를 인에이블시킨다. 예를 들어, 반도체 장치(2)가 8개의 뱅크들(미도시)로 구현된 경우 뱅크액티브신호생성부(211)는 외부커맨드(CMD) 및 외부어드레스(ADD)의 논리 조합에 따라 선택적으로 인에이블되는 제1 내지 제8 뱅크액티브신호(BA<1:8>)를 생성한다. 제1 내지 제8 뱅크액티브신호(BA<1:8>) 중 제3 뱅크액티브신호(BA<3>)만 인에이블되어 생성되는 경우 반도체 장치(2)에 포함된 8개의 뱅크들(미도시) 중 제3 뱅크(미도시)에 포함된 메모리셀들이 선택되어 엑세스된다. 제1 내지 제N 뱅크액티브신호(BA<1:N>)가 인에이블되는 논리레벨은 실시예에 따라 다양하게 설정될 수 있다.
신호합성부(212)는 제1 내지 제N 뱅크액티브신호(BA<1:N>)를 입력받아 모드신호(IDLE)를 생성한다. 신호합성부(212)는 제1 내지 제N 뱅크액티브신호(BA<1:N>)가 모두 디스에이블되는 경우 인에이블되는 모드신호(IDLE)를 생성한다. 제1 내지 제N 뱅크액티브신호(BA<1:N>)가 모두 디스에이블되는 경우 반도체 장치(2)에 포함된 N개의 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는다.
도 3을 참고하면, 신호합성부(212)는 노어게이트들(NOR1, NOR2, NOR3, NOR4, NOR5) 및 낸드게이트들(NAND1, NAND2)을 포함한다. 노어게이트(NOR1)는 제1 뱅크액티브신호(BA<1>) 및 제2 뱅크액티브신호(BA<2>)를 입력받아 부정논리합 연산을 수행한다. 노어게이트(NOR2)는 제3 뱅크액티브신호(BA<3>) 및 제4 뱅크액티브신호(BA<4>)를 입력받아 부정논리합 연산을 수행한다. 노어게이트(NOR3)는 제5 뱅크액티브신호(BA<5>) 및 제6 뱅크액티브신호(BA<6>)를 입력받아 부정논리합 연산을 수행한다. 노어게이트(NOR4)는 제7 뱅크액티브신호(BA<7>) 및 제8 뱅크액티브신호(BA<8>)를 입력받아 부정논리합 연산을 수행한다. 낸드게이트(NAND1)는 노어게이트(NOR1) 및 노어게이트(NOR2)의 출력신호들을 입력받아 부정논리곱 연산을 수행한다. 낸드게이트(NAND2)는 노어게이트(NOR3) 및 노어게이트(NOR4)의 출력신호들을 입력받아 부정논리곱 연산을 수행한다. 노어게이트(NOR5)는 낸드게이트(NAND1) 및 낸드게이트(NAND2)의 출력신호들을 입력받아 부정논리합 연산을 하여 모드신호(IDLE)를 출력한다. 신호합성부(212)는 뱅크액티브신호(BA<1:8>)가 모두 로직로우레벨로 디스에이블되는 경우 로직하이레벨로 인에이블되는 모드신호(IDLE)를 생성한다. 한편, 신호합성부(212)는 뱅크액티브신호(BA<1:N>)중 적어도 하나 이상의 신호가 로직하이레벨로 인이에블 되는 경우 로직로우레벨로 디스에이블되는 모드신호(IDLE)를 생성한다. 신호합성부(212)의 회로 구성은 뱅크의 수(N) 및 논리 연산의 변화에 따라 다양한 실시예로 구현할 수 있다.
도 4를 참고하면, 온도신호래치부(23)는 선택전달부(231) 및 래치부(232)를 포함한다. 선택전달부(231)는 모드신호(IDLE)가 로직하이레벨로 인에이블되는 경우 온도신호(TS)를 노드(ND1)로 전달한다. 선택전달부(231)는 모드신호(IDLE)가 로직로우레벨로 디스에이블되는 경우 온도신호(TS)가 노드(ND1)로 전달되는 것을 차단한다. 래치부(232)는 노드(ND1)의 신호를 반전 버퍼링 하여 온도래치신호(TS_LAT)로 출력한다. 래치부(232)는 모드신호(IDLE)가 로직로우레벨로 디스에이블되는 경우 노드(ND1)와 노드(ND2)의 신호들을 래치한다. 모드신호(IDLE)에 응답하여 온도신호(TS)로부터 온도래치신호(TS_LAT)를 생성하고, 온도래치신호(TS_LAT)를 래치하는 온도신호래치부(23)의 회로 구성은 실시예에 따라서 다양하게 구현될 수 있다.
도 5를 참고하면, 센스앰프회로(25)는 메모리셀(251), 비트라인센스앰프(252), 제1 전원구동부(253) 및 제2 전원구동부(254)를 포함한다.
메모리셀(251)은 셀트랜지스터(N1) 및 셀커패시터(C1)로 구성된다. 워드라인(SWL)이 선택되어 로직하이레벨로 인에이블되는 경우 셀트랜지스터(N1)가 턴온되어 비트라인(BL)과 셀커패시터(C1) 간에 전하분배(charge sharing)가 발생한다. 워드라인(SWL)은 리드 동작 또는 라이트 동작 등을 위한 액티브 동작이 수행되는 경우에도 선택된다.
비트라인센스앰프(252)는 제1 전원(RTO) 및 제2 전원(SB)을 공급받아 비트라인(BL)및 상보비트라인(BLB)을 센싱 및 증폭한다. 좀 더 구체적으로, 비트라인센스앰프(252)는 전하분배(charge sharing)에 의해 비트라인(BL)과 상보비트라인(BLB) 간에 발생된 미세한 전압차를 센싱하고, 비트라인(BL)과 상보비트라인(BLB)의 신호를 증폭한다.
제1 전원구동부(253)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2) 및 제3 전원제어신호(SAP3)에 응답하여 제1 전원(RTO)을 구동하는 NMOS 트랜지스터들(N2, N3, N4)을 포함한다. NMOS 트랜지스터(N2)는 제1 전원제어신호(SAP1)가 로직하이레벨로 인에이블되는 구간동안 턴온되어 제1 전원(RTO)을 제1 구동전압(VDD1)으로 구동한다. NMOS 트랜지스터(N3)는 제2 전원제어신호(SAP2)가 로직하이레벨로 인에이블되는 구간동안 턴온되어 제1 전원(RTO)을 제2 구동전압(VCORE)으로 구동한다. NMOS 트랜지스터(N4)는 제3 전원제어신호(SAP3)가 로직하이레벨로 인에이블되는 구간동안 턴온되어 제1 전원(RTO)을 제3 구동전압(VDD2)으로 구동한다. 본 실시예에서, 제3 구동전압(VDD2)은 제1 구동전압(VDD1)보다 높은 레벨로 설정되고, 제1 구동전압(VDD1)은 제2 구동전압(VCORE)보다 높은 레벨로 설정된다. 실시예에 따라서, 제1 구동전압(VDD1), 제2 구동전압(VCORE) 및 제3 구동전압(VDD2)의 레벨은 다양하게 설정될 수 있다.
제2 전원구동부(254)는 제4 전원제어신호(SAN)에 응답하여 제2 전원(RB)을 구동하는 NMOS 트랜지스터(N5)를 포함한다. NMOS 트랜지스터(N5)는 제4 전원제어신호(SAN)가 로직하이레벨로 인에이블되는 구간동안 턴온되어 제2 전원(RB)을 접지전압(VSS)으로 구동한다.
이상 살펴본 바와 같이 구성된 반도체 시스템의 동작을 도 6 및 도 7을 참고하여 구체적으로 살펴보면 다음과 같다.
도 6에 도시된 바와 같이, T11 시점에서 워드라인(SWL)이 로직하이레벨로 인에이블되는 경우 전하분배(charge sharing)에 의해 비트라인(BL)과 상보비트라인(BLB) 간에 미세한 전압차가 발생한다. 제1 구간(T12~T13)동안 제1 전원제어신호(SAP1)가 로직하이레벨로 인에이블되어 제1 전원(RTO)이 제1 구동전압(VDD1)으로 구동된다. 제1 전원(RTO)을 공급받은 비트라인센스앰프(252)는 비트라인(BL)및 상보비트라인(BLB)을 센싱 및 증폭한다. 제1 구동전압(VDD1)은 오버드라이빙(over driving)을 위해 외부에서 공급되는 전원전압이다. 제2 구간(T13~T14)동안 제2 전원제어신호(SAP2)가 로직하이레벨로 인에이블되어 제1 전원(RTO)이 제2 구동전압(VCORE)으로 구동된다. 제1 전원(RTO)을 공급받은 비트라인센스앰프(252)는 비트라인(BL)및 상보비트라인(BLB)을 센싱 및 증폭한다. 제2 구동전압(VCORE)은 메모리셀 어레이(미도시)가 형성된 영역에 공급되는 내부전압이다. 온도래치신호(TS_LAT)가 로직하이레벨인 경우 제3 전원제어신호(SAP3)가 제3 구간(T14~T15)동안 로직하이레벨로 인에이블되기 때문에 제1 전원(RTO)은 제3 구동전압(VDD2)으로 구동된다. 제1 전원(RTO)을 공급받은 비트라인센스앰프(252)는 비트라인(BL)및 상보비트라인(BLB)을 센싱 및 증폭한다. 제3 구동전압(VDD2)은 오버드라이빙(over driving)을 위해 외부에서 공급되는 전원전압이다.
한편, 도 7에 도시된 바와 같이, T21 시점에서 워드라인(SWL)이 로직하이레벨로 인에이블되는 경우 전하분배(charge sharing)에 의해 비트라인(BL)과 상보비트라인(BLB) 간에 미세한 전압차가 발생한다. 제4 구간(T22~T23)동안 제1 전원제어신호(SAP1)가 로직하이레벨로 인에이블되어 제1 전원(RTO)이 제1 구동전압(VDD1)으로 구동된다. 제1 전원(RTO)을 공급받은 비트라인센스앰프(252)는 비트라인(BL)및 상보비트라인(BLB)을 센싱 및 증폭한다. 제1 구동전압(VDD1)은 오버드라이빙(over driving)을 위해 외부에서 공급되는 전원전압이다. 제5 구간(T23~T24)동안 제2 전원제어신호(SAP2)가 로직하이레벨로 인에이블되어 제1 전원(RTO)이 제2 구동전압(VCORE)으로 구동된다. 제1 전원(RTO)을 공급받은 비트라인센스앰프(252)는 비트라인(BL)및 상보비트라인(BLB)을 센싱 및 증폭한다. 제2 구동전압(VCORE)은 메모리셀 어레이(미도시)가 형성된 영역에 공급되는 내부전압이다. 온도래치신호(TS_LAT)가 로직로우레벨인 경우 제3 전원제어신호(SAP3)는 디스에이블상태를 유지하기 때문에 제1 전원(RTO)은 제3 구동전압(VDD2)으로 오버드라이빙(over driving)되지 않는다.
이상 살펴본 바와 같이 본 실시예에 의한 반도체 시스템은 반도체 장치(2)의 내부온도에 따라 비트라인센스앰프(252)에 공급되는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정한다. 즉, 본 실시예에 의한 반도체 시스템은 반도체 장치(2)의 내부온도가 기설정된 온도 이상인 경우에만 제1 전원(RTO)을 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)한다. 반면, 본 실시예에 의한 반도체 시스템은 반도체 장치(2)의 내부온도가 기설정된 온도 미만인 경우에는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙되지 않도록 하여 전류 소모를 감소시킨다. 반도체 장치(2)의 내부온도가 낮아질수록 메모리셀의 데이터 보유시간(data retention time)이 증가하므로, 제1 전원(RTO)이 제3 구동전압(VDD2)으로 구동되는 구간이 없더라도 비트라인센스앰프(252)가 비트라인(BL)과 상보비트라인(BLB)을 오류 없이 센싱 및 증폭할 수 있다. 또한, 본 실시예에 따른 반도체 시스템은 반도체 장치(2)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서만 온도신호(TS)를 업데이트한다. 따라서, 반도체 장치(2)에 포함된 비트라인센스앰프(252)의 동작 구간동안 온도신호(TS)가 업데이트되어 발생되는 오동작을 제거할 수 있다.
도 8에 도시된 바와 같이, 본 실시예에 따른 반도체 시스템은 컨트롤러(3) 및 반도체 장치(4)를 포함한다. 반도체 장치(4)는 모드신호생성부(41), 온도센서(42), 온도신호생성부(43), 전원제어신호생성부(44) 및 센스앰프회로(45)를 포함한다.
컨트롤러(3)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 반도체 장치(4)에 인가한다. 외부커맨드(CMD) 및 외부어드레스(ADD)는 실시예에 따라서 별도의 전송라인들(미도시)을 통해 반도체 장치(4)에 인가되도록 구현하거나 동일한 전송라인들(미도시)을 통해 반도체 장치(4)에 인가되도록 구현될 수도 있다.
모드신호생성부(41)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 입력받아 모드신호(IDLE)를 출력한다. 모드신호(IDLE)는 반도체 장치(4)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서 인에이블되는 신호이다. 모드신호(IDLE)가 인에이블되는 로직레벨은 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 구현할 수 있다. 실시예에 따라서, 모드신호(IDLE)는 전력소모를 줄이기 위해 진입하는 파워다운모드 또는 반도체 장치(4)의 다양한 동작모드에서 인에이블되도록 구현할 수 있다.
온도센서(42)는 내부온도에 대한 정보를 포함하는 온도코드(TCODE<1:N>)를 생성한다. 온도코드(TCODE<1:N>)는 내부온도의 구간 별로 대응되는 논리레벨 조합을 갖도록 설정된다. 예를들어, 온도코드(TCODE<1:2>)가 내부온도의 0°이하 구간에 대응하여 "00"의 논리조합을 갖고, 0°~45°구간에 대응하여 "01"의 논리조합을 갖으며, 45°~90°구간에 대응하여 "10"의 논리조합을 갖고, 90이상 구간에 대응하여 "11"의 논리조합을 갖도록 구현할 수 있다. 온도코드(TCODE<1:2>)가 "01"의 논리조합을 갖는다는 것은 TCODE<1>이 로직하이레벨("1")을 갖고, TCODE<2>가 로직로우레벨("0")을 갖는 것을 의미한다. 또한, 온도코드(TCODE<1:2>)가 "10"의 논리조합을 갖는다는 것은 TCODE<1>이 로직로우레벨("0")을 갖고, TCODE<2>가 로직하이레벨("1")을 갖는 것을 의미한다. 온도코드(TCODE<1:N>)의 비트수(N) 및 내부온도의 구간 별로 대응하는 온도코드(TCODE<1:N>)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다.
온도신호생성부(43)는 모드신호(IDLE) 및 온도코드(TCODE<1:N>)에 응답하여 온도신호(TS)를 생성한다. 온도신호(TS)는 기설정된 내부온도에서 레벨 천이하는 신호이다. 예를들어, 내부온도가 45°이상일 때는 로직하이레벨을 갖고, 내부온도가 45°미만일 때는 로직로우레벨을 갖도록 구현될 수 있다. 온도신호생성부(43)는 모드신호(IDLE)가 인에이블되는 경우에만 온도코드(TCODE<1:N>)로부터 온도신호(TS)를 생성하여 출력하고, 모드신호(IDLE)가 디스에이블되는 경우에는 온도신호(TS)를 래치한다.
전원제어신호생성부(44)는 온도신호(TS)에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)를 생성한다. 전원제어신호생성부(44)는 온도신호(TS)에 따라 인에이블 여부가 결정되는 제3 전원제어신호(SAP3)를 생성한다. 좀 더 구체적으로, 내부온도가 기설정된 온도 이상인 경우 로직하이레벨의 온도신호(TS)에 따라 전원제어신호생성부(44)는 기설정된 구간동안 인에이블되는 제3 전원제어신호(SAP3)를 생성한다. 한편, 내부온도가 기설정된 온도 미만인 경우 로직로우레벨의 온도신호(TS)에 따라 전원제어신호생성부(44)는 디스에이블된 제3 전원제어신호(SAP3)를 생성한다. 실시예에 따라서, 전원제어신호생성부(44)는 내부온도의 변화에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2) 및 제4 전원제어신호(SAN) 중 하나의 인에이블 여부를 결정하도록 구현할 수 있다. 또 다른 실시예에서 전원제어신호생성부(44)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN) 중 적어도 2개 이상 신호들의 인에이블 여부를 결정하도록 구현할 수도 있다.
센스앰프회로(45)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)에 응답하여 비트라인(미도시) 및 상보비트라인(미도시)을 센싱 및 증폭한다. 센스앰프회로(45)에 공급되는 제3 전원제어신호(SAP3)는 앞서 살펴본 바와 같이 내부온도가 기설정된 온도 이상인 경우 인에이블되고, 내부온도가 기설정된 온도 미만인 경우 디스에이블된다.
도 8에 도시된 반도체 시스템은 내부온도에 따라 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정하는데, 도 1에 도시된 반도체 시스템과 달리 온도코드(TCODE<1:N>)를 입력받아 제3 전원제어신호(SAP3)의 인에이블 여부를 결정한다.
본 실시예에 의한 반도체 시스템은 반도체 장치(4)의 내부온도에 따라 센스앰프회로(45)에 공급되는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정한다. 즉, 본 실시예에 의한 반도체 시스템은 반도체 장치(4)의 내부온도가 기설정된 온도 이상인 경우에만 제1 전원(RTO)을 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)한다. 반면, 본 실시예에 의한 반도체 시스템은 반도체 장치(4)의 내부온도가 기설정된 온도 미만인 경우에는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙되지 않도록 하여 전류 소모를 감소시킨다. 반도체 장치(4)의 내부온도가 낮아질수록 메모리셀의 데이터 보유시간(data retention time)이 증가하므로, 제1 전원(RTO)이 제3 구동전압(VDD2)으로 구동되는 구간이 없더라도 센스앰프회로(45)가 비트라인(BL)과 상보비트라인(BLB)을 오류 없이 센싱 및 증폭할 수 있다. 또한, 본 실시예에 따른 반도체 시스템은 반도체 장치(4)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서만 온도신호(TS)를 업데이트한다. 따라서, 반도체 장치(4)에 포함된 센스앰프회로(45)의 동작 구간동안 온도신호(TS)가 업데이트되어 발생되는 오동작을 제거할 수 있다.
도 9에 도시된 바와 같이, 본 실시예에 따른 반도체 시스템은 컨트롤러(5) 및 반도체 장치(6)를 포함한다. 반도체 장치(6)는 모드신호생성부(61), 온도신호래치부(62), 전원제어신호생성부(63) 및 센스앰프회로(64)를 포함한다.
컨트롤러(5)는 외부커맨드(CMD), 외부어드레스(ADD) 및 온도신호(TS)를 반도체 장치(6)에 인가한다. 외부커맨드(CMD) 및 외부어드레스(ADD)는 실시예에 따라서 별도의 전송라인들(미도시)을 통해 반도체 장치(6)에 인가되도록 구현하거나 동일한 전송라인들(미도시)을 통해 반도체 장치(6)에 인가되도록 구현될 수 있다. 컨트롤러(5)는 온도신호생성부(51)를 포함한다. 온도신호생성부(51)는 내부온도에 따라 레벨이 결정되는 온도신호(TS)를 생성한다. 온도신호(TS)는 기설정된 내부온도에서 레벨 천이하는 신호이다. 예를들어, 내부온도가 45°이상일 때는 로직하이레벨을 갖고, 내부온도가 45°미만일 때는 로직로우레벨을 갖도록 구현될 수 있다.
모드신호생성부(61)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 입력받아 모드신호(IDLE)를 출력한다. 모드신호(IDLE)는 반도체 장치(6)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서 인에이블되는 신호이다. 모드신호(IDLE)가 인에이블되는 로직레벨은 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 구현할 수 있다. 실시예에 따라서, 모드신호(IDLE)는 전력소모를 줄이기 위해 진입하는 파워다운모드 또는 반도체 장치(6)의 다양한 동작모드에서 인에이블되도록 구현할 수 있다.
온도신호래치부(62)는 모드신호(IDLE) 및 온도신호(TS)에 응답하여 온도래치신호(TS_LAT)를 생성한다. 온도신호래치부(62)는 모드신호(IDLE)가 인에이블되는 경우 온도신호(TS)를 버퍼링하여 온도래치신호(TS_LAT)로 출력하고, 모드신호(IDLE)가 디스에이블되는 경우 온도래치신호(TS_LAT)를 래치한다.
전원제어신호생성부(63)는 온도래치신호(TS_LAT)에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)를 생성한다. 전원제어신호생성부(63)는 온도래치신호(TS_LAT)에 따라 인에이블 여부가 결정되는 제3 전원제어신호(SAP3)를 생성한다. 좀 더 구체적으로, 내부온도가 기설정된 온도 이상인 경우 로직하이레벨의 온도래치신호(TS_LAT)에 따라 전원제어신호생성부(63)는 기설정된 구간동안 인에이블되는 제3 전원제어신호(SAP3)를 생성한다. 한편, 내부온도가 기설정된 온도 미만인 경우 로직로우레벨의 온도래치신호(TS_LAT)에 따라 전원제어신호생성부(63)는 디스이블된 제3 전원제어신호(SAP3)를 생성한다. 실시예에 따라서, 전원제어신호생성부(63)는 내부온도의 변화에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2) 및 제4 전원제어신호(SAN) 중 하나의 인에이블 여부를 결정하도록 구현할 수 있다. 또 다른 실시예에서 전원제어신호생성부(63)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN) 중 적어도 2개 이상 신호들의 인에이블 여부를 결정하도록 구현할 수도 있다.
센스앰프회로(64)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)에 응답하여 비트라인(미도시) 및 상보비트라인(미도시)을 센싱 및 증폭한다. 센스앰프회로(64)에 공급되는 제3 전원제어신호(SAP3)는 앞서 살펴본 바와 같이 내부온도가 기설정된 온도 이상인 경우 인에이블되고, 내부온도가 기설정된 온도 미만인 경우 디스에이블된다.
도 9에 도시된 반도체 시스템은 내부온도에 따라 제1 전원(RTO)이 제3구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정하는데, 도 1에 도시된 반도체 시스템과 달리 온도신호(TS)를 생성하는 온도신호생성부(51)가 컨트롤러(5)에 구비된다.
본 실시예에 의한 반도체 시스템은 반도체 장치(6)의 내부온도에 따라 센스앰프회로(64)에 공급되는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정한다. 즉, 본 실시예에 의한 반도체 시스템은 반도체 장치(6)의 내부온도가 기설정된 온도 이상인 경우에만 제1 전원(RTO)을 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)한다. 반면, 본 실시예에 의한 반도체 시스템은 반도체 장치(6)의 내부온도가 기설정된 온도 미만인 경우에는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙되지 않도록 하여 전류 소모를 감소시킨다. 반도체 장치(6)의 내부온도가 낮아질수록 메모리셀의 데이터 보유시간(data retention time)이 증가하므로, 제1 전원(RTO)이 제3 구동전압(VDD2)으로 구동되는 구간이 없더라도 센스앰프회로(64)가 비트라인(BL)과 상보비트라인(BLB)을 오류 없이 센싱 및 증폭할 수 있다. 또한, 본 실시예에 따른 반도체 시스템은 반도체 장치(6)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서만 온도신호(TS)를 업데이트한다. 따라서, 반도체 장치(6)에 포함된 센스앰프회로(64)의 동작 구간동안 온도신호(TS)가 업데이트되어 발생되는 오동작을 제거할 수 있다.
도 10에 도시된 바와 같이, 본 실시예에 따른 반도체 시스템은 컨트롤러(7) 및 반도체 장치(8)를 포함한다. 반도체 장치(8)는 모드신호생성부(81), 온도신호생성부(82), 전원제어신호생성부(83) 및 센스앰프회로(84)를 포함한다.
컨트롤러(7)는 외부커맨드(CMD), 외부어드레스(ADD) 및 온도코드(TCODE<1:N>)를 반도체 장치(8)에 인가한다. 외부커맨드(CMD) 및 외부어드레스(ADD)는 실시예에 따라서 별도의 전송라인들(미도시)을 통해 반도체 장치(8)에 인가되도록 구현하거나 동일한 전송라인들(미도시)을 통해 반도체 장치(8)에 인가되도록 구현될 수도 있다. 컨트롤러(7)는 온도센서(71)를 포함한다. 온도센서(71)는 내부온도에 대한 정보를 포함하는 온도코드(TCODE<1:N>)를 생성한다. 온도코드(TCODE<1:N>)는 내부온도의 구간 별로 대응되는 논리레벨 조합을 갖도록 설정된다. 예를들어, 온도코드(TCODE<1:2>)가 내부온도의 0°이하 구간에 대응하여 "00"의 논리조합을 갖고, 0°~45°구간에 대응하여 "01"의 논리조합을 갖으며, 45°~90°구간에 대응하여 "10"의 논리조합을 갖고, 90이상 구간에 대응하여 "11"의 논리조합을 갖도록 구현할 수 있다. 온도코드(TCODE<1:2>)가 "01"의 논리조합을 갖는다는 것은 TCODE<1>이 로직하이레벨("1")을 갖고, TCODE<2>가 로직로우레벨("0")을 갖는 것을 의미한다. 또한, 온도코드(TCODE<1:2>)가 "10"의 논리조합을 갖는다는 것은 TCODE<1>이 로직로우레벨("0")을 갖고, TCODE<2>가 로직하이레벨("1")을 갖는 것을 의미한다. 온도코드(TCODE<1:N>)의 비트수(N) 및 내부온도의 구간 별로 대응하는 온도코드(TCODE<1:N>)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다.
모드신호생성부(81)는 외부커맨드(CMD) 및 외부어드레스(ADD)를 입력받아 모드신호(IDLE)를 출력한다. 모드신호(IDLE)는 반도체 장치(8)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서 인에이블되는 신호이다. 모드신호(IDLE)가 인에이블되는 로직레벨은 실시예에 따라서 로직하이레벨 또는 로직로우레벨로 구현할 수 있다. 실시예에 따라서, 모드신호(IDLE)는 전력소모를 줄이기 위해 진입하는 파워다운모드 또는 반도체 장치(8)의 다양한 동작모드에서 인에이블되도록 구현할 수 있다.
온도신호생성부(82)는 모드신호(IDLE) 및 온도코드(TCODE<1:N>)에 응답하여 온도신호(TS)를 생성한다. 온도신호(TS)는 기설정된 내부온도에서 레벨 천이하는 신호이다. 예를들어, 내부온도가 45°이상일 때는 로직하이레벨을 갖고, 내부온도가 45°미만일 때는 로직로우레벨을 갖도록 구현될 수 있다. 온도신호생성부(82)는 모드신호(IDLE)가 인에이블되는 경우에만 온도코드(TCODE<1:N>)로부터 온도신호(TS)를 생성하여 출력하고, 모드신호(IDLE)가 디스에이블되는 경우에는 온도신호(TS)를 래치한다.
전원제어신호생성부(83)는 온도신호(TS)에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)를 생성한다. 전원제어신호생성부(83)는 온도신호(TS)에 따라 인에이블 여부가 결정되는 제3 전원제어신호(SAP3)를 생성한다. 좀 더 구체적으로, 내부온도가 기설정된 온도 이상인 경우 로직하이레벨의 온도신호(TS)에 따라 전원제어신호생성부(83)는 기설정된 구간에서 인에이블되는 제3 전원제어신호(SAP3)를 생성한다. 한편, 내부온도가 기설정된 온도 미만인 경우 로직로우레벨의 온도신호(TS)에 따라 전원제어신호생성부(83)는 기설정된 구간에서 디스에이블되는 제3 전원제어신호(SAP3)를 생성한다. 실시예에 따라서, 전원제어신호생성부(83)는 내부온도의 변화에 따라 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2) 및 제4 전원제어신호(SAN) 중 하나의 인에이블 여부를 결정하도록 구현할 수 있다. 또 다른 실시예에서 전원제어신호생성부(44)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN) 중 적어도 2개 이상 신호들의 인에이블 여부를 결정하도록 구현할 수도 있다.
센스앰프회로(84)는 제1 전원제어신호(SAP1), 제2 전원제어신호(SAP2), 제3 전원제어신호(SAP3) 및 제4 전원제어신호(SAN)에 응답하여 비트라인(미도시) 및 상보비트라인(미도시)을 센싱 및 증폭한다. 센스앰프회로(84)에 공급되는 제3 전원제어신호(SAP3)는 앞서 살펴본 바와 같이 내부온도가 기설정된 온도 이상인 경우 인에이블되고, 내부온도가 기설정된 온도 미만인 경우 디스에이블된다.
도 10에 도시된 반도체 시스템은 내부온도에 따라 제1 전원(RTO)이 제3구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정하는데, 도 1에 도시된 반도체 시스템과 달리 온도코드(TCODE<1:N>)를 생성하는 온도센서(71)가 컨트롤러(7)에 구비되고, 온도코드(TCODE<1:N>)를 입력받아 제3 전원제어신호(SAP3)의 인에이블 여부를 결정한다.
본 실시예에 의한 반도체 시스템은 반도체 장치(8)의 내부온도에 따라 센스앰프회로(84)에 공급되는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)될지 여부를 결정한다. 즉, 본 실시예에 의한 반도체 시스템은 반도체 장치(8)의 내부온도가 기설정된 온도 이상인 경우에만 제1 전원(RTO)을 제3 구동전압(VDD2)에 의해 오버드라이빙(over driving)한다. 반면, 본 실시예에 의한 반도체 시스템은 반도체 장치(8)의 내부온도가 기설정된 온도 미만인 경우에는 제1 전원(RTO)이 제3 구동전압(VDD2)에 의해 오버드라이빙되지 않도록 하여 전류 소모를 감소시킨다. 반도체 장치(8)의 내부온도가 낮아질수록 메모리셀의 데이터 보유시간(data retention time)이 증가하므로, 제1 전원(RTO)이 제3 구동전압(VDD2)으로 구동되는 구간이 없더라도 센스앰프회로(84)가 비트라인(BL)과 상보비트라인(BLB)을 오류 없이 센싱 및 증폭할 수 있다. 또한, 본 실시예에 따른 반도체 시스템은 반도체 장치(8)에 포함된 모든 뱅크들(미도시)에 대한 액티브동작이 수행되지 않는 동작모드에서만 온도신호(TS)를 업데이트한다. 따라서, 반도체 장치(8)에 포함된 센스앰프회로(84)의 동작 구간동안 온도신호(TS)가 업데이트되어 발생되는 오동작을 제거할 수 있다.
1: 컨트롤러 2: 반도체 장치
21: 모드신호생성부 22: 온도신호생성부
23: 온도신호래치부 24: 전원제어신호생성부
25: 센스앰프회로 211: 뱅크액티브신호생성부
212: 신호합성부 251: 메모리셀
252: 비트라인센스앰프 253: 제1 전원구동부
254: 제2 전원구동부

Claims (24)

  1. 기설정된 모드에서 온도신호를 래치하여 생성된 온도래치신호에 응답하여 인에이블되는 제1 전원제어신호를 생성하는 전원제어신호생성부; 및
    상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 센스앰프회로를 포함하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 기설정된 모드는 모든 뱅크들에 대한 액티브동작이 수행되지 않도록 설정되는 반도체 장치.
  3. 제 1 항에 있어서, 상기 온도신호는 기설정된 내부온도 이상에서 레벨 천이하는 반도체 장치.
  4. 제 3 항에 있어서, 상기 제1 전원제어신호는 상기 온도신호가 제1 논리레벨인 경우 인에이블되고, 상기 제1 전원제어신호는 상기 온도신호가 제2 논리레벨인 경우 디스에이블되는 반도체 장치.
  5. 제 1 항에 있어서,
    외부커맨드 및 외부어드레스를 입력받아 뱅크액티브신호를 생성하는 뱅크액티브신호생성부; 및
    상기 뱅크액티브신호에 응답하여 상기 기설정된 모드에서 인에이블되는 모드신호를 생성하는 신호합성부를 더 포함하는 반도체 장치.
  6. 제 1 항에 있어서, 상기 센스앰프회로는 워드라인에 의해 메모리셀이 선택된 후 제1 구간동안 제2 전원제어신호에 응답하여 제2 구동전압으로 구동된 상기 제1 전원을 공급받고, 상기 제1 구간이 종료된 시점부터 제2 구간동안 제3 전원제어신호에 응답하여 제3 구동전압으로 구동된 상기 제1 전원을 공급받으며, 상기 제2 구간이 종료된 시점부터 제3 구간동안 상기 제1 전원제어신호에 응답하여 상기 제1 구동전압으로 구동된 상기 제1 전원을 공급받는 반도체 장치.
  7. 제 6 항에 있어서, 상기 제1 구동전압은 상기 제2 구동전압보다 크고, 상기 제2 구동전압은 상기 제3 구동전압보다 크게 설정되는 반도체 장치.
  8. 외부커맨드 및 외부어드레스를 입력받아 기설정된 모드에서 인에이블되는 모드신호를 생성하는 모드신호생성부;
    상기 모드신호에 응답하여 온도코드로부터 온도신호를 생성하는 온도신호생성부;
    상기 온도신호에 응답하여 제1 전원제어신호를 생성하는 전원제어신호생성부; 및
    상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 센스앰프회로를 포함하는 반도체 장치.
  9. 제 8 항에 있어서, 상기 모드신호생성부는
    상기 외부커맨드 및 상기 외부어드레스를 입력받아 뱅크액티브신호를 생성하는 뱅크액티브신호생성부; 및
    상기 뱅크액티브신호에 응답하여 상기 모드신호를 생성하는 신호합성부를 포함하는 반도체 장치.
  10. 제 8 항에 있어서, 상기 온도코드는 다수 비트들로 구성되고, 상기 다수 비트들은 내부온도의 온도구간들에 대응하는 논리레벨 조합을 갖는 반도체 장치.
  11. 제 8 항에 있어서, 상기 온도신호생성부는 상기 모드신호가 인에이블되는 경우 상기 온도코드에 따라 감지된 내부온도에 따라 상기 온도신호를 생성하고, 상기 모드신호가 디스에이블되는 경우 상기 온도신호를 래치하는 반도체 장치.
  12. 제 11 항에 있어서, 상기 온도신호는 기설정된 내부온도 이상에서 레벨 천이하는 반도체 장치.
  13. 제 12 항에 있어서, 상기 제1 전원제어신호는 상기 온도신호가 제1 논리레벨인 경우 인에이블되고, 상기 제1 전원제어신호는 상기 온도신호가 제2 논리레벨인 경우 디스에이블되는 반도체 장치.
  14. 제 8 항에 있어서, 상기 센스앰프회로는 워드라인에 의해 메모리셀이 선택된 후 제1 구간동안 제2 전원제어신호에 응답하여 제2 구동전압으로 구동된 상기 제1 전원을 공급받고, 상기 제1 구간이 종료된 시점부터 제2 구간동안 제3 전원제어신호에 응답하여 제3 구동전압으로 구동된 상기 제1 전원을 공급받으며, 상기 제2 구간이 종료된 시점부터 제3 구간동안 상기 제1 전원제어신호에 응답하여 상기 제1 구동전압으로 구동된 상기 제1 전원을 공급받는 반도체 장치.
  15. 제 14 항에 있어서, 상기 제1 구동전압은 상기 제2 구동전압보다 크고, 상기 제2 구동전압은 상기 제3 구동전압보다 크게 설정되는 반도체 장치.
  16. 외부커맨드, 외부어드레스 및 온도신호를 출력하는 컨트롤러; 및
    상기 외부커맨드 및 상기 외부어드레스를 입력받아 모드신호를 생성하고, 상기 모드신호 및 상기 온도신호에 응답하여 제1 전원제어신호를 생성하며, 상기 제1 전원제어신호에 응답하여 제1 구동전압으로 구동된 제1 전원을 공급받아, 비트라인을 센싱 및 증폭하는 반도체 장치를 포함하는 반도체 시스템.
  17. 제 16 항에 있어서, 상기 온도신호는 기설정된 온도 이상에서 레벨 천이하는 반도체 시스템.
  18. 제 17 항에 있어서, 상기 제1 전원제어신호는 상기 온도신호가 제1 논리레벨인 경우 인에이블되고, 상기 제1 전원제어신호는 상기 온도신호가 제2 논리레벨인 경우 디스에이블되는 반도체 시스템.
  19. 제 16 항에 있어서, 상기 반도체 장치는
    기설정된 모드에서 인에이블되는 상기 모드신호에 응답하여 상기 온도신호를 래치하여 온도래치신호로 출력하는 온도신호래치부;
    상기 온도래치신호에 응답하여 인에이블되는 상기 제1 전원제어신호를 생성하는 전원제어신호생성부; 및
    상기 제1 전원제어신호에 응답하여 상기 제1 구동전압으로 구동된 상기 제1 전원을 공급받아, 상기 비트라인을 센싱 및 증폭하는 센스앰프회로를 포함하는 반도체 시스템.
  20. 제 19 항에 있어서, 상기 기설정된 모드는 모든 뱅크들에 대한 액티브동작이 수행되지 않도록 설정되는 반도체 시스템.
  21. 제 19 항에 있어서, 상기 반도체 장치는
    상기 외부커맨드 및 상기 외부어드레스를 입력받아 뱅크액티브신호를 생성하는 뱅크액티브신호생성부; 및
    상기 뱅크액티브신호에 응답하여 상기 기설정된 모드에서 인에이블되는 상기 모드신호를 생성하는 신호합성부를 더 포함하는 반도체 시스템.
  22. 제 19 항에 있어서, 상기 센스앰프회로는 워드라인에 의해 메모리셀이 선택된 후 제1 구간동안 제2 전원제어신호에 응답하여 제2 구동전압으로 구동된 상기 제1 전원을 공급받고, 상기 제1 구간이 종료된 시점부터 제2 구간동안 제3 전원제어신호에 응답하여 제3 구동전압으로 구동된 상기 제1 전원을 공급받으며, 상기 제2 구간이 종료된 시점부터 제3 구간동안 상기 제1 전원제어신호에 응답하여 상기 제1 구동전압으로 구동된 상기 제1 전원을 공급받는 반도체 시스템.
  23. 제 22 항에 있어서, 상기 제1 구동전압은 상기 제2 구동전압보다 크고, 상기 제2 구동전압은 상기 제3 구동전압보다 크게 설정되는 반도체 시스템.
  24. 제 16 항에 있어서, 상기 온도신호는 다수 비트들로 구성되고, 상기 다수 비트들은 내부온도의 온도구간들에 대응하는 논리레벨 조합을 갖는 반도체 장치.
KR1020140080468A 2014-06-30 2014-06-30 반도체 장치 및 이를 포함하는 반도체 시스템 KR20160001948A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140080468A KR20160001948A (ko) 2014-06-30 2014-06-30 반도체 장치 및 이를 포함하는 반도체 시스템
US14/497,420 US9343137B2 (en) 2014-06-30 2014-09-26 Semiconductor devices and semiconductor systems including the same
CN201410535597.XA CN105321549B (zh) 2014-06-30 2014-10-11 半导体器件和包括半导体器件的半导体系统
TW103140539A TWI650835B (zh) 2014-06-30 2014-11-21 半導體裝置及包含該半導體裝置的半導體系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140080468A KR20160001948A (ko) 2014-06-30 2014-06-30 반도체 장치 및 이를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20160001948A true KR20160001948A (ko) 2016-01-07

Family

ID=54931237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140080468A KR20160001948A (ko) 2014-06-30 2014-06-30 반도체 장치 및 이를 포함하는 반도체 시스템

Country Status (4)

Country Link
US (1) US9343137B2 (ko)
KR (1) KR20160001948A (ko)
CN (1) CN105321549B (ko)
TW (1) TWI650835B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122586A (ko) * 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR102324267B1 (ko) * 2015-09-10 2021-11-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP6637374B2 (ja) * 2016-04-27 2020-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサ
KR20180038342A (ko) * 2016-10-06 2018-04-16 에스케이하이닉스 주식회사 반도체장치
CN106681199B (zh) * 2016-10-26 2019-03-12 恒大法拉第未来智能汽车（广东）有限公司 一种电源输出控制系统、方法及车辆
KR20180055148A (ko) * 2016-11-16 2018-05-25 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20200099794A (ko) * 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20200109756A (ko) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 반도체장치
TWI793437B (zh) * 2020-08-17 2023-02-21 鈺創科技股份有限公司 具有強化存取暨回復架構之動態隨機存取記憶體

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW325599B (en) * 1995-09-01 1998-01-21 Toshiba Co Ltd Semiconductor integrated circuit device
US6535415B2 (en) 1999-02-22 2003-03-18 Hitachi, Ltd. Semiconductor device
WO2002039456A1 (fr) * 2000-11-09 2002-05-16 Fujitsu Limited Memoire a semi-conducteurs et son procede de commande
CN1954389B (zh) * 2004-06-22 2012-10-03 富士通半导体股份有限公司 半导体存储器
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US6965520B1 (en) * 2004-08-03 2005-11-15 Texas Instruments Incorporated Delay system for generating control signals in ferroelectric memory devices
KR100869360B1 (ko) 2007-03-02 2008-11-19 주식회사 하이닉스반도체 오버 드라이빙 펄스 발생기 및 이를 포함하는 메모리장치.
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
CN102290096A (zh) * 2010-06-18 2011-12-21 黄效华 静态随机存取存储器的译码和逻辑控制电路
KR20140006219A (ko) 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Also Published As

Publication number Publication date
TW201601255A (zh) 2016-01-01
CN105321549A (zh) 2016-02-10
US9343137B2 (en) 2016-05-17
CN105321549B (zh) 2019-05-07
TWI650835B (zh) 2019-02-11
US20150380074A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR20160001948A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US7492654B2 (en) Memory device for retaining data during power-down mode and method of operating the same
KR102197137B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US10529389B2 (en) Apparatuses and methods for calibrating sense amplifiers in a semiconductor memory
KR20160122586A (ko) 반도체장치 및 이를 포함하는 반도체시스템
US7852694B2 (en) Semiconductor memory device for reducing precharge time
US20170236573A1 (en) Semiconductor device including sense amplifier having power down
KR20060018972A (ko) 비트 라인 감지 증폭기 제어 회로
US20090021995A1 (en) Early Write Method and Apparatus
US9390770B2 (en) Apparatuses and methods for accessing memory including sense amplifier sections and coupled sources
KR101470529B1 (ko) 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
CN110047524B (zh) 半导体存储器件
US8514644B2 (en) Bit line sense amplifier control circuit and semiconductor memory apparatus having the same
CN111583980B (zh) 半导体存储器装置
KR100620654B1 (ko) 계층적 비트 라인 구조를 갖는 메모리 장치
KR20080065114A (ko) 반도체 메모리 장치 및 그것의 오버 드라이빙 방법
KR20160046135A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US9384804B1 (en) Semiconductor device and semiconductor system
US7626872B2 (en) Semiconductor memory device and its driving method
KR101008989B1 (ko) 제어신호생성회로
KR20150093076A (ko) 반도체 장치
KR20060039266A (ko) 반도체 메모리 장치의 센스앰프 구동전압 제어회로
KR100734321B1 (ko) 반도체 메모리 장치 및 이의 구동방법
KR20070068649A (ko) 반도체 메모리 소자의 데이터 패스 구조

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination