KR20080065114A - 반도체 메모리 장치 및 그것의 오버 드라이빙 방법 - Google Patents
반도체 메모리 장치 및 그것의 오버 드라이빙 방법 Download PDFInfo
- Publication number
- KR20080065114A KR20080065114A KR1020070002095A KR20070002095A KR20080065114A KR 20080065114 A KR20080065114 A KR 20080065114A KR 1020070002095 A KR1020070002095 A KR 1020070002095A KR 20070002095 A KR20070002095 A KR 20070002095A KR 20080065114 A KR20080065114 A KR 20080065114A
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- driver
- block
- over
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
Description
Claims (31)
- 센스 앰프에 연결된 전원라인;상기 센스 앰프의 센싱 구간에서 상기 전원라인에 외부전압(VEXT)을 인가하는 오버 드라이버; 및상기 센스 앰프의 증폭 구간에서 상기 전원라인에 내부전압(VINTA)을 인가하는 내부전압 드라이버를 포함하되,상기 오버 드라이버는 블럭 단위로 오버 드라이빙을 실시하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 블럭 단위로 오버 드라이빙하기 위하여 블럭신호를 생성하는 블럭 신호 생성기를 더 포함하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 블럭 신호 생성기는 로우 디코더인 반도체 메모리 장치.
- 제 3 항에 있어서,상기 로우 디코더는 외부로부터 어드레스를 입력받아 최상위비트(MSB)를 상기 블럭 신호로 사용하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 내부전압 드라이버는 상기 오버 드라이버가 동작할 때 멈추는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 외부 전압은 센싱이 시작되는 시점부터 일정구간동안 공급되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 블럭 단위는 하나의 메모리 블럭인 반도체 메모리 장치.
- 제 1 항에 있어서,상기 내부전압 드라이버는 메모리 셀 어레이의 컨정션에 배치되는 반도체 메모리 장치.
- 제 8 항에 있어서,상기 오버 드라이버는 상기 컨정션에 배치되는 반도체 메모리 장치.
- 제 8 항에 있어서,상기 오버 드라이버는 상기 메모리 셀 어레이 밖에 배치되는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 오버 드라이버는 상기 외부전압이 상기 전원라인에 갑작스럽게 인가되지 않도록 전류량을 조절하기 위한 전류조절회로를 더 포함하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 전류조절회로는 기준전압(REF)에 응답하여 턴온되며, 상기 기준전압은 상기 반도체 메모리 장치의 내부로부터 제공되는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 오버 드라이버는 상기 전원라인 양끝단에 연결되어 상기 외부전압을 공급하는 반도체 메모리 장치.
- 센스 앰프의 상보적인 비트라인 쌍에 각각 연결되어 전압을 공급하는 전원라인쌍;상기 센스 앰프의 증폭 구간동안 상기 전원라인 쌍에 각각 내부전압들을 공급하는 내부전압 드라이버들; 및상기 센스 앰프의 센싱 구간동안 상기 전원라인쌍에 외부전압들을 공급하는 오버 드라이버들을 포함하되,상기 오버드라이버들은 블럭 단위로 오버 드라이빙을 실시하는 반도체 메모리 장치.
- 센스 앰프를 갖는 복수의 메모리 블럭들을 갖는 메모리 셀 어레이;상기 센스 앰프에 오버 드라이빙을 실시하는 오버 드라이버;상기 센스 앰프가 센싱을 시작할 때 상기 오버 드라이빙을 실시하도록 상기 제 1 신호를 생성하는 제어회로; 및어드레스를 입력받아 상기 메모리 셀 어레이의 해당하는 워드라인을 활성화시키도록 디코딩하며, 상기 메모리 셀 어레이의 복수의 블럭들을 선택하는 제 2 신호를 생성하는 로우 디코더를 포함하되,상기 오버 드라이버는 상기 제 1 및 제 2 신호에 응답하여 블럭 단위로 오버 드라이빙을 실시하는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 2 신호는 상기 어드레스 중에서 최상위비트(MSB)가 이용되는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 블럭 단위는 하나의 메모리 블럭인 반도체 메모리 장치.
- 제 15 항에 있어서,상기 메모리 셀 어레이는 상기 센스 앰프의 비트라인에 전압을 공급하는 전원라인들을 포함하는 반도체 메모리 장치.
- 제 18 항에 있어서,상기 제 1 및 제 2 신호들에 응답하여 상기 오버 드라이버는 선택된 블럭의 전원라인들에 외부전압(VEXT)을 인가하는 반도체 메모리 장치.
- 제 19 항에 있어서,상기 메모리 셀 어레이는 상기 전원라인들에 내부전압을 공급하는 내부전압 드라이버를 포함하는 반도체 메모리 장치.
- 제 20 항에 있어서,상기 센스 앰프의 증폭구간에서 상기 전원라인들은 상기 내부전압 드라이버로부터 상기 내부전압을 공급받는 반도체 메모리 장치.
- 제 20 항에 있어서,상기 내부전압 드라이버는 상기 메모리 셀 어레이의 컨정션에 배치되는 반도 체 메모리 장치.
- 제 15 항에 있어서,상기 오버 드라이버는 상기 메모리 셀 어레이를 기준으로 위, 아래로 배치되는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 2 신호는 메모리 블럭들을 선택하는 복수의 블럭 신호를 포함하며,상기 오버 드라이버는 상기 제 1 신호 및 상기 복수의 블럭 신호를 각각 입력받아 상기 외부전압을 생성하는 상기 복수의 외부전압 발생회로들을 포함하는 반도체 메모리 장치.
- 제 18 항에 있어서,상기 오버 드라이버는 상기 외부전압이 상기 전원라인에 갑작스럽게 인가되지 않도록 전류량을 조절하기 위한 전류조절회로를 더 포함하는 반도체 메모리 장치.
- 제 25 항에 있어서,상기 전류조절회로는 제 3 신호(REF)에 응답하여 턴온되며, 상기 제 3 신호는 상기 제어회로부터 제공되는 반도체 메모리 장치.
- 센스 앰프의 오버 드라이빙 방법에 있어서:(a) 상기 센스 앰프의 센싱 구간에서 오버 드라이빙 신호를 생성하는 단계;(b) 오버 드라이빙을 실시할 블럭들을 선택하는 단계; 및(c) 상기 오버 드라이빙 신호에 응답하여 상기 선택된 블럭들만 오버 드라이빙을 실시하는 센스 앰프의 오버 드라이빙 방법.
- 제 27 항에 있어서,상기 (b) 단계에서 상기 블럭들을 선택하기 위한 블럭 신호를 생성하는 블럭 신호 생성기를 포함하는 센스 앰프의 오버 드라이빙 방법.
- 제 28 항에 있어서,상기 블럭 신호 생성기는 로우 디코더이며, 상기 로우 디코더는 입력되는 어드레스 중에서 최상위비트(MSB)를 상기 블럭 신호로 이용하는 센스 앰프의 오버 드라이빙 방법.
- 제 27 항에 있어서,상기 오버 드라이빙 신호는 상기 센스 앰프의 센싱되는 시점에 생성되는 센스 앰프의 오버 드라이빙 방법.
- 제 27 항에 있어서,상기 (c) 단계에서, 상기 오버 드라이빙을 실시할 때 갑자기 많은 양의 전류가 흐르는 것을 조절하기 위한 전류조절회로를 더 포함하는 센스 앰프의 오버 드라이빙 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070002095A KR100909355B1 (ko) | 2007-01-08 | 2007-01-08 | 반도체 메모리 장치 및 그것의 오버 드라이빙 방법 |
US12/007,189 US7606087B2 (en) | 2007-01-08 | 2008-01-08 | Semiconductor memory device and over driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070002095A KR100909355B1 (ko) | 2007-01-08 | 2007-01-08 | 반도체 메모리 장치 및 그것의 오버 드라이빙 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080065114A true KR20080065114A (ko) | 2008-07-11 |
KR100909355B1 KR100909355B1 (ko) | 2009-07-24 |
Family
ID=39594109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070002095A KR100909355B1 (ko) | 2007-01-08 | 2007-01-08 | 반도체 메모리 장치 및 그것의 오버 드라이빙 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7606087B2 (ko) |
KR (1) | KR100909355B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100042072A (ko) * | 2008-10-15 | 2010-04-23 | 삼성전자주식회사 | 반도체 메모리 장치 |
US10431291B1 (en) * | 2018-08-08 | 2019-10-01 | Micron Technology, Inc. | Systems and methods for dynamic random access memory (DRAM) cell voltage boosting |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057761A (ja) | 1998-06-03 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP3544863B2 (ja) | 1998-06-29 | 2004-07-21 | 富士通株式会社 | 半導体メモリ及びこれを備えた半導体装置 |
JP3439404B2 (ja) | 1999-11-08 | 2003-08-25 | 日本電気株式会社 | 半導体記憶装置 |
KR100630674B1 (ko) * | 2001-02-21 | 2006-10-02 | 삼성전자주식회사 | 센스 앰프 드라이버 및 이를 구비하는 반도체 메모리 장치 |
KR20040054362A (ko) * | 2002-12-18 | 2004-06-25 | 삼성전자주식회사 | 반도체 메모리 장치의 서브-워드 라인 드라이버를제어하는 제어회로 및 그 방법 |
KR100629258B1 (ko) * | 2003-03-20 | 2006-09-29 | 삼성전자주식회사 | 내부 전압 발생회로 |
US7158423B2 (en) * | 2004-06-22 | 2007-01-02 | Samsung ′Electronics Co., Ltd. | Semiconductor memory device and array internal power voltage generating method thereof |
KR100739992B1 (ko) * | 2005-05-30 | 2007-07-16 | 주식회사 하이닉스반도체 | 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법 |
JP2007095254A (ja) * | 2005-09-28 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ装置 |
-
2007
- 2007-01-08 KR KR1020070002095A patent/KR100909355B1/ko active IP Right Grant
-
2008
- 2008-01-08 US US12/007,189 patent/US7606087B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR100909355B1 (ko) | 2009-07-24 |
US20080165593A1 (en) | 2008-07-10 |
US7606087B2 (en) | 2009-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757926B1 (ko) | 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법 | |
US8559254B2 (en) | Precharging circuit and semiconductor memory device including the same | |
KR100573826B1 (ko) | 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법 | |
US20080037333A1 (en) | Memory device with separate read and write gate voltage controls | |
KR20160001948A (ko) | 반도체 장치 및 이를 포함하는 반도체 시스템 | |
JP2008010137A (ja) | オーバードライブパルス発生器及びこれを備えるメモリ装置 | |
KR100945804B1 (ko) | 반도체 메모리 장치 | |
JP2003123473A (ja) | 半導体記憶装置及びセンスアンプの駆動方法 | |
US20070230262A1 (en) | Semiconductor memory | |
US6781903B2 (en) | Semiconductor memory device with power consumption reduced in non-data-access | |
KR100738959B1 (ko) | 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법 | |
KR100909355B1 (ko) | 반도체 메모리 장치 및 그것의 오버 드라이빙 방법 | |
KR20110025487A (ko) | 반도체 메모리 장치 | |
KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
US20120320699A1 (en) | Semiconductor device | |
KR100924331B1 (ko) | 반도체 메모리 소자의 센스앰프 전원 공급 회로 | |
KR100780633B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
US8570815B2 (en) | Semiconductor device and method of controlling the same | |
US6584020B2 (en) | Semiconductor memory device having intermediate voltage generating circuit | |
US20070247959A1 (en) | Semiconductor memory device | |
KR20030048291A (ko) | 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법 | |
JP3608169B2 (ja) | 半導体メモリ装置 | |
KR20050059790A (ko) | 감지증폭기의 오버 드라이빙 제어회로 | |
KR100620654B1 (ko) | 계층적 비트 라인 구조를 갖는 메모리 장치 | |
KR20050097153A (ko) | 반도체 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 10 |