KR100739992B1 - 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법 - Google Patents

센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법 Download PDF

Info

Publication number
KR100739992B1
KR100739992B1 KR1020050045669A KR20050045669A KR100739992B1 KR 100739992 B1 KR100739992 B1 KR 100739992B1 KR 1020050045669 A KR1020050045669 A KR 1020050045669A KR 20050045669 A KR20050045669 A KR 20050045669A KR 100739992 B1 KR100739992 B1 KR 100739992B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
block
over
overdriving
signals
Prior art date
Application number
KR1020050045669A
Other languages
English (en)
Other versions
KR20060123986A (ko
Inventor
박재범
이병철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050045669A priority Critical patent/KR100739992B1/ko
Priority to US11/319,566 priority patent/US7317653B2/en
Publication of KR20060123986A publication Critical patent/KR20060123986A/ko
Application granted granted Critical
Publication of KR100739992B1 publication Critical patent/KR100739992B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 메모리 코어 영역을 복수개의 메모리 블록으로 나눈 후에 실제 동작하는 메모리 블록의 센스앰프만을 오버 드라이빙시킴으로써 과도한 오버 드라이빙에 의한 전류 소모를 방지하는 반도체 메모리 장치를 제공한다.
센스앰프, 오버 드라이빙, 메모리 블록

Description

센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치 및 그것의 센스앰프를 오버 드라이빙시키는 방법{Semiconductor memory device having sense amplifier over-driving scheme and method for over-driving sense amplifier thereof}
도 1은 본 발명의 바람직한 실시예에 따른 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치를 나타낸 블록 구성도이다.
도 2는 도 1의 센스앰프 오버 드라이버와 센스앰프를 나타낸 회로도이다.
도 3은 도 1의 신호들의 파형을 나타낸 타이밍도이다.
도 4는 도 1의 센스앰프 오버 드라이빙의 파형을 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110-1, 110-2 : 센스앰프 오버 드라이빙 제어부
120-1, 120-2 : 센스앰프 오버 드라이버부
BK0-BK3 : 메모리 블록
SA: 센스앰프 영역
MC : 메모리 셀 영역
본 발명은 반도체 메모리 장치에 관한 것으로 특히, 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치 및 그것의 센스앰프를 오버 드라이빙시키는 방법에 관한 것이다.
반도체 메모리 장치의 구동전압은 점차 낮아지지만 처리속도는 고속화가 요구되면서 이를 해결하기 위한 여러 가지 기술적 보완들이 행해져 왔는데 그 중 하나가 센스 앰프의 구동전원을 2원화하여 구동시키는 센스 앰프 오버드라이빙 방식이다. 하지만, 이 센스앰프 오버 드라이빙 방식은 과도한 오버 드라이빙으로 인해 메모리 장치의 전류가 과도하게 소비되는 단점이 있다.
기존 오버 드라이빙 방식 중에는 블라인드(blind) 방식이 있는데, 이 블라인드 방식은 센스 앰프(미도시)의 PMOS 트랜지스터에 접속되는 리스토어 라인 RTO과 센스앰프의 NMOS 트랜지스터에 접속되는 리스토어 라인 /S이 인에이블되는 순간 일정 펄스 구간 동안 외부전원전압(VDD)과 셀전원전압(Vcore)을 쇼트시켜서 이 셀 전원전압(Vcore)이 떨어지는 것을 방지하는 방식이다. 하지만, 블라인드 방식은 해당 뱅크 전체에 전류를 공급함으로써 과도한 전류를 소비하는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 메모리 코어 영역을 복수개의 메모 리 블록으로 나눈 후에 해당 메모리 블록의 센스앰프만을 오버 드라이빙시킴으로써 과도한 오버 드라이빙에 의한 전류 소모를 방지하는 것에 있다.
상술한 목적을 달성하기 위한 본 발명의 제1 국면에 따른 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치는, 센스앰프들을 포함하는 복수개의 메모리 블록들; 복수개의 블록 선택 신호들과 센스앰프 오버 드라이빙 신호를 조합해서 복수개의 블록 오버 드라이빙 신호들을 발생시키는 센스앰프 오버 드라이빙 제어부; 및 상기 복수개의 블록 오버 드라이빙 신호들에 응답하여 실제 동작이 이루어지는 메모리 블록의 센스 앰프들만을 오버 드라이빙시키는 센스앰프 오버 드라이버부를 포함한다.
본 발명의 제2 국면에 따른 반도체 메모리 장치의 센스앰프 오버 드라이빙 방법은, 메모리 코어 영역을 센스앰프들을 포함하는 복수개의 메모리 블록들로 분할하는 단계; 복수개의 블록 선택 신호들과 센스앰프 오버 드라이빙 신호를 조합해서 복수개의 블록 오버 드라이빙 신호들을 발생시키는 단계; 및 상기 복수개의 블록 오버 드라이빙 신호들에 응답하여 상기 복수개의 메모리 블록들 중 실제 동작이 이루어지는 메모리 블록의 센스앰프들만을 오버 드라이빙시키는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 바람직한 실시예에 따른 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치를 나타낸다.
도 1을 참조하면, 반도체 메모리 장치는 메모리 블록(BK0-BK3), 센스앰프 오버 드라이빙 제어부(110-1, 110-2), 및 센스앰프 오버 드라이버부(120-1, 120-2)를 포함한다.
도 1에서는 4개의 메모리 블록만을 도시하였지만, 메모리 블록의 개수는 뱅크의 크기에 따라 달라질 수 있다. 그리고 센스앰프 영역(SA)은 메모리 셀 영역(MC)을 기준으로 위/아래에 위치한다. 센스앰프 오버 드라이빙 제어부(110-1, 110-2)와 센스앰프 오버 드라이버부(120-1, 120-2)는 메모리 블록(BK0-BK3)을 기준으로 좌우 양쪽에 배치되어 있다.
센스앰프 오버 드라이빙 제어부(110-1)는 블록 선택 신호(BS0-BS3)와 센스앰프 오버 드라이빙 신호(SAOVDP)를 논리 조합해서 해당 메모리 블록의 센스앰프 영역(SA) 내의 센스앰프를 오버 드라이빙시키기 위한 블록 오버 드라이빙 신호(BSAOVDP0-BSAOVDP4)를 발생시킨다.
이 센스앰프 오버 드라이빙 제어부(110-1)는 노어 게이트(NR1-NR5), 인버터(IV1-IV5), 및 낸드 게이트(ND1-ND5)를 포함한다. 노어 게이트(NR1)는 접지전압(VSS)과 블록 선택 신호(BS0)를 반전 논리 합하고, 노어 게이트(NR2)는 블록 선택 신호들(BS0,BS1)을 반전 논리 합하며, 노어 게이트(NR3)는 블록 선택 신호들(BS1,BS2)을 반전 논리 합하고, 노어 게이트(NR4)는 블록 선택 신호들(BS2,BS3)을 반전 논리 합하며, 노어 게이트(NR5)는 블록 선택 신호(BS3)와 접지전압(VSS)을 반전 논리 합한다. 인버터(IV1-IV5)는 노어 게이트(NR1-NR5)의 출력신호들을 각각 반전시켜서 출력한다. 낸드 게이트(ND1)는 인버터(IV1)의 출력신호와 센스앰프 오버 드라이빙 신호(SAOVDP)를 반전 논리 곱하여 제1 메모리 블록(BK0)의 센스앰프 영역(SA) 내의 센스앰프를 오버 드라이빙시키기 위한 블록 오버 드라이빙 신호(BSAOVDP0)를 발생시킨다. 낸드 게이트(ND2)는 인버터(IV2)의 출력신호와 센스앰프 오버 드라이빙 신호(SAOVDP)를 반전 논리 곱하여, 제1 혹은 제2 메모리 블록(BK0 혹은 BK1)의 센스앰프 영역(SA)의 센스앰프를 오버 드라이빙시키기 위한 블록 오버 드라이빙 신호(BSAOVDP1)를 발생시킨다. 낸드 게이트(ND3)는 인버터(IV3)의 출력신호와 센스앰프 오버 드라이빙 신호(SAOVDP)를 반전 논리 곱하여 제2 혹은 제3 메모리 블록(BK1 혹은 BK2)의 센스앰프 영역(SA) 내의 센스앰프를 오버 드라이빙시키기 위한 블록 오버 드라이빙 신호(BSAOVDP2)를 발생시킨다. 낸드 게이트(ND4)는 인버터(IV4)의 출력신호와 센스앰프 오버 드라이빙 신호(SAOVDP)를 반전 논리 곱하여 제3 혹은 제4 메모리 블록(BK2 혹은 BK3)의 센스앰프 영역(SA) 내의 센스앰프를 오버 드라이빙시키기 위한 블록 오버 드라이빙 신호(BSAOVDP3)를 발생시킨다. 낸드 게이트(ND5)는 인버터(IV4)의 출력신호와 센스앰프 오버 드라이빙 신호(SAOVDP)를 반전 논리 곱하여 제4 메모리 블록(BK4)의 센스앰프 영역(SA) 내의 센스앰프를 오버 드라이빙시키기 위한 블록 오버 드라이빙 신호(BSAOVDP4)를 발생시킨다.
센스앰프 오버 드라이버부(120-1)는 블록 오버 드라이빙 신호(BSAOVDP0-BSAOVDP4)에 응답하여 해당 메모리 블록의 센스앰프들을 오버 드라이빙시키는 것으로서, PMOS 트랜지스터(MP1-MP5)를 포함한다. PMOS 트랜지스터(MP1)는 블록 선택 신호(BS0)가 로직 하이로 되었을 때 블록 오버 드라이빙 신호(BSAOVDP0)에 응답하여 외부전원전압(VDD)에 의해 발생된 전류를 이후에 설명될 도 2에 도시한 리스토어 라인 RTO에 인가하여 제1 메모리 블록(BK0)의 해당 센스앰프들을 오버 드라이빙시킨다. PMOS 트랜지스터(MP2)는 블록 선택 신호(BS0 혹은 BS1)가 로직 하이로 되었을 때 블록 오버 드라이빙 신호(BSAOVDP1)에 응답하여 외부전원전압(VDD)에 의해 발생된 전류를 리스토어 라인 RTO에 인가하여 제1 혹은 제2 메모리 블록(BK0 혹은 BK1)의 해당 센스앰프들을 오버 드라이빙시킨다. PMOS 트랜지스터(MP3)는 블록 선택 신호(BS1 혹은 BS2)가 로직 하이로 되었을 때 블록 오버 드라이빙 신호(BSAOVDP2)에 응답하여 외부전원전압(VDD)에 의해 발생된 전류를 리스토어 라인 RTO에 인가하여 제2 혹은 제3 메모리 블록(BK1 혹은 BK2)의 해당 센스앰프들을 오버 드라이빙시킨다. PMOS 트랜지스터(MP4)는 블록 선택 신호(BS2 혹은 BS3)가 로직 하이로 되었을 때 블록 오버 드라이빙 신호(BSAOVDP3)에 응답하여 외부전원전압(VDD)에 의해 발생된 전류를 리스토어 라인 RTO에 인가하여 제3 혹은 제4 메모리 블록(BK2 혹은 BK3)의 해당 센스앰프들을 오버 드라이빙시킨다. PMOS 트랜지스터(P5)는 블록 선택 신호(BS3)가 로직 하이로 되었을 때 블록 오버 드라이빙 신호(BSAOVDP4)에 응답하여 외부전원전압(VDD)에 의해 발생된 전류를 리스토어 라인 RTO에 인가하여 제4 메모리 블록(BK4)의 해당 센스앰프들을 오버 드라이빙시킨다.
도 2는 도 1에 도시한 하나의 센스앰프 오버 드라이버(MP)와, 센스앰프 영역(SA) 내의 센스앰프 드라이버(MP11, MN11) 및 하나의 센스앰프(SA1)를 나타낸다. 여기서, 센스앰프 영역(SA)에는 하나의 센스앰프만이 도시되어 있지만, 센스앰프 영역(SA)에는 복수개의 센스앰프들이 존재하는 것으로 간주한다.
도 3은 도 1의 신호들의 파형을 나타낸 타이밍도이다.
도 3에서, 센스앰프 오버 드라이빙 신호(SAOVDP)는 블럭 선택 신호(BS)가 로직 하이로 인에이블된 후에 센스앰프 인에이블 신호(SAP, SAN)가 로직 하이로 인에이블되는 순간에 하이펄스로 발생된다.
이하, 도 2 및 도 3을 참조하여 일예로 제1 메모리 블록(BK0) 내의 센스앰프들을 오버 드라이빙시키는 방법을 설명하기로 한다.
먼저, 제1 블록 선택 신호(BS1)가 로직 하이로 인에이블되면, 소정 시간 후에 센스앰프 인에이블 신호(SAP, SAN)가 로직 하이로 구동된다. 이때 센스앰프 오버 드라이빙 신호(SAOVDP)가 하이펄스로 되면, 센스앰프 오버 드라이빙 제어부(110-1, 110-2)는 로우펄스의 블록 오버 드라이빙 신호(BSAOVDP0, BSAOVDP1)를 발생시킨다. 그러면, 센스앰프 오버 드라이버부(120-1, 120-2) 내의 PMOS 트랜지스터(MP1, MP2, MP6, MP7)가 턴-온되어 외부전원전압(VDD)에 의해 발생된 전류가 리스토어 라인 RTO로 인가된다. 이때, 도 2에 도시한 센스앰프 영역(SA) 내의 센스앰프 드라이버(MP11, MN11)는 센스앰프 오버 드라이버(MP1, MP2, MP6, MP7)가 턴-온되기 전에 이미 턴-온되어 있기 때문에, 센스앰프 오버 드라이버(MP1, MP2, MP6, MP7)가 턴-온되면 외부전원전압(VDD)에 의한 전류와 셀전원전압(Vcore)에 의한 전류가 쇼 트(short)됨으로써, 선택된 메모리 블록(BK0)의 센스앰프들만이 오버 드라이빙된다.
상술한 바와 같이, 블록 선택 신호(BS)를 이용해서 실제 동작이 이루어지는 메모리 블록의 센스앰프들만 오버 드라이빙시키고, 동작이 이루어지지 않는 메모리 블록의 센스앰프들을 오버 드라이빙시키지 않음으로써, 과도한 오버 드라이빙에 의한 전류 소모가 방지된다.
도 4은 도 1의 센스앰프 오버 드라이빙에 의한 전류 파형을 나타낸 것으로서, 본 발명에 따르면, 동작이 실제 이루어지는 메모리 블록의 센스앰프들만 오버 드라이빙시킴으로써 오버 드라이빙에 의한 전류가 과도하게 소모되지 않았음을 알 수 있다. 여기서, ODR는 오버 드라이빙이 이루어진 경우를 나타내고, NODR는 오버 드라이빙이 이루어지지 않는 경우를 나타낸다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 의하면, 동작을 요하는 메모리 블록의 센스앰프들만의 오버 드라이빙으로 인해 기존의 과도한 전류 소모를 줄일 수 있어 저전력 설계에 있어서 상당히 유효하다.

Claims (9)

  1. 센스앰프들을 포함하는 복수개의 메모리 블록들;
    상기 메모리 블록들을 선택하기 위한 복수개의 블록 선택 신호들과 센스앰프 오버 드라이빙 신호를 조합해서 복수개의 블록 오버 드라이빙 신호들을 발생시키는 센스앰프 오버 드라이빙 제어부; 및
    상기 복수개의 블록 오버 드라이빙 신호들에 응답하여 실제 동작이 이루어지는 메모리 블록의 센스 앰프들만을 오버 드라이빙시키는 센스앰프 오버 드라이버부를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 복수개의 메모리 블록들을 기준으로 상기 센스앰프 오버 드라이빙 제어부와 상기 센스앰프 오버 드라이버부가 좌우 양쪽에 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 센스앰프 오버 드라이빙 제어부는 상기 복수개의 블록 선택 신호들 중 인에이블되는 블록 선택 신호와 상기 센스앰프 오버 드라이빙 신호에 응답하여, 상 기 복수개의 블록 오버 드라이빙 신호들 중 상기 실제 동작이 이루어지는 메모리 블록의 센스앰프들만을 구동시키기 위한 소정의 블록 오버 드라이빙 신호들만을 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 센스앰프 오버 드라이빙 제어부는 상기 복수개의 블록 선택신호들을 논리 조합하는 복수개의 제1 논리소자들;
    상기 복수개의 제1 논리소자들의 각 출력신호를 반전시키는 복수개의 반전소자들; 및
    상기 복수개의 반전소자들의 출력신호들과 상기 센스앰프 오버 드라이빙 신호를 논리 조합하여 상기 복수개의 블록 오버 드라이빙 신호들을 각각 발생시키는 복수개의 제2 논리소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 센스앰프 오버 드라이버부는 상기 복수개의 블록 오버 드라이빙 신호들 중 활성화되는 블록 오버 드라이빙 신호들에 응답하여 상기 실제 동작이 이루어지는 메모리 블록의 센스앰프들만을 오버 드라이빙시키기 위한 복수개의 센스앰프 오버 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 복수개의 센스앰프 오버 드라이버들 각각은 상기 활성화되는 블록 오버 드라이빙 신호들에 응답하여 외부전원전압에 의해 발생되는 전류를 상기 센스앰프들의 리스토어 라인으로 인가하는 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 메모리 코어 영역을 센스앰프들을 포함하는 복수개의 메모리 블록들로 분할하는 단계;
    상기 메모리 블록들을 선택하기 위한 복수개의 블록 선택 신호들과 상기 센스앰프들을 오버 드라이빙시키기 위한 센스앰프 오버 드라이빙 신호를 조합해서 복수개의 블록 오버 드라이빙 신호들을 발생시키는 단계; 및
    상기 복수개의 블록 오버 드라이빙 신호들에 응답하여 상기 복수개의 메모리 블록들 중 실제 동작이 이루어지는 메모리 블록의 센스앰프들만을 오버 드라이빙시키는 단계를 포함하는 반도체 메모리 장치의 센스앰프 오버 드라이빙 방법.
  8. 제 7 항에 있어서,
    상기 복수개의 블록 선택 신호들 중 인에이블되는 블록 선택 신호와 상기 센스앰프 오버 드라이빙 신호에 응답하여, 상기 실제 동작이 이루어지는 메모리 블록의 센스앰프들만을 구동시키기 위한 소정의 블록 오버 드라이빙 신호들만을 활성화시키는 것을 특징으로 하는 반도체 메모리 장치의 센스앰프 오버 드라이빙 방법.
  9. 제 8 항에 있어서,
    상기 활성화되는 블록 오버 드라이빙 신호들에 응답하여 외부전원전압에 의해 발생되는 전류를 상기 센스앰프들의 리스토어 라인으로 인가하여 상기 실제 동작이 이루어지는 메모리 블록의 센스앰프들만을 오버 드라이빙시키는 것을 특징으로 하는 반도체 메모리 장치의 센스앰프 오버 드라이빙 방법.
KR1020050045669A 2005-05-30 2005-05-30 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법 KR100739992B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050045669A KR100739992B1 (ko) 2005-05-30 2005-05-30 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법
US11/319,566 US7317653B2 (en) 2005-05-30 2005-12-29 Semiconductor memory device having sense amp over-driving structure and method of over-driving sense amplifier thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050045669A KR100739992B1 (ko) 2005-05-30 2005-05-30 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법

Publications (2)

Publication Number Publication Date
KR20060123986A KR20060123986A (ko) 2006-12-05
KR100739992B1 true KR100739992B1 (ko) 2007-07-16

Family

ID=37463150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045669A KR100739992B1 (ko) 2005-05-30 2005-05-30 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법

Country Status (2)

Country Link
US (1) US7317653B2 (ko)
KR (1) KR100739992B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719170B1 (ko) * 2005-09-28 2007-05-18 주식회사 하이닉스반도체 반도체 메모리 장치
JP2007207404A (ja) * 2006-02-06 2007-08-16 Elpida Memory Inc オーバードライブ書き込み方法、ライトアンプ電源生成回路及びこれらを備えた半導体記憶装置
KR100772701B1 (ko) 2006-09-28 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치
US7573777B2 (en) * 2006-10-02 2009-08-11 Hynix Semiconductor Inc. Over driver control signal generator in semiconductor memory device
KR100813553B1 (ko) * 2006-12-28 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
KR100909355B1 (ko) 2007-01-08 2009-07-24 삼성전자주식회사 반도체 메모리 장치 및 그것의 오버 드라이빙 방법
KR100889320B1 (ko) * 2007-03-05 2009-03-18 주식회사 하이닉스반도체 반도체 메모리 소자
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR101053532B1 (ko) * 2009-09-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364421B1 (ko) 1999-12-24 2002-12-11 주식회사 하이닉스반도체 센스앰프 구동회로
KR100406540B1 (ko) 2001-12-11 2003-11-20 주식회사 하이닉스반도체 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222888A (ja) * 2000-02-08 2001-08-17 Fujitsu Ltd 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364421B1 (ko) 1999-12-24 2002-12-11 주식회사 하이닉스반도체 센스앰프 구동회로
KR100406540B1 (ko) 2001-12-11 2003-11-20 주식회사 하이닉스반도체 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법

Also Published As

Publication number Publication date
KR20060123986A (ko) 2006-12-05
US20060268630A1 (en) 2006-11-30
US7317653B2 (en) 2008-01-08

Similar Documents

Publication Publication Date Title
KR100739992B1 (ko) 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법
KR100945940B1 (ko) 리프레쉬 신호 생성 회로
JP5073181B2 (ja) 半導体メモリ素子の漏洩電流制御装置
KR100507379B1 (ko) 워드라인 구동 회로
KR100967102B1 (ko) 반도체 메모리 장치
KR20050015853A (ko) 반도체 장치 및 그 제어 방법
KR100884609B1 (ko) 메모리장치의 버퍼제어회로
US6826109B2 (en) Semiconductor integrated circuit device with a RAM macro having two operation modes for receiving an input signal at different timings
KR20070069543A (ko) 반도체 메모리 소자 및 비트라인 감지증폭기 구동 방법
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR20060135227A (ko) 메모리 장치의 커맨드 버퍼 제어 방법
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
KR100701683B1 (ko) 센스 앰프 전원제어회로
JP2000235790A (ja) ローアドレスストローブ信号発生装置
KR100612951B1 (ko) 반도체 메모리 소자
KR101115453B1 (ko) 반도체 메모리 장치 및 그 동작방법
KR100668830B1 (ko) 메모리 장치의 컬럼 어드레스 제어장치
KR100934857B1 (ko) 워드라인 구동 장치
JP2007294061A (ja) 半導体記憶装置
KR20070002818A (ko) 반도체 메모리 장치
KR100930411B1 (ko) 퓨즈 정보 제어 장치, 이를 이용한 반도체 집적회로 및그의 퓨즈 정보 제어 방법
KR20120020231A (ko) 반도체 메모리 장치
KR100903389B1 (ko) 로컬 입출력 라인 프리차지 신호 생성 회로
KR20160091686A (ko) 반도체 장치
KR100682208B1 (ko) 센스 앰프 인에이블 신호 생성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee