KR101115453B1 - 반도체 메모리 장치 및 그 동작방법 - Google Patents

반도체 메모리 장치 및 그 동작방법 Download PDF

Info

Publication number
KR101115453B1
KR101115453B1 KR1020100018217A KR20100018217A KR101115453B1 KR 101115453 B1 KR101115453 B1 KR 101115453B1 KR 1020100018217 A KR1020100018217 A KR 1020100018217A KR 20100018217 A KR20100018217 A KR 20100018217A KR 101115453 B1 KR101115453 B1 KR 101115453B1
Authority
KR
South Korea
Prior art keywords
bank
signal
control signal
driving control
banks
Prior art date
Application number
KR1020100018217A
Other languages
English (en)
Other versions
KR20110098553A (ko
Inventor
송청기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100018217A priority Critical patent/KR101115453B1/ko
Priority to US12/814,129 priority patent/US8184500B2/en
Publication of KR20110098553A publication Critical patent/KR20110098553A/ko
Application granted granted Critical
Publication of KR101115453B1 publication Critical patent/KR101115453B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 장치의 내부전압을 생성하기 위한 회로에 관한 것으로서, 다수의 뱅크와, 액티브 커맨드 신호와 어드레스 신호에 응답하여 다수의 뱅크에 대응하는 다수의 제1 뱅크선택 구동제어신호를 생성하기 위한 제1 뱅크선택 구동제어신호 생성부와, 리드 커맨드 신호와 라이트 커맨드 신호와 어드레스 신호에 응답하여 다수의 뱅크에 대응하는 다수의 제2 뱅크선택 구동제어신호를 생성하기 위한 제2 뱅크선택 구동제어신호 생성부, 및 다수의 제1 뱅크선택 구동제어신호와 다수의 제2 뱅크선택 구동제어신호에 응답하여 다수의 뱅크에 대응하는 다수의 내부전압단을 선택적으로 구동하기 위한 내부전압 구동드라이버를 구비하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치 및 그 동작방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD FOR THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 반도체 장치의 내부전압을 생성하기 위한 회로에 관한 것이다.
DRAM을 비롯한 대부분의 반도체 소자는 외부로부터 공급되는 전원전압(VDD) 및 접지전압(VSS)을 사용하여 다양한 전압레벨을 갖는 다수의 내부전압을 발생시키기 위한 내부전압 발생기를 칩 내에 구비함으로써 칩 내부회로의 동작에 필요한 다수의 내부전압을 자체적으로 공급하고 있다.
이러한 내부전압은 목적에 따라서 VBLP(Bit Line Precharge 전압), VCP(Cell Plate 전압), VPP(WL enable 용 전압), VCORE(Cell의 High Data 입력용 전압) 등이 있다.
도 1은 종래기술에 따른 반도체 메모리 장치에서 코어전압 구동 드라이버를 제어하기 위한 회로를 도시한 블록 다이어그램이다.
도 1을 참조하면, 종래기술에 따라 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)를 구비한 반도체 메모리 장치에서 코어전압 구동 드라이버를 제어하기 위한 회로는, 액티브 커맨드 신호(ACT_CMD)와 어드레스 신호(ADDRESS)에 응답하여 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 다수의 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>)를 생성하기 위한 뱅크선택 구동제어신호 생성부(10)와, 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)에 응답하여 구동제어신호(YBST)를 생성하기 위한 구동제어신호 생성부(50), 및 다수의 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>)와 구동제어신호(YBST)에 응답하여 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 코아전압단을 선택적으로 구동하기 위한 코아전압 구동드라이버(20)를 구비한다.
또한, 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)응답하여 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37) 중 컬럼 선택 동작이 수행될 어느 하나의 뱅크를 선택하기 위한 컬럼선택 제어신호(CASPBK<0:7>)를 생성하는 컬럼선택 제어신호 생성부(40)를 구비한다.
여기서, 코아전압 구동드라이버(20)는, 다수의 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 어느 하나의 신호가 활성화되는 것에 응답하여 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67)가 선택적으로 토글링할 때, 그에 응답하여 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 코아전압단을 선택적으로 구동한다.
반면, 구동제어신호(YBST)가 활성화될 때에는 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 활성화된 뱅크선택 구동제어신호(RACTV<0> or RACTV<1> or RACTV<2> or RACTV<3> or RACTV<4> or RACTV<5> or RACTV<6> or RACTV<7>)에 대응하는 구동제어펄스(ENPULSE01 or ENPULSE23 or ENPULSE45 or ENPULSE67)만 토글링하여 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 코아전압단을 선택적으로 구동한다.
즉, 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 코어전압단 중 구동될 코어전압단을 선택하는 것은 다수의 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 어떤 신호가 활성화되느냐에 따라 결정된다.
도 2는 도 1에 도시된 종래기술에 따른 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로의 동작을 도시한 타이밍 다이어그램이다.
도 2를 참조하면, 종래기술에 따라 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)가 구비된 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로는, 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 다수의 액티브 커맨드 신호(ACT_CMD : ACT0, ACT1, ACT2, ACT3, ACT4, ACT5, ACT6, ACT7)가 순차적으로 활성화됨에 따라 다수의 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>)가 순차적으로 활성화되고, 그에 따라 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67)가 순차적으로 토글링하면서 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 코어전압단을 순차적으로 구동하게 된다.
그리고, 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37)에 대응하는 다수의 액티브 커맨드 신호(ACT_CMD : ACT0, ACT1, ACT2, ACT3, ACT4, ACT5, ACT6, ACT7)가 순차적으로 활성화되는 과정 중간 중간에 제0뱅크(30) 또는 제1뱅크(31)에 저장된 데이터를 리드 하기위한 리드 커맨드 신호(RD_CMD : RD0, RD1)가 인가되고, 그에 따라 구동제어신호(YBST)가 토글링한다.
이렇게, 중간 중간에 제0뱅크(30) 또는 제1뱅크(31)에 저장된 데이터를 리드 하기위한 리드 커맨드 신호(RD_CMD : RD0, RD1)가 인가되는 것에 응답하여 구동제어신호(YBST)가 토글링하면, 다수의 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 제0 및 제1뱅크(30, 31)에 대응하는 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>)가 활성화될 때까지는 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제0 및 제1 뱅크(30, 31)에 대응하는 펄스(ENPULSE01)만 토글링시키고 나머지 제2 내지 제7뱅크(32, 33, 34, 35, 36, 37)에 대응하는 펄스(ENPULSE23, ENPULSE45, ENPULSE67)는 토글링시키지 않음으로써 제0 뱅크(30) 및 제1 뱅크(31)에 대응하는 코어전압단을 최적의 효율로 구동시키는게 가능하다.
하지만, 동작이 더 진행되어 다수의 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 제2 내지 제7 뱅크(32, 33, 34, 35, 36, 37)에 대응하는 뱅크선택 구동제어신호(RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>)가 순차적으로 활성화되어 가는 과정에서도 중간에 제0뱅크(30) 또는 제1뱅크(31)에 저장된 데이터를 리드 하기위한 리드 커맨드 신호(RD_CMD : RD0, RD1)가 인가되어 구동제어신호(YBST)가 토글링하게 되면, 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제0 뱅크(30) 및 제1 뱅크(31)에 대응하는 펄스(ENPULSE01)뿐만 아니라 제2 내지 제7 뱅크(32, 33, 34, 35, 36, 37)에 대응하는 펄스(ENPULSE23, ENPULSE45, ENPULSE67)까지도 추가적으로 토글링하여 제0 뱅크(30) 및 제1 뱅크(31)에 대응하는 코어전압단뿐만 아니라 제2 내지 제7 뱅크(32, 33, 34, 35, 36, 37)에 대응하는 코어전압단까지 구동하는 문제가 발생한다.
즉, 인가되는 리드 커맨드 신호(RD_CMD : RD0, RD1)는 제0뱅크(30) 또는 제1뱅크(31)에 저장된 데이터를 읽어오길 원하므로 제0 및 제1뱅크(30, 31)의 코어전압단만 구동하면 되는데도 불구하고, 리드 커맨드 신호(RD_CMD : RD0, RD1)가 인가되는 시점이전에 다수의 뱅크(30, 31, 32, 33, 34, 35, 36, 37) 중 제0 및 제1뱅크(30, 31)를 제외한 나머지 제2 내지 제7 뱅크(32, 33, 34, 35, 36, 37)가 액티브 커맨드 신호(ACT_CMD)에 대응하여 활성화되어 있었다는 이유만으로 실제 사용되지도 않는 제2 내지 제7뱅크(32, 33, 34, 35, 36, 37)의 코어전압단이 구동되는 문제가 발생한다.
이로 인해, 아무런 동작도 하지 않고 대기 중인 제2 내지 제7뱅크(32, 33, 34, 35, 36, 37)의 코어전압단을 구동하여 전류를 낭비하는 문제가 있다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 액티브 커맨드 신호가 인가되는 경우뿐만 아니라 리드 및 라이트 커맨드 신호가 인가되는 경우에도 다수의 뱅크에 대응하는 코어전압단을 선택적으로 구동할 수 있도록 하는 코어전압 구동 드라이버를 제어하기 위한 회로를 구비한 반도체 메모리 장치를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 다수의 뱅크; 액티브 커맨드 신호와 어드레스 신호에 응답하여 상기 다수의 뱅크에 대응하는 다수의 제1 뱅크선택 구동제어신호를 생성하기 위한 제1 뱅크선택 구동제어신호 생성부; 리드 커맨드 신호와 라이트 커맨드 신호와 상기 어드레스 신호에 응답하여 상기 다수의 뱅크에 대응하는 다수의 제2 뱅크선택 구동제어신호를 생성하기 위한 제2 뱅크선택 구동제어신호 생성부; 및 상기 다수의 제1 뱅크선택 구동제어신호와 상기 다수의 제2 뱅크선택 구동제어신호에 응답하여 상기 다수의 뱅크에 대응하는 다수의 내부전압단을 선택적으로 구동하기 위한 내부전압 구동드라이버를 구비하는 반도체 메모리 장치를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 다수의 뱅크를 구비하는 반도체 메모리 장치의 동작방법에 있어서, 액티브 커맨드 신호 및 제1 어드레스 신호에 응답하여 제1 뱅크선택 구동제어신호를 생성하는 단계; 상기 액티브 커맨드 신호 및 제2 어드레스 신호에 응답하여 제2 뱅크선택 구동제어신호를 생성하는 단계; 리드 커맨드 신호와 라이트 커맨드 신호 및 상기 제1 어드레스 신호에 응답하여 제3 뱅크선택 구동제어신호를 생성하는 단계; 리드 커맨드 신호와 라이트 커맨드 신호 및 상기 제2 어드레스 신호에 응답하여 제4 뱅크선택 구동제어신호를 생성하는 단계; 상기 제1 뱅크선택 구동제어신호와 상기 제3 뱅크선택 구동제어신호에 응답하여 상기 다수의 뱅크 중 상기 제1 어드레스에 대응하는 뱅크의 내부전압단을 구동하는 단계; 및 상기 제2 뱅크선택 구동제어신호와 상기 제4 뱅크선택 구동제어신호에 응답하여 상기 다수의 뱅크 중 상기 제2 어드레스에 대응하는 뱅크의 내부전압단을 구동하는 단계를 포함하는 반도체 메모리 장치의 동작방법을 제공한다.
전술한 본 발명은 리드 및 라이트 커맨드 신호가 인가받아 다수의 뱅크에 대응하는 코어전압단을 구동하기 위한 구동제어신호를 생성할 때, 구동제어신호가 어드레스 신호에 대응하여 다수의 뱅크에 따라 선택적으로 활성화될 수 있도록 함으로써 액티브 커맨드 신호가 인가되는 경우뿐만 아니라 리드 및 라이트 커맨드 신호가 인가되는 경우에도 다수의 뱅크에 대응하는 코어전압단을 선택적으로 구동하는 효과가 있다.
이로 인해, 최적의 효율로 다수의 뱅크에 대응하는 코어전압단을 구동시킬 수 있으며, 소모되는 전류의 크기를 최소한으로 유지할 수 있는 효과가 있다.
도 1은 종래기술에 따른 반도체 메모리 장치에서 코어전압 구동 드라이버를 제어하기 위한 회로를 도시한 블록 다이어그램이다.
도 2는 도 1에 도시된 종래기술에 따른 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로의 동작을 도시한 타이밍 다이어그램이다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치에서 코어전압 구동 드라이버를 제어하기 위한 회로를 도시한 블록 다이어그램이다.
도 4는 도 3에 도시된 본 발명의 실시예에 따른 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로의 동작을 도시한 타이밍 다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시예에 따른 반도체 메모리 장치에서 코어전압 구동 드라이버를 제어하기 위한 회로를 도시한 블록 다이어그램이다.
도 3을 참조하면, 본 발명의 실시예에 따라 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 반도체 메모리 장치에서 코어전압 구동 드라이버를 제어하기 위한 회로는, 액티브 커맨드 신호(ACT_CMD)와 어드레스 신호(ADDRESS)에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>)를 생성하기 위한 제1 뱅크선택 구동제어신호 생성부(310)와, 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8) 및 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)를 생성하기 위한 제2 뱅크선택 구동제어신호 생성부(360), 및 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>)와 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 다수의 코어전압단을 선택적으로 구동하기 위한 코어전압 구동드라이버(320)를 구비한다.
또한, 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 컬럼 선택 동작이 수행될 어느 하나의 뱅크를 선택하기 위한 다수의 컬럼선택 제어신호(CASPBK<0:7>)를 생성하는 컬럼선택 제어신호 생성부(340)를 더 구비한다.
여기서, 제1 뱅크선택 구동제어신호 생성부(310)는, 어드레스 신호(ADDRESS)에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 어느 하나의 뱅크를 제1 해당 뱅크로서 선택하고, 액티브 커맨드 신호(ACT_CMD)가 활성화되는 것에 응답하여 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 제1 해당 뱅크에 대응하는 제1 뱅크선택 구동제어신호를 활성화시킨다.
예컨대, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 해당 뱅크가 제3 뱅크(333)라고 가정하면, 액티브 커맨드 신호(ACT_CMD)가 활성화되는 것에 응답하여 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 제3 뱅크(333)에 대응하는 제1 뱅크선택 구동제어신호의 제3신호(RACTV<3>)를 활성화시킨다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 해당 뱅크가 제5 뱅크(335)라고 가정하면, 액티브 커맨드 신호(ACT_CMD)가 활성화되는 것에 응답하여 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 제5 뱅크(335)에 대응하는 제1 뱅크선택 구동제어신호의 제5신호(RACTV<5>)를 활성화시킨다.
그리고, 컬럼선택 제어신호 생성부(340)와 제2 뱅크선택 구동제어신호 생성부(360)는, 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)를 입력받아 새로운 신호 - 다수의 컬럼선택 제어신호(CASPBK<0:7>)와 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)를 의미함 - 를 생성한다는 점에서 서로 유사한 구성요소이며, 이때 생성되는 새로운 신호들에는 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 어느 하나의 뱅크를 선택하기 위한 정보가 포함된다는 점에서 도면에서와 같이 설계될 수 있다.
즉, 컬럼선택 제어신호 생성부(340)가 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)를 직접 입력받아 다수의 컬럼선택 제어신호(CASPBK<0:7>)를 생성하고, 제2 뱅크선택 구동제어신호 생성부(360)는 컬럼선택 제어신호 생성부(340)에서 생성된 다수의 컬럼선택 제어신호(CASPBK<0:7>)를 입력받아 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)를 생성하는 방식으로 설계될 수 있다.
이때, 제2 뱅크선택 구동제어신호 생성부(360)는 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)를 직접 입력받지 않는 형태가 되며, 컬럼선택 제어신호 생성부(340)에서 생성된 다수의 컬럼선택 제어신호(CASPBK<0:7>)가 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 어느 하나의 뱅크를 선택하는 정보 측면에서 제2 뱅크선택 구동제어신호 생성부(360)에서 생성되는 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)에 비해 좀 더 구체적인 상태가 되므로 도면과 같이 컬럼선택 제어신호 생성부(340)가 제2 뱅크선택 구동제어신호 생성부(360)보다 앞서서 위치하는 형태가 된다.
물론, 설계자의 선택에 따라 도면과 다르게 컬럼선택 제어신호 생성부(340)에서 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)를 직접 입력받아 다수의 컬럼선택 제어신호(CASPBK<0:7>)를 생성하고, 제2 뱅크선택 구동제어신호 생성부(360)도 리드 커맨드 신호(READ_CMD)에 대응하는 리드 제어신호(CASP10RD)와 라이트 커맨드 신호(WRITE_CMD)에 대응하는 라이트 제어신호(CASP10WTB4, CASP10WTB8)와 어드레스 신호(ADDRESS)에 대응하는 뱅크선택 제어신호(BANK<0:2>)를 직접 입력받아 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)를 생성하는 형태가 될 수도 있다.
참고로, 도면에서처럼 제2 뱅크선택 구동제어신호 생성부(360)는 컬럼선택 제어신호 생성부(340)에서 생성된 다수의 컬럼선택 제어신호(CASPBK<0:7>)를 입력받아 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)를 생성하는 방식에서 다수의 컬럼선택 제어신호(CASPBK<0:7>)과 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)의 관계는 2 대 1로 매치된다.
즉, 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제0 및 제1 컬럼선택 제어신호(CASPBK<0>, CASPBK<1>)에 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제0신호(YBST<0>)가 대응되고, 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제2 및 제3 컬럼선택 제어신호(CASPBK<2>, CASPBK<3>)에 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제1신호(YBST<1>)가 대응되며, 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제4 및 제5 컬럼선택 제어신호(CASPBK<4>, CASPBK<5>)에 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제2신호(YBST<2>)가 대응되고, 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제6 및 제7 컬럼선택 제어신호(CASPBK<0>, CASPBK<1>)에 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제3신호(YBST<3>)가 대응된다.
따라서, 제2 뱅크선택 구동제어신호 생성부(360)는 다음과 같이 그 동작이 두 가지로 나뉠 수 있다.
먼저, 도면에 도시된 것과 같은 제2 뱅크선택 구동제어신호 생성부(360)의 구성에서는 어드레스 신호(ADDRESS)에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 어느 하나의 뱅크를 제2 해당 뱅크로서 선택하고, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 컬럼선택 제어신호 생성부(340)에서 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제2 해당 뱅크에 대응하는 컬럼선택 제어신호가 활성화되면, 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 활성화된 제2 해당 뱅크에 대응하는 컬럼선택 제어신호에 대응하는 제2 뱅크선택 구동제어신호를 활성화시킨다.
예컨대, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제1 뱅크(331)라고 가정하면, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 컬럼선택 제어신호 생성부(340)에서 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제1 뱅크(331)에 대응하는 제1 컬럼선택 제어신호(CASPBK<1>)가 활성화되고, 그 이후 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제1 컬럼선택 제어신호(CASPBK<1>)에 대응하는 제2 뱅크선택 구동제어신호의 제0신호(YBST<0>)를 활성화시킨다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제5 뱅크(335)라고 가정하면, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 컬럼선택 제어신호 생성부(340)에서 다수의 컬럼선택 제어신호(CASPBK<0:7>) 중 제5 뱅크(335)에 대응하는 제5 컬럼선택 제어신호(CASPBK<5>)가 활성화되고, 그 이후 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제5 컬럼선택 제어신호(CASPBK<5>)에 대응하는 제2 뱅크선택 구동제어신호의 제2신호(YBST<2>)를 활성화시킨다.
그리고, 도면에 도시된 것과 다른 제2 뱅크선택 구동제어신호 생성부(360)의 구성에서는 어드레스 신호(ADDRESS)에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 어느 하나의 뱅크를 제2 해당 뱅크로서 선택하고, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 해당 뱅크에 대응하는 제2 뱅크선택 구동제어신호를 활성화시킨다.
예컨대, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제1 뱅크(331)라고 가정하면, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제1 뱅크(331)에 대응하는 제2 뱅크선택 구동제어신호의 제0신호(YBST<0>)를 활성화시킨다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제5 뱅크(335)라고 가정하면, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제5 뱅크(335)에 대응하는 제2 뱅크선택 구동제어신호의 제2신호(YBST<2>)를 활성화시킨다.
그리고, 코어전압 드라이버(320)는, 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 제1 해당 뱅크에 대응하는 제1 뱅크선택 구동제어신호가 활성화되는 것에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제1 해당 뱅크에 대응하는 제2 뱅크선택 구동제어신호의 활성화여부와 상관없이 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제1 해당 뱅크에 대응하는 구동제어펄스를 토글링시킴으로써 제1 해당 뱅크에 대응하는 코어전압단을 구동한다.
예컨대, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 해당 뱅크가 제7 뱅크(337)라고 가정한 상태에서 제7 뱅크(337)에 대응하는 제1 뱅크선택 구동제어신호의 제7신호(RACTV<7>)가 활성화되는 경우, 제7 뱅크(337)에 대응하는 제2 뱅크선택 구동제어신호의 제3신호(YBST<3>)가 활성화되어있든 비활성화되어있든 상관없이 제7 뱅크(337)에 대응하는 제4 구동제어펄스(ENPULSE67)를 토글링시켜 제7 뱅크(337)에 대응하는 코어전압단을 구동시킨다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 해당 뱅크가 제2 뱅크(332)라고 가정한 상태에서 제2 뱅크(332)에 대응하는 제1 뱅크선택 구동제어신호의 제2신호(RACTV<2>)가 활성화되는 경우, 제2 뱅크(332)에 대응하는 제2 뱅크선택 구동제어신호의 제1신호(YBST<1>)가 활성화되어있든 비활성화되어있든 상관없이 제2 뱅크(332)에 대응하는 제2 구동제어펄스(ENPULSE23)를 토글링시켜 제2 뱅크(332)에 대응하는 코어전압단을 구동시킨다.
또한, 코어전압 드라이버(320)는, 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 제2 해당 뱅크에 대응하는 제1 뱅크선택 구동제어신호가 활성화되어 있는 상태일 때 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 해당 뱅크에 대응하는 제2 뱅크선택 구동제어신호가 활성화되는 것에 응답하여 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제2 해당 뱅크에 대응하는 구동제어펄스를 토글링시킴으로써 제2 해당 뱅크에 대응하는 코어전압단을 구동한다.
예컨대, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제6 뱅크(336)라고 가정한 상태에서 제6 뱅크(336)에 대응하는 제1 뱅크선택 구동제어신호의 제6신호(RACTV<6>)가 활성화되어 있는 상태인 경우, 제6 뱅크(336)에 대응하는 제2 뱅크선택 구동제어신호의 제3신호(YBST<3>)가 활성화되는 것에 응답하여 제6 뱅크(336)에 대응하는 제4 구동제어펄스(ENPULSE67)를 토글링시켜 제6 뱅크(336)에 대응하는 코어전압단을 구동시킨다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제2 뱅크(332)라고 가정한 상태에서 제2 뱅크(332)에 대응하는 제1 뱅크선택 구동제어신호의 제2신호(RACTV<2>)가 활성화되어 있는 상태인 경우, 제2 뱅크(332)에 대응하는 제2 뱅크선택 구동제어신호의 제1신호(YBST<1>)가 활성화되는 것에 응답하여 제2 뱅크(332)에 대응하는 제2 구동제어펄스(ENPULSE23)를 토글링시켜 제2 뱅크(332)에 대응하는 코어전압단을 구동시킨다.
반면, 코어전압 드라이버(320)는, 다수의 제1 뱅크선택 구동제어신호(RACTV<0:1>, RACTV<2:3>, RACTV<4:5>, RACTV<6:7>) 중 제2 해당 뱅크에 대응하는 제1 뱅크선택 구동제어신호가 비활성화되어 있는 상태일 때 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 해당 뱅크에 대응하는 제2 뱅크선택 구동제어신호가 활성화되든 비활성화되든 상관없이 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제2 해당 뱅크에 대응하는 구동제어펄스를 토글링시킬 수 없으며, 그에 따라 제2 해당 뱅크에 대응하는 코어전압단은 구동되지 않는다.
예컨대, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제6 뱅크(336)라고 가정한 상태에서 제6 뱅크(336)에 대응하는 제1 뱅크선택 구동제어신호의 제6신호(RACTV<6>)가 비활성화되어 있는 상태인 경우, 제6 뱅크(336)에 대응하는 제2 뱅크선택 구동제어신호의 제3신호(YBST<3>)가 활성화되든 비활성화되든 상관없이 제6 뱅크(336)에 대응하는 제4 구동제어펄스(ENPULSE67)를 토글링시킬 수 없으며, 그에 따라 제6 뱅크(336)에 대응하는 코어전압단은 구동되지 않는다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 해당 뱅크가 제2 뱅크(332)라고 가정한 상태에서 제2 뱅크(332)에 대응하는 제1 뱅크선택 구동제어신호의 제2신호(RACTV<2>)가 비활성화되어 있는 상태인 경우, 제2 뱅크(332)에 대응하는 제2 뱅크선택 구동제어신호의 제1신호(YBST<1>)가 활성화되든 활성화되든 상관없이 제2 뱅크(332)에 대응하는 제2 구동제어펄스(ENPULSE23)를 토글링시킬 수 없으며, 그에 따라 제2 뱅크(332)에 대응하는 코어전압단은 구동되지 않는다.
전술한 설명에서 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 해당 뱅크와 제2 해당 뱅크는 입력되는 어드레스 신호(ADDRESS)에 따라 서로 같은 뱅크가 될 수도 있고, 서로 다른 뱅크가 될 수도 있다.
즉, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 해당 뱅크와 제2 해당 뱅크는 각각 독립적으로 선택되고, 동시에 중복되어 선택될 수도 있다.
도 4는 도 3에 도시된 본 발명의 실시예에 따른 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로의 동작을 도시한 타이밍 다이어그램이다.
도 4를 참조하면, 본 발명의 실시예에 따라 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)를 구비한 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로는, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 다수의 액티브 커맨드 신호(ACT_CMD : ACT0, ACT1, ACT2, ACT3, ACT4, ACT5, ACT6, ACT7)가 순차적으로 활성화됨에 따라 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>)가 순차적으로 활성화되고, 그에 따라 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67)가 순차적으로 토글링하면서 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 코어전압단을 순차적으로 구동하게 된다.
그리고, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 다수의 액티브 커맨드 신호(ACT_CMD : ACT0, ACT1, ACT2, ACT3, ACT4, ACT5, ACT6, ACT7)가 순차적으로 활성화되는 과정 중간 중간에 제0 내지 제3 뱅크(330, 331, 332, 333)에 저장된 데이터를 리드 하기 위한 리드 커맨드 신호(READ_CMD : RD0, RD1, RD2, RD3)가 선택적으로 인가되고, 그에 따라 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제1 및 제2 신호(YBST<0>, YBST<1>)가 토글링하는 것을 알 수 있다.
이렇게, 중간 중간에 제0 뱅크(330) 또는 제1 뱅크(331)에 저장된 데이터를 리드하기 위한 리드 커맨드 신호(READ_CMD : RD0, RD1)가 인가되는 것에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제1 신호(YBST<0>)만 토글링하고, 제2 뱅크(332) 또는 제3 뱅크(333)에 저장된 데이터를 리드하기 위한 리드 커맨드 신호(READ_CMD : RD2, RD3)가 인가되는 것에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제2 뱅크선택 구동제어신호의 제2 신호(YBST<1>)만 토글링하도록 제어하게 되면, 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 제0 및 제1 뱅크(330, 331)에 대응하는 제1 뱅크선택 구동제어신호의 제0 및 제1 신호(RACTV<0>, RACTV<1>)가 활성화상태가 되는 것 이외에 제2 내지 제7 뱅크(332, 333, 334, 335, 336, 337)에 대응하는 제1 뱅크선택 구동제어신호의 제2 내지 제7 신호(RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>)가 활성화상태가 된다고 하여도, 제0 뱅크(330) 또는 제1 뱅크(331)에 저장된 데이터를 리드하기 위한 리드 커맨드 신호(READ_CMD : RD0, RD1)가 인가될 때 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제0 및 제1 뱅크(330, 331)에 대응하는 구동제어펄스(ENPULSE01)만 토글링시키고 나머지 제2 내지 제7뱅크(332, 333, 334, 335, 336, 337)에 대응하는 구동제어펄스(ENPULSE23, ENPULSE45, ENPULSE67)는 토글링시키지 않음으로써 제0 뱅크(330) 및 제1 뱅크(331)에 대응하는 코어전압단을 최적의 효율로 구동시키는게 가능하다.
마찬가지로, 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 제2 및 제3 뱅크(332, 333)에 대응하는 제1 뱅크선택 구동제어신호의 제2 및 제3 신호(RACTV<2>, RACTV<3>)가 활성화상태가 되는 것 이외에 제0 및 제1 뱅크(330, 331)와 제4 내지 제7 뱅크(334, 335, 336, 337)에 대응하는 제1 뱅크선택 구동제어신호의 제0 및 제1 신호와 제4 내지 제7 신호(RACTV<0>, RACTV<1>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>)가 활성화상태가 된다고 하여도, 제2 뱅크(332) 또는 제3 뱅크(333)에 저장된 데이터를 리드하기 위한 리드 커맨드 신호(READ_CMD : RD2, RD3)가 인가될 때 다수의 구동제어펄스(ENPULSE01, ENPULSE23, ENPULSE45, ENPULSE67) 중 제2 및 제3 뱅크(332, 333)에 대응하는 구동제어펄스(ENPULSE23)만 토글링시키고 나머지 제0 및 제1 뱅크(330, 331)와 제4 내지 제7뱅크(334, 335, 336, 337)에 대응하는 구동제어펄스(ENPULSE01, ENPULSE45, ENPULSE67)는 토글링시키지 않음으로써 제2 뱅크(332) 및 제3 뱅크(333)에 대응하는 코어전압단을 최적의 효율로 구동시키는게 가능하다.
전술한 본 발명의 실시예에 따른 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)를 구비하는 반도체 메모리 장치의 코어전압 구동 드라이버를 제어하기 위한 회로의 동작을 정리하면 다음과 같은 동작단계로 이루어지는 것을 알 수 있다.
액티브 커맨드 신호(ACT_CMD)와 어드레스 신호(ADDRESS)중 제1 어드레스 신호에 응답하여 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 어느 하나의 제1 뱅크선택 구동제어신호를 제1 구동제어신호로서 생성하는 동작단계와, 액티브 커맨드 신호(ACT_CMD)와 어드레스 신호(ADDRESS) 중 제2 어드레스 신호에 응답하여 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 어느 하나의 제1 뱅크선택 구동제어신호를 제2 구동제어신호로서 생성하는 동작단계와, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호와 어드레스 신호(ADDRESS) 중 제1 어드레스 신호에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 어느 하나의 제2 뱅크선택 구동제어신호를 제3 구동제어신호로서 생성하는 동작단계와, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호와 어드레스 신호(ADDRESS) 중 제2 어드레스 신호에 응답하여 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 어느 하나의 제2 뱅크선택 구동제어신호를 제4 구동제어신호로서 생성하는 동작단계, 제1 구동제어신호와 제3 구동제어신호에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스에 대응하는 뱅크의 코어전압단을 구동하는 동작단계, 및 제2 구동제어신호와 상기 제4 구동제어신호에 응답하여 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 어드레스에 대응하는 뱅크의 코어전압단을 구동하는 동작단계로 이루어진다.
이때, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하는 뱅크와 제2 어드레스 신호에 대응하는 뱅크가 서로 같은 뱅크일 수도 있고, 서로 다른 뱅크일 수도 있다.
만약, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하는 뱅크와 제2 어드레스 신호에 대응하는 뱅크가 서로 같은 뱅크라면 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 제1 구동제어신호와 제2 구동제어신호가 서로 같은 제1 뱅크선택 구동제어신호를 가르키는게 되며, 따라서, 제1 구동제어신호를 생성하는 동작단계와 제2 구동제어신호를 생성하는 동작단계가 서로 같은 동작단계가 된다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하는 뱅크와 제2 어드레스 신호에 대응하는 뱅크가 서로 같은 뱅크라면 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제3 구동제어신호와 제4 구동제어신호가 서로 같은 제2 뱅크선택 구동제어신호를 가르키는게 되며, 따라서, 제3 구동제어신호를 생성하는 동작단계와 제4 구동제어신호를 생성하는 동작단계가 서로 같은 동작단계가 된다.
하지만, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하는 뱅크와 제2 어드레스 신호에 대응하는 뱅크가 서로 다른 뱅크라면 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>) 중 제1 구동제어신호와 제2 구동제어신호가 서로 다른 제1 뱅크선택 구동제어신호를 가르키는게 되며, 따라서, 제1 구동제어신호를 생성하는 동작단계와 제2 구동제어신호를 생성하는 동작단계가 서로 다른 별개의 동작단계가 된다.
마찬가지로, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하는 뱅크와 제2 어드레스 신호에 대응하는 뱅크가 서로 다른 뱅크라면 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>) 중 제3 구동제어신호와 제4 구동제어신호가 서로 다른 제2 뱅크선택 구동제어신호를 가르키는게 되며, 따라서, 제3 구동제어신호를 생성하는 동작단계와 제4 구동제어신호를 생성하는 동작단계가 서로 다른 별개의 동작단계가 된다.
여기서, 제1 구동제어신호를 생성하는 동작단계를 좀 더 구체적으로 살펴보면, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하여 선택되는 제1 뱅크에 제1 구동제어신호를 전달하되, 액티브 커맨드 신호(ACT_CMD)가 활성화되는 것에 응답하여 제1 구동제어신호를 활성화시킨다.
또한, 제3 구동제어신호를 생성하는 동작단계를 좀 더 구체적으로 살펴보면, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제1 어드레스 신호에 대응하여 선택되는 제1 뱅크에 제3 구동제어신호를 전달하되, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 제3 구동제어신호를 활성화시킨다.
그리고, 제1 어드레스에 대응하는 뱅크의 코어전압단을 구동하는 동작단계를 좀 더 구체적으로 살펴보면, 제1 어드레스 신호에 대응하는 제1 뱅크로 전달되는 제1 구동제어신호가 활성화되는 것에 응답하여 제1 뱅크의 코어전압단을 구동하는 동작단계와, 제1 어드레스 신호에 대응하는 제1 뱅크로 전달되는 제1 구동제어신호가 활성화된 상태에서 제3 구동제어신호가 활성화되는 것에 응답하여 제1 뱅크의 코어전압단을 구동하는 동작단계, 및 제1 어드레스 신호에 대응하는 제1 뱅크로 전달되는 제1 구동제어신호가 비활성화된 상태에서 제3 구동제어신호가 활성화되는 것과 상관없이 제1 뱅크의 코어전압단을 구동하지 않는 동작단계를 포함한다.
그리고, 제2 구동제어신호를 생성하는 동작단계를 좀 더 구체적으로 살펴보면, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 어드레스 신호에 대응하여 선택되는 제2 뱅크에 제2 구동제어신호를 전달하되, 액티브 커맨드 신호(ACT_CMD)가 활성화되는 것에 응답하여 제2 구동제어신호를 활성화시킨다.
또한, 제4 구동제어신호를 생성하는 동작단계를 좀 더 구체적으로 살펴보면, 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 제2 어드레스 신호에 대응하여 선택되는 제2 뱅크에 제4 구동제어신호를 전달하되, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호가 활성화되는 것에 응답하여 제4 구동제어신호를 활성화시킨다.
그리고, 제2 어드레스에 대응하는 뱅크의 코어전압단을 구동하는 동작단계를 좀 더 구체적으로 살펴보면, 제2 어드레스 신호에 대응하는 제2 뱅크로 전달되는 제2 구동제어신호가 활성화되는 것에 응답하여 제2 뱅크의 코어전압단을 구동하는 동작단계와, 제2 어드레스 신호에 대응하는 제2 뱅크로 전달되는 제2 구동제어신호가 활성화된 상태에서 제4 구동제어신호가 활성화되는 것에 응답하여 제2 뱅크의 코어전압단을 구동하는 동작단계, 및 제2 어드레스 신호에 대응하는 제2 뱅크로 전달되는 제2 구동제어신호가 비활성화된 상태에서 제4 구동제어신호가 활성화되는 것과 상관없이 제2 뱅크의 코어전압단을 구동하지 않는 동작단계를 포함한다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 액티브 커맨드 신호(ACT_CMD)를 인가받아 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 코어전압단을 구동하기 위한 구동제어신호를 생성하고자 할 때, 구동제어신호가 어드레스 신호(ADDRESS)에 대응하여 선택적으로 활성화되는 다수의 제1 뱅크선택 구동제어신호(RACTV<0>, RACTV<1>, RACTV<2>, RACTV<3>, RACTV<4>, RACTV<5>, RACTV<6>, RACTV<7>)가 되도록 함으로써 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)를 선택적으로 구동시키는 것이 가능하다.
동시에, 리드 커맨드 신호(READ_CMD)와 라이트 커맨드 신호(WRITE_CMD) 중 어느 하나의 신호를 인가받아 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 코어전압단을 구동하기 위한 구동제어신호를 생성하고자 할 때도 구동제어신호가 어드레스 신호(ADDRESS)에 대응하여 선택적으로 활성화되는 다수의 제2 뱅크선택 구동제어신호(YBST<0>, YBST<1>, YBST<2>, YBST<3>)가 되도록 함으로써 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)를 선택적으로 구동시키는 것이 가능하다.
따라서, 액티브 커맨드 신호(ACT_CMD)가 인가되든 리드 커맨드 신호(READ_CMD)가 인가되든 라이트 커맨드 신호(WRITE_CMD)가 인가되든 상관없이 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337) 중 실제로 동작이 발생하는 뱅크의 코어전압단만 선택하여 구동할 수 있다.
즉, 커맨드 신호의 종류와 상관없이 다수의 뱅크(330, 331, 332, 333, 334, 335, 336, 337)에 대응하는 코어전압단을 최적의 효율로 구동시킬 수 있으며, 이를 통해 소모되는 전류를 최소한으로 유지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 커맨드 신호의 종류와 상관없이 다수의 뱅크에 대응되는 코어전압단을 선택적으로 구동하는 과정을 제어하는 회로에 관해서만 설명이 이루어졌는데, 이는 발명의 이해를 돕기 위한 것일 뿐, 본 발명의 범주에는 반도체 메모리 장치 내부에서 다수의 뱅크별로 각각 제공되는 내부전압이 존재하는 경우 코어전압을 내부전압으로 대체하는 구성도 포함될 것이다.
10 : 뱅크선택 구동제어신호 생성부
20 : 코어(내부)전압 드라이버
30, 31, 32, 33, 34, 35, 36, 37 : 다수의 뱅크
40 : 컬럼선택 제어신호 생성부 50 : 구동제어신호 생성부
310 : 제1 뱅크선택 구동제어신호 생성부
320 : 코어(내부)전압 드라이버
330, 331, 332, 333, 334, 335, 336, 337 : 다수의 뱅크
340 : 컬럼선택 제어신호 생성부
360 : 제2 뱅크선택 구동제어신호 생성부

Claims (15)

  1. 다수의 뱅크;
    액티브 커맨드 신호와 어드레스 신호에 응답하여 상기 다수의 뱅크에 대응하는 다수의 제1 뱅크선택 구동제어신호를 생성하기 위한 제1 뱅크선택 구동제어신호 생성부;
    리드 커맨드 신호와 라이트 커맨드 신호와 상기 어드레스 신호에 응답하여 상기 다수의 뱅크에 대응하는 다수의 제2 뱅크선택 구동제어신호를 생성하기 위한 제2 뱅크선택 구동제어신호 생성부; 및
    상기 다수의 제1 뱅크선택 구동제어신호와 상기 다수의 제2 뱅크선택 구동제어신호에 응답하여 상기 다수의 뱅크에 대응하는 다수의 내부전압단을 선택적으로 구동하기 위한 내부전압 구동드라이버
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제1 뱅크선택 구동제어신호 생성부는,
    상기 어드레스 신호에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크를 제1 해당 뱅크로서 선택하고,
    상기 액티브 커맨드 신호가 활성화되는 것에 응답하여 상기 다수의 제1 뱅크선택 구동제어신호 중 상기 제1 해당 뱅크에 대응하는 제1 뱅크선택 구동제어신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 제2 뱅크선택 구동제어신호 생성부는,
    상기 어드레스 신호에 응답하여 상기 다수의 뱅크 중 어느 하나의 뱅크를 제2 해당 뱅크로서 선택하고,
    상기 리드 커맨드 신호와 라이트 커맨드 신호 중 어느 하나의 신호가 활성화되는 것에 응답하여 상기 다수의 제2 뱅크선택 구동제어신호 중 상기 제2 해당 뱅크에 대응하는 제2 뱅크선택 구동제어신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 내부전압 구동드라이버는,
    상기 제1 해당 뱅크에 대응하는 상기 제1 뱅크선택 구동제어신호가 활성화되는 것에 응답하여 상기 제1 해당 뱅크에 대응하는 상기 제2 뱅크선택 구동제어신호의 활성화여부와 상관없이 상기 제1 해당 뱅크에 대응하는 내부전압단을 구동하고,
    상기 제2 해당 뱅크에 대응하는 상기 제1 뱅크선택 구동제어신호가 활성화상태일 때 상기 제2 해당 뱅크에 대응하는 상기 제2 뱅크선택 구동제어신호가 활성화되는 것에 응답하여 상기 제2 해당 뱅크에 대응하는 내부전압단을 구동하며,
    상기 제2 해당 뱅크에 대응하는 상기 제1 뱅크선택 구동제어신호가 비활성화상태일 때 상기 제2 해당 뱅크에 대응하는 상기 제2 뱅크선택 구동제어신호가 활성화되는 것과 상관없이 상기 제2 해당 뱅크에 대응하는 내부전압단을 구동하지 않는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 제1 해당 뱅크와 상기 제2 해당 뱅크는 서로 같은 뱅크인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서,
    상기 제1 해당 뱅크와 상기 제2 해당 뱅크는 서로 다른 뱅크인 것을 특징으로 하는 반도체 메모리 장치.



  7. 다수의 뱅크를 구비하는 반도체 메모리 장치의 동작방법에 있어서,
    액티브 커맨드 신호 및 어드레스 신호에 응답하여 다수의 제1 뱅크선택 구동제어신호 중 어느 하나의 신호를 활성화시키는 제1 활성화 단계;
    리드 및 라이트 커맨드 신호와 상기 어드레스 신호에 응답하여 다수의 제2 뱅크선택 구동제어신호 중 어느 하나의 신호를 활성화시키는 제2 활성화 단계;
    상기 제1 활성화 단계를 통해 활성화된 제1 뱅크선택 구동제어신호에 응답하여 상기 다수의 뱅크 중 상기 어드레스에 대응하는 뱅크의 내부전압단을 예정된 시간동안 구동하는 제1 구동단계; 및
    상기 제1 활성화 단계를 통해 활성화된 제1 뱅크선택 구동제어신호가 활성화 상태를 유지하는 구간에서 상기 제2 활성화단계를 통해 활성화된 제2 뱅크선택 구동제어신호에 응답하여 상기 다수의 뱅크 중 상기 어드레스에 대응하는 뱅크의 내부전압단을 예정된 시간동안 구동하는 제2 구동단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  8. 제7항에 있어서,
    상기 제1 활성화 단계는,
    상기 액티브 커맨드 신호 및 상기 어드레스 신호의 제1 신호에 응답하여 상기 다수의 제1 뱅크선택 구동제어신호 중 어느 하나의 신호를 제1 구동제어신호로서 활성화시키는 단계; 및
    상기 액티브 커맨드 신호 및 상기 어드레스 신호의 제2 신호에 응답하여 상기 제1 구동제어신호에 대응하는 제1 뱅크선택 구동제어신호를 제외한 나머지 다수의 제1 뱅크선택 구동제어신호 중 어느 하나의 신호를 제2 구동제어신호로서 활성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  9. 제8항에 있어서,
    상기 제2 활성화 단계는,
    상기 리드 및 라이트 커맨드 신호와 상기 어드레스 신호의 제1 신호에 응답하여 상기 다수의 제2 뱅크선택 구동제어신호 중 어느 하나의 신호를 제3 구동제어신호로서 활성화시키는 단계;
    상기 리드 및 라이트 커맨드 신호와 상기 어드레스 신호의 제2 신호에 응답하여 상기 제3 구동제어신호에 대응하는 제2 뱅크선택 구동제어신호를 제외한 나머지 다수의 제2 뱅크선택 구동제어신호 중 어느 하나의 신호를 제4 구동제어신호로서 활성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  10. 제9항에 있어서,
    상기 제1 구동단계는,
    상기 제1 구동제어신호가 활성화되는 것에 응답하여 상기 다수의 뱅크 중 상기 어드레스 신호의 제1 신호에 대응하는 제1 뱅크의 내부전압단을 예정된 시간동안 구동하는 단계; 및
    상기 제2 구동제어신호가 활성화되는 것에 응답하여 상기 다수의 뱅크 중 상기 어드레스 신호의 제2 신호에 대응하는 제2 뱅크의 내부전압단을 예정된 시간동안 구동하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  11. 제10항에 있어서,
    상기 제2 구동단계는,
    상기 제1 구동제어신호가 활성화 상태를 유지하는 구간에서 상기 제3 구동제어신호가 토글링하는 것에 응답하여 상기 제1 뱅크의 내부전압단을 예정된 시간동안 구동하는 단계; 및
    상기 제2 구동제어신호가 활성화 상태를 유지하는 구간에서 상기 제4 구동제어신호가 토글링하는 것에 응답하여 상기 제2 뱅크의 내부전압단을 예정된 시간동안 구동하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  12. 제9항에 있어서,
    상기 제1 구동제어신호로서 활성화시키는 단계는,
    상기 다수의 뱅크 중 상기 어드레스 신호의 제1 신호에 대응하여 선택되는 제1 뱅크에 상기 제1 구동제어신호를 전달하되, 상기 액티브 커맨드 신호가 토글링하는 것에 응답하여 상기 제1 구동제어신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  13. 제12항에 있어서,
    상기 제2 구동제어신호로서 활성화시키는 단계는,
    상기 다수의 뱅크 중 상기 어드레스 신호의 제2 신호에 대응하여 선택되는 제2 뱅크에 상기 제2 구동제어신호를 전달하되, 상기 액티브 커맨드 신호가 토글링하는 것에 응답하여 상기 제2 구동제어신호를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  14. 제13항에 있어서,
    상기 제3 구동제어신호로서 활성화시키는 단계는,
    상기 다수의 뱅크 중 상기 어드레스 신호의 제1 신호에 대응하여 선택되는 제1 뱅크에 상기 제3 구동제어신호를 전달하되, 상기 리드 및 라이트 커맨드 신호가 토글링하는 것에 응답하여 상기 제3 구동제어신호를 토글링시키는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
  15. 제14항에 있어서,
    상기 제4 구동제어신호로서 활성화시키는 단계는,
    상기 다수의 뱅크 중 상기 어드레스 신호의 제2 신호에 대응하여 선택되는 제2 뱅크에 상기 제4 구동제어신호를 전달하되, 상기 리드 및 라이트 커맨드 신호가 토글링하는 것에 응답하여 상기 제4 구동제어신호를 토글링시키는 것을 특징으로 하는 반도체 메모리 장치의 동작방법.
KR1020100018217A 2010-02-26 2010-02-26 반도체 메모리 장치 및 그 동작방법 KR101115453B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100018217A KR101115453B1 (ko) 2010-02-26 2010-02-26 반도체 메모리 장치 및 그 동작방법
US12/814,129 US8184500B2 (en) 2010-02-26 2010-06-11 Semiconductor memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100018217A KR101115453B1 (ko) 2010-02-26 2010-02-26 반도체 메모리 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20110098553A KR20110098553A (ko) 2011-09-01
KR101115453B1 true KR101115453B1 (ko) 2012-02-24

Family

ID=44505205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018217A KR101115453B1 (ko) 2010-02-26 2010-02-26 반도체 메모리 장치 및 그 동작방법

Country Status (2)

Country Link
US (1) US8184500B2 (ko)
KR (1) KR101115453B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393425B1 (ko) 2015-10-20 2022-05-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192573B1 (ko) * 1995-09-18 1999-06-15 윤종용 멀티 뱅크 구조의 반도체 메모리 장치
JPH09288614A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体集積回路装置、半導体記憶装置およびそのための制御回路
JPH1186541A (ja) * 1997-09-02 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
KR100780613B1 (ko) 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
KR100942949B1 (ko) * 2008-06-30 2010-02-22 주식회사 하이닉스반도체 반도체 메모리장치

Also Published As

Publication number Publication date
KR20110098553A (ko) 2011-09-01
US8184500B2 (en) 2012-05-22
US20110211413A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5343544B2 (ja) 半導体メモリ、半導体装置およびシステム
JP4908560B2 (ja) 強誘電体メモリ及びメモリシステム
KR20030074129A (ko) 반도체 기억 장치
KR20080107761A (ko) 워드라인 구동회로, 이를 포함하는 반도체 메모리장치 및그 테스트방법
KR100739992B1 (ko) 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법
KR100533696B1 (ko) 반도체 장치 및 그 제어 방법
KR100753099B1 (ko) 반도체 메모리 장치
US8649232B2 (en) Internal voltage generation circuit and semiconductor integrated circuit
JP2012221545A (ja) 半導体装置
KR101115453B1 (ko) 반도체 메모리 장치 및 그 동작방법
JP5315739B2 (ja) メモリ装置、メモリ制御方法
JP2008165956A (ja) 選択的にネガティブワード線を駆動する半導体メモリ装置。
KR20060135227A (ko) 메모리 장치의 커맨드 버퍼 제어 방법
KR20120075985A (ko) 내부전압생성회로 및 반도체메모리장치
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
JP4754548B2 (ja) メモリーとその操作方法
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
KR101497770B1 (ko) 반도체 디바이스
KR101708873B1 (ko) 반도체 메모리 장치
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR100934857B1 (ko) 워드라인 구동 장치
US7428179B2 (en) Apparatus for controlling activation of semiconductor integrated circuit and controlling method of the same
WO2014123064A1 (ja) 半導体装置
KR20170000684A (ko) 반도체 장치
KR20110109682A (ko) 내부전압구동제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 7