KR100934857B1 - 워드라인 구동 장치 - Google Patents

워드라인 구동 장치 Download PDF

Info

Publication number
KR100934857B1
KR100934857B1 KR1020080025099A KR20080025099A KR100934857B1 KR 100934857 B1 KR100934857 B1 KR 100934857B1 KR 1020080025099 A KR1020080025099 A KR 1020080025099A KR 20080025099 A KR20080025099 A KR 20080025099A KR 100934857 B1 KR100934857 B1 KR 100934857B1
Authority
KR
South Korea
Prior art keywords
word line
main word
voltage
main
level
Prior art date
Application number
KR1020080025099A
Other languages
English (en)
Other versions
KR20090099866A (ko
Inventor
김동휘
안진홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080025099A priority Critical patent/KR100934857B1/ko
Publication of KR20090099866A publication Critical patent/KR20090099866A/ko
Application granted granted Critical
Publication of KR100934857B1 publication Critical patent/KR100934857B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

본 발명은 워드라인 구동 장치에 관한 것으로서, 서브 워드라인 구동부의 구조를 개선하여 칩 사이즈를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 메인 워드라인의 전압 레벨에 따라 제어되고, 워드라인 구동신호에 의해 서브 워드라인을 선택적으로 활성화시키는 서브 워드라인 구동부, 및 액티브 동작 초기의 제 1구간 동안 메인 워드라인을 제 1전압 레벨로 출력하고, 제 1구간 이후에 제 2구간 동안 메인 워드라인을 제 1전압 레벨보다 높은 제 2전압 레벨로 출력하는 메인 워드라인 제어수단을 포함한다.

Description

워드라인 구동 장치{Word line driving device}
도 1은 종래의 서브 워드라인 구동부에 관한 상세 회로도.
도 2는 본 발명에 따른 워드라인 구동 장치에서 서브 워드라인 구동부에 관한 상세 회로도.
도 3은 본 발명에 따른 워드라인 구동 장치에서 메인 워드라인 제어수단에 관한 구성도.
도 4는 도 3의 메인 워드라인 전압 제어부에 관한 상세 회로도.
도 5는 도 3의 메인 워드라인 구동부에 관한 상세 회로도.
본 발명은 워드라인 구동 장치에 관한 것으로서, 서브 워드라인 구동부의 구조를 개선하여 칩 사이즈를 줄일 수 있도록 하는 기술이다.
근래에 들어 반도체 메모리가 대용량화되고, 고집적화되면서 좀 더 작은 칩 사이즈를 구현하고자 하는 노력이 계속되고 있다. 이에 따라, 하나의 웨이퍼에서 생산 가능한 넷 다이(Net die) 수를 늘려 가격 경쟁력에서 앞서 나갈 수 있는 기술을 필요로 하고 있다.
동일한 웨이퍼를 통한 공정에서 더 작은 칩 사이즈를 구현하고 높은 셀 효율(Efficiency)을 얻게 될 경우 넷 다이의 수가 증대된다. 이러한 경우 비슷한 역량을 갖춘 수많은 디바이스(Device)들 중에서 시장 경쟁에서 유리한 위치를 점하게 해준다. 그리고, 설계 단계에 있어서 셀 효율을 높일 수 있는 기술을 갖추는 것은 중요한 핵심이 되었다.
도 1은 종래의 서브 워드라인 구동부에 관한 상세 회로도이다.
일반적으로 디램의 뱅크 내부에는 1 비트의 데이터를 저장할 수 있는 셀 들의 집합인 최소 단위의 셀 매트가 구비된다. 그리고, 이 셀 매트의 배열 수에 따라 메모리 전체의 용량이 정해진다. 또한, 메모리 전체의 용량에 의해 워드라인과 비트라인의 수가 정해진다.
메모리의 읽기, 쓰기 동작은 하나의 워드라인과 하나의 비트라인을 선택하여, 워드라인과 비트라인이 만나는 지점의 셀을 접근하면서 이루어진다. 그리고, 워드라인이 인에이블 되어 셀 트랜지스터가 턴 온 된 상태에서 데이터를 센싱하는 과정을 액티브 과정이라 하고, 워드라인을 디스에이블 시키는 과정을 프리차지 과정이라고 한다.
액티브 및 프리차지 동작시 워드라인에 대한 제어는 셀 매트들의 사이사이 영역에 배열된 서브 워드라인 구동부에서 이루어진다. 이러한 서브 워드라인 구동부는 세 개의 트랜지스터, 즉, PMOS트랜지스터 P1과, NMOS트랜지스터 N1,N2를 포함한다.
여기서, PMOS트랜지스터 P1는 워드라인 구동신호 FX의 인가단과 서브 워드라 인 SWL 사이에 연결되어 게이트 단자가 메인 워드라인 MWLB과 연결된다. NMOS트랜지스터 N1는 서브 워드라인 SWL과 접지전압단 사이에 연결되어 게이트 단자가 메인 워드라인 MWLB과 연결된다.
그리고, NMOS트랜지스터 N2는 서브 워드라인 SWL과 접지전압단 사이에 연결되어 게이트 단자를 통해 워드라인 구동신호 FXB가 인가된다. 여기서, 워드라인 구동신호 FXB는 워드라인 구동신호 FX의 반전 신호를 나타낸다.
또한, PMOS트랜지스터 P1과 NMOS트랜지스터 N1는 공통 게이트 단자를 통해 동일한 레벨을 갖는 메인 워드라인 MWLB 신호를 입력받게 된다. 이에 따라, 메인 워드라인 MWLB 신호가 로우 레벨로 인에이블 될 경우 PMOS트랜지스터 P1가 턴 온 된다.
그리고, PMOS트랜지스터 P1의 소스 단자로 인가되는 워드라인 구동 신호 FX의 레벨에 의하여 서브 워드라인 SWL의 인에이블 또는 디스에이블 여부를 결정하게 된다.
즉, 액티브 동작 모드시 워드라인 구동 신호 FXB가 로우 레벨로 인에이블 되면, 워드라인 구동 신호 FX가 펌핑 전압 레벨이 된다. 이때, 메인 워드라인 MWLB의 신호가 로우 레벨로 인에이블 되면, PMOS트랜지스터 P1가 턴온되어 서브 워드라인 SWL이 펌핑 전압 레벨로 인에이블 된다.
반면에, 프리차지 동작 모드시 워드라인 구동신호 FXB가 하이 레벨로 디스에이블 되면, 서브 워드라인 SWL이 접지전압 레벨이 된다.
그런데, 상대적으로 큰 로딩(Loading)이 작용하는 워드라인을 구동하기 위해 하나의 서브 워드라인 구동부를 사용하게 될 경우 서브 워드라인의 구동 능력에 한계가 있다.
이러한 경우 뱅크 내의 각 위치에서 워드라인이 인에이블 및 디스에이블 되는 타이밍의 변화폭이 커질 수 있으므로, 서브 워드라인 구동부를 셀 매트 사이에 반복적으로 위치시키게 된다. 이에 따라, 서브 워드라인 구동부의 사이즈 변화가 칩 전체의 사이즈에 큰 영향을 미칠 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 다음과 같은 목적을 갖는다.
첫째, 서브 워드라인 구동부의 구조를 2-트랜지스터 구조로 개선하여 서브 워드라인 구동부의 단위 면적을 줄임으로써 전체적인 칩 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 2-트랜지스터 구조를 갖는 서브 워드라인 구동부를 구현하여 칩 사이즈를 줄임으로써 셀 효율을 향상시킬 수 있도록 하는데 그 목적이 있다.
셋째, 메인 워드라인의 전압 레벨을 일정 시간차에 따라 다르게 제어하여 비활성화된 서브 워드라인의 플로팅을 방지할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 워드라인 구동 장치는, 메인 워드라인의 전압 레벨에 따라 제어되고, 워드라인 구동신호에 의해 서브 워드라인을 선택적으로 활성화시키는 서브 워드라인 구동부; 및 액티브 동작 초기의 제 1구간 동안 메인 워드라인을 제 1전압 레벨로 출력하고, 제 1구간 이후에 제 2구간 동안 메인 워드라인을 제 1전압 레벨보다 높은 제 2전압 레벨로 출력하는 메인 워드라인 제어수단을 포함하고, 메인 워드라인 제어수단은 제 1센스앰프 인에이블 신호와 매트 정보를 포함하는 어드레스에 따라 제 2센스앰프 인에이블 신호와 기준전압을 발생하는 기준전압 발생부; 제 2센스앰프 인에이블 신호와 기준전압 및 워드라인 제어신호에 따라 메인 워드라인 제어신호를 서로 다른 전압 레벨로 출력하는 메인 워드라인 전압 제어부; 및 워드라인 제어신호와 복수개의 뱅크 어드레스 및 메인 워드라인 제어신호에 따라 메인 워드라인의 전압 레벨을 제어하는 메인 워드라인 구동부를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 서브 워드라인 구동부에 관한 상세 회로도이다.
본 발명의 서브 워드라인 구동부는 2-트랜지스터 구조로 구현되며, 풀업 구동 소자인 PMOS트랜지스터 P2와, 풀다운 구동 소자인 NMOS트랜지스터 N3를 포함한다.
여기서, PMOS트랜지스터 P2는 워드라인 구동신호 FX의 인가단과 서브 워드라인 SWL 사이에 연결되어 게이트 단자가 메인 워드라인 MWLB과 연결된다. 그리고, NMOS트랜지스터 N3는 서브 워드라인 SWL과 접지전압단 사이에 연결되어 게이트 단자가 메인 워드라인 MWLB과 연결된다.
그리고, PMOS트랜지스터 P2과 NMOS트랜지스터 N3는 공통 게이트 단자를 통해 동일한 레벨을 갖는 메인 워드라인 MWLB 신호를 입력받게 된다. 그리고, PMOS트랜지스터 P2의 소스 단자로 인가되는 워드라인 구동 신호 FX의 레벨에 의하여 서브 워드라인 SWL의 인에이블 또는 디스에이블 여부를 결정하게 된다.
즉, 액티브 동작 모드시 워드라인 구동 신호 FX가 펌핑 전압 레벨이 된다. 이때, 메인 워드라인 MWLB의 신호가 로우 레벨로 인에이블 되면, PMOS트랜지스터 P2가 턴 온 되어 서브 워드라인 SWL이 펌핑 전압 레벨로 인에이블 된다.
반면에, 프리차지 동작 모드시 메인 워드라인 MWLB의 신호가 하이 레벨로 디스에이블 되면, NMOS트랜지스터 N3가 턴 온 되어 서브 워드라인 SWL이 접지전압 레벨이 된다.
종래기술에서는 디스에이블 상태에 있는 서브 워드라인 SWL의 플로팅(Floating)을 방지하기 위해 NMOS트랜지스터 N2를 구비한다. 즉, 메인 워드라인 MWLB의 신호와, 워드라인 구동신호 FX가 모두 로우 레벨일 경우, 서브 워드라인 SWL의 신호가 플로팅 되는 것을 방지하기 위해 NMOS트랜지스터 N2를 통해 서브 워드라인 SWL을 풀다운 시킨다.
본 발명은 3-트랜지스터 구조를 갖는 종래의 서브 워드라인 구동부에서, 서브 워드라인 SWL의 플로팅을 방지하기 위한 풀다운 구동 소자(NMOS트랜지스터 N2)를 제거한다. 이에 따라, 전체 칩 사이즈 중 많은 부분을 차지했던 서브 워드라인 구동부의 사이즈를 줄이고, 워드라인 구동신호 FXB와 관련된 로직 단계와 신호 선을 줄일 수 있도록 한다.
또한, 종래 기술에서 풀다운 구동 소자(NMOS트랜지스터 N2)를 생략함으로 인해 발생할 수 있는 서브 워드라인 SWL의 플로팅 현상을 도 3의 구조를 통해 개선할 수 있도록 한다.
도 3은 본 발명에 따른 워드라인 구동 장치에서 메인 워드라인 제어수단에 관한 구성도이다.
본 발명의 메인 워드라인 제어수단은 기준전압 발생부(100)와, 메인 워드라인 전압 제어부(200) 및 메인 워드라인 구동부(300)를 포함한다.
여기서, 기준전압 발생부(100)는 센스앰프 인에이블 신호 SAENB와, 매트(MAT) 정보를 포함하는 어드레스 LAX에 따라 기준전압 VREFMWD과, 센스앰프 인에이블 신호 SAENMWD를 출력한다. 여기서, 기준전압 발생부(100)는 전원전압 VDD과, 접지전압 VSS에 의해 구동된다.
그리고, 메인 워드라인 전압 제어부(200)는 기준전압 VREFMWD과, 센스앰프 인에이블 신호 SAENMWD 및 워드라인 제어신호 WLOFF에 따라 메인 워드라인 제어 신호 MWDVSS를 출력한다. 여기서, 메인 워드라인 전압 제어부(200)는 전원전압 VDD과, 접지전압 VSS에 의해 구동된다.
또한, 메인 워드라인 구동부(300)는 워드라인 제어신호 WLOFF와, 뱅크 어드레스 BAX34,BAX56,BAD78 및 메인 워드라인 제어 신호 MWDVSS에 따라 메인 워드라인 MWLB을 구동한다. 이때, 메인 워드라인 구동부(300)는 전원전압 VDD과, 메인 워드라인 제어 신호 MWDVSS의 전압 및 접지전압 VSS에 의해 구동된다.
도 4는 도 3의 메인 워드라인 전압 제어부(200)에 관한 상세 회로도이다.
메인 워드라인 전압 제어부(200)는 복수개의 NMOS트랜지스터 N4~N6와, 인버터 IV1,IV2를 포함한다.
여기서, NMOS트랜지스터 N4는 기준전압 VREFMWD 인가단과 NMOS트랜지스터 N5 사이에 연결되어, 게이트 단자를 통해 인버터 IV1에 의해 반전된 워드라인 제어신호 WLOFF가 인가된다.
그리고, NMOS트랜지스터 N5는 NMOS트랜지스터 N4와 메인 워드라인 제어 신호 MWDVSS의 출력단 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SAENMWD가 인가된다.
또한, NMOS트랜지스터 N6는 메인 워드라인 제어 신호 MWDVSS의 출력단과 접지전압단 사이에 연결되어 게이트 단자를 통해 인버터 IV2에 의해 반전된 센스앰프 인에이블 신호 SAENMWD가 인가된다.
도 5는 도 3의 메인 워드라인 구동부(300)에 관한 상세 회로도이다.
메인 워드라인 구동부(300)는 디코더 및 레벨 쉬프터(310) 및 구동부(320)를 포함한다.
여기서, 디코더 및 레벨 쉬프터(310)는 워드라인 제어신호 WLOFF와, 뱅크 어드레스 BAX34,BAX56,BAD78를 디코딩 및 레벨 쉬프팅하여 메인 워드라인 MWL 신호를 출력한다. 디코더 및 레벨 쉬프터(310)는 펌핑전압 VPP, 전원전압 VDD 및 접지전압 VSS에 의해 구동된다.
그리고, 구동부(320)는 PMOS트랜지스터 P3와, NMOS트랜지스터 N4는 펌핑전압 VPP 인가단과 메인 워드라인 제어 신호 MWDVSS의 인가단 사이에 직렬 연결된다. 여기서, PMOS 트랜지스터 P3와 NMOS트랜지스터 N4는 공통 게이트 단자가 메인 워드라인 MWL과 연결된다. 또한, PMOS 트랜지스터 P3와 NMOS트랜지스터 N4는 공통 드레인 단자가 메인 워드라인 MWLB과 연결된다.
이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.
메인 워드라인 MWLB 신호는 로우 레벨로 인에이블 되는 신호이고, 종래 기술에서의 메인 워드라인 MWLB 신호의 인에이블 전압 레벨은 그라운드 전압 레벨이다.
그러나, 본 발명에서는 플로팅을 방지하기 위한 트랜지스터(NMOS트랜지스터 N2)의 제거에 따른 예상치 못한 서브 워드라인 SWL 레벨의 불안정을 방지하기 위해, 메인 워드라인 MWLB의 인에이블 동작시 메인 워드라인 MWLB 신호의 전위를 기준전압 VREFMWD 레벨로 높여주도록 한다.
여기서, 기준전압 VREFMWD은 기준전압 발생부(100)에서 생성되며, 500~600mV 정도의 값을 갖는다. 그리고, 기준전압 VREFMWD은 그라운드 전압 레벨보다 높은 전압 레벨로 설정되는 것이 바람직하다.
그리고, 기준전압 발생부(100)는 액티브 구간에 대한 타이밍 정보를 갖는 센스앰프 인에이블 신호 SAENB와 어드레스 LAX에 따라, 기준전압 VREFMWD과, 센스앰프 인에이블 신호 SAENMWD를 출력한다. 이에 따라, 기준전압 발생부(100)는 액티브 구간 동안에 기준전압 VREFMWD을 발생하게 된다.
또한, 메인 워드라인 전압 제어부(200)는 이러한 기준전압 VREFMWD에 따라 접지전압보다 상대적으로 높은 전압 레벨을 갖는 메인 워드라인 제어 신호 MWDVSS를 생성한다. 그리고, 메인 워드라인 구동부(300)는 메인 워드라인 MWLB을 인에이블 시키기 위한 전압이 상대적으로 높아짐에 따라, 워드라인 구동신호 FXB를 통해 서브 워드라인 SWL의 플로팅을 방지할 필요성이 없다.
또한, 메인 워드라인 MWLB을 인에이블 시키기 위한 전압을 접지전압 레벨보다 높은 메인 워드라인 제어 신호 MWDVSS의 전압 레벨로 제어하도록 한다. 이에 따라, 메인 워드라인 MWLB 신호를 게이트로 입력받는 NMOS트랜지스터 N3를 접지전압보다 높은 메인 워드라인 제어 신호 MWDVSS의 전압 레벨로 제어하여 약한 턴 온 동작이 이루어지도록 한다. 따라서, 액티브 상태가 아닌 경우 서브 워드라인 SWL 을 안정된 전압 레벨로 유지할 수 있도록 한다.
이때, 메인 워드라인 MWLB 신호의 전압 레벨이 액티브 초기 동작시에 상대적으로 높다면, PMOS트랜지스터 P2를 턴 온 시키기 위한 구동 능력이 감소하게 된다. 이러한 경우, 액티브 동작시 서브 워드라인 SWL의 레벨 상승에 타이밍 적인 제약을 받을 수 있다.
이에 따라, 메인 워드라인 전압 제어부(200)를 통해 액티브 동작 초기에는 메인 워드라인 MWLB을 접지전압 VSS 레벨로 제어하고, 일정 시간 이후에 메인 워드라인 MWLB을 접지전압 VSS 보다 높은 메인 워드라인 제어 신호 MWDVSS 레벨로 상승시키도록 한다.
즉, 메인 워드라인 전압 제어부(200)에 입력되는 워드라인 제어신호 WLOFF는 액티브 동작시 워드라인의 인에이블 동작을 제어하는 신호로서, 전체 액티브 구간에 대한 타이밍 정보를 갖고 있다.
그리고, 메인 워드라인 전압 제어부(200)에 입력되는 센스앰프 인에이블 신호 SAENMWD는 비트라인 센스앰프(BLSA)의 인에이블 동작에 관련된 타이밍 정보를 갖고 있는 신호이다. 이러한 센스앰프 인에이블 신호 SAENMWD는 액티브 구간 동안 워드라인이 활성화된 이후에, 어느 정도 시간이 지나면 비트라인 센스앰프를 인에이블시키도록 한다.
따라서, 메인 워드라인 전압 제어부(200)는 워드라인 제어신호 WLOFF와, 센스앰프 인에이블 신호 SAENMWD를 조합하여, 액티브 동작 초기에는 워드라인의 활성화 시점에서 메인 워드라인 제어 신호 MWDVSS를 접지전압 VSS 레벨로 유지하게 된 다.
그리고, 워드라인이 인에이블 된 이후에 어느 정도 시간이 지나서 센스앰프 인에이블 신호 SAENMWD가 활성화되면 비트라인 센스앰프 BLSA가 동작하는 시점에서 메인 워드라인 제어 신호 MWDVSS를 접지전압 VSS 보다 높은 전압 레벨로 상승시켜 출력한다.
즉, 메인 워드라인 전압 제어부(200)는 액티브 동작 초기에는 센스앰프 인에이블 신호 SAENMWD가 로우 레벨로 인가되어 NMOS트랜지스터 N6가 턴 온 된다. 이에 따라, 메인 워드라인 제어 신호 MWDVSS가 접지전압 VSS 레벨로 출력된다.
반면에, 메인 워드라인 전압 제어부(200)는 센스앰프 인에이블 신호 SAENMWD가 활성화되고, 워드라인 제어신호 WLOFF가 로우 레벨이 되면, NMOS트랜지스터 N4,N5가 턴 온 된다. 이러한 경우 기준전압 VREFMWD에 따라 메인 워드라인 제어 신호 MWDVSS가 집지전압 VSS 레벨보다 높은 전압 레벨로 출력된다.
이후에, 디코더 및 레벨 쉬프터(310)는 워드라인 제어신호 WLOFF와, 뱅크 어드레스 BAX34,BAX56,BAD78를 디코딩 및 레벨 쉬프팅하여 메인 워드라인 MWL 신호를 출력한다.
그리고, 구동부(320)는 메인 워드라인 MWL의 상태에 따라 메인 워드라인 MWLB의 전압 레벨을 제어하게 된다. 즉, 메인 워드라인 MWL이 로우 전압 레벨일 경우 PMOS트랜지스터 P3가 턴 온 되어 메인 워드라인 MWLB이 펌핑전압 VPP 레벨로 출력된다.
반면에, 메인 워드라인 MWL이 하이 전압 레벨일 경우 NMOS트랜지스터 N4가 턴 온 되어 메인 워드라인 MWLB이 메인 워드라인 제어 신호 MWDVSS의 전압 레벨로 출력된다. 이때, 워드라인이 인에이블 되는 액티브 동작 초기에는 메인 워드라인 제어 신호 MWDVSS가 접지전압 VSS 레벨로 인가된다. 그리고, 비트라인 센스앰프가 동작하는 시점에서는 메인 워드라인 제어신호 MWDVSS가 접지전압 VSS 레벨보다 높은 전압 레벨로 인가된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 갖는다.
첫째, 서브 워드라인 구동부의 구조를 2-트랜지스터 구조로 개선하여 서브 워드라인 구동부의 단위 면적을 줄임으로써 전체적인 칩 사이즈를 줄일 수 있도록 한다.
둘째, 2-트랜지스터 구조를 갖는 서브 워드라인 구동부를 구현하여 칩 사이즈를 줄임으로써 셀 효율을 향상시킬 수 있도록 한다.
셋째, 메인 워드라인의 전압 레벨을 일정 시간차에 따라 다르게 제어하여 비활성화된 서브 워드라인의 플로팅을 방지할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (13)

  1. 메인 워드라인의 전압 레벨에 따라 제어되고, 워드라인 구동신호에 의해 서브 워드라인을 선택적으로 활성화시키는 서브 워드라인 구동부; 및
    액티브 동작 초기의 제 1구간 동안 상기 메인 워드라인을 제 1전압 레벨로 출력하고, 상기 제 1구간 이후에 제 2구간 동안 상기 메인 워드라인을 상기 제 1전압 레벨보다 높은 제 2전압 레벨로 출력하는 메인 워드라인 제어수단을 포함하고,
    상기 메인 워드라인 제어수단은
    제 1센스앰프 인에이블 신호와 매트 정보를 포함하는 어드레스에 따라 제 2센스앰프 인에이블 신호와 기준전압을 발생하는 기준전압 발생부;
    상기 제 2센스앰프 인에이블 신호와 상기 기준전압 및 워드라인 제어신호에 따라 메인 워드라인 제어신호를 서로 다른 전압 레벨로 출력하는 메인 워드라인 전압 제어부; 및
    상기 워드라인 제어신호와 복수개의 뱅크 어드레스 및 상기 메인 워드라인 제어신호에 따라 상기 메인 워드라인의 전압 레벨을 제어하는 메인 워드라인 구동부를 포함하는 것을 특징으로 하는 워드라인 구동 장치.
  2. 제 1항에 있어서, 상기 서브 워드라인 구동부는
    상기 메인 워드라인의 활성화시 상기 서브 워드라인을 상기 워드라인 구동신호에 따라 제어하는 풀업 구동 소자; 및
    상기 메인 워드라인의 비활성화시 상기 서브 워드라인을 풀다운시키는 풀다운 구동 소자를 구비함을 특징으로 하는 워드라인 구동 장치.
  3. 제 1항에 있어서, 상기 제 1구간은 워드라인이 활성화되는 구간인 것을 특징으로 하는 워드라인 구동 장치.
  4. 제 1항에 있어서, 상기 제 2구간은 비트라인 센스앰프가 동작하는 구간인 것을 특징으로 하는 워드라인 구동 장치.
  5. 제 1항에 있어서, 상기 제 1전압 레벨은 접지전압 레벨인 것을 특징으로 하는 워드라인 구동 장치.
  6. 제 1항에 있어서, 상기 제 2전압 레벨은 접지전압보다 높은 레벨인 것을 특징으로 하는 워드라인 구동 장치.
  7. 삭제
  8. 제 1항에 있어서, 상기 기준전압은 접지전압보다 높은 레벨을 갖는 것을 특징으로 하는 워드라인 구동 장치.
  9. 제 1항에 있어서, 상기 메인 워드라인 전압 제어부는
    상기 제 2센스앰프 인에이블 신호의 비활성화시 상기 메인 워드라인 제어신호를 상기 제 1전압 레벨로 출력하고, 상기 워드라인 제어신호와 상기 제 2센스앰프 인에이블 신호의 활성화시 상기 메인 워드라인 제어신호를 상기 제 2전압 레벨로 출력하는 것을 특징으로 하는 워드라인 구동 장치.
  10. 제 1항에 있어서, 상기 메인 워드라인 전압 제어부는
    상기 워드라인 제어신호에 따라 상기 기준전압을 선택적으로 출력하는 제 1구동소자;
    상기 제 2센스앰프 인에이블 신호에 따라 상기 제 1구동소자의 출력을 상기 메인 워드라인 제어신호로 출력하는 제 2구동소자; 및
    상기 제 2센스앰프 인에이블 신호의 비활성화시 상기 메인 워드라인 제어신호를 풀다운시키는 제 3구동소자를 포함하는 것을 특징으로 하는 워드라인 구동 장치.
  11. 제 1항에 있어서, 상기 메인 워드라인 구동부는
    상기 워드라인 제어신호와 상기 복수개의 뱅크 어드레스를 디코딩 및 레벨 쉬프팅하여 출력하는 디코더 및 레벨 쉬프터; 및
    상기 디코더 및 레벨 쉬프터의 출력에 따라 상기 메인 워드라인의 전압 레벨을 제어하는 구동부를 포함하는 것을 특징으로 하는 워드라인 구동 장치.
  12. 제 11항에 있어서, 상기 구동부는 상기 디코더 및 레벨 쉬프터의 출력이 활성화 상태일 경우 상기 메인 워드라인을 펌핑 전압 레벨로 출력하고, 상기 디코더 및 레벨 쉬프터의 출력이 비활성화 상태일 경우 상기 메인 워드라인을 상기 제 1전압 레벨 또는 상기 제 2전압 레벨로 출력하는 것을 특징으로 하는 워드라인 구동 장치.
  13. 제 11항에 있어서, 상기 구동부는
    펌핑 전압 인가단과 상기 메인 워드라인 사이에 연결되어 상기 디코더 및 레벨 쉬프터의 출력에 따라 제어되는 풀업 소자; 및
    상기 메인 워드라인과 상기 메인 워드라인 제어신호의 인가단 사이에 연결되어 상기 디코더 및 레벨 쉬프터의 출력에 따라 제어되는 풀다운 소자를 포함하는 것을 특징으로 하는 워드라인 구동 장치.
KR1020080025099A 2008-03-18 2008-03-18 워드라인 구동 장치 KR100934857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080025099A KR100934857B1 (ko) 2008-03-18 2008-03-18 워드라인 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080025099A KR100934857B1 (ko) 2008-03-18 2008-03-18 워드라인 구동 장치

Publications (2)

Publication Number Publication Date
KR20090099866A KR20090099866A (ko) 2009-09-23
KR100934857B1 true KR100934857B1 (ko) 2009-12-31

Family

ID=41358311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025099A KR100934857B1 (ko) 2008-03-18 2008-03-18 워드라인 구동 장치

Country Status (1)

Country Link
KR (1) KR100934857B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109416B1 (ko) 2013-05-21 2020-05-12 삼성전자주식회사 서브 워드라인 드라이버를 갖는 반도체 메모리 장치 및 그것의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054362A (ko) * 2002-12-18 2004-06-25 삼성전자주식회사 반도체 메모리 장치의 서브-워드 라인 드라이버를제어하는 제어회로 및 그 방법
KR20060004724A (ko) * 2004-07-06 2006-01-16 삼성전자주식회사 반도체 메모리장치의 워드라인 디세이블 제어회로
KR20060054573A (ko) * 2004-11-15 2006-05-23 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
KR20060101695A (ko) * 2005-03-21 2006-09-26 삼성전자주식회사 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040054362A (ko) * 2002-12-18 2004-06-25 삼성전자주식회사 반도체 메모리 장치의 서브-워드 라인 드라이버를제어하는 제어회로 및 그 방법
KR20060004724A (ko) * 2004-07-06 2006-01-16 삼성전자주식회사 반도체 메모리장치의 워드라인 디세이블 제어회로
KR20060054573A (ko) * 2004-11-15 2006-05-23 주식회사 하이닉스반도체 반도체 메모리 장치의 워드라인 구동회로
KR20060101695A (ko) * 2005-03-21 2006-09-26 삼성전자주식회사 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치

Also Published As

Publication number Publication date
KR20090099866A (ko) 2009-09-23

Similar Documents

Publication Publication Date Title
US7313050B2 (en) Word-line driver for memory devices
US8553479B2 (en) Semiconductor memory device
KR101974115B1 (ko) 라인 셀프 부스팅 스킴을 가진 반도체 장치
JP2004039204A (ja) ワードライン駆動回路
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
US7203097B2 (en) Method of operating a semiconductor device and the semiconductor device
TWI299167B (en) Sense amplifier overdriving circuit and semiconductor device using the same
KR100945804B1 (ko) 반도체 메모리 장치
CN112908382B (zh) 具有软着陆的子字线驱动器
US6765842B2 (en) Hole driver in semiconductor memory device
US7760557B2 (en) Buffer control circuit of memory device
KR100934857B1 (ko) 워드라인 구동 장치
KR100825012B1 (ko) 저전력 소모를 위한 컬럼 디코더
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
US7701786B2 (en) Semiconductor memory device
JP2005222659A (ja) 半導体記憶装置
US8644089B2 (en) Semiconductor memory device
KR20150098121A (ko) 반도체 장치
US20120213024A1 (en) Memory device with data prediction based access time acceleration
CN116264091A (zh) 半导体器件
KR101218098B1 (ko) 워드라인 플로팅 테스트를 지원하는 반도체 장치
US8588011B2 (en) Semiconductor device and method
CN115831183A (zh) 包含具有减小的栅极诱发漏极泄漏的存储器子字驱动器电路的设备及用于所述电路的方法
KR100365747B1 (ko) 반도체 메모리 장치
JP2004334982A (ja) 行デコーダ、半導体回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee