KR100719170B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100719170B1
KR100719170B1 KR1020060049138A KR20060049138A KR100719170B1 KR 100719170 B1 KR100719170 B1 KR 100719170B1 KR 1020060049138 A KR1020060049138 A KR 1020060049138A KR 20060049138 A KR20060049138 A KR 20060049138A KR 100719170 B1 KR100719170 B1 KR 100719170B1
Authority
KR
South Korea
Prior art keywords
bit line
pull
driver
voltage
normal
Prior art date
Application number
KR1020060049138A
Other languages
English (en)
Other versions
KR20070035945A (ko
Inventor
임재혁
도창호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/528,532 priority Critical patent/US20070076500A1/en
Publication of KR20070035945A publication Critical patent/KR20070035945A/ko
Application granted granted Critical
Publication of KR100719170B1 publication Critical patent/KR100719170B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

본 발명은 반도체 설계 기술에 관한 것으로 특히, 일측에서 공급되는 단위비트라인감지증폭기 구동전압을 받되, 공급라인의 로딩차에 의해 동작효율차가 발생되는 문제점을 해결하는 반도체 메모리 장치에 관한 것으로, 이를 위해 본 발명은, 복수개의 단위비트라인감지증폭기, 상기 복수개의 단위비트라인감지증폭기의 전원라인인 풀업전원라인과 풀다운전원라인, 상기 풀업전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 노멀드라이버 및 상기 풀업전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 오버드라이버를 포함하는 반도체 메모리 장치를 제공한다.
단위비트라인감지증폭기, 오버드라이버, 노멀드라이버, 피모스 트랜지스터, 엔모스 트랜지스터

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래 기술에 따른 반도체 메모리 장치를 나타낸 평면도.
도 2는 도 1의 비트라인감지증폭기어레이를 나타낸 회로도.
도 3은 본 발명의 일 실시예에 따른 비트라인감지증폭기어레이의 개념을 나타낸 도면.
도 4 도 3의 비트라인감지증폭기어레이를 나타낸 회로도.
도 5는 도 4에서 피모스 트랜지스터로 구현된 오버드라이버(411a, 411b) 및 노멀드라이버(413a, 413b)를 엔모스 트랜지스터로 구현한 경우를 나타낸 도면.
도 6a 및 도 6b는 전원라인 프리차지부를 X홀영역에 구비하는 예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
301 : 비트라인감지증폭기어레이 302 : 서브홀영역
303 : 제n 오버드라이버 304 : 제n 노멀드라이버
305 : 제1 오버드드라이 306 : 제1 노멀드라이버
307 : 제n 풀다운드라이버 308 : 제1 풀다운드라이버
309 : 제n 단위비트라인감지증폭기 310 : 제1 단위비트라인감지증폭기
311 : 전원라인 프리차지부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 비트라인감지증폭기어레이에 관한 것이다.
현재의 반도체 메모리 소자는 선폭 및 셀 사이즈가 지속적인 스케일링 다운이 진행됨에 따라 전원 전압의 저전압화가 가속되고 있으며, 이에 따라 저전압 환경에서 요구되는 성능을 만족시키기 위한 설계 기술이 요구되고 있다.
대부분의 반도체 메모리 소자는 외부 전압(전원 전압)을 인가 받아 내부 전압을 발생시키기 위한 내부 전압 발생회로를 칩 내에 탑재하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하도록 하고 잇다. 그 중에서도 디램(DRAM)과 같이 비트라인 감지증폭기를 사용하는 메모리 소자의 경우, 셀 데이터를 감지하기 위하여 코어 전압(VCORE)을 사용하고 있다.
하지만, 동작 전압이 낮아지는 추세의 디램에서 코어 전압(VCORE)만을 이용하게 되면, 짧은 시간에 많은 셀의 데이터를 증폭시키는데 무리가 따르게 된다.
이러한 문제점을 해결하기 위해, 비트라인 감지증폭기의 동작 초기(메모리 셀과 비트라인간 전하 공유 직후)에 비트라인 감지증폭기의 풀업 전원라인을 일정 시간 동안 코어 전압(VCORE)보다 높은 전압(일반적으로 전원 전압(VDD)을 사용)으로 구동하는 비트라인 감지증폭기 오버드라이빙 방식을 채택하고 있다.
이와 같은 오버드라이빙 방식을 채택한 반도체 메모리 장치를 설명하면 하기와 같다.
도 1은 종래 기술에 따른 반도체 메모리 장치를 나타낸 평면도이다.
도 1을 참조하면, 반도체 메모리 장치는 여러 영역중 셀영역과 서브홀영역으로 구분지을수 있는데, 여기서 셀영역은 워드라인(WL, word line)과 비트라인(BL, bit line)을 포함하는 셀어레이(cell array)가 대표적이며, 서브홀영역은 워드라인(WL)을 구동하는 서브워드라인드라이버(SWD), 비트라인(BL)에 실린 데이터를 감지 및 증폭하는 단위비트라인감지증폭기가 복수개 만큼 구비된 비트라인감지증폭기어레이(bit line sanse amplifier array) 및 비트라인감지증폭기의 풀업 및 풀다운전원라인을 구동하는 비트라인감지증폭기드라이버가 대표적이다.
여기서, 비트라인감지증폭기어레이에 대해 설명하면 하기와 같다.
도 2는 도 1의 비트라인감지증폭기어레이를 나타낸 회로도이다.
도 2를 참조하면, 비트라인감지증폭기어레이는 복수개의 단위비트라인감지증폭기들(201, 203, 여기서 단위비트라인감지증폭기들은 복수개 만큼 준비되나, 설명의 편의를 위해 이하 설명에서는 단수취급한다.)로 이루어지는데, 더 구비되는 장치로써, 단위비트라인감지증폭기들(201, 203)에 대응되도록 구비되고, 비트라인을 프리차지시키는 비트라인프리차지부(205, 207)가 있다.
이는 비트라인감지증폭기어레이를 나타낸 것이고, 이를 제어하기 위해 서브 홀영역에 단위비트라인감지증폭기들(201, 203)의 전원라인(RTO, SB)을 코어전압(VCORE, =노멀드라이빙전압), 전원전압(VDD, =오버드라이빙전압) 및 접지전압(VSS)으로 구동하기 위한 노멀드라이버(213), 오버드라이버(211) 및 풀다운드라이버(215)가 구비된다. 여기서 도면부호 (209)는 단위비트라인감지증폭기들(201, 203)의 전원라인(RTO, SB)을 프리차지시키는 단위비트라인감지증폭기 전원라인프리차지부(209)이다.
이때, 노멀드라이버(213)는 노멀드라이빙신호(SAP2)에 의해 구동되고, 오버드라이버(211)는 오버드라이빙신호(SAP1)에 의해 구동되며, 풀다운드라이버(215)는 풀다운드라이빙신호(SAN)에 의해 구동된다.
여기서, 단위비트라인감지증폭기들(201, 203)은 풀업전원라인(RTO)을 공통으로 사용하여 센싱동작을 수행한다. 즉, 센싱동작구간 중에 초기 일정구간 동안에는 오버드라이빙동작을 수행하고, 그 후에는 노멀드라이빙동작을 수행하여 센싱효율를 향상시킨다.
그런데, 오버드라이빙동작을 제어하는 장치는 서브홀영역에 구비되어 있고, 그 출력(노멀드라이빙전압 또는 오버드라이빙전압)을 공유하는 방식이기 때문에 오버드라이버(211), 노멀드라이버(213)가 구비된 서브홀영역에서 상대적으로 먼 단위비트라인감지증폭기는 단위비트라인감지증폭기의 전원라인의 로딩(loading) 때문에 감소된 전위로 오버드라이빙동작 및 노멀드라이빙동작을 수행할 수 밖에 없다. 따라서 센싱속도 및 센싱효율의 차이가 발생하게 된다.
그리고, 풀업전원라인(RTO)이라는 공통노드는 복수의 단위비트라인감지증폭 기(201, 203)간의 공유노드이기 때문에 일반적으로 메쉬(mesh) 형태에 취약하여 저전력을 사용을 위해 일반적으로 피모스 트랜지스터를 사용하는 오버드라이버(211)로 풀업전원라인(RTO)과 전원전압(VDD)을 연결시켜줄 시에 파워 소모에 의한 전압 강하에 취약한 문제를 갖게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 일측에서 공급되는 단위비트라인감지증폭기 구동전압을 받되, 공급라인의 로딩차에 의해 동작효율차가 발생되는 문제점을 해결하는 반도체 메모리 장치를 제공하는 것을 제1 목적으로 한다.
그리고, 복수개의 단위비트라인감지증폭기가 동일한 오버드라이빙동작 효율과 노멀드라이빙동작 효율을 갖는 반도체 메모리 장치를 제공하는 것을 제2 목적으로 한다.
그리고, 메쉬형태에 취약한 풀업전원라인(오버드라이버 및 노멀드라이버)으로 인한 전압강하 문제를 해결하는 반도체 메모리 장치를 제공하는 것을 제3 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 복수개의 단위비트라인감지증폭기, 상기 복수개의 단위비트라인감지증폭기의 전원라인인 풀 업전원라인과 풀다운전원라인, 상기 풀업전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 노멀드라이버 및 상기 풀업전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 오버드라이버를 포함하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 비트라인감지증폭기어레이의 개념을 나타낸 도면이다.
도 3을 참조하면, 비트라인감지증폭기어레이(301)는 복수의 단위비트라인감지증폭기(309, 310 여기서 단위비트라인감지증폭기는 복수(n)개 만큼 준비되나, 설명의 편의를 위해 이하 설명부터는 양 끝의 단위비트라인감지증폭기에 대해서만 언급하도록 한다.), 복수의 오버드라이버(303, 305), 복수의 노멀드라이버(304, 306), 상기 오버드라이버(303, 305)와 상기 노멀드라이버(304, 306)와 쌍을 이루는 복수의 풀다운드라이버(307, 308)를 구비한다. 여기서 오버드라이버(303, 305), 노멀드라이버(304, 306) 및 풀다운드라이버(307, 308) 각각은 단위비트라인감지증폭기(309, 310)에 대응되는 위치 및 개수로 구비될 수 있다. 즉, 제1 단위비트라인감지증폭기(309)에는 오버드라이빙 동작을 위한 제1 오버드라이버(303), 노멀드라이빙 동작을 위한 제1 노멀드라이버(304), 제1 오버드라이버(303)와 제1 노멀드라이버(304)와 쌍을 이루는 제1 풀다운드라이버(307)를 구비하는 것이다.
그리고, 오버드라이버(303)와 노멀드라이버(304)와 풀다운드라이버(307)는 단위비트라인감지증폭기(309)에 개별적으로 구비될 수 있으나, 오버드라이빙 동작 및 노멀드라이빙 동작을 위한 오버드라이버(303) 및 노멀드라이버(304)와 거리가 멀어(로딩차) 오버드라이빙 동작 및 노멀드라이빙 동작의 효율오버드라이빙 전압(전원전압) 및 노멀드라이빙 전압(코어전압)의 전달 상황에서 전원라인의 로딩차에 의해 효율차가 발생이 떨어지지 않는 범위 내에서 부분적으로 구비될 수 있다.
또한, 노멀드라이버(304, 306)는 노멀드라이빙신호)에 의해 구동되고, 오버드라이버(303, 305)는 오버드라이빙신호에 의해 구동되며, 풀다운드라이버(307, 308)는 풀다운드라이빙신호에 의해 구동된다.
그리고, 이와 같은 비트라인감지증폭기어레이(301)를 제어하기 위해 서브홀영역(302)에는 비트라인감지증폭기어레이(301)의 전원라인인 풀업전원라인과 풀다운전원라인을 프리차지시키는 전원라인프리차지부(311)가 구비된다.
이와 같은 개념도를 더욱 자세하게 설명하면 하기와 같다.
도 4 도 3의 비트라인감지증폭기어레이를 나타낸 회로도이다.
도 4를 참조하면, 비트라인감지증폭기어레이는 복수개의 단위비트라인감지증폭기(401, 403), 복수의 오버드라이버(411a, 411b), 복수의 노멀드라이버(413a, 413b) 및 복수의 풀다운드라이버(415a, 415b)로 이루어지는데, 더 구비되는 장치로써, 단위비트라인감지증폭기들(401, 403)에 대응되도록 구비되고, 비트라인을 프리차지시키는 비트라인프리차지부(405, 407)가 있다.
그리고 도 3과 마찬가지로 오버드라이버(411a, 411b), 노멀드라이버(413a, 413b) 및 풀다운드라이버(415a, 415b) 각각은 단위비트라인감지증폭기(401, 403)에 대응되는 위치 및 개수로 구비될 수 있다. 또한, 오버드라이버(411a)와 노멀드라이버(413a)와 풀다운드라이버(415a)는 단위비트라인감지증폭기(401)에 개별적으로 구비될 수 있으나, 오버드라이빙 동작 및 노멀드라이빙 동작을 위한 오버드라이버(411a) 및 노멀드라이버(413a)와 거리가 멀어(로딩차) 오버드라이빙 동작 및 노멀드라이빙 동작의 효율오버드라이빙 전압(전원전압) 및 노멀드라이빙 전압(코어전압)의 전달 상황에서 전원라인의 로딩차에 의해 효율차가 발생이 떨어지지 않는 범위 내에서 부분적으로 구비될 수 있다.
여기까지는 비트라인감지증폭기어레이를 나타낸 것이고, 이를 제어하기 위한 서브홀영역에는 단위비트라인감지증폭기(401, 403)의 전원라인(RTO, SB)을 프리차지시키는 전원라인프리차지부(409)가 구비된다.
그리고, 노멀드라이버(413a, 413b)는 노멀드라이빙신호(SAP2)에 의해 구동되고, 오버드라이버(411a, 411b)는 오버드라이빙신호(SAP1)에 의해 구동되며, 풀다운드라이버(415a, 415b)는 풀다운드라이빙신호(SAN)에 의해 구동된다.
또한, 오버드라이버(411a, 411b), 노멀드라이버(413a, 413b)는 피모스트랜지스터로 구현할 수 있고, 풀다운드라이버(415a, 415b)는 엔모스트랜지스터로 구현할 수 있다. 이는 각 트랜지스터의 게이트입력과 문턱전압 간의 특성을 반영한 것이다.
본 발명의 특징을 구조적으로 정리해보면, 종래에서는 단위비트라인감지증폭기(401, 403)의 일측에 단수로 오버드라이버를 구비하였으나, 본 발명에서는 단위 비트라인감지증폭기(401, 403)에 대응되는 위치 및 갯수 또는 부분적으로 오버드라이버(411a, 411b), 노멀드라이버(413a, 413b) 및 풀다운드라이버(415a, 415b)를 구비한다.
계속해서, 비트라인감지증폭기어레이의 동작을 설명하면 하기와 같다.
비트라인과 메모리셀이 전하를 공유하게 되어 비트라인에 데이터가 실리고, 이를 증폭하기 위해서 단위비트라인감지증폭기(401, 403)가 동작하게 된다. 이때, 단위비트라인감지증폭기(401, 403)의 증폭동작은 초기동작구간엔 오버드라이빙동작을 위해 오버드라이빙신호(SAP1)가 활성화되어 오버드라이버(411a, 411b)가 구동되고, 이후구간엔 노멀드라이버동작을 위해 노멀드라이빙신호(SAP2)가 활성화되어 노멀드라이버(413a, 413b)가 구동되어 증폭동작을 수행한다.
그리고, 개별적으로 오버드라이버(411a 또는 411b), 노멀드라이버(413a 또는 413b)에 문제가 발생하여 동작하지 않을 경우에도 오버드라이버(411a, 411b)가 복수개로 구비되어 있기 때문에 단위비트라인감지증폭기들(401, 403)의 오동작을 방지할 수 있다.
또한, 종래의 하나의 전압공급원 - 전원전압(VDD)을 의미함 - 에 의해 구동되는 풀업전원라인(RTO)이 메쉬(mesh) 형태에 취약하여 전압 강하가 발생하는 문제점을, 본 발명에서는 풀업전원라인(RTO)이 복수의 오버드라이버(411a, 411b)에 의해 복수의 전압공급원 - 전원전압(VDD)을 의미함 - 을 구비하여 상기 문제점을 해결한다. 이는 노멀드라이버(413a, 413b)도 마찬가지이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.
또한, 전술한 실시예에서 오버드라이버(411a, 411b)와 노멀드라이버(413a, 413b)는 피모스 트랜지스터로, 상기 오버드라이버(411a, 411b)와 상기 노멀드라이버(413a, 413b)와 쌍을 이루는 풀다운드라이버(415a, 415b)는 엔모스 트랜지스터로 구현하는 경우를 일례로 들어 설명하였으나, 이 역시 하나의 구현예에 지나지 않는다.
이를 도면을 이용하여 설명하면, 도 5는 도 4에서 피모스 트랜지스터로 구현된 오버드라이버(411a, 411b) 및 노멀드라이버(413a, 413b)를 엔모스 트랜지스터로 구현한 경우를 나타낸 도면이다.
이와 같이 엔모스 트랜지스터로 오버드라이버(511a, 513b)와 노멀드라이버(413a, 413b)를 구현하게 되면, 오버드라이버(511a, 511b)는 전원전압(VDD) 보다 적어도 문턱전압만큼 높은 전압으로 구동시켜야 하고, 노멀드라이버(513a, 513b)는 코어전압(VCORE) 보다 적어도 문턱전압만큼 높은 전압으로 구동시켜야 한다.
이와 같이 엔모스 트랜지스터를 적용할 경우 반도체 메모리 장치의 전력 소모가 증가한다. 그러나, 일반적으로 피모스 트랜지스터는 전자가 소수 캐리어이기 때문에 단위 면적당 존재하는 전자의 수가 엔모스 트랜지스터에 비해 적어서, 동일한 구동전류를 획득한다는 가정하에서는 엔모스 트랜지스터가 피모스 트랜지스터 보다 적은 면적으로 구현되므로, 반도체 메모리 소자의 사이즈를 줄일 수 있다는 장점을 갖는다.
계속해서, 도 6a 및 도 6b는 전원라인 프리차지부를 X홀영역에 구비하는 예를 도시한 도면이다.
여기서 X홀영역이라 하면 로우어드레스패스에 해당하는 영역으로써, X디코더와 메인워드라인드라이버가 배치되어 있으며, 뱅크 당 1개의 X홀영역이 구비된다.
즉, 도 6a 및 도 6b와 같이 단위비트라인감지증폭기의 전원라인을 프리차지시키는 전원라인프리차지부를 X홀영역에 구비함으로써, 하나의 전원라인프리차지부가 하나의 뱅크에 포함되는 복수의 단위비트라인감지증폭기의 전원라인을 프리차지시키는 것이다.
이는 단위비트라인감지증폭기당 하나의 전원라인프리차지부를 구비하여 공간의 제약을 많이 받던 공간적 문제점을 해결하는 장점을 갖는다.
이상에서 살펴본 바와 같이, 본 발명은 단위비트라인감지증폭기들간의 오버 드라이빙 동작효율차와 노멀드라이빙 동작효율차가 발생하지 않아, 단위비트라인감지증폭기의 안정된 오버드라이빙 및 노멀드라이빙 동작과 반도체 메모리 장치의 속도 개선의 효과를 얻는다.
그리고, 개별적으로 오버드라이버와 노멀드라이버에 문제가 발생하여 동작하지 않을 경우, 오버드라이버와 노멀드라이버가 복수개로 구비되어 있기 때문에 단위비트라인감지증폭기들의 오동작을 방지할 수 있다.
또한, 메쉬형태에 취약한 풀업전원라인으로 인한 전압강하 문제점을 해결하여, 전력의 절감 효과를 얻을 수 있다.
마지막으로, 오버드라이버 및 노멀드라이버를 피모스 또는 엔모스 트랜지스터로 구현하여 반도체 메모리 장치의 면적감소 및 전력소모감소 효과를 획득할 수 있다.

Claims (9)

  1. 복수개의 단위비트라인감지증폭기;
    상기 복수개의 단위비트라인감지증폭기의 전원라인인 풀업전원라인과 풀다운전원라인;
    상기 풀업전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 노멀드라이버; 및
    상기 풀업전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 오버드라이버
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 풀다운전원라인에 일정 간격을 두고 부분적으로 복수개 만큼 연결된 풀다운드라이버를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 단위비트라인감지증폭기의 집단인 비트라인감지증폭기어레이에 대응되도록 구비되고, 상기 풀업전원라인을 프리차지시키는 전원라인프리차지부를 더 포 함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서,
    상기 오버드라이버와 노멀드라이버와 풀다운드라이버는 상기 복수개의 단위비트라인감지증폭기에 대응되는 갯수인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 오버드라이버는 엔모스 트랜지스터 또는 피모스 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서,
    상기 노멀드라이버는 엔모스 트렌지스터 또는 피모스 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서,
    상기 오버드라이버가 엔모스 트랜지스터이면 구동전압은 전원전압보다 문턱 전압만큼 높은 전압인 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서,
    상기 노멀드라이버가 엔모스 트랜지스터이면 구동전압은 코어전압보다 문턱전압만큼 높은 전압인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제3항에 있어서,
    상기 전원라인프리차지부는 뱅크에 대응하여 구비되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020060049138A 2005-09-28 2006-05-31 반도체 메모리 장치 KR100719170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/528,532 US20070076500A1 (en) 2005-09-28 2006-09-28 Semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050090856 2005-09-28
KR20050090856 2005-09-28

Publications (2)

Publication Number Publication Date
KR20070035945A KR20070035945A (ko) 2007-04-02
KR100719170B1 true KR100719170B1 (ko) 2007-05-18

Family

ID=38158367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049138A KR100719170B1 (ko) 2005-09-28 2006-05-31 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100719170B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072515A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 오픈 비트라인 구조를 갖는 반도체 메모리 장치의센스앰프 구동회로
KR20060114485A (ko) * 2005-05-02 2006-11-07 주식회사 하이닉스반도체 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자
KR20060123986A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060072515A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 오픈 비트라인 구조를 갖는 반도체 메모리 장치의센스앰프 구동회로
KR20060114485A (ko) * 2005-05-02 2006-11-07 주식회사 하이닉스반도체 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자
KR20060123986A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법

Also Published As

Publication number Publication date
KR20070035945A (ko) 2007-04-02

Similar Documents

Publication Publication Date Title
US8259509B2 (en) Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
US20060250869A1 (en) Semiconductor memory device
US8958255B2 (en) Semiconductor storage apparatus with a data-to-be-written output circuit for carrying out an early data write
JPH04370596A (ja) 高速センシング動作を実行するセンスアンプ
US9824725B2 (en) Semiconductor device with single ended main I/O line
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US8982657B2 (en) Semiconductor device having line self-boosting scheme
US8625370B2 (en) Semiconductor integrated circuit
US8189406B2 (en) Device and method generating internal voltage in semiconductor memory device
US8659956B2 (en) Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US20070076500A1 (en) Semiconductor memory device
US7505297B2 (en) Semiconductor memory device
US20100191987A1 (en) Semiconductor device using plural external voltage and data processing system including the same
US9466355B2 (en) Memory architecture dividing memory cell array into independent memory banks
US8213252B2 (en) Semiconductor memory device comprising sense amplifiers configured to stably amplify data
US20190198074A1 (en) Semiconductor device
KR100719170B1 (ko) 반도체 메모리 장치
KR100834390B1 (ko) 반도체 메모리 장치
US6952374B2 (en) Memory device for rapid data access from memory cell
JP2004140344A (ja) 半導体集積回路
US8120980B2 (en) Semiconductor memory device in which a method of controlling a BIT line sense amplifier is improved
US20190272865A1 (en) Input buffer circuit
KR100383263B1 (ko) 반도체 메모리 장치 및 이 장치의 배치 방법
KR20190055933A (ko) 반도체 장치
KR20080096152A (ko) 반도체 메모리 장치의 센스 앰프 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee