JP2007294061A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2007294061A JP2007294061A JP2006123572A JP2006123572A JP2007294061A JP 2007294061 A JP2007294061 A JP 2007294061A JP 2006123572 A JP2006123572 A JP 2006123572A JP 2006123572 A JP2006123572 A JP 2006123572A JP 2007294061 A JP2007294061 A JP 2007294061A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data
- word
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】メモリセルマトリックス14から並列に読み出されたデータは、データラッチ17に保持された後、コントローラ20から与えられるタイミング信号SL0〜SL15に従って順次出力セレクタ18によって選択され、出力バッファ19から出力データDOとして直列に出力される。活性化制御部23では、タイミング信号SL0の終了後、タイミング信号SL10が終了するまでの間、ゲート電位発生部21、ドレイン電位発生部22及びセンスアンプ16に対する動作制御信号ACの出力を停止する。これにより、この期間、ゲート電位発生部21、ドレイン電位発生部22及びセンスアンプ16の不必要な動作が停止され、消費電力が低減できる。
【選択図】図1
Description
この半導体記憶装置は、1回だけ電気的に書き込みが可能で、外部回路との間でアドレス信号やデータの入出力を直列信号で行う不揮発性メモリである。なお、本発明は読み出し動作に関するものであるので、書き込み回路についての説明は省略する。
この半導体記憶装置は、チップ選択信号/CSが立ち下がることによって活性状態となり、クロック信号CKの立ち上がりに同期して、外部から直列に与えられる直列信号SIが順次取り込まれる。最初の8ビットは、動作モードの設定を行うためのコマンド信号CMDで、ここでは通常読出モードが設定されているものとする。これにより、イネーブル信号NRDが立ち上がると共に、活性化信号ACTが立ち上がる。活性化信号ACTが立ち上がることにより、ゲート電位発生部21とドレイン電位発生部22が起動され、ゲート電位VCWは電源電位VCCから3.6Vに上昇し、ドレイン電位CDVは接地電位GNDから1.0Vに上昇する。
この高速読出モードでは、通常読出モードよりも速いクロック信号CK(例えば、50MHz)に従って読み出しを行う。高速読出モードでは、高速読出モードを指定するコマンド信号CMDに続いてアドレス信号A1,A2,A3による24ビットのアドレス信号ADが与えられた後、最初のデータ読み出しに対する時間を確保するための8クロックのダミーサイクルが入ってから読み出し動作を開始するような構成となっている。それ以降の動作は、図4の通常読出モードと同じである。
(1) 実施例では、1回だけ電気的に書き込みが可能な不揮発性メモリを対象としているが、電気的な書き込みを行わないマスクROM等に対しても同様に適用可能である。
(2) 活性化制御部23,24によって、センスアンプ16とゲート電位発生部21とドレイン電位発生部22の動作時間を停止させる期間は、例示したものに限定されない。適用する半導体記憶装置のクロック信号の周波数と、メモリセルマトリックスの読み出し動作に必要な時間に基づいて適切なタイミングを設定する必要がある。
(3) 実施例2(図6)では、高速読出モードと通常読出モードに対応して活性化制御部23,24を設け、更に動作モードに従ってこれらの活性化制御部23,24の出力信号を選択するセレクタ25を設けているが、実施例1(図1)の活性化制御部23に与えるタイミング信号SL10の代わりに、動作モードに従ってタイミング信号SL10またはSL13を選択して与えるセレクタを設けるように構成すれば、回路を簡素化することができる。
(4) 動作制御信号ACによる動作制御対象の回路は、センスアンプ16とゲート電位発生部21とドレイン電位発生部22に限定されない。
12 ロウデコーダ
13 カラムデコーダ
14 メモリセルマトリックス
15 マルチプレクサ
16 センスアンプ
17 データラッチ
18 出力セレクタ
19 出力バッファ
20 コントローラ
21 ゲート電位発生部
22 ドレイン電位発生部
23,24 活性化制御部
25 セレクタ
Claims (2)
- 複数のメモリセルがマトリックス状に配置され、読み出し用の選択信号で指定されたアドレスの1ワード分の信号を並列に出力するメモリセルマトリックスと、
前記メモリセルマトリックスから並列に出力された1ワード分の信号を増幅して1ワードのデータを生成する増幅部と、
前記増幅部で生成された1ワードのデータを保持するデータ保持部と、
前記データ保持部に保持された1ワードのデータを出力用のタイミング信号に従って直列に出力するデータ出力部と、
前記読み出し用の選択信号を生成するための電位を発生させる電位発生部と、
前記読み出し用の選択信号が生成されてから、該選択信号に従って前記メモリセルマトリックスから1ワード分の信号が出力されて前記データ保持部に保持されるまでの間、前記電位発生部と前記増幅部を活性化させる動作制御信号を前記出力用のタイミング信号に基づいて出力する活性化制御部とを、
備えたことを特徴とする半導体記憶装置。 - 前記活性化制御部は、前記タイミング信号の元となるクロック信号の周波数に応じて、前記動作制御信号の活性化タイミングを切り替えることを特徴とする請求項2記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123572A JP4747023B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体記憶装置 |
US11/724,210 US7420855B2 (en) | 2006-04-27 | 2007-03-15 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123572A JP4747023B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294061A true JP2007294061A (ja) | 2007-11-08 |
JP4747023B2 JP4747023B2 (ja) | 2011-08-10 |
Family
ID=38764504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006123572A Active JP4747023B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7420855B2 (ja) |
JP (1) | JP4747023B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225257A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10838732B2 (en) * | 2018-12-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for ordering bits in a memory device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001076481A (ja) * | 1999-09-06 | 2001-03-23 | Oki Electric Ind Co Ltd | シリアルアクセスメモリ |
JP2001511286A (ja) * | 1997-11-25 | 2001-08-07 | アトメル・コーポレイション | ゼロパワー高速構成メモリ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2007925A (en) * | 1930-10-09 | 1935-07-09 | Sirian Lamp Co | Diffused discharge lamp |
JPH0799639B2 (ja) * | 1987-07-31 | 1995-10-25 | 株式会社東芝 | 半導体集積回路 |
JPH0426995A (ja) * | 1990-05-18 | 1992-01-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3594626B2 (ja) | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
DE10041487B4 (de) * | 2000-08-24 | 2005-01-05 | Dr.Ing.H.C. F. Porsche Ag | Versenkbare Heckscheibe, insbesondere Festglasscheibe, für ein Faltverdeck in einem Kraftfahrzeug |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4171502B2 (ja) * | 2006-04-26 | 2008-10-22 | 三洋電機株式会社 | メモリ |
-
2006
- 2006-04-27 JP JP2006123572A patent/JP4747023B2/ja active Active
-
2007
- 2007-03-15 US US11/724,210 patent/US7420855B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001511286A (ja) * | 1997-11-25 | 2001-08-07 | アトメル・コーポレイション | ゼロパワー高速構成メモリ |
JP2001076481A (ja) * | 1999-09-06 | 2001-03-23 | Oki Electric Ind Co Ltd | シリアルアクセスメモリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225257A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
Also Published As
Publication number | Publication date |
---|---|
US7420855B2 (en) | 2008-09-02 |
JP4747023B2 (ja) | 2011-08-10 |
US20070285994A1 (en) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3652812B2 (ja) | 不揮発性メモリ装置及びその読出方法 | |
JP4901204B2 (ja) | 半導体集積回路装置 | |
JP5246123B2 (ja) | 半導体記憶装置、半導体装置及び電子機器 | |
JPH05128878A (ja) | 不揮発性半導体記憶装置 | |
JPH0249515B2 (ja) | ||
JP5410073B2 (ja) | 半導体記憶装置及び半導体記憶装置の動作方法 | |
US6337810B1 (en) | Semiconductor memory device and method for reading data | |
KR100739992B1 (ko) | 센스앰프 오버 드라이빙 구조를 갖는 반도체 메모리 장치및 그것의 센스앰프를 오버 드라이빙시키는 방법 | |
JP2009181638A (ja) | 半導体記憶装置 | |
JPS62266798A (ja) | 不揮発性半導体記憶装置 | |
JP2001344986A (ja) | 不揮発性半導体記憶装置 | |
JP2006147121A (ja) | フラッシュメモリ素子の読出し方法 | |
KR20050015853A (ko) | 반도체 장치 및 그 제어 방법 | |
JP4747023B2 (ja) | 半導体記憶装置 | |
JP2010211889A (ja) | 半導体集積回路装置 | |
JP4025537B2 (ja) | Sramデバイスのワードライン制御回路 | |
KR100505109B1 (ko) | 읽기 시간을 단축시킬 수 있는 플래시 메모리 장치 | |
JP3110883B2 (ja) | 半導体記憶装置 | |
KR100799046B1 (ko) | 래치업 방지를 위한 래치회로 | |
JP2006344303A (ja) | 半導体記憶装置 | |
JP4789406B2 (ja) | 入/出力の帯域幅を調節可能なメモリ装置 | |
JP3192709B2 (ja) | 半導体記憶装置 | |
JP2009037690A (ja) | 半導体回路 | |
JPH06349270A (ja) | 半導体記憶装置 | |
KR101586848B1 (ko) | 스태틱 랜덤 액세스 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080813 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4747023 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |