CN105321549A - 半导体器件和包括半导体器件的半导体系统 - Google Patents

半导体器件和包括半导体器件的半导体系统 Download PDF

Info

Publication number
CN105321549A
CN105321549A CN201410535597.XA CN201410535597A CN105321549A CN 105321549 A CN105321549 A CN 105321549A CN 201410535597 A CN201410535597 A CN 201410535597A CN 105321549 A CN105321549 A CN 105321549A
Authority
CN
China
Prior art keywords
signal
power control
temperature
response
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410535597.XA
Other languages
English (en)
Other versions
CN105321549B (zh
Inventor
崔永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105321549A publication Critical patent/CN105321549A/zh
Application granted granted Critical
Publication of CN105321549B publication Critical patent/CN105321549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

半导体存储器件包括功率控制信号发生器和感测放大器电路。功率控制信号发生器适于响应于温度锁存信号来产生被使能的第一功率控制信号，所述温度锁存信号在预定模式下响应于对温度信号进行锁存来产生。感测放大器电路响应于第一功率控制信号来产生具有第一驱动电压的第一功率信号。另外，感测放大器电路利用第一功率信号作为电源电压来感测和放大位线的电压电平。

Description

半导体器件和包括半导体器件的半导体系统
相关申请的交叉引用
本申请要求2014年6月30日向韩国知识产权局提交的申请号为10-2014-0080468的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
实施例涉及半导体器件和包括半导体器件的半导体系统。
背景技术
诸如像动态随机存取存储(DRAM)器件之类的半导体存储器件典型地包括多个存储单元、多个字线和多个位线。DRAM存储单元中的每个配置成包括单个单元晶体管和单个单元电容器。多个DRAM存储单元中的每个可以设置在相关联的字线和位线的结合点处。
当DRAM器件在读模式下操作时，字线可以选择性地使能以传递储存在DRAM单元的单元电容器中的电荷，DRAM单元电气耦接至选中的字线和相关联的位线上。
发明内容
半导体器件的一个实施例包括功率控制信号发生器和感测放大器电路。功率控制信号发生器适于响应于温度锁存信号来产生被使能的第一功率控制信号，所述温度锁存信号在预定模式下响应于对温度信号进行锁存来产生。感测放大器电路响应于第一功率控制信号来产生具有第一驱动电压的第一功率信号。感测放大器电路利用第一功率信号作为电源电压来感测和放大位线的电压电平。
半导体器件的一个实施例包括：模式信号发生器，其适于在预定模式下响应于命令信号和地址信号来产生使能的模式信号；温度信号发生器，其适于响应于模式信号来基于温度码信号产生温度信号；功率控制信号发生器，其适于响应于温度信号来产生第一功率控制信号；以及感测放大器电路，其适于响应于第一功率控制信号来产生具有第一驱动电压的第一功率信号，并且适于利用第一功率信号作为电源电压来感测和放大位线的电压电平。
半导体系统的一个实施例包括控制器和半导体器件。控制器产生命令信号、地址信号和温度信号。半导体器件响应于命令信号和地址信号来产生模式信号，响应于模式信号和温度信号来产生第一功率控制信号，以及基于利用第一功率控制信号作为电源电压来利用具有第一驱动电压的第一功率信号感测和放大位线的电压电平。
附图说明
图1是表示半导体系统的一个实施例的框图；
图2是表示包括在图1的半导体系统中的模式信号发生器的一个实施例的框图；
图3是表示包括在图1的模式信号发生器中的信号合成器的一个实施例的框图；
图4是表示包括在图1的半导体系统中的温度信号锁存单元的一个实施例的电路图；
图5是表示包括在图1的半导体系统中的感测放大器电路的一个实施例的框图；
图6和图7是图示图1中示出的半导体系统的一个实施例的操作的时序图；
图8是表示半导体系统的一个实施例的框图；
图9是表示半导体系统的一个实施例的框图；以及
图10是表示半导体系统的一个实施例的框图。
具体实施方式
将参照附图描述各种实施例。本文中所描述的实施例出于说明性的目的。
如图1中所示，半导体系统的一个实施例可以包括控制器1和半导体器件2。半导体器件2可以包括：模式信号发生器21、温度信号发生器22、温度信号锁存单元23、功率控制信号发生器24和感测放大器(S/A)电路25。
控制器1可以产生命令信号CMD和地址信号ADD，并且可以把命令信号CMD和地址信号ADD传送至半导体器件2。在一个实施例中，命令信号CMD和地址信号ADD可以经由公共传输线(未示出)或经由公共信号传输线和地址信号传输线(未示出)分别传送至半导体器件2。
模式信号发生器21可以接收命令信号CMD和地址信号ADD以作为输入，并且在响应中输出模式信号IDLE。模式信号IDLE可以是当激活操作未被应用到半导体器件2中的所有存储体(未示出)时被使能的信号。在一个实施例中，使能的模式信号IDLE的逻辑电平可以设定成具有逻辑“高”电平。在一个实施例中，使能的模式信号IDLE的逻辑电平可以设定成具有逻辑“低”电平。在一个实施例中，模式信号IDLE可以被使能成掉电模式以降低功耗，或者被使能成半导体器件2的各种其它操作模式。
温度信号发生器22可以基于半导体器件2的内部温度产生具有逻辑电平的温度信号TS。温度信号TS可以在预定温度下从一个逻辑电平改变至另一逻辑电平。例如，当半导体器件2的内部温度大于大约45摄氏度时温度信号TS可以具有逻辑“高”电平，而当内部温度信号低于大约45摄氏度时温度信号TS可以具有逻辑“低”电平。
温度信号锁存单元23可以响应于模式信号IDLE和温度信号TS来产生温度锁存信号TS_LAT。温度信号锁存单元23可以缓冲温度信号TS以在模式信号IDLE使能时产生温度锁存信号TS_LAT，以及可以在模式信号IDLE禁止时锁存温度锁存信号TS_LAT。
功率控制信号发生器24可以根据温度锁存信号TS_LAT产生第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN。功率控制信号发生器24可以根据温度锁存信号TS_LAT产生使能的第三功率控制信号SAP3。更具体地，功率控制信号发生器24可以在温度锁存信号TS_LAT具有逻辑“高”电平时在预定时段内产生使能的第三功率控制信号SAP3。温度锁存信号TS_LAT可以在内部温度大于预定温度时具有逻辑“高”电平。功率控制信号发生器24可以在温度锁存信号TS_LAT具有逻辑“低”电平时产生禁止的第三功率控制信号SAP3。温度锁存信号TS_LAT可以在内部温度低于预定温度时具有逻辑“高”电平。在一个实施例中，功率控制信号发生器24可以配置成根据半导体器件2内部温度的变化使第一功率控制信号SAP1、第二功率控制信号SAP2和第四功率控制信号SAN中的一个使能。在一个实施例中，功率控制信号发生器24可以配置成根据半导体器件2内部温度的变化使第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN中的至少两个使能。
S/A电路25可以响应于第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN来感测和放大位线(图5中的BL)与互补位线(图5中的BLB)之间的电平差。第一功率控制信号SAP1、第二功率控制信号SAP2和第三功率控制信号SAP3可以控制供应至S/A电路25中的位线S/A(图5中的252)的第一功率信号(图5中的RTO)的电平。第四功率控制信号SAN可以控制供应至S/A电路25中的位线S/A252的第二功率信号(图5中的SB)的电平。如上所述，供应至感测放大器电路25的第三功率控制信号SAP3在内部温度大于预定温度时可以使能，而在内部温度低于预定温度时可以禁止。
参见图2，模式信号发生器21可以包括存储体激活信号发生器211和信号合成器212。
存储体激活信号发生器211可以接收命令信号CMD和地址信号ADD以产生第一存储体激活信号至第N存储体激活信号BA<1:N>。存储体激活信号发生器212可以产生第一存储体激活信号至第N存储体激活信号BA<1:N>，它们根据命令信号CMD和地址信号ADD的电平组合被选择性地使能。当根据命令信号CMD和地址信号ADD的电平组合使第一存储体激活信号至第八存储体激活信号BA<1:8>中的第三存储体激活信号BA<3>使能时，可以选择和存取半导体器件2中的八个存储体(未示出)的第三存储体(未示出)中的存储单元。第一存储体激活信号至第N存储体激活信号BA<1:N>的逻辑电平可以设定成在不同的实施例中被不同地使能。
信号合成器212可以接收第一存储体激活信号至第N存储体激活信号BA<1:N>以产生模式信号IDLE。信号合成器212可以在第一存储体激活信号至第N存储体激活信号BA<1:N>全部都禁止时产生使能模式信号IDLE。半导体器件2中的“N”个存储体(未示出)的激活操作在第一存储体激活信号至第N存储体激活信号BA<1:N>全部都禁止时可以不执行。
参见图3，信号合成器212可以包括第一或非门NOR1、第二或非门NOR2、第三或非门NOR3、第四或非门NOR4和第五或非门NOR5，以及第一与非门NAND1和第二与非门NAND2。第一或非门NOR1可以接收第一存储体激活信号BA<1>和第二存储体激活信号BA<2>以执行或非操作。第二或非门NOR2可以接收第三存储体激活信号BA<3>和第四存储体激活信号BA<4>以执行或非操作。第三或非门NOR3可以接收第五存储体激活信号BA<5>和第六存储体激活信号BA<6>以执行或非操作。第四或非门NOR4接收第七存储体激活信号BA<7>和第八存储体激活信号BA<8>以执行或非操作。第一与非门NAND1可以接收第一或非门NOR1的输出信号和第二或非门NOR2的输出信号以执行与非操作。第二与非门NAND2可以接收第三或非门NOR3的输出信号和第四或非门NOR4的输出信号以执行与非操作。第五或非门NOR5可以接收第一与非门NAND1的输出信号和第二与非门NAND2的输出信号以执行或非操作，并且产生模式信号IDLE以作为输出。信号合成器212可以在第一存储体激活信号至第八存储体激活信号BA<1:8>全部都被禁止成具有逻辑“低”电平时产生被使能成具有逻辑“高”电平的模式信号IDLE。信号合成器212可以在第一存储体激活信号至第八存储体激活信号BA<1:8>中的至少一个被使能成具有逻辑“高”电平时产生被禁止成具有逻辑“低”电平的模式信号IDLE。在其它实施例中，信号合成器212的电路可以多于或少于八个存储体，并且基于存储体的数目逻辑操作会有变化。
参见图4，温度信号锁存电路23可以包括选择发送器231和锁存单元232。选择发送器231可以在模式信号IDLE被使能成具有逻辑“高”电平时将温度信号TS传送至第一节点ND1。选择发送器231可以在模式信号IDLE被禁止成具有逻辑“低”电平时终止温度信号TS至第一节点ND1的传送。锁存单元232可以反相地缓冲第一节点ND1处的信号，以产生温度锁存信号TS_LAT。锁存单元232可以在模式信号IDLE被禁止成具有逻辑“低”电平时锁存第一节点ND1处的信号和第二节点ND2处的信号。在其它实施例中，可以利用温度信号锁存电路23的可替代配置，温度信号锁存单元23用于响应于模式信号IDLE来产生温度锁存信号TS_LAT并且锁存温度锁存信号TS_LAT。
参见图5，S/A电路25可以包括：存储单元251、位线S/A252、第一功率信号驱动器253和第二功率信号驱动器254。
存储单元251可以包括第一单元晶体管N1(例如，NMOS晶体管)和电气耦接至第一单元晶体管N1的源极的第一单元电容器C1。如果电气耦接至第一单元晶体管N1的栅极的字线SWL在执行刷新操作时被选择性地使能成具有逻辑“高”电平，则第一单元晶体管N1可以被导通并且可以在第一单元电容器C1和电气耦接至第一单元晶体管N1的漏极的位线BL之间引起电荷共享现象。字线SWL可以在正执行诸如像读操作或写操作之类的激活操作时被选中。
位线S/A252可以接收第一功率信号RTO和第二功率信号SB以感测和放大位线BL与互补位线BLB之间的电压电平差。更具体地，位线S/A252可以感测在位线BL与互补位线BLB之间产生的由于电荷共享现象引起的电压差，并且可以放大位线BL与互补位线BLB之间的电压差。
第一功率信号驱动器253可以包括第一NMOS晶体管N2、第二NMOS晶体管N3和第三NMOS晶体管N4。第一NMOS晶体管N2、第二NMOS晶体管N3和第三NMOS晶体管N4可以配置成响应于第一功率控制信号SAP1、第二功率控制信号SAP2和第三功率控制信号SAP3来驱动第一功率信号RTO。第一NMOS晶体管N2可以在第一功率控制信号SAP1被使能成具有逻辑“高”电平时导通以将第一功率信号RTO驱动至第一驱动电压VDD1。第二NMOS晶体管N3可以在第二功率控制信号SAP2被使能成具有逻辑“高”电平时导通以将第一功率信号RTO驱动至第二驱动电压VCORE。第三NMOS晶体管N4可以在第三功率控制信号SAP3被使能成具有逻辑“高”电平时导通以将第一功率信号RTO驱动至第三驱动电压VDD2。在一个实施例中，第三驱动电压VDD2可以具有比第一驱动电压VDD1相对高的电压电平，而第一驱动电压VDD1可以具有比第二驱动电压VCORE相对高的电压电平。第一驱动电压VDD1、第二驱动电压VCORE和第三驱动电压VDD2可以在不同的实施例中设定成具有不同的电压电平。
第二功率信号驱动器254可以包括第四NMOS晶体管N5，其响应于第四功率控制信号SAN来驱动第二功率信号SB。第四NMOS晶体管N5可以在第四功率控制信号SAN被使能成具有逻辑“高”电平时导通以将第二功率信号SB驱动至接地电压VSS。
将参照图6和图7描述具有前述配置的半导体系统的实施例的操作。
如图6中所示，在时刻“T11”，如果字线SWL被使能成具有逻辑“高”电平，则由于电荷共享现象可以在位线BL和互补位线BLB之间产生电压差。电压差可以是相对小的电压差。在从时刻“T12”延伸直到时刻“T13”的第一时段期间，第一功率控制信号SAP1可以被使能成具有逻辑“高”电平，以将第一功率信号RTO驱动至第一驱动电压VDD1。第一功率信号RTO被供应到的位线S/A252可以感测和放大位线BL与互补位线BLB之间的电压差。第一驱动电压VDD1可以是从外部设备或外部系统供应的电源电压以执行过驱动操作。在从时刻“T13”延伸直到时刻“T14”的第二时段期间，第二功率控制信号SAP2可以被使能成具有逻辑“高”电平，以将第一功率信号RTO驱动至第二驱动电压VCORE。第一功率信号RTO被供应到的位线S/A252可以感测和放大位线BL与互补位线BLB之间的电压差。第二驱动电压VCORE可以是供应至存储单元阵列区(未示出)的内部电压。在从时刻“T14”延伸直到时刻“T15”的第三时段期间，当温度锁存信号TS_LAT具有逻辑“高”电平时，由于第三功率控制信号SAP3被使能成具有逻辑“高”电平，所以第一功率信号RTO可以被驱动至第三驱动电压VDD2。第一功率信号RTO被供应到的位线S/A252可以感测和放大位线BL与互补位线BLB之间的电压差。第三驱动电压VDD2可以是从外部设备或外部系统供应的电源电压以执行过驱动操作。
如图7中所示，在时刻“T21”，如果字线SWL被使能成具有逻辑“高”电平，则由于电荷共享现象可以在位线BL与互补位线BLB之间产生电压差。电压差可以是相对小的电压差。在从时刻“T22”延伸直到时刻“T23”的第四时段期间，第一功率控制信号SAP1可以被使能成具有逻辑“高”电平，以将第一功率信号RTO驱动至第一驱动电压VDD1。第一功率信号RTO被供应到的位线S/A252可以感测和放大位线BL与互补位线BLB之间的电压差。第一驱动电压VDD1可以是从外部设备或外部系统供应的电源电压以执行过驱动操作。在从时刻“T23”延伸直到时刻“T24”的第五时段期间，第二功率控制信号SAP2可以被使能成具有逻辑“高”电平，以将第一功率信号RTO驱动至第二驱动电压VCORE。第一功率信号RTO被供应到的位线S/A252可以感测和放大位线BL与互补位线BLB之间的电压差。当温度锁存信号TS_LAT具有逻辑“低”电平时，由于第三功率控制信号SAP3被禁止成具有逻辑“低”电平，所以可以把第一功率信号RTO可以驱动至第三驱动电压VDD2。
如上所述，半导体系统的一个实施例可以根据半导体器件2的内部温度将供应至位线S/A252的第一功率信号RTO驱动至第三驱动电压VDD2。也就是说，半导体系统可以在半导体器件2的内部温度相对高于预定温度时，将第一功率信号RTO驱动至第三驱动电压VDD2。半导体系统的一个实施例可以在半导体器件2的内部温度相对低于预定温度时不把第一功率信号RTO驱动至第三驱动电压VDD2。这会导致功耗降低。由于半导体器件2内部温度降低所以存储单元的数据保持时间可以得以增加。当半导体器件2的内部温度相对低于预定温度时，位线S/A252可以在没有过驱动操作的情况下感测和放大位线和互补位线BLB之间的电压差。温度信号TS可以在激活操作未被应用到半导体器件2的所有存储体(未示出)时更新。由于温度信号TS在位线S/A252的执行期间不更新，所以可以减少故障数。
如图8中所示，半导体系统的一个实施例可以包括控制器3和半导体器件4。半导体器件4可以包括：模式信号发生器41、温度传感器42、温度信号发生器43、功率控制信号发生器44和感测放大器(S/A)电路45。
控制器3可以产生命令信号CMD和地址信号ADD，并且可以将产生的命令信号CMD和地址信号ADD传送至半导体器件4。命令信号CMD和地址信号ADD可以经由公共传输线(未示出)或经由相应的传输线(未示出)传送至半导体器件4。
模式信号发生器41可以接收命令信号CMD和地址信号ADD以作为输入，并且在响应中产生模式信号IDLE。模式信号IDLE可以在激活操作未被应用到半导体器件4的所有存储体(未示出)时被使能。在一个实施例中，使能的模式信号IDLE的逻辑电平可以具有逻辑“高”电平。在一个实施例中，使能的模式信号IDLE的逻辑电平可以具有逻辑“低”电平。在一个实施例中，模式信号IDLE可以被使能至掉电模式，并且可以降低功耗。在一个实施例中，模式信号IDLE可以被使能成半导体器件4的其它操作模式。
温度传感器42可以产生包括关于半导体器件4内部温度的信息的温度码信号TCODE<1:N>。温度码信号TCODE<1:N>可以具有与内部温度的不同范围相对应的不同逻辑电平组合。例如，如果内部温度低于0摄氏度，则温度码信号TCODE<1:2>可以具有“00”的逻辑电平组合；如果内部温度在0摄氏度至45摄氏度的范围内，则温度码信号TCODE<1:2>可以具有“01”的逻辑电平组合；如果内部温度在45摄氏度至90摄氏度的范围内，则温度码信号TCODE<1:2>可以具有“10”的逻辑电平组合；以及如果内部温度在90摄氏度之上，则温度码信号TCODE<1:2>可以具有“11”的逻辑电平组合。如果温度码信号TCODE<1:2>具有“01”的逻辑电平组合，则温度码信号TCODE<1>可以具有逻辑“高(1)”电平，并且温度码信号TCODE<2>可以具有逻辑“低(0)”电平。如果温度码信号TCODE<1:N>具有“10”的逻辑电平组合，则温度码信号TCODE<1>可以具有逻辑“低(0)”电平，并且温度码信号TCODE<2>可以具有逻辑“高(1)”电平。在不同的实施例中温度码信号TCODE<1:N>的比特的数目“N”和与内部温度的不同范围相对应的温度码信号TCODE<1:N>的逻辑电平组合可以变化。
温度信号发生器43可以响应于模式信号IDLE和温度码信号TCODE<1:N>来产生温度信号TS。温度信号TS可以基于预定温度设定来改变逻辑电平。例如，温度信号TS可以在内部温度高于45摄氏度时具有逻辑“高”电平，而可以在内部温度低于45摄氏度时具有逻辑“低”电平。温度信号发生器43可以在模式信号IDLE使能时基于温度码信号TCODE<1:N>产生温度信号TS。温度信号发生器43可以在模式信号IDLE禁止时锁存温度信号TS。
功率控制信号发生器44可以根据温度信号TS产生第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN。功率控制信号发生器44可以根据温度信号TS产生第三功率控制信号SAP3以作为使能的信号。更具体地，功率控制信号发生器44可以在内部温度相对高于预定温度时，基于具有逻辑“高”电平的温度信号TS，在预定时段期间产生第三功率控制信号SAP3以作为使能的信号。功率控制信号发生器44可以在内部温度相对低于预定温度时，基于具有逻辑“低”电平的温度锁存信号TS_LAT产生第三功率控制信号SAP3以作为禁止的信号。在一个实施例中，功率控制信号发生器44可以配置成根据半导体器件4内部温度的变化将第一功率控制信号SAP1、第二功率控制信号SAP2和第四功率控制信号SAN中的一个使能。在一个实施例中，功率控制信号发生器44可以配置成根据半导体器件4内部温度的变化将第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN中的至少两个信号使能。
S/A电路45可以响应于第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN来感测和放大选中的位线(未示出)与选中的互补位线(未示出)之间的电压电平差。供应至S/A电路45的第三功率控制信号SAP3可以在内部温度相对高于预定温度时使能，而在内部温度相对低于预定温度时禁止。
图8中所示的半导体系统可以根据内部温度将第一功率信号RTO驱动至第三驱动电压VDD2。不同于图1中所示的半导体系统，图8中所示的半导体系统可以利用温度码信号TCODE<1:N>控制第三功率控制信号SAP3的驱动。
在一个实施例中，半导体系统可以根据半导体器件4的内部温度将供应至S/A电路45的第一功率信号RTO驱动至第三驱动电压VDD2。半导体系统的一个实施例可以在半导体器件4的内部温度相对高于预定温度时将第一功率信号RTO驱动至第三驱动电压VDD2。在一个实施例中，半导体系统可以在半导体器件4的内部温度相对低于预定温度时不把第一功率信号RTO驱动至第三驱动电压VDD2。这可以导致功耗降低。由于半导体器件4的内部温度降低所以存储单元的数据保持时间可以得以增加。当半导体器件4的内部温度相对低于预定温度时，S/A电路45可以在没有过驱动操作的情况下感测和放大位线BL与互补位线BLB之间的电压差。温度锁存信号TS_LAT可以在激活操作未应用到半导体器件4中的所有存储体(未示出)时更新。由于在S/A电路45的执行期间不更新温度锁存信号TS_LAT，所以可以减少故障。
如图9中所示，半导体系统的一个实施例可以包括控制器5和半导体器件6。半导体器件6可以包括：模式信号发生器61、温度信号锁存单元62、功率控制信号发生器63和感测放大器(S/A)电路64。
控制器5可以产生命令信号CMD、地址信号ADD和温度信号TS。控制器5可以将产生的命令信号CMD、地址信号ADD和温度信号TS传送至半导体器件6。命令信号CMD和地址信号ADD可以经由公共传输线(未示出)或者经由相应的传输线(未示出)传送至半导体器件6。控制器5可以包括温度信号发生器51。温度信号发生器51可以基于内部温度产生具有电平的温度信号TS。温度信号TS可以基于预定的内部温度值改变逻辑电平。例如，温度信号TS可以在内部温度高于45摄氏度时具有逻辑“高”电平，而在内部温度低于45摄氏度时具有逻辑“低”电平。
模式信号发生器61可以接收命令信号CMD和地址信号ADD以作为输入，并且在响应中产生模式信号IDLE。模式信号IDLE可以在激活操作未被应用到半导体器件6中的所有存储体(未示出)时使能。在一个实施例中，使能的模式信号IDLE的逻辑电平可以具有逻辑“高”电平。在一个实施例中，使能的模式信号IDLE的逻辑电平可以具有逻辑“低”电平。在一个实施例中，模式信号IDLE可以被使能至掉电模式，并且可以降低功耗。在一个实施例中，模式信号IDLE可以被使能至半导体器件6的其它操作模式。
温度信号锁存单元62可以响应于模式信号IDLE和温度信号TS来产生温度锁存信号TS_LAT。温度信号锁存单元62可以在模式信号IDLE使能时缓冲温度信号TS以产生温度锁存信号TS_LAT，并且可以在模式信号IDLE禁止时锁存温度锁存信号TS_LAT。
功率控制信号发生器63可以根据温度锁存信号TS_LAT产生第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN。功率控制信号发生器63可以产生根据温度锁存信号TS_LAT被使能的第三功率控制信号SAP3。更具体地，当内部温度相对高于预定温度时，功率控制信号发生器63可以响应于具有逻辑“高”电平的温度锁存信号TS_LAT在预定时段期间产生第三功率控制信号SAP3以作为使能的信号。当内部温度相对低于预定的温度时，功率控制信号发生器63可以响应于具有逻辑“低”电平的温度锁存信号TS_LAT来产生第三功率控制信号SAP3以作为禁止的信号。在一个实施例中，功率控制信号发生器63可以配置成基于内部温度的变化将第一功率控制信号SAP1、第二功率控制信号SAP2和第四功率控制信号SAN中的一个使能。在一个实施例中，功率控制信号发生器63可以配置成基于内部温度的变化将第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN中的至少两个使能。
S/A电路64可以响应于第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN来感测和放大选中的位线(未示出)与选中的互补位线(未示出)之间的电压电平差。供应至S/A电路64的第三功率控制信号SAP3可以在内部温度相对高于预定温度时使能，而在内部温度相对低于预定温度时禁止。
图9中所示的半导体系统可以根据内部温度将第一功率信号RTO驱动至第三驱动电压VDD2。不同于图1中所示的半导体系统，产生温度信号TS的温度信号发生器51可以是控制器5的部件。
在一个实施例中，半导体系统可以根据半导体器件6的内部温度将供应至S/A电路64的第一功率信号RTO驱动至第三驱动电压VDD2。当半导体器件6的内部温度相对高于预定温度时，半导体系统的一个实施例可以将第一功率信号RTO驱动至第三驱动电压VDD2。在一个实施例中，半导体系统可以在半导体器件6的内部温度相对低于预定温度时不将第一功率信号RTO驱动至第三驱动电压VDD2。这可以导致功耗降低。由于半导体器件6的内部温度降低所以存储单元的数据保持时间可以得以增加。当半导体器件6的内部温度相对低于预定温度时，S/A电路64可以在没有过驱动操作的情况下感测和放大位线BL和互补位线BLB之间的电压差。温度信号TS可以在激活操作未应用到半导体器件6中的所有存储体(未示出)时更新。在S/A电路64的执行期间，由于不更新温度信号TS，所以可以减少故障。
如图10中所示，半导体系统的实施例可以包括控制器7和半导体器件8。半导体器件8可以包括：模式信号发生器81、温度信号发生器82、功率控制信号发生器83和感测放大器(S/A)电路84。
控制器7可以产生命令信号CMD、地址信号ADD和温度码信号TCODE<1:N>。控制器7可以将产生的命令信号CMD、地址信号ADD和温度码信号TCODE<1:N>传送至半导体器件8。命令信号CMD和地址信号ADD可以经由公共传输线(未示出)或相应的传输线(未示出)传送至半导体器件8。控制器7可以包括温度传感器71。温度传感器71可以产生包括关于内部温度的信息的温度码信号TCODE<1:N>。温度码信号TCODE<1:N>可以具有与内部温度的多个不同范围中的一个范围相对应的逻辑电平组合。例如，如果内部温度低于0摄氏度则温度码信号TCODE<1:2>可以具有“00”的逻辑电平组合；如果内部温度在0摄氏度至45摄氏度的范围内则温度码信号TCODE<1:2>可以具有“01”的逻辑电平组合；如果内部温度在45摄氏度至90摄氏度的范围内则温度码信号TCODE<1:2>可以具有“10”的逻辑电平组合；以及如果内部温度大于90摄氏度则温度码信号TCODE<1:2>可以具有“11”的逻辑电平组合。如果温度码信号TCODE<1:2>具有“01”的逻辑电平组合，则温度码信号TCODE<1>可以具有逻辑“高(1)”电平，并且温度码信号TCODE<2>可以具有逻辑“低(0)”电平。如果温度码信号TCODE<1:2>具有“10”的逻辑电平组合，则温度码信号TCODE<1>可以具有逻辑“低(0)”电平，并且温度码信号TCODE<2>可以具有逻辑“高(1)”电平。在不同的实施例中温度码信号TCODE<1:N>的比特的数目“N”和与内部温度的各种范围相对应的温度码信号TCODE<1:N>逻辑电平组合可以变化。
模式信号发生器81可以接收命令信号CMD和地址信号ADD以作为输入，并且在响应中产生模式信号IDLE。模式信号IDLE可以在激活操作未应用于半导体器件8中的所有存储体(未示出)时使能。在一个实施例中，使能的模式信号IDLE的逻辑电平可以具有逻辑“高”电平。在一个实施例中，使能的模式信号IDLE的逻辑电平可以具有逻辑“低”电平。在一个实施例中，模式信号IDLE可以被使能至掉电模式。这可以降低功耗。在其它实施例中，模式信号IDLE可以被使能至半导体器件8的不同操作模式。
温度信号发生器82可以响应于模式信号IDLE和温度码信号TCODE<1:N>来产生温度信号TS。温度信号TS可以基于预定的内部温度改变逻辑电平。例如，温度信号TS可以在内部温度高于45摄氏度时具有逻辑“高”电平，而在内部温度低于45摄氏度时具有逻辑“低”电平。温度信号发生器82可以在模式信号IDLE使能时根据温度码信号TCODE<1:N>产生温度信号TS，而在模式信号IDLE禁止时锁存温度信号TS。
功率控制信号发生器83可以根据温度信号TS产生第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN。功率控制信号发生器83可以产生根据温度信号TS被使能的第三功率控制信号SAP3。更具体地，功率控制信号发生器83可以在内部温度相对高于预定温度时，基于具有逻辑“高”电平的温度信号TS在预定时段期间产生第三功率控制信号SAP3以作为使能的信号。功率控制信号发生器83可以在内部温度相对低于预定温度时，基于具有逻辑“低”电平的温度锁存信号TS_LAT产生第三功率控制信号SAP3以作为禁止的信号。在一个实施例中，功率控制信号发生器83可以配置成根据半导体器件8内部温度的变化将第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN中的一个使能。在一个实施例中，功率信号发生器83可以配置成根据半导体器件8内部温度的变化将第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN中的至少两个信号使能。
S/A电路84可以响应于第一功率控制信号SAP1、第二功率控制信号SAP2、第三功率控制信号SAP3和第四功率控制信号SAN来感测和放大选中的位线(未示出)与选中的互补位线(未示出)之间的电压电平差。供应至S/A电路84的第三功率控制信号SAP3可以在内部温度相对高于预定温度时使能，而在内部温度相对低于预定温度时禁止。
图10中所示的半导体系统可以根据内部温度将第一功率信号RTO驱动至第三驱动电压VDD2。不同于图1中所示的半导体系统，图10中所示的半导体系统可以利用温度码信号TCODE<1:N>控制第三功率控制信号SAP3的驱动，并且图10中所示的温度传感器71可以包括在控制器7中。
在一个实施例中，半导体系统可以根据半导体器件8的内部温度将供应至S/A电路84的第一功率信号RTO驱动至第三驱动电压VDD2。半导体系统的一个实施例可以在半导体器件8的内部温度相对高于预定温度时将第一功率信号RTO驱动至第三驱动电压VDD2。半导体系统的一个实施例可以在半导体器件8的内部温度相对低于预定温度时，不将第一功率信号RTO驱动至第三驱动电压VDD2。这可导致功耗降低。由于半导体器件8的内部温度降低所以存储单元的数据保持时间可以得以增加。当半导体器件8的内部温度相对低于预定温度时，S/A电路84可以在没有过驱动操作的情况下感测和放大位线BL与互补位线BL之间的电压差。温度信号TS可以在激活操作未应用到半导体器件8中的所有存储体(未示出)时更新。由于在S/A电路84的执行期间不更新温度信号TS，所以可以减少故障。
尽管上面已经描述了某些实施例，但是对于本领域技术人员而言将理解的是，描述的实施例仅仅是举例说明。因此，不应当基于所描述的实施例来限制本文中所描述的半导体器件和包括半导体器件的半导体系统。确切地说，本文中所描述的半导体器件和包括半导体器件的半导体系统应当在结合以上描述和附图时根据所附权利要求来限制。
通过本发明的实施例可以看出，本发明提供了下面技术方案：
技术方案1.一种半导体器件，包括：
功率控制信号发生器，其适于响应于温度锁存信号来产生被使能的第一功率控制信号，所述温度锁存信号在预定模式下响应于对温度信号进行锁存来产生；以及
感测放大器电路，其适于响应于所述第一功率控制信号来产生具有第一驱动电压的第一功率信号，以及适于利用所述第一功率信号作为电源电压来感测和放大位线的电压电平。
技术方案2.如技术方案1所述的半导体器件，其中，激活操作在所述预定模式下未被应用到到所有存储体。
技术方案3.如技术方案1所述的半导体器件，其中，所述温度信号的电平在内部温度相对高于预定温度时改变。
技术方案4.如技术方案3所述的半导体器件，其中，所述第一功率控制信号在所述温度信号处于第一逻辑电平时使能，而在所述温度信号处于第二逻辑电平时禁止。
技术方案5.如技术方案1所述的半导体器件，还包括：
存储体激活信号发生器，其适于响应于命令信号和地址信号来产生存储体激活信号；以及
信号合成器，其适于响应于所述存储体激活信号来在所述预定模式下产生使能的模式信号。
技术方案6.如技术方案1所述的半导体器件，
其中，所述感测放大器电路适于在通过字线选择存储单元之后的第一时段期间，响应于第二功率控制信号来产生具有第二驱动电压的第一功率信号；
其中，所述感测放大器电路适于在所述第一时段结束之后的第二时段期间，响应于第三功率控制信号来产生具有第三驱动电压的第一功率信号；以及
其中，所述感测放大器电路适于在所述第二时段结束之后的第三时段期间，响应于所述第一功率控制信号来产生具有所述第一驱动电压的第一功率信号。
技术方案7.如技术方案6所述的半导体器件，其中，所述第一驱动电压相对高于所述第二驱动电压，而所述第二驱动电压相对高于所述第三驱动电压。
技术方案8.一种半导体器件，包括：
模式信号发生器，其适于在预定模式下响应于命令信号和地址信号来产生使能的模式信号；以及
温度信号发生器，其适于响应于所述模式信号来基于温度码信号产生温度信号；
功率控制信号发生器，其适于响应于所述温度信号来产生第一功率控制信号；以及
感测放大器电路，其适于响应于所述第一功率控制信号来产生具有第一驱动电压的第一功率信号，并且适于利用所述第一功率信号作为电源电压来感测和放大位线的电压电平。
技术方案9.如技术方案8所述的半导体器件，其中，所述模式信号发生器包括：
存储体激活信号发生器，其适于响应于所述命令信号和所述地址信号来产生存储体激活信号；以及
信号合成器，其适于响应于所述存储体激活信号来在所述预定模式下产生使能的模式信号。
技术方案10.如技术方案8所述的半导体器件，其中，多个比特包括所述温度码信号，所述温度码信号具有与内部温度的值相对应的逻辑电平组合。
技术方案11.如技术方案8所述的半导体器件，其中，所述温度信号发生器适于在所述模式信号使能时根据从所述温度码信号检测出的内部温度产生所述温度信号，而在所述模式信号禁止时锁存所述温度信号。
技术方案12.如技术方案11所述的半导体器件，其中，当所述内部温度相对高于预定温度时所述温度信号的电平改变。
技术方案13.如技术方案12所述的半导体器件，其中，所述第一功率控制信号在所述温度信号处于第一逻辑电平时使能，而在所述温度信号处于第二逻辑电平时禁止。
技术方案14.如技术方案8所述的半导体器件，
其中，所述感测放大器电路适于在通过字线选择存储单元之后的第一时段期间，响应于第二功率控制信号来产生具有第二驱动电压的第一功率信号；
其中，所述感测放大器电路适于在所述第一时段结束之后的第二时段期间，响应于第三功率控制信号来产生具有第三驱动电压的第一功率信号；以及
其中，所述感测放大器电路适于在所述第二时段结束之后的第三时段期间，响应于所述第一功率控制信号来产生具有所述第一驱动电压的第一功率信号。
技术方案15.如技术方案14所述的半导体器件，其中，所述第一驱动电压相对高于所述第二驱动电压，而所述第二驱动电压相对高于所述第三驱动电压。
技术方案16.一种半导体系统，包括：
控制器，其适于产生命令信号、地址信号和温度信号；以及
半导体器件，其适于响应于所述命令信号和所述地址信号来产生模式信号，响应于所述模式信号和所述温度信号来产生第一功率控制信号，以及基于利用具有第一驱动电压的第一功率控制信号作为电源电压，利用所述第一功率信号来感测和放大位线的电压电平。
技术方案17.如技术方案16所述的半导体系统，其中，当内部温度相对高于预定温度时所述温度信号的电平改变。
技术方案18.如技术方案17所述的半导体系统，其中，所述第一功率控制信号在所述温度信号处于第一逻辑电平时使能，而在所述温度信号处于第二逻辑电平时禁止。
技术方案19.如技术方案16所述的半导体系统，其中，所述半导体器件包括：
温度信号锁存单元，其适于响应于在预定模式下被使能的所述使能的模式信号来锁存所述温度信号，并且产生所述温度信号以作为温度锁存信号；
功率控制信号发生器，其适于响应于所述温度锁存信号来产生所述第一功率控制信号以作为使能的第一功率控制信号；以及
感测放大器电路，其适于基于利用所述第一功率控制信号作为电源电压，利用具有所述第一驱动电压的所述第一功率信号来感测和放大所述位线的电压电平。
技术方案20.如技术方案19所述的半导体系统，其中，激活操作在所述预定模式下未被应用到所有存储体。
技术方案21.如技术方案19所述的半导体系统，其中，所述半导体器件还包括：
存储体激活信号发生器，其适于响应于所述命令信号和所述地址信号来产生存储体激活信号；以及
信号合成器，其适于响应于所述存储体激活信号来在所述预定模式下产生所述模式信号以作为使能的模式信号。
技术方案22.如技术方案19所述的半导体系统，
其中，所述感测放大器电路适于在通过字线选择存储单元之后的第一时段期间，响应于第二功率控制信号来产生具有第二驱动电压的第一功率信号；
其中，所述感测放大器电路适于在所述第一时段结束之后的第二时段期间，响应于第三功率控制信号来产生具有第三驱动电压的第一功率信号；以及
其中，所述感测放大器电路适于在所述第二时段结束之后的第三时段期间，响应于所述第一功率控制信号来产生具有所述第一驱动电压的第一功率信号。
技术方案23.如技术方案22所述的半导体系统，其中，所述第一驱动电压相对高于所述第二驱动电压，而所述第二驱动电压相对高于所述第三驱动电压。
技术方案24.如技术方案16所述的半导体器件，其中，多个比特包括所述温度码信号，所述温度码信号具有基于内部温度的值的逻辑电平组合。

Claims (10)

1.一种半导体器件，包括：
功率控制信号发生器，其适于响应于温度锁存信号来产生被使能的第一功率控制信号，所述温度锁存信号在预定模式下响应于对温度信号进行锁存来产生；以及
感测放大器电路，其适于响应于所述第一功率控制信号来产生具有第一驱动电压的第一功率信号，以及适于利用所述第一功率信号作为电源电压来感测和放大位线的电压电平。
2.如权利要求1所述的半导体器件，其中，激活操作在所述预定模式下未被应用到到所有存储体。
3.如权利要求1所述的半导体器件，其中，所述温度信号的电平在内部温度相对高于预定温度时改变。
4.如权利要求3所述的半导体器件，其中，所述第一功率控制信号在所述温度信号处于第一逻辑电平时使能，而在所述温度信号处于第二逻辑电平时禁止。
5.如权利要求1所述的半导体器件，还包括：
存储体激活信号发生器，其适于响应于命令信号和地址信号来产生存储体激活信号；以及
信号合成器，其适于响应于所述存储体激活信号来在所述预定模式下产生使能的模式信号。
6.如权利要求1所述的半导体器件，
其中，所述感测放大器电路适于在通过字线选择存储单元之后的第一时段期间，响应于第二功率控制信号来产生具有第二驱动电压的第一功率信号；
其中，所述感测放大器电路适于在所述第一时段结束之后的第二时段期间，响应于第三功率控制信号来产生具有第三驱动电压的第一功率信号；以及
其中，所述感测放大器电路适于在所述第二时段结束之后的第三时段期间，响应于所述第一功率控制信号来产生具有所述第一驱动电压的第一功率信号。
7.如权利要求6所述的半导体器件，其中，所述第一驱动电压相对高于所述第二驱动电压，而所述第二驱动电压相对高于所述第三驱动电压。
8.一种半导体器件，包括：
模式信号发生器，其适于在预定模式下响应于命令信号和地址信号来产生使能的模式信号；以及
温度信号发生器，其适于响应于所述模式信号来基于温度码信号产生温度信号；
功率控制信号发生器，其适于响应于所述温度信号来产生第一功率控制信号；以及
感测放大器电路，其适于响应于所述第一功率控制信号来产生具有第一驱动电压的第一功率信号，并且适于利用所述第一功率信号作为电源电压来感测和放大位线的电压电平。
9.如权利要求8所述的半导体器件，其中，所述模式信号发生器包括：
存储体激活信号发生器，其适于响应于所述命令信号和所述地址信号来产生存储体激活信号；以及
信号合成器，其适于响应于所述存储体激活信号来在所述预定模式下产生使能的模式信号。
10.一种半导体系统，包括：
控制器，其适于产生命令信号、地址信号和温度信号；以及
半导体器件，其适于响应于所述命令信号和所述地址信号来产生模式信号，响应于所述模式信号和所述温度信号来产生第一功率控制信号，以及基于利用具有第一驱动电压的第一功率控制信号作为电源电压，利用所述第一功率信号来感测和放大位线的电压电平。
CN201410535597.XA 2014-06-30 2014-10-11 半导体器件和包括半导体器件的半导体系统 Active CN105321549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140080468A KR20160001948A (ko) 2014-06-30 2014-06-30 반도체 장치 및 이를 포함하는 반도체 시스템
KR10-2014-0080468 2014-06-30

Publications (2)

Publication Number Publication Date
CN105321549A true CN105321549A (zh) 2016-02-10
CN105321549B CN105321549B (zh) 2019-05-07

Family

ID=54931237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410535597.XA Active CN105321549B (zh) 2014-06-30 2014-10-11 半导体器件和包括半导体器件的半导体系统

Country Status (4)

Country Link
US (1) US9343137B2 (zh)
KR (1) KR20160001948A (zh)
CN (1) CN105321549B (zh)
TW (1) TWI650835B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106681199A (zh) * 2016-10-26 2017-05-17 乐视控股（北京）有限公司 一种电源输出控制系统、方法及车辆
CN107919150A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 锁存控制信号发生电路和半导体器件
CN108073468A (zh) * 2016-11-16 2018-05-25 爱思开海力士有限公司 半导体器件和包括该半导体器件的半导体系统
CN111696594A (zh) * 2019-03-14 2020-09-22 爱思开海力士有限公司 半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122586A (ko) * 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR102324267B1 (ko) * 2015-09-10 2021-11-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP6637374B2 (ja) * 2016-04-27 2020-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサ
KR20200099794A (ko) * 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 반도체 메모리 장치
TWI793437B (zh) * 2020-08-17 2023-02-21 鈺創科技股份有限公司 具有強化存取暨回復架構之動態隨機存取記憶體

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834967A (en) * 1995-09-01 1998-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20030227808A1 (en) * 2000-11-09 2003-12-11 Fujitsu Limited Semiconductor memory device and method of controlling the same
US20060023546A1 (en) * 2004-07-29 2006-02-02 Samsung Electronics Co., Ltd. Self refresh period control circuits
US20060039218A1 (en) * 1999-02-22 2006-02-23 Renesas Technology Corp. Semiconductor device
CN1954389A (zh) * 2004-06-22 2007-04-25 富士通株式会社 半导体存储器
US20110128803A1 (en) * 2007-08-29 2011-06-02 Sang-Jin Byeong Core voltage discharger and semiconductor memory device with the same
CN102290096A (zh) * 2010-06-18 2011-12-21 黄效华 静态随机存取存储器的译码和逻辑控制电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965520B1 (en) * 2004-08-03 2005-11-15 Texas Instruments Incorporated Delay system for generating control signals in ferroelectric memory devices
KR100869360B1 (ko) 2007-03-02 2008-11-19 주식회사 하이닉스반도체 오버 드라이빙 펄스 발생기 및 이를 포함하는 메모리장치.
KR20140006219A (ko) 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834967A (en) * 1995-09-01 1998-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20060039218A1 (en) * 1999-02-22 2006-02-23 Renesas Technology Corp. Semiconductor device
US20030227808A1 (en) * 2000-11-09 2003-12-11 Fujitsu Limited Semiconductor memory device and method of controlling the same
CN1954389A (zh) * 2004-06-22 2007-04-25 富士通株式会社 半导体存储器
US20060023546A1 (en) * 2004-07-29 2006-02-02 Samsung Electronics Co., Ltd. Self refresh period control circuits
US20110128803A1 (en) * 2007-08-29 2011-06-02 Sang-Jin Byeong Core voltage discharger and semiconductor memory device with the same
CN102290096A (zh) * 2010-06-18 2011-12-21 黄效华 静态随机存取存储器的译码和逻辑控制电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919150A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 锁存控制信号发生电路和半导体器件
CN106681199A (zh) * 2016-10-26 2017-05-17 乐视控股（北京）有限公司 一种电源输出控制系统、方法及车辆
CN106681199B (zh) * 2016-10-26 2019-03-12 恒大法拉第未来智能汽车（广东）有限公司 一种电源输出控制系统、方法及车辆
CN108073468A (zh) * 2016-11-16 2018-05-25 爱思开海力士有限公司 半导体器件和包括该半导体器件的半导体系统
CN108073468B (zh) * 2016-11-16 2020-12-22 爱思开海力士有限公司 半导体器件和包括该半导体器件的半导体系统
CN111696594A (zh) * 2019-03-14 2020-09-22 爱思开海力士有限公司 半导体器件
CN111696594B (zh) * 2019-03-14 2023-09-05 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
CN105321549B (zh) 2019-05-07
US20150380074A1 (en) 2015-12-31
US9343137B2 (en) 2016-05-17
TW201601255A (zh) 2016-01-01
TWI650835B (zh) 2019-02-11
KR20160001948A (ko) 2016-01-07

Similar Documents

Publication Publication Date Title
CN105321549A (zh) 半导体器件和包括半导体器件的半导体系统
US8339872B2 (en) Semiconductor memory apparatus and method of driving bit-line sense amplifier
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US10699759B2 (en) Semiconductor devices
US9520167B2 (en) Semiconductor memory device using delays to control column signals for different memory regions
US7492654B2 (en) Memory device for retaining data during power-down mode and method of operating the same
US20070247942A1 (en) Circuit and method for controlling sense amplifier of semiconductor memory apparatus
JP2006294216A (ja) 半導体記憶装置
KR20150137250A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR0136889B1 (ko) 승압신호를 사용한 반도체장치
US7602664B2 (en) Circuit and method of generating voltage of semiconductor memory apparatus
KR20170098540A (ko) 리프레쉬 제어 장치
US9275722B2 (en) Memory device preventing fail caused by successive read operations and system including the same
KR20040093895A (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US8194485B2 (en) Semiconductor memory device and method of controlling sense amplifier of semiconductor memory device
US7599240B2 (en) Internal voltage generator of semiconductor memory device
KR101593602B1 (ko) 반도체 메모리 장치
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
US8514644B2 (en) Bit line sense amplifier control circuit and semiconductor memory apparatus having the same
CN113539321A (zh) 用于执行刷新操作的器件
KR101020285B1 (ko) 워드라인신호 생성회로
US7545687B2 (en) Semiconductor memory device
US20090046528A1 (en) Semiconductor integrated circuit
KR20060039266A (ko) 반도체 메모리 장치의 센스앰프 구동전압 제어회로
US7626872B2 (en) Semiconductor memory device and its driving method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant