TWI650835B - 半導體裝置及包含該半導體裝置的半導體系統 - Google Patents

半導體裝置及包含該半導體裝置的半導體系統 Download PDF

Info

Publication number
TWI650835B
TWI650835B TW103140539A TW103140539A TWI650835B TW I650835 B TWI650835 B TW I650835B TW 103140539 A TW103140539 A TW 103140539A TW 103140539 A TW103140539 A TW 103140539A TW I650835 B TWI650835 B TW I650835B
Authority
TW
Taiwan
Prior art keywords
signal
temperature
power control
power
control signal
Prior art date
Application number
TW103140539A
Other languages
English (en)
Other versions
TW201601255A (zh
Inventor
崔永根
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201601255A publication Critical patent/TW201601255A/zh
Application granted granted Critical
Publication of TWI650835B publication Critical patent/TWI650835B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

該半導體記憶體裝置包含一電力控制訊號產生器及一感測放大器電路。該電力控制訊號產生器產生被致能的一第一電力控制訊號，以回應一溫度閂鎖訊號，該溫度閂鎖訊號係在一預定模式中被產生以回應閂鎖一溫度訊號。該感測放大器電路產生具有一第一驅動電壓的一第一電力訊號，以回應該第一電力控制訊號。此外，該感測放大器電路感測及放大使用該第一電力訊號的一位元線之一電壓位準，以作為一電力供應電壓。

Description

半導體裝置及包含該半導體裝置的半導體系統
實施例關於半導體裝置及包含該半導體裝置的半導體系統。
本發明申請案主張於2014年6月30日在韓國智慧財產局申請，且申請號為10-2014-0080468的韓國申請案作為優先權基礎案，在此併入其全部參考內容。
一半導體記憶體裝置，例如一動態隨機存取記憶體(DRAM,dynamic random access memory)裝置，其通常包含複數記憶胞、複數字元線及複數位元線。各該DRAM記憶胞係配置成包含一單一胞電晶體及一單一胞電容。各該DRAM記憶胞可設置於相關聯的字元線及位元線之一連接處。
當一DRAM裝置作業於一讀取模式時，一字元線可被選擇地致能，以傳輸儲存於該等DRAM胞的胞電容中之電子電荷，其中該等DRAM胞係電性耦合至被選擇的字元線，並耦合於相關聯的位元線上。
一半導體裝置的一實施例包含一電力控制訊號產生器及一感測放大器電路。該電力控制訊號產生器產生被致能的一第一電力控制訊號，以回應一溫度閂鎖訊號，該溫度閂鎖訊號係在一預定模式中被產生以回應閂鎖一溫度訊號。該感測放大器電路產生具有一第一驅動電壓的一第一電力訊號，以回 應該第一電力控制訊號。該感測放大器電路感測及放大使用該第一電力訊號的一位元線之一電壓位準，以作為一電力供應電壓。
一半導體裝置的一實施例包含一模式訊號產生器，適用於在一預定模式中產生一被致能模式訊號以回應指令訊號及位址訊號；一溫度訊號產生器，適用於基於一溫度碼訊號而產生一溫度訊號以回應該模式訊號；一電力控制訊號產生器，適用於產生一第一電力控制訊號以回應該溫度訊號；以及一感測放大器電路，適用於產生具有一第一驅動電壓的一第一電力訊號以回應該第一電力控制訊號，且適用於感測與放大使用該第一電力訊號的一位元線之一電壓位準，以作為一電力供應電壓。
一半導體系統的一實施例包含一控制器及一半導體裝置。該控制器產生指令訊號、位址訊號及一溫度訊號。該半導體裝置產生一模式訊號以回應等指令訊號及該等位址訊號、產生一第一電力控制訊號以回應該模式訊號及該溫度訊號，以及感測與放大一字元線的一電壓位準，該字元線係基於該第一電力控制訊號的一使用而使用具有一第一驅動電壓的一第一電力訊號，以作為一電力供應電壓。
1‧‧‧控制器
2‧‧‧半導體裝置
21‧‧‧模式訊號產生器
211‧‧‧記憶庫啟用訊號產生器
212‧‧‧訊號合成器
22‧‧‧溫度訊號產生器
23‧‧‧溫度訊號閂鎖單元
231‧‧‧選擇傳輸器
232‧‧‧閂鎖單元
24‧‧‧電力控制訊號產生器
25‧‧‧感測放大器(S/A)電路
251‧‧‧記憶胞
252‧‧‧位元線S/A
253‧‧‧第一電力訊號驅動器
254‧‧‧第二電力訊號驅動器
3‧‧‧控制器
4‧‧‧半導體裝置
41‧‧‧模式訊號產生器
42‧‧‧溫度感測器
43‧‧‧溫度訊號產生器
44‧‧‧電力控制訊號產生器
45‧‧‧感測放大器(S/A)電路
5‧‧‧控制器
51‧‧‧溫度訊號產生器
6‧‧‧半導體裝置
61‧‧‧模式訊號產生器
62‧‧‧溫度訊號閂鎖單元
63‧‧‧電力控制訊號產生器
64‧‧‧感測放大器(S/A)電路
7‧‧‧控制器
71‧‧‧溫度感測器
8‧‧‧半導體裝置
81‧‧‧模式訊號產生器
82‧‧‧溫度訊號產生器
83‧‧‧電力控制訊號產生器
84‧‧‧感測放大器(S/A)電路
ADD‧‧‧位址訊號
BA<1：N>‧‧‧第一至第N記憶庫啟用訊號
BL‧‧‧位元線
BLB‧‧‧互補位元線
CMD‧‧‧指令訊號
C1‧‧‧第一胞電容
IDLE‧‧‧模式訊號
NAND1‧‧‧第一NAND閘
NAND2‧‧‧第二NAND閘
ND1‧‧‧第一節點
NOR1‧‧‧第一NOR閘
NOR2‧‧‧第二NOR閘
NOR3‧‧‧第三NOR閘
NOR4‧‧‧第四NOR閘
NOR5‧‧‧第五NOR閘
N1‧‧‧第一胞電晶體
N2‧‧‧第一NMOS電晶體
N3‧‧‧第二NMOS電晶體
N4‧‧‧第三NMOS電晶體
N5‧‧‧第四NMOS電晶體
RTO‧‧‧第一電力訊號
SAN‧‧‧第四電力控制訊號
SAP1‧‧‧第一電力控制訊號
SAP2‧‧‧第二電力控制訊號
SAP3‧‧‧第三電力控制訊號
SB‧‧‧第二電力訊號
SWL‧‧‧字元線
TCODE<1：N>‧‧‧溫度碼訊號
TS‧‧‧溫度訊號
TS_LAT‧‧‧溫度閂鎖訊號
T11~T15‧‧‧時間
T21~T24‧‧‧時間
VCORE‧‧‧第二驅動電壓
VDD1‧‧‧第一驅動電壓
VDD2‧‧‧第三驅動電壓
VSS‧‧‧接地電壓
〔圖1〕為表示一半導體系統的一實施例之一方塊圖。
〔圖2〕為表示包含於圖1的半導體系統中之一模式訊號產生器的一實施例之一方塊圖。
〔圖3〕為表示包含於圖1的模式訊號產生器中之一訊號合成器的一實施例之方塊圖。
〔圖4〕為表示包含於圖1的半導體系統中之一溫度訊號閂鎖單元的一實施例之一電路圖。
〔圖5〕為表示包含於圖1的半導體系統中之一感測放大器的一實施例之一方塊圖。
〔圖6〕及〔圖7〕為示出圖1所示之半導體系統的一實施例之時序圖。
〔圖8〕為表示一半導體系統的一實施例之一方塊圖。
〔圖9〕為表示一半導體系統的一實施例之一方塊圖。
〔圖10〕為表示一半導體系統的一實施例之一方塊圖。
將參考該等附加圖式來描述各種實施例。為了說明之目的，以下將描述該等實施例。
如圖1所示，一半導體系統的一實施例可包含一控制器1及一半導體裝置2。該半導體裝置2可包含一模式訊號產生器21、一溫度訊號產生器22、一溫度訊號閂鎖單元23、一電力控制訊號產生器24及一感測放大器(S/A,sense amplifier)電路25。
該控制器1可產生指令訊號CMD及位址訊號ADD，並可將該等指令訊號CMD及該等位址訊號ADD傳輸至該半導體裝置2。在一實施例中，該等指令訊號CMD及該等位址訊號ADD可透過共同傳輸線(圖未示)或分別透過一共同訊號傳輸線及位址訊號傳輸線(圖未示)，而被傳輸至該半導體裝置2。
該模式訊號產生器21可接收作為輸入的指令訊號CMD及位址訊號ADD，並回應地輸出一模式訊號IDLE。當一啟用作業未被應用於半導體裝置2中的所有記憶庫(圖未示)時，該模式訊號IDLE可為被致能的一訊號。在 一實施例中，被致能的模式訊號IDLE之一邏輯位準可被設定以具有一邏輯「高」位準。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可被設定以具有一邏輯「低」位準。在一實施例中，該模式訊號IDLE可被致能為一電力切斷模式以減少一電力消耗，或被致能為該半導體裝置2的各種其他作業模式。
該溫度訊號產生器22可基於該半導體裝置2的一內部溫度，而產生具有一邏輯位準的一溫度訊號TS。在一預定溫度，該溫度訊號TS可自一邏輯位準改變至其他邏輯位準。舉例來說，當該半導體裝置2的內部溫度約高於攝氏45度時，該溫度訊號TS可具有一邏輯「高」位準；而當該半導體裝置2的內部溫度約低於攝氏45度時，該溫度訊號TS可具有一邏輯「低」位準。
該溫度訊號閂鎖單元23可產生一溫度閂鎖訊號TS_LAT，以回應該模式訊號IDLE及該溫度訊號TS。當該模式訊號IDLE被致能時，該溫度訊號閂鎖單元23可緩衝該溫度訊號TS，以產生該溫度閂鎖訊號TS_LAT；而當該模式訊號IDLE被失能時，該溫度訊號閂鎖單元23可閂鎖該溫度閂鎖訊號TS_LAT。
該電力控制訊號產生器24可根據該溫度閂鎖訊號TS_LAT，而產生一第一電力控制訊號SAP1、一第二電力控制訊號SAP2、一第三電力控制訊號SAP3及一第四電力控制訊號SAN。該電力控制訊號產生器24可根據該溫度閂鎖訊號TS_LAT，而產生被致能的三電力控制訊號SAP3。更具體而言，當該溫度閂鎖訊號TS_LAT具有一邏輯「高」位準時，該電力控制訊號產生器24可產生被致能的第三電力控制訊號SAP3一預定時段。當該內部溫度高於該預定溫度時，該溫度閂鎖訊號TS_LAT可具有一邏輯「高」位準。當該溫度閂鎖訊號TS_LAT具有一邏輯「低」位準時，該電力控制訊號產生器24可產生被失能 的第三電力控制訊號SAP3。當該內部溫度低於該預定溫度時，該溫度閂鎖訊號TS_LAT可具有一邏輯「高」位準。在一實施例中，該電力控制訊號產生器24可被配置成根據該半導體裝置2的內部溫度之變化，而致能該第一電力控制訊號SAP1、該第二電力控制訊號SAP2及該第四電力控制訊號SAN中之一者。在一實施例中，該電力控制訊號產生器24可被配置成根據該半導體裝置2的內部溫度之變化，而致能該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN中之至少二者。
該S/A電路25可感測與放大介於一位元線(圖5的BL)與一互補位元線(圖5的BLB)之間的一位準差，以回應該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN。該第一電力控制訊號SAP1、該第二電力控制訊號SAP2及該第三電力控制訊號SAP3可控制一第一電力訊號(圖5的RTO)的一位準，該第一電力訊號係供應至該S/A電路25中的一位元線S/A(圖5的252)。該第四電力控制訊號SAN可控制一第二電力訊號(圖5的SB)的一位準，該第二電力訊號係供應至該S/A電路25中的位元線S/A 252。如上所述，當該內部溫度高於該預定溫度時，供應至該感測放大電路25的第三電力控制訊號SAP3可被致能；而當該內部溫度低於該預定溫度時，供應至該感測放大電路25的第三電力控制訊號SAP3可被失能。
請參考圖2，該模式訊號產生器21可包含一記憶庫啟用訊號產生器211及一訊號合成器212。
該記憶庫啟用訊號產生器211可接收該等指令訊號CMD及該等位址訊號ADD，以產生一第一至第N記憶庫啟用訊號BA<1：N>。該記憶庫啟用訊號產生器211可產生該等第一至第N記憶庫啟用訊號BA<1：N>，該等第一至 第N記憶庫啟用訊號BA<1：N>係根據該等指令訊號CMD及該等位址訊號ADD的一位準組合而被選擇地致能。當該等第一至第八記憶庫啟用訊號BA<1：8>的第三記憶庫啟用訊號BA<3>根據該等指令訊號CMD及該等位址訊號ADD的一位準組合而被致能時，該半導體裝置2中的八個記憶庫之第三記憶庫中的記憶胞可被選擇及存取。在不同的實施例中，該等第一至第N記憶庫啟用訊號BA<1：N>的邏輯位準可被設定以被不同地致能。
該訊號合成器212可接收該等第一至第N記憶庫啟用訊號BA<1：N>，以產生該模式訊號IDLE。當所有的第一至第N記憶庫啟用訊號BA<1：N>被失能時，該訊號合成器212可產生被致能的模式訊號IDLE。當所有的第一至第N記憶庫啟用訊號BA<1：N>被失能時，該半導體裝置2中的「N」個記憶庫之一啟用作業可不被執行。
請參考圖3，該訊號合成器212可包含第一NOR閘NOR1、第二NOR閘NOR2、第三NOR閘NOR3、第四NOR閘NOR4與第五NOR閘NOR5，以及第一NAND閘NAND1與第二NAND閘NAMD2。該第一NOR閘NOR1可接收該第一記憶庫啟用訊號BA<1>及該第二記憶庫啟用訊號BA<2>，以執行一NOR作業。該第二NOR閘NOR2可接收該第三記憶庫啟用訊號BA<3>及該第四記憶庫啟用訊號BA<4>，以執行一NOR作業。該第三NOR閘NOR3可接收該第五記憶庫啟用訊號BA<5>及該第六啟用記憶庫啟用訊號BA<6>，以執行一NOR作業。該第四NOR閘NOR4可接收該第七記憶庫啟用訊號BA<7>及該第八啟用記憶庫啟用訊號BA<8>，以執行一NOR作業。該第一NAND閘NAND1可接收該第一NOR閘NOR1的一輸出及該第二NOR閘NOR2的一輸出，以執行一NAND作業。該第二NAND閘NAND2可接收該第三NOR閘NOR3的一 輸出及該第四NOR閘NOR4的一輸出，以執行一NAND作業。該第五NOR閘NOR5可接收該第一NAND閘NAND1的一輸出訊號及該第二NAND閘NAND2的一輸出訊號，以執行一NOR作業，並產生該模式訊號IDLE以作為一輸出。當所有的第一至第八記憶庫啟用訊號BA<1：8>被失能為具有一邏輯「低」位準時，該訊號合成器212可產生被致能為具有一邏輯「高」位準的模式訊號IDLE。當該等第一至第八記憶庫啟用訊號BA<1：8>中之至少一者被致能為具有一邏輯「高」位準時，該訊號合成器212可產生被致能為具有一邏輯「低」位準的模式訊號IDLE。在其他實施例中，該訊號合成器212的一電路可具有多於或少於八個記憶庫，且可基於該等記憶庫的數量而在該邏輯作業中有變化。
請參考圖4，該溫度訊號閂鎖單元23可包含一選擇傳輸器231及一閂鎖單元232。當該模式訊號IDLE被致能為具有一邏輯「高」位準時，該選擇傳輸器231可將該溫度訊號TS傳輸至一第一節點ND1。當該模式訊號IDLE被失能為具有一邏輯「低」位準時，該選擇傳輸器231可將該溫度訊號TS的傳輸終止於該第一節點ND1。該閂鎖單元232可反相地緩衝在該第一節點ND1上一訊號，以產生該溫度閂鎖訊號TS_LAT。當該模式訊號IDLE被失能為具有一邏輯「低」位準時，該閂鎖單元232可閂鎖在該第一節點ND1上的訊號及一第二節點ND2上的一訊號。在其他實施例中，用於產生該溫度閂鎖訊號TS_LAT以回應該模式訊號IDLE且用於閂鎖該溫度閂鎖訊號TS_LAT之溫度訊號閂鎖單元23的另一配置可被使用。
請參考圖5，該S/A電路25可包含一記憶胞251、一位元線S/A 252、一第一電力訊號驅動器253及一第二電力訊號驅動器254。
該記憶胞251可包含一第一胞電晶體N1(例如一NMOS電晶體) 及一第一胞電容C1，該第一胞電容C1係電性耦合至該第一胞電晶體N1的一源極。當執行該刷新作業時，若與該第一胞電晶體N1的一閘極電性耦合的一字元線SWL可被選擇地致能為具有一邏輯「高」位準，則該第一胞電晶體N1可被開啟，並可在該第一胞電容C1及該位元線BL之間造成一電荷分享現象，其中該位元線BL係電性耦合至該第一胞電晶體N1的一汲極。當執行一啟用作業(例如該讀取作業或該寫入作業)時，該字元線SWL可被選擇。
該位元線S/A 252可接收該第一電力訊號RTO及該第二電力訊號SB，以感測與放大該位元線BL及該互補位元線BLB之間的一電壓位準差。更具體而言，由於該電荷分享現象，該位元線S/A 252可感測該位元線BL及該互補位元線BLB之間產生的一電壓差，並可放大該位元線BL及該互補位元線BLB之間的電壓差。
該第一電力訊號驅動器253可包含一第一NMOS電晶體N2、一第二NMOS電晶體N3及一第三NMOS電晶體N4。該第一NMOS電晶體N2、該第二NMOS電晶體N3及該第三NMOS電晶體N4可被配置成驅動該第一電力訊號RTO，以回應該第一電力控制訊號SAP1、該第二電力控制訊號SAP2及該第三電力控制訊號SAP3。當該第一電力控制訊號SAP1被致能為具有一邏輯「高」位準時，該第一NMOS電晶體N2可被開啟，以將該第一電力訊號RTO驅動至一第一驅動電壓VDD1。當該第二電力控制訊號SAP2被致能為具有一邏輯「高」位準時，該第二NMOS電晶體N3可被開啟，以將該第一電力訊號RTO驅動至一第二驅動電壓VCORE。當該第三電力控制訊號SAP3被致能為具有一邏輯「高」位準時，該第三NMOS電晶體N4可被開啟，以將該第一電力訊號RTO驅動至一第三驅動電壓VDD2。在一實施例中，該第三驅動電壓VDD2與 該第一驅動電壓VDD1相比可具有一較高電壓位準，而該第一驅動電壓VDD1與該第二驅動電壓VCORE相比可具有一較高電壓位準。在不同的實施例中，該第一驅動電壓VDD1、該第二驅動電壓VCORE及該第三驅動電壓VDD2可被設定以具有不同電壓位準。
該第二電力訊號驅動器254可包含一第四NMOS電晶體N5，該第四NMOS電晶體N5驅動該第二電力訊號SB，以回應該第四電力控制訊號SAN。當該第四電力控制訊號SAN被致能為具有一邏輯「高」位準時，該第四NMOS電晶體N5可被開啟，以將該第二電力訊號SB驅動至一接地電壓VSS。
將參考圖6及圖7來說明具有上述配置的半導體系統之實施例的一作業。
如圖6所示，在一時間「T11」，若該字元線SWL被致能至具有一邏輯「高」位準，由於一電荷分享現象，該位元線BL及該互補位元線BLB之間可產生一電壓差。該電壓差可為一較小電壓差。在自一時間「T12」至一時間「T13」之一第一時段的期間，該第一電力控制訊號SAP1可被致能為具有一邏輯「高」位準，以將該第一電力訊號RTO驅動至該第一驅動電壓VDD1。被供應該第一電力訊號RTO的位元線S/A 252可感測與放大該位元線BL與該互補位元線BLB之間的一電壓差。該第一驅動電壓VDD1可為一電力供應電壓，該電力供應電壓係自一外部裝置或一外部系統所供應，以執行一過驅動作業。在自該時間「T13」至一時間「T14」之一第二時段的期間，該第二電力控制訊號SAP2可被致能為具有一邏輯「高」位準，以將該第一電力訊號RTO驅動至該第二驅動電壓VCORE。被提供該第一電力訊號RTO的位元線S/A 252可感測與放大該位元線BL及該互補位元線BLB之間的一電壓差。該第二驅動電壓 VCORE可為一內部電壓，該內部電壓係供應至一記憶胞陣列區域(圖未示)。在自該時間「T14」至一時間「T15」之一第三時段的期間，因為當該溫度閂鎖訊號TS_LAT具有一邏輯「高」位準，而使得該第三電力控制訊號SAP3被致能為具有一邏輯「高」位準時，則可將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。被供應該第一電力訊號RTO的位元線S/A 252可感測與放大該位元線BL與該互補位元線BLB之間的一電壓差。該第三驅動電壓VDD2可為一電力供應電壓，該電力供應電壓係自一外部裝置或一外部系統所供應，以執行一過驅動作業。
如圖7所示，在一時間「T21」，若該字元線SWL被致能為具有一邏輯「高」，由於一電荷分享現象，該位元線BL及該互補位元線BLB之間可產生一電壓差。該電壓差可相對地為一較小電壓差。在一時間「T22」至一時間「T23」之一第四時段的期間，該第一電力控制訊號SAP1可被致能為具有一邏輯「高」位準，以將該第一電力訊號RTO驅動至該第一驅動電壓VDD1。被供應該第一電力訊號RTO的位元線S/A 252可感測與放大該位元線BL與該互補位元線BLB之間的一電壓差。該第一驅動電壓VDD1可為一電力供應電壓，該電力供應電壓係自一外部裝置或一外部系統所供應，以執行一過驅動作業。在自一時間「T23」至一時間「T24」之一第五時段的期間，該第二電力控制訊號SAP2可被致能為具有一邏輯「高」位準，以將該第一電力訊號RTO驅動至該第二驅動電壓VCORE。被供應該第一電力訊號RTO的位元線S/A 252可感測與放大該位元線BL與該互補位元線BLB之間的一電壓差。因為當該溫度閂鎖訊號TS_LAT具有一邏輯「低」位準，而使得該第三電力控制訊號SAP3被失能為具有一邏輯「低」位準時，該第一電力訊號RTO可不被驅動至該第三驅動電壓 VDD2。
如上所述，該半導體系統的一實施例可根據該半導體裝置2的內部溫度，而將供應至該位元線S/A 252的第一電力訊號RTO驅動至該第三驅動電壓VDD2。亦即，當該半導體裝置2的內部溫度與該預定溫度相比相對較高時，該半導體系統可將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。當該半導體裝置2的內部溫度與該預定溫度相比相對較低時，該半導體系統的一實施例可不將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。此可導致電力消耗的減少。當該半導體裝置2的內部溫度降低時，一記憶胞的一資料保留時間可被增加。當該半導體裝置2的內部溫度與該預定溫度相比相對較低時，該位元線S/A 252在無須該過驅動作業下可感測與放大該位元線BL及該互補位元線BLB。當一啟用作業未被應用於該半導體裝置2中的所有記憶庫(圖未示)時，該溫度訊號TS可被更新。因為在該位元線S/A 252的執行期間，該溫度訊號TS未被更新，因此可減少故障的數量。
如圖8所示，一半導體系統的一實施例包含一控制器3及一半導體裝置4。該半導體裝置4可包含一模式訊號產生器41、一溫度感測器42、一溫度訊號產生器43、一電力控制訊號產生器44及一感測放大器(S/A)電路45。
該控制器3可產生指令訊號CMD及位址訊號ADD，並可將被產生的指令訊號CMD及位址訊號ADD傳輸至該半導體裝置4。該等指令訊號CMD及該等位址訊號ADD可透過共同傳輸線(圖未示)或透過各別的傳輸線(圖未示)，而被傳輸至該半導體裝置4。
該模式訊號產生器41可接收作為輸入的指令訊號CMD及位址訊號ADD，並回應地產生一模式訊號IDLE。當一啟用作業未被應用於半導體 裝置4中的所有記憶庫(圖未示)時，該模式訊號IDLE可被致能。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可具有一邏輯「高」位準。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可具有一邏輯「低」位準。在一實施例中，該模式訊號IDLE可被致能為一電力切斷模式，並可減少一電力消耗。在一實施例中，該模式訊號IDLE可被致能為該半導體裝置4的其他作業模式。
該溫度感測器42可產生溫度碼訊號TCODE<1：N>，該等溫度碼訊號TCODE<1：N>包含該半導體裝置4的一內部溫度之資訊。該溫度碼訊號TCODE<1：N>可具有不同邏輯位準組合，該等邏輯位準組合對應該等內部溫度的不同範圍。舉例來說，若該內部溫度低於攝氏0度，則該等溫度碼訊號TCODE<1：2>可具有「00」的一邏輯位準組合；若該內部溫度介於攝氏0度至攝氏45度的範圍之間，則該等溫度碼訊號TCODE<1：2>可具有「01」的一邏輯位準組合；若該內部溫度介於攝氏45度至攝氏90度的範圍之間，則該等溫度碼訊號TCODE<1：2>可具有「10」的一邏輯位準組合；若該內部溫度高於攝氏90度，則該等溫度碼訊號TCODE<1：2>可具有「11」的一邏輯位準組合。若該等溫度碼訊號TCODE<1：2>具有「01」的一邏輯位準組合，則該溫度碼訊號<1>可具有一邏輯「高(1)」位準，且該溫度碼訊號TCODE<2>可具有一邏輯「低(0)」位準。若該等溫度碼訊號TCODE<1：N>具有「10」的一邏輯位準組合，則該溫度碼訊號TCODE<2>可具有一邏輯「高(1)」位準。在不同實施例中，該等溫度碼訊號TCODE<1：N>的位元數「N」及與內部溫度的不同範圍對應的溫度碼訊號TCODE<1：N>之邏輯位準組合可改變。
該溫度訊號產生器43可產生一溫度訊號TS，以回應該模式訊號IDLE及該等溫度碼訊號TCODE<1：N>。該溫度訊號TS可基於預定溫度設定 而改變一邏輯位準。舉例來說，當該內部溫度高於攝氏45度時，該溫度訊號TS可具有一邏輯「高」位準；當該內部溫度低於攝氏45度時，該溫度訊號TS可具有一邏輯「低」位準。當該模式訊號IDLE被致能時，該溫度訊號產生器43可基於該等溫度碼訊號TCODE<1：N>而產生該溫度訊號TS。當該模式訊號IDLE被失能時，該溫度訊號產生器43可閂鎖該溫度訊號TS。
該電力控制訊號產生器44可根據該溫度訊號TS而產生一第一電力控制訊號SAP1、一第二電力控制訊號SAP2、一第三電力控制訊號SAP3及一第四電力控制訊號SAN。該電力控制訊號產生器44可根據該溫度訊號TS而產生作為一被致能訊號的三電力控制訊號SAP3。更具體而言，基於當該內部溫度與該預定溫度相比相對較高時，而使得該溫度訊號TS具有一邏輯「高」位準，則在該預定時段的期間，該電力控制訊號產生器44可產生作為一被致能訊號的第三電力控制訊號SAP3。基於當該內部溫度與該預定溫度相比相對較低時，而使得該溫度閂鎖訊號TS_LAT具有一邏輯「低」位準，則該電力控制訊號產生器44可產生作為一被失能訊號的第三電力控制訊號SAP3。在一實施例中，該電力控制訊號產生器44可被配置成根據該半導體裝置4的內部溫度之變化，而致能該第一電力控制訊號SAP1、該第二電力控制訊號SAP2及該第四電力控制訊號SAN中之一者。在一實施例中，該電力控制訊號產生器44可被配置成根據該半導體裝置4的內部溫度之變化，而致能自該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN當中之至少二個訊號。
該S/A電路45可感測與放大一被選擇位元線(圖未示)及一被選擇互補位元線(圖未示)之間的一電壓位準差，以回應該第一電力控制訊號SAP1、 該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN。當該內部溫度與該預定溫度相比相對較高時，供應至該S/A電路45的第三電力控制訊號SAP3可被致能；而當該內部溫度與該預定溫度相比相對較低時，供應至該S/A電路45的第三電力控制訊號SAP3可被失能。
圖8所示之半導體系統可根據該內部溫度而將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。與圖1所示之半導體系統不同的是，圖8所示之半導體系統可控制使用該溫度碼訊號TCODE<1：N>的第三電力控制訊號SAP3之驅動。
在一實施例中，該半導體系統可根據該半導體裝置4的內部溫度，而將供應至該S/A電路45的第一電力訊號RTO驅動至該第三驅動電壓VDD2。當該半導體裝置4的內部溫度與該預定溫度相比相對較高時，該半導體系統的一實施例可將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。在一實施例中，當該半導體裝置4的內部溫度與該預定溫度相比相對較低時，該半導體系統可不將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。此可導致電力消耗的減少。當該半導體裝置4的內部溫度降低時，該記憶胞的一資料保留時間可被增加。當該半導體裝置4的內部溫度與該預定溫度相比相對較低時，該S/A電路45在無須該過驅動作業下可感測與放大該位元線BL及該互補位元線BLB。當一啟用作業未被應用於該半導體裝置4中的所有記憶庫(圖未示)時，該溫度閂鎖訊號TS_LAT可被更新。因為該溫度閂鎖訊號TS_LAT在該S/A電路45被執行的期間未被更新，因此可減少故障。
如圖9所示，一半導體系統的一實施例可包含一控制器5及一半導體裝置6。該半導體裝置6可包含一模式訊號產生器61、一溫度訊號閂鎖 單元62、一電力控制訊號產生器63及一感測放大器(S/A)電路64。
該控制器5可產生指令訊號CMD、位址訊號ADD及一溫度訊號TS。該控制器5可將被產生的指令訊號CMD、位址訊號ADD及溫度訊號TS傳輸至該半導體裝置6。該等指令訊號CMD及該等位址訊號ADD可透過共同傳輸線(圖未示)或透過各別的傳輸線(圖未示)，而被傳輸至該半導體裝置6。該控制器5可包含一溫度訊號產生器51。該溫度訊號產生器51可基於一內部溫度而產生具有一位準的一溫度訊號TS。該溫度訊號TS可基於一預定內部溫度值而改變一邏輯位準。舉例來說，當該內部溫度高於攝氏45度時，該溫度訊號TS可具有一邏輯「高」位準；當該內部溫度低於攝氏45度時，該溫度訊號TS可具有一邏輯「低」位準。
該模式訊號產生器61可接收作為輸入的指令訊號CMD及位址訊號ADD，並回應地產生一模式訊號IDLE。當一啟用作業未應用於該半導體裝置6中的所有記憶庫(圖未示)時，該模式訊號IDLE可被致能。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可具有一邏輯「高」位準。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可具有一邏輯「低」位準。在一實施例中，該模式訊號IDLE可被致能為一電力切斷模式，並可減少一電力消耗。在一實施例中，該模式訊號IDLE可被致能為該半導體裝置6的其他作業模式。
該溫度訊號閂鎖單元62可產生一溫度閂鎖訊號TS_LAT，以回應該模式訊號IDLE及該溫度訊號TS。當該模式訊號IDLE被致能時，該溫度訊號閂鎖單元62可緩衝該溫度訊號TS，以產生該溫度閂鎖訊號TS_LAT；而當該模式訊號IDLE被失能時，該溫度訊號閂鎖單元62可閂鎖該溫度閂鎖訊號TS_LAT。
該電力控制訊號產生器63可根據該溫度閂鎖訊號TS_LAT而產生一第一電力控制訊號SAP1、第二電力控制訊號SAP2、一第三電力控制訊號SAP3及一第四電力控制訊號SAN。該電力控制訊號產生器63可根據該溫度閂鎖訊號TS_LAT而產生被致能的第三電力控制訊號SAP3。更具體而言，當該內部溫度及一預定溫度相比相對較高時，該電力控制訊號產生器63在一預定時段的期間可產生作為一被致能訊號的第三電力控制訊號SAP3，以回應具有一邏輯「高」位準的溫度閂鎖訊號TS_LAT。當該內部溫度及一預定溫度相比相對較低時，該電力控制訊號產生器63可產生作為一被失能訊號的第三電力控制訊號SAP3，以回應具有一邏輯「低」位準的溫度閂鎖訊號TS_LAT。在一實施例中，該電力控制訊號產生器63可被配置成基於該內部溫度之變化，而致能該第一電力控制訊號SAP1、該第二電力控制訊號SAP2及該第四電力控制訊號SAN中之一者。在一實施例中，該電力控制訊號產生器63可被配置成基於該內部溫度之變化，而致能該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN中之至少二者。
該S/A電路64可感測與放大一被選擇位元線(圖未示)及一被選擇互補位元線(圖未示)之間的一電壓位準差，以回應該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN。當該內部溫度與該預定溫度相比相對較高時，供應至該S/A電路64的第三電力控制訊號SAP3可被致能；當該內部溫度與該預定溫度相比相對較低時，供應至該S/A電路64的第三電力控制訊號SAP3可被失能。
圖9所示之半導體系統可根據該內部溫度而將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。與圖1所示之半導體系統不同的是，產生 該溫度訊號TS的溫度訊號產生器51可為該控制器5的一元件。
於一實施例中，該半導體系統可根據該半導體裝置6的內部溫度，而可將供應至該S/A電路64的第一電力訊號RTO驅動至該第三驅動電壓VDD2。當該半導體裝置6的內部溫度與該預定溫度相比相對較高時，該半導體系統的一實施例可將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。在一實施例中，當該半導體裝置6的內部溫度與該預定溫度相比相對較低時，該半導體系統可不將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。此可導致電力消耗的減少。當該半導體裝置6的內部溫度降低時，該記憶胞的一資料保留時間可被增加。當該半導體裝置6的內部溫度與該預定溫度相比相對較低時，該位元線S/A64在無須該過驅動作業下可感測與放大該位元線BL及該互補位元線BLB。當一啟用作業未被應用於該半導體裝置6中的所有記憶庫(圖未示)時，該溫度訊號TS可被更新。因為該溫度訊號TS在該S/A電路64被執行的期間未被更新，因此可減少故障。
如圖10所示，一半導體系統的一實施例可包含一控制器7及一半導體裝置8。該半導體裝置8可包含一模式訊號產生器81、一溫度訊號產生器82、一電力控制訊號產生器83及一感測放大器(S/A)電路84。
該控制器7可產生指令訊號CMD、位址訊號ADD及溫度碼訊號TCODE<1：N>。該控制器7可將被產生的指令訊號CMD、位址訊號ADD及溫度碼訊號TCODE<1：N>傳輸至該半導體裝置8。該等指令訊號CMD及該等位址訊號ADD可透過共同傳輸線(圖未示)或透過各別的傳輸線(圖未示)，而被傳輸至該半導體裝置8。該控制器7可包含一溫度感測器71。該溫度感測器71可產生該等溫度碼訊號TCODE<1：N>，該等溫度碼訊號TCODE<1：N>包含一內部 溫度的資訊。該等溫度碼訊號TCODE<1：N>可具有及一邏輯位準組合，該邏輯位準組合對應該內部溫度的許多不同範圍中之一者。舉例來說，若該內部溫度低於攝氏0度，則該等溫度碼訊號TCODE<1：2>可具有「00」的一邏輯位準組合；若該內部溫度介於攝氏0度至攝氏45度的範圍之間，則該等溫度碼訊號TCODE<1：2>可具有「01」的一邏輯位準組合；若該內部溫度介於攝氏45度至攝氏90度的範圍之間，則該等溫度碼訊號TCODE<1：2>可具有「10」的一邏輯位準組合；若該內部溫度高於攝氏90度，則該等溫度碼訊號TCODE<1：2>可具有「11」的一邏輯位準組合。若該等溫度碼訊號TCODE<1：2>具有「01」的一邏輯位準組合，則該溫度碼訊號<1>可具有一邏輯「高(1)」位準，且該溫度碼訊號TCODE<2>可具有一邏輯「低(0)」位準。若該等溫度碼訊號TCODE<1：2>具有「10」的一邏輯位準組合，則該溫度碼訊號TCODE<1>可具有一邏輯「低(0)」位準，且該溫度碼訊號TCODE<2>可具有一邏輯「高(1)」位準。在不同實施例中，該等溫度碼訊號TCODE<1：N>的位元數「N」及與該內部溫度的不同範圍對應的溫度碼訊號TCODE<1：N>之邏輯位準組合可改變。
該模式訊號產生器81可接收作為輸入的指令訊號CMD及位址訊號ADD，並回應地產生一模式訊號IDLE。當一啟用作業未被應用於該半導體裝置8中的所有記憶庫(圖未示)時，該模式訊號IDLE可被致能。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可具有一邏輯「高」位準。在一實施例中，被致能的模式訊號IDLE之一邏輯位準可具有一邏輯「低」位準。在一實施例中，該模式訊號IDLE可被致能至一電力切斷模式。此可減少電力消耗。在其他實施例中，該模式訊號IDLE可被致能至該半導體裝置8的不同作業模式。
該溫度訊號產生器82可產生一溫度訊號TS，以回應該模式訊 號IDLE及該等溫度碼訊號TCODE<1：N>。該溫度訊號TS可改變一預定內部溫度的一邏輯位準。舉例來說，當該內部溫度係高於攝氏45度時，該溫度訊號TS可具有一邏輯「高」位準；而當該內部溫度係低於攝氏45度時，該溫度訊號TS可具有一邏輯「低」位準。當該模式訊號IDLE被致能時，該溫度訊號閂鎖單元82可產生自該等溫度碼訊號TCODE<1：N>來的溫度訊號TS；而當該模式訊號IDLE被失能時，該溫度訊號產生器82可閂鎖該溫度訊號TS。
該電力控制訊號產生器83可根據該溫度訊號TS而產生一第一電力控制訊號SAP1、一第二電力控制訊號SAP2、一第三電力控制訊號SAP3及一第四電力控制訊號SAN。該電力控制訊號產生器83可根據該溫度訊號TS而產生被致能的第三電力控制訊號SAP3。更具體而言，基於當該內部溫度及一預定溫度相比相對較高時，而使得該溫度訊號TS具有一邏輯「高」位準，該電力控制訊號產生器83在一預定時段的期間可產生作為一被致能訊號的第三電力控制訊號SAP3。基於當該內部溫度及一預定溫度相比相對較低時，而使得該溫度閂鎖訊號TS_LAT具有一邏輯「低」位準，該電力控制訊號產生器83可產生作為一被失能訊號的第三電力控制訊號SAP3。在一實施例中，該電力控制訊號產生器83可被配置成根據該半導體裝置8的內部溫度之變化，而致能該第一電力控制訊號SAP1、該第二電力控制訊號SAP2及該第四電力控制訊號SAN中之一者。在一實施例中，該電力控制訊號產生器83可被配置成基於該半導體裝置8的內部溫度之變化，而致能自該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN當中之至少二個訊號。
該S/A電路84可感測與放大一被選擇位元線(圖未示)及一被選 擇互補位元線(圖未示)之間的一電壓位準差，以回應該第一電力控制訊號SAP1、該第二電力控制訊號SAP2、該第三電力控制訊號SAP3及該第四電力控制訊號SAN。當該內部溫度與該預定溫度相比相對較高時，供應至該S/A電路84的第三電力控制訊號SAP3可被致能；而當該內部溫度與該預定溫度相比相對較低時，供應至該S/A電路84的第三電力控制訊號SAP3可被失能。
圖10所示之半導體系統可根據該內部溫度而將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。與圖1所示之半導體系統不同的是，圖10所示之半導體系統可控制使用該等溫度碼訊號TCODE<1：N>的第三電力控制訊號SAP3之驅動，且圖10所示之溫度感測器71可包含於該控制器7中。
在一實施例中，該半導體系統可根據該半導體裝置8的內部溫度而將供應至該S/A電路84的第一電力訊號RTO驅動至該第三驅動電壓VDD2。當該半導體裝置8的內部溫度與該預定溫度相比相對較高時，該半導體系統的一實施例可將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。當該半導體裝置8的內部溫度與該預定溫度相比相對較低時，該半導體系統的一實施例不可將該第一電力訊號RTO驅動至該第三驅動電壓VDD2。此可導致電力消耗的減少。當該半導體裝置8的內部溫度降低時，該記憶胞的一資料保留時間可被增加。當該半導體裝置8的內部溫度與該預定溫度相比相對較低時，該S/A電路84在無須該過驅動作業下可感測與放大該位元線BL及該互補位元線BLB。當一啟用作業沒有應用於半導體裝置8中的所有記憶庫(圖未示)時，該溫度訊號TS可被更新。因為該溫度訊號TS在該S/A電路84被執行的期間未被更新，因此可減少故障。
雖然特定的實施例已描述於上，但是所屬技術領域中具有通常 知識者將了解所述實施例僅為例子。因此，在此的半導體裝置及包含該半導體裝置的半導體系統不應被限制於所述實施例。而是，在此所述之半導體裝置及包含該半導體裝置的半導體系統應僅被限制於與上述說明及附加圖式相關的下述申請專利範圍。

Claims (24)

  1. 一種半導體裝置，包括：一電力控制訊號產生器，用於產生被致能的一第一電力控制訊號以回應一溫度閂鎖訊號，該溫度閂鎖訊號係在一模式中被產生以回應閂鎖一溫度訊號；以及一感測放大器電路，用於產生具有一第一驅動電壓的一第一電力訊號以回應該第一電力控制訊號，且用於感測與放大使用該第一電力訊號的一位元線之一電壓位準，以作為一電力供應電壓。
  2. 如請求項1所述之半導體裝置，其中在該模式中，一啟用作業未被應用至所有記憶庫。
  3. 如請求項1所述之半導體裝置，其中當一內部溫度高於一預定溫度時，該溫度訊號之一位準被改變。
  4. 如請求項3所述之半導體裝置，其中當該溫度訊號在一第一邏輯位準時，該第一電力控制訊號被致能；當該溫度訊號在一第二邏輯位準時，該第一電力控制訊號被失能。
  5. 如請求項1所述之半導體裝置，更包括：一記憶庫啟用訊號產生器，用於產生一記憶庫啟用訊號，以回應指令訊號及位址訊號；以及一訊號合成器，用於在該模式中產生一被致能模式訊號，以回應該記憶庫啟用訊號。
  6. 如請求項1所述之半導體裝置， 其中該感測放大器電路係用於在一第一時段的期間產生具有一第二驅動電壓的第一電力訊號以回應一第二電力控制訊號，該第一時段在藉由一字元線的一記憶胞之一選擇之後；其中該感測放大器電路係用於在一第二時段的期間產生具有一第三驅動電壓的第一電力訊號以回應一第三電力控制訊號，該第二時段在該第一時段結束的一終止之後；其中該感測放大器電路係用於在一第三時段的期間產生具有該第一驅動電壓的第一電力訊號以回應該第一電力控制訊號，該第三時段在該第二時段的一終止之後。
  7. 如請求項6所述之半導體裝置，其中該第一驅動電壓高於該第二驅動電壓，且該第三驅動電壓高於該第一驅動電壓。
  8. 一種半導體裝置，包括：一模式訊號產生器，用於在一模式中產生一被致能模式訊號，以回應多個指令訊號及多個位址訊號；一溫度訊號產生器，用於基於一溫度碼訊號而產生一溫度訊號，以回應該模式訊號；一電力控制訊號產生器，用於產生一第一電力控制訊號，以回應該溫度訊號；以及一感測放大器電路，用於產生具有一第一驅動電壓的一第一電力訊號以回應該第一電力控制訊號，且用於感測與放大使用該第一電力訊號的一位元線之一電壓位準，以作為一電力供應電壓。
  9. 如請求項8所述之半導體裝置，其中該模式訊號產生器包括： 一記憶庫啟用訊號產生器，用於產生一記憶庫啟用訊號，以回應該等指令訊號及該等位址訊號；以及一訊號合成器，用於在該模式中產生一被致能模式訊號，以回應該記憶庫啟用訊號。
  10. 如請求項8所述之半導體裝置，其中該溫度碼訊號具有對應於一內部溫度的一值的一邏輯位準組合。
  11. 如請求項8所述之半導體裝置，其中該溫度訊號產生器係用於當該模式訊號被致能時，根據自該溫度碼訊號偵測的一內部溫度而產生該溫度訊號，並且當該模式訊號被失能時，閂鎖該溫度訊號。
  12. 如請求項11所述之半導體裝置，其中當該內部溫度高於一預定溫度時，該溫度訊號的一位準被改變。
  13. 如請求項12所述之半導體裝置，其中當該溫度訊號在一第一邏輯位準時，該第一電力控制訊號被致能；當該溫度訊號在一第二邏輯位準時，該第一電力控制訊號被失能。
  14. 如請求項8所述之半導體裝置，其中該感測放大器電路係用於在第一時段的期間產生具有一第二驅動電壓的第一電力訊號以回應一第二電力控制訊號，該第一時段在藉由一字元線的一記憶胞之一選擇之後；其中該感測放大器電路係用於一第二時段的期間產生具有一第三驅動電壓的第一電力訊號以回應一第三電力控制訊號，該第二時段在該第一時段的一終止之後； 其中該感測放大器電路係用於一第三時段的期間產生具有該第一驅動電壓的第一電力訊號以回應該第一電力控制訊號，該第三時段在該第二週期的一終止之後。
  15. 如請求項14所述之半導體裝置，其中該第一驅動電壓高於該第二驅動電壓，且該第三驅動電壓高於該第一驅動電壓。
  16. 一種半導體系統，包括：一控制器，用於產生多個指令訊號、多個位址訊號及一溫度訊號；以及一半導體裝置，用於產生一模式訊號以回應該等指令訊號及該等位址訊號、產生一第一電力控制訊號以回應該模式訊號及該溫度訊號，以及感測與放大一字元線的一電壓位準，該字元線係基於該第一電力控制訊號的一使用而使用具有一第一驅動電壓的一第一電力訊號，以作為一電力供應電壓。
  17. 如請求項16所述之半導體系統，其中當一內部溫度高於一預定溫度時，該溫度訊號之一位準被改變。
  18. 如請求項17所述之半導體系統，其中當該溫度訊號在一第一邏輯位準時，該第一電力控制訊號被致能；當該溫度訊號在一第二邏輯位準時，該第一電力控制訊號被失能。
  19. 如請求項16所述之半導體系統，其中該半導體裝置包括：一溫度訊號閂鎖單元，用於在一模式中閂鎖該溫度訊號以回應被致能的被致能模式訊號，並產生該溫度訊號以作為一溫度閂鎖訊號；一電力控制訊號產生器，用於產生該第一電力控制訊號以作為一被致能第一電力控制訊號，以回應該溫度閂鎖訊號；以及 一感測放大器電路，用於感測與放大該字元線的電壓位準，該字元線係基於該第一電力控制訊號的使用而使用具有該第一驅動電壓的第一電力訊號，以作為一電力供應電壓。
  20. 如請求項19所述之半導體系統，其中在該模式中，一啟用作業未被應用至所有記憶庫。
  21. 如請求項19所述之半導體系統，其中該半導體裝置更包括：一記憶庫啟用訊號產生器，用於產生一記憶庫啟用訊號，以回應該等指令訊號及該等位址訊號；以及一訊號合成器，用於在該模式中產生該模式訊號以作為一被致能模式訊號，以回應該記憶庫啟用訊號。
  22. 如請求項19所述之半導體系統，其中該感測放大器電路係用於在第一時段的期間產生具有一第二驅動電壓的第一電力訊號以回應一第二電力控制訊號，該第一時段在藉由一字元線的一記憶胞之一選擇之後；其中該感測放大器電路係用於在第二時段的期間產生具有一第三驅動電壓的第一電力訊號以回應一第三電力控制訊號，該第二時段在該第一時段的一終止之後；其中該感測放大器電路係用於一第三時段的期間產生具有該第一驅動電壓的第一電力訊號以回應該第一電力控制訊號，該第三時段在該第二週期的一終止之後。
  23. 如請求項22所述之半導體系統，其中該第一驅動電壓高於該第二驅動電壓，且該第三驅動電壓高於該第一驅動電壓。
  24. 如請求項16所述之半導體系統，其中用於產生該溫度訊號的一溫度碼訊號基於一內部溫度的一值而具有一邏輯位準組合。
TW103140539A 2014-06-30 2014-11-21 半導體裝置及包含該半導體裝置的半導體系統 TWI650835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0080468 2014-06-30
KR1020140080468A KR20160001948A (ko) 2014-06-30 2014-06-30 반도체 장치 및 이를 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
TW201601255A TW201601255A (zh) 2016-01-01
TWI650835B true TWI650835B (zh) 2019-02-11

Family

ID=54931237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140539A TWI650835B (zh) 2014-06-30 2014-11-21 半導體裝置及包含該半導體裝置的半導體系統

Country Status (4)

Country Link
US (1) US9343137B2 (zh)
KR (1) KR20160001948A (zh)
CN (1) CN105321549B (zh)
TW (1) TWI650835B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122586A (ko) 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR102324267B1 (ko) * 2015-09-10 2021-11-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP6637374B2 (ja) * 2016-04-27 2020-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサ
KR102671073B1 (ko) * 2016-10-06 2024-05-30 에스케이하이닉스 주식회사 반도체장치
CN106681199B (zh) * 2016-10-26 2019-03-12 恒大法拉第未来智能汽车（广东）有限公司 一种电源输出控制系统、方法及车辆
KR20180055148A (ko) * 2016-11-16 2018-05-25 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20200099794A (ko) * 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20200109756A (ko) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 반도체장치
TWI793437B (zh) * 2020-08-17 2023-02-21 鈺創科技股份有限公司 具有強化存取暨回復架構之動態隨機存取記憶體

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965520B1 (en) * 2004-08-03 2005-11-15 Texas Instruments Incorporated Delay system for generating control signals in ferroelectric memory devices
US20110128803A1 (en) * 2007-08-29 2011-06-02 Sang-Jin Byeong Core voltage discharger and semiconductor memory device with the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW325599B (en) * 1995-09-01 1998-01-21 Toshiba Co Ltd Semiconductor integrated circuit device
US6535415B2 (en) 1999-02-22 2003-03-18 Hitachi, Ltd. Semiconductor device
KR100708561B1 (ko) * 2000-11-09 2007-04-19 후지쯔 가부시끼가이샤 반도체 기억 장치 및 그 제어 방법
WO2005124786A1 (ja) * 2004-06-22 2005-12-29 Fujitsu Limited 半導体メモリ
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
KR100869360B1 (ko) 2007-03-02 2008-11-19 주식회사 하이닉스반도체 오버 드라이빙 펄스 발생기 및 이를 포함하는 메모리장치.
CN102290096A (zh) * 2010-06-18 2011-12-21 黄效华 静态随机存取存储器的译码和逻辑控制电路
KR20140006219A (ko) 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965520B1 (en) * 2004-08-03 2005-11-15 Texas Instruments Incorporated Delay system for generating control signals in ferroelectric memory devices
US20110128803A1 (en) * 2007-08-29 2011-06-02 Sang-Jin Byeong Core voltage discharger and semiconductor memory device with the same

Also Published As

Publication number Publication date
KR20160001948A (ko) 2016-01-07
TW201601255A (zh) 2016-01-01
US9343137B2 (en) 2016-05-17
CN105321549A (zh) 2016-02-10
CN105321549B (zh) 2019-05-07
US20150380074A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
TWI650835B (zh) 半導體裝置及包含該半導體裝置的半導體系統
US11087821B2 (en) Memory module including register clock driver detecting address frequently accessed
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US7184362B2 (en) Page access circuit of semiconductor memory device
US9741425B2 (en) Memory device and memory system including the memory device
US10504582B2 (en) Timing control circuit shared by a plurality of banks
US9767885B2 (en) Semiconductor systems for fast sensing speed and correct amplification
US7492654B2 (en) Memory device for retaining data during power-down mode and method of operating the same
KR20100100434A (ko) 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US10685697B2 (en) Semiconductor devices and operations thereof
JP2007536684A (ja) メモリデバイスにおける動的リフレッシュを改善する装置及び方法
US9275722B2 (en) Memory device preventing fail caused by successive read operations and system including the same
US8780661B2 (en) Self refresh pulse generation circuit
US8699285B2 (en) Semiconductor memory device and integrated circuit
US8194485B2 (en) Semiconductor memory device and method of controlling sense amplifier of semiconductor memory device
US9384796B2 (en) Semiconductor memory device and memory system including the same
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
CN111312311A (zh) 用于减少写入上拉时间的设备和使用方法
US20070070785A1 (en) Semiconductor memory device
KR100903387B1 (ko) 전력 소모를 줄이는 반도체 메모리 장치
US20150364165A1 (en) Semiconductor apparatus
US7626872B2 (en) Semiconductor memory device and its driving method
KR20100107975A (ko) 데이터 전달회로