KR20140006219A - 반도체 장치 및 이의 테스트 회로 - Google Patents

반도체 장치 및 이의 테스트 회로 Download PDF

Info

Publication number
KR20140006219A
KR20140006219A KR20120069387A KR20120069387A KR20140006219A KR 20140006219 A KR20140006219 A KR 20140006219A KR 20120069387 A KR20120069387 A KR 20120069387A KR 20120069387 A KR20120069387 A KR 20120069387A KR 20140006219 A KR20140006219 A KR 20140006219A
Authority
KR
South Korea
Prior art keywords
temperature information
test
signal
refresh
temperature
Prior art date
Application number
KR20120069387A
Other languages
English (en)
Inventor
손종호
김용주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20120069387A priority Critical patent/KR20140006219A/ko
Priority to US13/720,319 priority patent/US9076550B2/en
Publication of KR20140006219A publication Critical patent/KR20140006219A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • G01K7/425—Thermal management of integrated systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Abstract

반도체 장치의 테스트 회로는 테스트 온도 정보 생성부, 오동작 방지부, 리프레쉬 주기 조절부를 포함한다. 상기 테스트 온도 정보 생성부는 테스트 동작 모드에서 복수의 비트를 갖는 테스트 온도 정보를 출력하되, 상기 복수의 비트의 논리 값 및 논리 값 천이 시점을 불규칙하게 변화시킨다. 상기 오동작 방지부는 상기 테스트 온도 정보에 응답하여 온도 보상 신호를 생성한다. 상기 리프레쉬 주기 조절부는 상기 온도 보상 신호에 응답하여 기준 리프레쉬 신호의 주기를 가변하여 리프레쉬 신호를 생성한다.

Description

반도체 장치 및 이의 테스트 회로 {SEMICONDUCTOR APPARATUS AND TEST CIRCUIT THEREOF}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 반도체 장치의 테스트 회로에 관한 것이다.
반도체 장치, 특히 DRAM은 캐패시터로 이루어진 메모리 셀의 특성상 휘발성 메모리의 특징을 갖는다. 따라서, DRAM은 메모리 셀에 저장된 데이터를 유지하기 위해 주기적으로 리프레쉬 동작을 수행한다. 특히, DRAM이 대기 모드 일 때 수행되는 리프레쉬 동작을 셀프 리프레쉬 동작이라고 한다. 상기 셀프 리프레쉬 동작은 일반적은 기설정된 주기로 수행된다.
DRAM은 온도에 매우 취약하고, 온도에 따라 메모리 셀이 데이터를 유지하는 시간이 달라진다. 따라서, 온도 변화에 대응하여 상기 셀프 리프레쉬 주기를 변화시키는 기술이 다수 존재한다.
도 1은 온도 변화에 따른 셀프 리프레쉬 주기의 변화를 보여주는 그래프이다. 도 1에 도시된 바와 같이, 온도가 증가하면 데이터 유지시간이 짧아지므로, 상기 셀프 리프레쉬 동작은 짧은 주기로 수행되어야 한다. 반대로, 온도가 감소하면 데이터 유지시간이 길어지므로, 상기 셀프 리프레쉬 동작은 긴 주기로 수행되어도 충분하다.
도 2는 종래기술에 따른 셀프 리프레쉬 신호 생성장치의 구성을 개략적으로 보여주는 도면이다. 도 1에서, 상기 셀프 리프레쉬 신호 생성장치는 온도 감지부(10), 오동작 방지부(20) 및 리프레쉬 주기 조절부(30)를 포함한다. 상기 온도 감지부(10)는 반도체 장치의 온도를 검출하여 온도 정보(NFLAG<0:n>)를 생성한다. 상기 오동작 방지부(20)는 상기 온도 정보(NFLAG<0:n>)를 디코딩하여 온도 보상 신호(TCFLAG<0:n>)를 생성한다. 상기 리프레쉬 주기 조절부(30)는 상기 온도 보상 신호(TCFLAG<0:n>)를 수신하여 기준 셀프 리프레쉬 신호(NSRF)의 주기를 가변하여, 리프레쉬 신호(PSRF)를 생성한다.
상기 오동작 방지부(20)는 또한 상기 온도 감지부(10)가 생성하는 온도 정보(NFLAG<0:n>)를 수신하여 정상적인 상기 온도 보상 신호(TCFLAG<0:n>)를 생성하기 위해 래치 수단, 업데이트 시간 결정 수단, 래치 초기화 수단 등을 구비한다. 즉, 상기 오동작 방지부는 비정상적으로 발생한 상기 온도 정보를 필터링하는 기능을 수행한다.
본 발명은 리프레쉬 신호 생성장치에 있어서, 비정상적인 온도 정보를 필터링하는 오동작 방지부의 동작 안정성을 빠르게 테스트할 수 있는 반도체 장치의 테스트 회로를 제공한다.
본 발명의 실시예에 따른 반도체 장치의 테스트 회로는 테스트 동작 모드에서 복수의 비트를 갖는 테스트 온도 정보를 출력하되, 상기 복수의 비트의 논리 값 및 논리 값 천이 시점을 불규칙하게 변화시키는 테스트 온도 정보 생성부; 상기 테스트 온도 정보에 응답하여 온도 보상 신호를 생성하는 오동작 방지부; 및 상기 온도 보상 신호에 응답하여 기준 리프레쉬 신호의 주기를 가변하여 리프레쉬 신호를 생성하는 리프레쉬 주기 조절부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치의 테스트 회로는 반도체 장치의 온도를 감지하여 노멀 온도 정보를 생성하는 온도 감지부; 노멀 동작 모드에서 상기 노멀 온도 정보를 출력하고, 테스트 동작 모드에서 상기 반도체 장치의 온도와 무관하게 임의의 값으로 변화하는 테스트 온도 정보를 출력하는 온도 정보 제어부; 상기 온도 정보 제어부의 출력에 응답하여 온도 보상 신호를 생성하는 오동작 방지부; 및 상기 온도 보상 신호에 응답하여 기준 리프레쉬 신호의 주기를 가변하여 리프레쉬 신호를 생성하는 리프레쉬 주기 조절부를 포함한다.
또한, 본 발명의 실시예에 따른 반도체 장치는 반도체 장치의 온도를 감지하여 노멀 온도 정보를 생성하는 온도 감지부; 노멀 동작 모드에서 상기 노멀 온도 정보를 출력하고, 테스트 동작 모드에서 상기 반도체 장치의 온도와 무관하게 임의의 값으로 변화하는 테스트 온도 정보를 출력하는 온도 정보 제어부; 상기 온도 정보 제어부의 출력에 응답하여 기준 리프레쉬 신호로부터 리프레쉬 신호를 생성하는 리프레쉬 신호 생성부; 및 상기 리프레쉬 신호에 응답하여 리프레쉬 동작을 수행하는 메모리 셀 어레이를 포함한다.
본 발명에 의하면, 테스트 동작 시에 임의의 시점에 임의의 값으로 변화하는 온도 정보를 제공하여 오동작 방지회로의 안정성을 판단하므로, 상기 오동작 방지부 및 리프레쉬 신호 생성 장치의 테스트 시간을 크게 감소시킬 수 있다.
도 1은 온도 변화에 따른 셀프 리프레쉬 주기의 변화를 보여주는 그래프,
도 2는 종래기술에 따른 셀프 리프레쉬 신호 생성장치의 구성을 개략적으로 보여주는 블록도,
도 3은 본 발명의 실시예에 따른 반도체 장치의 테스트 회로의 구성을 보여주는 블록도,
도 4는 도 3의 온도 정보 제어부의 실시예의 구성을 보여주는 블록도,
도 5는 도 4의 테스트 온도 정보 생성부에서 생성되는 테스트 온도 정보의 예시를 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 테스트 회로(1)의 구성을 보여주는 도면이다. 도 3에서, 상기 반도체 장치의 테스트 회로(1)는 온도 감지부(10), 온도 정보 제어부(100), 오동작 방지부(20) 및 리프레쉬 주기 조절부(30)를 포함한다. 상기 온도 감지부(10)는 반도체 장치의 온도를 감지하여 노멀 온도 정보(NFLAG<0:n>)를 생성한다. 상기 온도 감지부(10)는 반도체 장치를 구성하는 칩에 내장된 온 칩 온도 감지 회로 일 수 있다. 상기 온도 감지부(10)는 온도의 높고 낮음에 따라 변화하는 논리 값을 갖는 상기 노멀 온도 정보(NFLAG<0:n>)를 생성한다.
상기 온도 정보 제어부(100)는 노멀 동작 모드에서 상기 온도 감지부(10)로부터 생성된 상기 노멀 온도 정보(NFLAG<0:n>)를 출력한다. 상기 온도 정보 제어부(100)는 테스트 동작 모드에서 상기 반도체 장치의 온도와 무관하게 임의의 값으로 변하는 테스트 온도 정보(TFLAG<0:n>)를 출력한다. 상기 온도 정보 제어부(100)는 노멀 동작 모드에서 실제 반도체 장치의 온도를 감지하여 생성된 노멀 온도 정보(NFLAG<0:n>)를 출력한다. 상기 온도 정보 제어부(100)는 테스트 동작 모드에서 실제 반도체 장치의 온도와는 무관하게 다양한 패턴을 갖는 테스트 온도 정보(TFLAG<0:n>)를 생성함으로써, 상기 임의적이고 불규칙한 온도 정보 변화가 발생하더라도, 상기 오동작 방지부(20)가 안정적으로 온도 보상 신호(TCFLAG<0:n>)를 생성하는지 여부 및 상기 리프레쉬 신호(PSRF)가 정상적으로 생성되는지 여부를 테스트 할 수 있다.
상기 오동작 방지부(20) 및 상기 리프레쉬 주기 조절부(30)는 리프레쉬 신호 생성장치(40)를 구성한다. 상기 오동작 방지부(20)는 상기 온도 정보 제어부(100)의 출력을 수신하여 온도 보상 신호(TCFLAG<0:n>)를 생성한다. 상기 오동작 방지부(20)는 상기 온도 정보 제어부(100)의 출력의 논리 값을 복수의 온도 영역으로 분류하는 디코딩 동작을 수행할 수 있고, 비정상적인 온도 정보 값의 변화를 필터링하는 동작을 수행할 수 있다.
본 발명의 실시예에서, 상기 노멀 온도 정보(NFLAG<0:n>) 및 상기 테스트 온도 정보(TFLAG<0:n>)는 복수의 비트를 갖는 신호일 수 있다. 예를 들어, 상기 노멀 온도 정보(NFLAG<0:n>) 및 상기 테스트 온도 정보(TFLAG<0:n>)가 3 비트로 구성되는 신호라고 하면, 상기 오동작 방지부(20)는 상기 노멀 온도 정보(NFLAG<0:n>) 및 테스트 온도 정보(TFLAG<0:n>)의 MSB를 기준으로 제 1 내지 제 3 온도 영역으로 구분할 수 있다. 즉, 상기 오동작 방지부(20)는 000, 001의 온도 정보를 수신하면 반도체 장치의 온도가 가장 낮은 온도 영역인 상기 제 1 온도 영역에 속하는 것으로 분류하고, 100, 101, 110, 111의 온도 정보를 수신하면 상기 반도체 장치의 온도가 가장 높은 온도 영역인 제 3 온도 영역에 속하는 것으로 분류하며, 010, 011의 온도 정보를 수신하면 상기 반도체 장치의 온도가 중간 온도 영역인 제 2 온도 영역에 속하는 것으로 분류할 수 있다. 따라서, 상기 오동작 방지부(20)는 상기 온도 정보를 상기 제 1 내지 제 3 온도 영역으로 분류하고, 각각의 영역에 대응하는 온도 보상 신호(TCFLAG<0:n>)를 생성할 수 있다.
또한, 상기 오동작 방지부(20)는 종래기술과 동일하게 상기 온도 정보의 전송 라인의 지연에 의해 상기 온도 정보의 논리 값이 비정상적으로 변경되는 것을 방지하기 위해 래치 수단, 업데이트 시간 결정 수단, 래치 초기화 수단 등의 회로들을 내부적으로 포함하고 있다.
상기 리프레쉬 주기 조절부(30)는 상기 온도 보상 신호(TCFLAG<0:n>) 및 기준 리프레쉬 신호(NRSF)를 수신한다. 상기 리프레쉬 주기 조절부(30)는 상기 온도 보상 신호(TCFLAG<0:n>)에 응답하여 상기 기준 리프레쉬 신호(NSRF)의 주기를 조절하여 상기 리프레쉬 신호(PSRF)를 생성한다. 즉, 상기 리프레쉬 주기 조절부(30)는 상기 반도체 장치의 온도가 높고 낮음에 따라 상기 리프레쉬 신호(PSRF)의 주기를 조절할 수 있다. 예를 들어, 상기 리프레쉬 주기 조절부(30)는 반도체 장치의 온도가 높은 경우, 상기 온도 보상 신호(TCFLAG<0:n>)에 응답하여 상기 리프레쉬 신호(PSRF)의 주기를 짧게 조절하고, 상기 반도체 장치의 온도가 높은 경우, 상기 온도 보상 신호(TCFLAG<0:n>)에 응답하여 상기 리프레쉬 신호(PSRF)의 주기를 길게 조절한다.
도 3에서, 상기 반도체 장치의 테스트 회로(1)는 주기 모니터링부(200)를 더 포함한다. 상기 주기 모니터링부(200)는 상기 리프레쉬 신호(PSRF) 및 테스트 리프레쉬 신호(TSRF)를 수신한다. 상기 주기 모니터링부(200)는 상기 리프레쉬 신호(PSRF)와 상기 테스트 리프레쉬 신호(TSRF)의 주기를 비교하여 테스트 결과신호(Pass/Fail)를 생성할 수 있다. 상기 테스트 리프레쉬 신호(TSRF)는 상기 온도 정보 제어부(100)에 의해 상기 테스트 온도 정보(TFLAG<0:n>)가 생성되었을 때, 상기 테스트 온도 정보(TFLAG<0:n>)에 대응하여 예측된 주기를 갖는다. 예를 들어, 상기 테스트 온도 정보(TFLAG<0:n>)가 반도체 장치의 온도가 높다는 정보를 갖는 경우 상기 테스트 리프레쉬 신호(TSRF)의 주기는 짧아지고, 상기 테스트 온도 정보(TFLAG<0:n>)가 반도체 장치의 온도가 낮다는 정보를 갖는 경우 상기 테스트 리프레쉬 신호(TSRF)의 주기는 길어진다.
상기 주기 모니터링부(200)는 상기 테스트 온도 정보(TFLAG<0:n>)에 대응하여 예측된 주기를 갖는 상기 테스트 리프레쉬 신호(TSRF)와 상기 테스트 온도 정보(TFLAG<0:n>)에 따라 실제로 생성된 상기 리프레쉬 신호(PSRF)의 주기를 서로 비교하여 상기 테스트 결과신호(Pass/Fail)를 생성한다. 상기 테스트 리프레쉬 신호(TSRF)의 주기와 상기 리프레쉬 신호(PSRF)의 주기가 서로 일치하면 상기 테스트 결과신호가 패스(Pass)로 출력되고, 상기 양 신호의 주기가 서로 일치하지 않으면 상기 테스트 결과신호가 페일(Fail)로 출력될 수 있다.
본 발명의 실시예에 따른 반도체 장치의 테스트 회로(1)는 테스트 동작 모드에서, 상기 온도 정보 제어부(100)에서 생성되는 상기 테스트 온도 정보(TFLAG<0:n>)에 따라 실제로 생성된 상기 리프레쉬 신호(PSRF)와 상기 테스트 리프레쉬 신호(TSRF)를 비교하여 상기 테스트 결과신호(Pass/Fail)를 생성한다. 따라서, 상기 반도체 장치의 테스트 회로(1)는 상기 테스트 온도 정보(TFALG<0:n>)가 불규칙하게 변할 때, 상기 테스트 온도 정보(TFLAG<0:n>)로부터 상기 온도 보상 신호(TCFLAG<0:n>)를 생성하는 상기 오동작 방지부(20)의 안정성을 테스트할 수 있다.
도 3에서, 반도체 장치는 메모리 셀 어레이(300)를 포함한다. 상기 메모리 셀 어레이(300)는 데이터를 저장할 수 있는 공간이다. 상기 메모리 셀 어레이(300)는 상기 메모리 셀 어레이(300)에 저장된 데이터를 유지하기 위해 상기 리프레쉬 신호(PSRF)에 응답하여 리프레쉬 동작을 수행한다.
도 4는 도 3의 온도 정보 제어부(100)의 실시예의 구성을 보여주는 블록도이다. 도 4에서, 상기 온도 정보 제어부(100)는 테스트 온도 정보 생성부(110) 및 선택부(120)를 포함한다. 상기 테스트 온도 정보 생성부(110)는 테스트 동작 모드에서 오실레이션 신호(OSC)를 수신하여 상기 테스트 온도 정보(TFLAG<0:n>)를 생성한다. 상기 오실레이션 신호(OSC)는 소정의 주기로 오실레이션하는 신호이다. 상기 테스트 온도 정보 생성부(110)는 상기 오실레이션 신호(OSC)를 이용하여 임의의 값으로 변화하는 상기 테스트 온도 정보(TFLAG<0:n>)를 생성할 수 있다.
상기 테스트 온도 정보 생성부(110)는 상기 테스트 온도 정보(TFLAG<0:n>)의 각각의 비트의 논리 값 및 논리 값의 천이시점을 불규칙하게 변화시킬 수 있다.
상기 테스트 온도 정보 생성부는(110) 선형 피드백 쉬프트 레지스터(Linear Feedback Shift Register, LFSR)로 구현할 수 있다. 상기 선형 패드백 쉬프트 레지스터(LFSR)는 테스트 모드 신호(TM)에 응답하여 인에이블될 수 있고, 상기 오실레이션 신호(OSC)를 이용하여 임의적이고 불규칙하게 변화하는 상기 테스트 온도 정보(TFLAG<0:n>)를 생성할 수 있다. 상기 테스트 모드 신호(TM)는 상기 노멀 동작 모드와 상기 테스트 동작 모드를 구분하기 위한 신호로서, 테스트 동작을 위해 인에이블되는 신호이다.
상기 선택부(120)는 상기 온도 감지부(10)로부터 출력된 상기 노멀 온도 정보(NFLAG<0:n>)를 수신하고, 상기 테스트 온도 정보 생성부(110)로부터 출력된 상기 테스트 온도 정보(TFLAG<0:n>)를 수신한다. 상기 선택부(120)는 동작 모드에 따라 상기 노멀 온도 정보(NFLAG<0:n>) 및 상기 테스트 온도 정보(TFLAG<0:n>) 중 하나를 상기 리프레쉬 주기 조절부(30)로 출력한다. 상기 선택부(120)는 상기 노멀 동작 모드에서 상기 노멀 온도 정보(NFLAG<0:n>)를 상기 리프레쉬 주기 조절부(30)로 출력할 수 있고, 상기 테스트 동작 모드에서 상기 테스트 온도 정보(TFLAG<0:n>)를 상기 리프레쉬 주기 조절부(30)로 출력할 수 있다.
상기 선택부(120)는 테스트 모드 신호(TM)에 응답하여 상기 노멀 온도 정보(NFLAG<0:n>) 및 상기 테스트 온도 정보(TFLAG<0:n>) 중 하나를 출력하는 멀티플렉서로 구성될 수 있다.
도 5는 도 4의 테스트 온도 정보 생성부(110)에서 생성되는 테스트 온도 정보(TFLAG<0:n>)의 예시를 보여주는 도면이다. 도 5에서는, 상기 테스트 온도 정보(TFLAG<0:n>)가 3비트로 구성되는 것을 예시한다. 상기 테스트 온도 정보 생성부(110)는 상기 오실레이션 신호(OSC)를 수신하여 상기 오실레이션 신호(OSC)의 주기의 배수로 증가하는 주기를 갖는 상기 테스트 온도 정보의 제 1 내지 제 3 비트(TFLAG<0>, TFLAG<1>, TFLAG<2>)를 생성한다. 따라서, 상기 테스트 온도 정보의 제 1 내지 제 3 비트(TFLAG<0>, TFLAG<1>, TFLAG<2>)는 불규칙한 논리 값으로 변하고, 상기 논리 값이 변하는 시점도 서로 불규칙하다. 따라서, 다양한 패턴의 상기 테스트 온도 정보(TFLAG<0:n>)를 생성할 수 있다.
도 2 내지 도 4를 참조하여, 본 발명의 실시예에 따른 반도체 장치의 테스트 회로(1)의 동작을 설명하면 다음과 같다. 상기 반도체 장치의 테스트 동작을 위해 상기 테스트 모드 신호(TM)가 인에이블되면 상기 반도체 장치는 테스트 동작 모드로 진입한다.
상기 테스트 온도 정보 생성부(110)는 상기 오실레이션 신호(OSC)로부터 임의의 시점에 변화하고, 임의의 값을 갖는 상기 테스트 온도 정보(TFLAG<0:n>)를 생성한다. 상기 오동작 방지부(20)는 불규칙하게 변화하는 상기 테스트 온도 정보(TFLAG<0:n>)에 응답하여 상기 온도 보상 신호(TCFLAG<0:n>)를 생성한다.
상기 리프레쉬 주기 조절부(30)는 상기 온도 보상 신호(TCFLAG<0:n>)에 응답하여 상기 기준 리프레쉬 신호(NSRF)의 주기를 조절하여 상기 리프레쉬 신호(PSRF)를 생성한다. 상기 주기 모니터링부(200)는 상기 리프레쉬 신호(PSRF)와 상기 테스트 리프레쉬 신호(TSRF)의 주기를 비교하여 상기 테스트 결과 신호(Pass/Fail)를 생성한다.
상기 테스트 결과 신호가 패스(Pass)로 출력된다면, 상기 오동작 방지부(20)는 불규칙한 온도 정보를 정상적으로 디코딩하고 필터링할 수 있는 안정성을 갖는 것으로 판단될 수 있다. 반대로, 상기 테스트 결과 신호가 페일(Fail)로 출력된다면, 상기 오동작 방지부(20)가 불량임을 판단할 수 있다.
테스트 동작이 종료되고 상기 테스트 모드 신호(TM)가 디스에이블되면 상기 반도체 장치는 노멀 동작 모드로 진입하고, 상기 오동작 방지부(20)는 상기 온도 감지부(10)에서 생성되는 상기 노멀 온도 정보(NFLAG<0:n>)를 수신한다. 상기 오동작 방지부(20) 및 상기 리프레쉬 주기 조절부(30)는 상기 노멀 온도 정보(NFLAG<0:n>)에 대응하는 주기를 갖는 상기 리프레쉬 주기신호(PSRF)를 생성한다.
본 발명의 실시예에 따른 반도체 장치의 테스트 회로는 상기 테스트 온도 정보를 용이하고 빠르게 생성할 수 있으므로, 상기 오동작 방지회로를 포함하는 리프레쉬 신호 생성장치의 불량유무를 빠를 검출할 수 있다. 따라서, 테스트 시간을 대폭 감소시켜 반도체 장치의 제조비용을 감소시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 온도 감지부 20: 오동작 방지부
30: 리프레쉬 주기 조절부 40: 리프레쉬 신호 생성부
100: 온도 정보 제어부 200: 주기 모니터링부
30: 메모리 셀 어레이

Claims (12)

  1. 테스트 동작 모드에서 복수의 비트를 갖는 테스트 온도 정보를 출력하되, 상기 복수의 비트의 논리 값 및 논리 값 천이 시점을 불규칙하게 변화시키는 테스트 온도 정보 생성부;
    상기 테스트 온도 정보에 응답하여 온도 보상 신호를 생성하는 오동작 방지부; 및
    상기 온도 보상 신호에 응답하여 기준 리프레쉬 신호의 주기를 가변하여 리프레쉬 신호를 생성하는 리프레쉬 주기 조절부를 포함하는 반도체 장치의 테스트 회로.
  2. 제 1 항에 있어서,
    상기 테스트 온도 정보 생성부는 오실레이션 신호에 응답하여 상기 테스트 온도 정보를 생성하는 반도체 장치의 테스트 회로.
  3. 제 1 항에 있어서,
    상기 테스트 온도 정보에 대응하는 주기를 갖는 테스트 리프레쉬 신호와 상기 리프레쉬 신호를 비교하여 테스트 결과를 출력하는 주기 모니터링부를 더 포함하는 반도체 장치의 테스트 회로
  4. 반도체 장치의 온도를 감지하여 노멀 온도 정보를 생성하는 온도 감지부;
    노멀 동작 모드에서 상기 노멀 온도 정보를 출력하고, 테스트 동작 모드에서 상기 반도체 장치의 온도와 무관하게 임의의 값으로 변화하는 테스트 온도 정보를 출력하는 온도 정보 제어부;
    상기 온도 정보 제어부의 출력에 응답하여 온도 보상 신호를 생성하는 오동작 방지부; 및
    상기 온도 보상 신호에 응답하여 기준 리프레쉬 신호의 주기를 가변하여 리프레쉬 신호를 생성하는 리프레쉬 주기 조절부를 포함하는 반도체 장치의 테스트 회로.
  5. 제 4 항에 있어서,
    상기 온도 정보 제어부는 테스트 모드 신호 및 오실레이션 신호에 응답하여 상기 테스트 온도 정보를 생성하는 테스트 온도 정보 생성부; 및
    상기 테스트 모드 신호에 응답하여 상기 노멀 온도 정보 및 상기 테스트 온도 정보 중 하나를 출력하는 선택부를 포함하는 반도체 장치의 테스트 회로.
  6. 제 5 항에 있어서,
    상기 테스트 온도 정보는 복수의 비트를 포함하고,
    상기 테스트 온도 정보 생성부는 상기 테스트 온도 정보의 각각의 비트의 논리 값 및 논리 값 천이시점을 불규칙하게 변화시키는 반도체 장치의 테스트 회로.
  7. 제 4 항에 있어서,
    상기 테스트 동작 모드에서, 상기 테스트 온도 정보에 대응하는 주기를 갖는 테스트 리프레쉬 신호와 상기 리프레쉬 신호를 비교하여 테스트 결과를 출력하는 주기 모니터링부를 더 포함하는 반도체 장치의 테스트 회로.
  8. 반도체 장치의 온도를 감지하여 노멀 온도 정보를 생성하는 온도 감지부;
    노멀 동작 모드에서 상기 노멀 온도 정보를 출력하고, 테스트 동작 모드에서 상기 반도체 장치의 온도와 무관하게 임의의 값으로 변화하는 테스트 온도 정보를 출력하는 온도 정보 제어부;
    상기 온도 정보 제어부의 출력에 응답하여 기준 리프레쉬 신호로부터 리프레쉬 신호를 생성하는 리프레쉬 신호 생성부; 및
    상기 리프레쉬 신호에 응답하여 리프레쉬 동작을 수행하는 메모리 셀 어레이를 포함하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 온도 정보 제어부는 테스트 모드 신호 및 오실레이션 신호에 응답하여 상기 테스트 온도 정보를 생성하는 테스트 온도 정보 생성부; 및
    상기 테스트 모드 신호에 응답하여 상기 노멀 온도 정보 및 상기 테스트 온도 정보 중 하나를 출력하는 선택부를 포함하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 테스트 온도 정보는 복수의 비트를 포함하고,
    상기 테스트 온도 정보 생성부는 상기 테스트 온도 정보의 각각의 비트의 논리 값 및 논리 값 천이시점을 불규칙하게 변화시키는 반도체 장치
  11. 제 8 항에 있어서,
    상기 리프레쉬 신호 생성부는 상기 온도 정보 제어부의 출력에 응답하여 온도 보상 신호를 생성하는 오동작 방지부; 및
    상기 온도 보상 신호에 응답하여 상기 기준 리프레쉬 신호의 주기를 가변하여 상기 리프레쉬 신호를 생성하는 리프레쉬 주기 조절부를 포함하는 반도체 장치.
  12. 제 8 항에 있어서,
    상기 테스트 동작 모드에서, 상기 테스트 온도 정보에 대응하는 주기를 갖는 테스트 리프레쉬 신호와 상기 리프레쉬 신호를 비교하여 테스트 결과를 출력하는 주기 모니터링부를 더 포함하는 반도체 장치.
KR20120069387A 2012-06-27 2012-06-27 반도체 장치 및 이의 테스트 회로 KR20140006219A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20120069387A KR20140006219A (ko) 2012-06-27 2012-06-27 반도체 장치 및 이의 테스트 회로
US13/720,319 US9076550B2 (en) 2012-06-27 2012-12-19 Test circuit for testing refresh circuitry of a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120069387A KR20140006219A (ko) 2012-06-27 2012-06-27 반도체 장치 및 이의 테스트 회로

Publications (1)

Publication Number Publication Date
KR20140006219A true KR20140006219A (ko) 2014-01-16

Family

ID=49778004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120069387A KR20140006219A (ko) 2012-06-27 2012-06-27 반도체 장치 및 이의 테스트 회로

Country Status (2)

Country Link
US (1) US9076550B2 (ko)
KR (1) KR20140006219A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051397A (ko) * 2014-11-03 2016-05-11 삼성전자주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
US9343137B2 (en) 2014-06-30 2016-05-17 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102254098B1 (ko) 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
KR102372888B1 (ko) 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430586B1 (en) 1999-06-08 2002-08-06 International Business Machines Corporation Controllable bit stream generator
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
US9536626B2 (en) * 2013-02-08 2017-01-03 Intel Corporation Memory subsystem I/O performance based on in-system empirical testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343137B2 (en) 2014-06-30 2016-05-17 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
KR20160051397A (ko) * 2014-11-03 2016-05-11 삼성전자주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치

Also Published As

Publication number Publication date
US9076550B2 (en) 2015-07-07
US20140003161A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US8675438B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
KR20140006219A (ko) 반도체 장치 및 이의 테스트 회로
CN101075478B (zh) 半导体存储器和刷新周期控制方法
US20080080286A1 (en) Semiconductor memory device with partial refresh function
KR20100072114A (ko) 모바일 ＳｏＣ 및 모바일 단말기
JP2009021707A (ja) 発振装置、その調整方法及びメモリ装置
US8560993B2 (en) Semiconductor device and method of testing the same
TWI682633B (zh) 電路偏斜補償觸發系統
US7646661B2 (en) Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same
US9021324B2 (en) Calibration arrangement
US8027220B2 (en) Oscillation device, method of oscillation, and memory device
KR20180025768A (ko) 마스터 장치와 슬레이브 장치를 포함하는 시스템 및 이의 동작 방법
US10839895B2 (en) Memory system
CN109949852B (zh) 半导体器件和包括该半导体器件的半导体系统
US20160322099A1 (en) Offset detection
US20200381995A1 (en) Voltage supply device and operation method thereof
US7533307B2 (en) Method and circuit arrangement for operating a volatile random access memory as a detector
US9824745B1 (en) Refresh time detection circuit and semiconductor device including the same
KR20060003434A (ko) 오버-스트레스 검출 기능을 가지는 반도체 메모리 장치 및이를 포함하는 반도체 메모리 시스템
US10073138B2 (en) Early detection of reliability degradation through analysis of multiple physically unclonable function circuit codes
KR100338824B1 (ko) Ｄｄｒ 싱크로너스 디램의 테스트보드
KR20110034486A (ko) 내부전압 발생장치 및 반도체 장치의 구동방법
KR20100072832A (ko) 반도체 메모리 장치의 온도 감지 회로
JP2014075168A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid