JP2009021707A - 発振装置、その調整方法及びメモリ装置 - Google Patents
発振装置、その調整方法及びメモリ装置 Download PDFInfo
- Publication number
- JP2009021707A JP2009021707A JP2007181367A JP2007181367A JP2009021707A JP 2009021707 A JP2009021707 A JP 2009021707A JP 2007181367 A JP2007181367 A JP 2007181367A JP 2007181367 A JP2007181367 A JP 2007181367A JP 2009021707 A JP2009021707 A JP 2009021707A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- frequency division
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Abstract
【解決手段】イネーブル信号に応じて発振信号を生成する発振器(105)と、前記発振信号の発振数をカウントし、第1の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタ(106)と、前記カウントされた発振数及びリファレンス数を比較する比較器(107)とを有することを特徴とする発振装置が提供される。
【選択図】図1
Description
図1は本発明の第1の実施形態によるメモリ装置の構成例を示すブロック図であり、図2はその動作を説明するためのタイミングチャートである。発振装置101は、ヒューズ回路102、テスト回路103、選択回路104、発振器105、分周器106及び比較回路107を有し、リフレッシュ要求信号S2を生成する。発振装置101は、テストモード及びノーマルモードを有する。まず、テストモードによるリフレッシュ要求信号S2の周期の調整方法を説明する。テスト回路103は、テストモードにおける分周数を出力する。例えば、外部からテスト回路103が出力する分周数を制御可能である。テストモードにおいて、選択回路104は、テスト回路103が出力する分周数を選択し、分周器106に出力する。ヒューズ回路102、テスト回路103及び選択回路104は、分周器106の分周数を設定するための設定部である。発振器105は、イネーブル信号STに応じて発振信号S1を生成する。具体的には、発振器105は、発振信号を生成し、イネーブル信号STがハイレベルになると発振信号S1の出力を開始する。第1の分周器106は、カウンタを含み、選択回路104が出力する分周数で発振信号S1を分周してリフレッシュ要求信号(第1の分周信号)S2を出力し、発振信号S1の発振数(パルス数)をカウントしてカウント値S3を出力する。また、分周器106は、イネーブル信号STがハイレベルになるとカウント値S3を0にリセットし、イネーブル信号STがローレベルになるとカウント値S3のカウントを停止してカウント値S3を保持する。なお、発振器105は、イネーブル信号STがローレベルになると、発振信号S1の出力を停止するようにしてもよい。
図4は、本発明の第2の実施形態によるメモリ装置の構成例を示すブロック図である。本実施形態(図4)は、第1の実施形態(図1)に対して、高温用設定部401、低温用設定部402及び温度検出器403を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。リフレッシュ要求信号S2の周期は、温度により変えることが好ましい。メモリ110は、高温では蓄積電荷の放電速度が速いため分周数を小さくしてリフレッシュ要求信号S2の周期を短くし、低温では蓄積電荷の放電速度が遅いため分周数を大きくしてリフレッシュ要求信号S2の周期を長くすることが好ましい。これにより、消費電力を小さくすることができる。高温用設定部401には高温時の小さい分周数を記憶させ、低温用設定部402には低温時の大きい分周数を記憶させる。高温設定部401及び低温設定部402は、それぞれ図1のヒューズ回路102及びテスト回路103を有する。温度検出器403は、温度を検出する。選択回路104は、温度検出器403により検出された温度が閾値よりも高温であるときには高温用設定部401が出力する分周数を選択し、温度検出器403により検出された温度が閾値よりも低温であるときには低温用設定部402が出力する分周数を選択し、分周器106に出力する。高温用設定部401、低温設定部402及び選択回路104は、温度検出器403により検出された温度に応じて分周器106の分周数を設定するための設定部である。
図5は、本発明の第3の実施形態によるメモリ装置の構成例を示すブロック図である。本実施形態(図5)は、第1の実施形態(図1)に対して、ヒューズ回路501、テスト回路502、選択回路503、分周器504及び温度検出器505を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
図6は、本発明の第4の実施形態によるメモリ装置の構成例を示すブロック図である。本実施形態(図6)は、第1の実施形態(図1)に対して、定電流/定電圧源発生回路601を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。第1の実施形態では、分周数を制御することにより、リフレッシュ要求信号S2の周期を調整していたが、本実施形態では、定電流値又は定電圧値を制御することにより、リフレッシュ要求信号S2の周期を調整する。
イネーブル信号に応じて発振信号を生成する発振器と、
前記発振信号の発振数をカウントし、第1の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタと、
前記カウントされた発振数及びリファレンス数を比較する比較器と
を有することを特徴とする発振装置。
(付記2)
前記発振器は、メモリのリフレッシュ要求信号を生成するための発振信号を生成することを特徴とする付記1記載の発振装置。
(付記3)
前記カウンタは、前記発振信号を分周した第1の分周信号を生成する第1の分周器を有することを特徴とする付記1記載の発振装置。
(付記4)
さらに、前記第1の分周器の分周数を設定するための設定部を有することを特徴とする付記3記載の発振装置。
(付記5)
さらに、前記発振器の発振周期を設定するための設定部を有することを特徴とする付記1記載の発振装置。
(付記6)
前記設定部は、温度に応じて前記第1の分周器の分周数を設定することを特徴とする付記4記載の発振装置。
(付記7)
さらに、温度を検出する温度検出器を有し、
前記設定部は、前記検出された温度に応じて前記第1の分周器の分周数を設定することを特徴とする付記6記載の発振装置。
(付記8)
さらに、前記第1の分周信号を分周した第2の分周信号を生成し、温度に応じて前記第1の分周信号又は前記第2の分周信号を出力する第2の分周器を有することを特徴とする付記3記載の発振装置。
(付記9)
さらに、前記第1の分周器の分周数を設定するための第1の設定部と、
前記第2の分周器の分周数を設定するための第2の設定部とを有することを特徴とする付記8記載の発振装置。
(付記10)
前記設定部は、前記分周数を記憶するヒューズ回路を有することを特徴とする付記4記載の発振装置。
(付記11)
付記3記載の発振装置と、
データを記憶するメモリと、
前記第1の分周信号を基に前記メモリに対してリフレッシュ動作を行うメモリコントローラと
を有することを特徴とするメモリ装置。
(付記12)
イネーブル信号に応じて発振器により発振信号を生成する発振ステップと、
前記発振信号の発振数をカウンタによりカウントし、第1の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウントステップと、
前記カウントされた発振数及びリファレンス数を比較器により比較する比較ステップと
を有することを特徴とする発振装置の調整方法。
(付記13)
さらに、第1の分周器により前記発振信号を分周した第1の分周信号を生成する第1の分周ステップと、
前記比較の結果、一致したリファレンス数に応じて前記第1の分周器の分周数を設定する設定ステップを有することを特徴とする付記12記載の発振装置の調整方法。
(付記14)
第1の温度において、前記発振ステップ、前記カウントステップ、前記比較ステップ及び前記設定ステップを行い、前記第1の温度における前記分周数を設定し、
第2の温度において、前記発振ステップ、前記カウントステップ、前記比較ステップ及び前記設定ステップを行い、前記第2の温度における前記分周数を設定することを特徴とする付記13記載の発振装置の調整方法。
(付記15)
さらに、第2の分周器により前記第1の分周信号を分周した第2の分周信号を生成し、温度に応じて前記第1の分周信号又は前記第2の分周信号を出力する第2の分周ステップを有することを特徴とする付記13記載の発振装置の調整方法。
(付記16)
前記設定ステップは、ヒューズ回路に前記分周数を書き込むことを特徴とする付記13記載の発振装置の調整方法。
(付記17)
前記発振信号は、メモリのリフレッシュ要求信号を生成するための信号であることを特徴とする付記12記載の発振装置の調整方法。
102 ヒューズ回路
103 テスト回路
104 選択回路
105 発振器
106 分周器
107 比較回路
108 出力回路
109 メモリコントロール回路
110 メモリ
Claims (10)
- イネーブル信号に応じて発振信号を生成する発振器と、
前記発振信号の発振数をカウントし、第1の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタと、
前記カウントされた発振数及びリファレンス数を比較する比較器と
を有することを特徴とする発振装置。 - 前記発振器は、メモリのリフレッシュ要求信号を生成するための発振信号を生成することを特徴とする請求項1記載の発振装置。
- 前記カウンタは、前記発振信号を分周した第1の分周信号を生成する第1の分周器を有することを特徴とする請求項1記載の発振装置。
- さらに、前記第1の分周器の分周数を設定するための設定部を有することを特徴とする請求項3記載の発振装置。
- 前記設定部は、温度に応じて前記第1の分周器の分周数を設定することを特徴とする請求項4記載の発振装置。
- さらに、前記第1の分周信号を分周した第2の分周信号を生成し、温度に応じて前記第1の分周信号又は前記第2の分周信号を出力する第2の分周器を有することを特徴とする請求項3記載の発振装置。
- 前記設定部は、前記分周数を記憶するヒューズ回路を有することを特徴とする請求項4記載の発振装置。
- 請求項3記載の発振装置と、
データを記憶するメモリと、
前記第1の分周信号を基に前記メモリに対してリフレッシュ動作を行うメモリコントローラと
を有することを特徴とするメモリ装置。 - イネーブル信号に応じて発振器により発振信号を生成する発振ステップと、
前記発振信号の発振数をカウンタによりカウントし、第1の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウントステップと、
前記カウントされた発振数及びリファレンス数を比較器により比較する比較ステップと
を有することを特徴とする発振装置の調整方法。 - さらに、第1の分周器により前記発振信号を分周した第1の分周信号を生成する第1の分周ステップと、
前記比較の結果、一致したリファレンス数に応じて前記第1の分周器の分周数を設定する設定ステップを有することを特徴とする請求項9記載の発振装置の調整方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181367A JP2009021707A (ja) | 2007-07-10 | 2007-07-10 | 発振装置、その調整方法及びメモリ装置 |
KR1020080041494A KR100944178B1 (ko) | 2007-07-10 | 2008-05-02 | 발진 장치, 그 조정 방법 및 메모리 장치 |
EP08159040A EP2015309B1 (en) | 2007-07-10 | 2008-06-25 | Oscillating device, method of adjusting the same and memory |
US12/145,889 US7898890B2 (en) | 2007-07-10 | 2008-06-25 | Oscillating device, method of adjusting the same and memory |
CN2008101268801A CN101345081B (zh) | 2007-07-10 | 2008-07-10 | 振荡装置、调节振荡装置的方法和存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181367A JP2009021707A (ja) | 2007-07-10 | 2007-07-10 | 発振装置、その調整方法及びメモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009021707A true JP2009021707A (ja) | 2009-01-29 |
Family
ID=39847076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007181367A Pending JP2009021707A (ja) | 2007-07-10 | 2007-07-10 | 発振装置、その調整方法及びメモリ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7898890B2 (ja) |
EP (1) | EP2015309B1 (ja) |
JP (1) | JP2009021707A (ja) |
KR (1) | KR100944178B1 (ja) |
CN (1) | CN101345081B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009020933A (ja) * | 2007-07-10 | 2009-01-29 | Fujitsu Microelectronics Ltd | 発振装置、発振方法及びメモリ装置 |
US9978430B2 (en) | 2012-04-24 | 2018-05-22 | Samsung Electronics Co., Ltd. | Memory devices providing a refresh request and memory controllers responsive to a refresh request |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8562184B2 (en) * | 2004-03-18 | 2013-10-22 | Brasscorp Limited | LED work light |
CN102201801B (zh) * | 2010-03-23 | 2013-12-18 | 三星半导体(中国)研究开发有限公司 | 高精度振荡器及其自校准方法 |
KR102031175B1 (ko) * | 2012-06-13 | 2019-10-11 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작방법 |
JP2015080070A (ja) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
TWI584576B (zh) * | 2014-01-08 | 2017-05-21 | 新唐科技股份有限公司 | 電壓產生器以及振盪裝置 |
TWI548203B (zh) * | 2014-01-08 | 2016-09-01 | 新唐科技股份有限公司 | 電壓產生器以及振盪裝置與操作方法 |
TWI562157B (en) * | 2015-05-07 | 2016-12-11 | Winbond Electronics Corp | Memory unit and testing method thereof |
CN106297897B (zh) * | 2015-05-27 | 2019-07-30 | 华邦电子股份有限公司 | 存储单元及其测试方法 |
US20230368847A1 (en) * | 2022-05-11 | 2023-11-16 | Sandisk Technologies Llc | Charge pump current regulation during voltage ramp |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165721A (ja) * | 1988-12-19 | 1990-06-26 | Nec Corp | パルス出力装置 |
JPH05189960A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
JPH06232699A (ja) * | 1993-02-03 | 1994-08-19 | Mazda Motor Corp | パルス発生装置 |
JPH08139575A (ja) * | 1994-11-14 | 1996-05-31 | Oki Electric Ind Co Ltd | パルス出力回路 |
JPH0991961A (ja) * | 1995-09-26 | 1997-04-04 | Fujitsu Ltd | 半導体集積回路装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5594699A (en) * | 1993-09-20 | 1997-01-14 | Fujitsu Limited | DRAM with reduced electric power consumption |
JP3274270B2 (ja) | 1994-01-27 | 2002-04-15 | 富士通株式会社 | 同期型半導体記憶装置における発振回路の周期調整方法 |
JPH09171682A (ja) | 1995-12-21 | 1997-06-30 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP2000341119A (ja) * | 1999-05-31 | 2000-12-08 | Nec Corp | クロック発振回路 |
US6452459B1 (en) | 1999-07-22 | 2002-09-17 | Xilinx, Inc. | Circuit for measuring signal delays of synchronous memory elements |
JP3587144B2 (ja) | 2000-08-25 | 2004-11-10 | 松下電器産業株式会社 | 半導体記憶装置及びその検査方法 |
DE10125164C1 (de) * | 2001-05-23 | 2003-01-16 | Infineon Technologies Ag | Halbleiter-Chip mit trimmbarem Oszillator |
US6891404B2 (en) * | 2002-06-11 | 2005-05-10 | Infineon Technologies | Auto-adjustment of self-refresh frequency |
JP3705276B2 (ja) * | 2003-04-21 | 2005-10-12 | セイコーエプソン株式会社 | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 |
JP4167632B2 (ja) * | 2004-07-16 | 2008-10-15 | エルピーダメモリ株式会社 | リフレッシュ周期発生回路及びそれを備えたdram |
-
2007
- 2007-07-10 JP JP2007181367A patent/JP2009021707A/ja active Pending
-
2008
- 2008-05-02 KR KR1020080041494A patent/KR100944178B1/ko active IP Right Grant
- 2008-06-25 EP EP08159040A patent/EP2015309B1/en active Active
- 2008-06-25 US US12/145,889 patent/US7898890B2/en active Active
- 2008-07-10 CN CN2008101268801A patent/CN101345081B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165721A (ja) * | 1988-12-19 | 1990-06-26 | Nec Corp | パルス出力装置 |
JPH05189960A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
JPH06232699A (ja) * | 1993-02-03 | 1994-08-19 | Mazda Motor Corp | パルス発生装置 |
JPH08139575A (ja) * | 1994-11-14 | 1996-05-31 | Oki Electric Ind Co Ltd | パルス出力回路 |
JPH0991961A (ja) * | 1995-09-26 | 1997-04-04 | Fujitsu Ltd | 半導体集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009020933A (ja) * | 2007-07-10 | 2009-01-29 | Fujitsu Microelectronics Ltd | 発振装置、発振方法及びメモリ装置 |
US9978430B2 (en) | 2012-04-24 | 2018-05-22 | Samsung Electronics Co., Ltd. | Memory devices providing a refresh request and memory controllers responsive to a refresh request |
Also Published As
Publication number | Publication date |
---|---|
EP2015309A1 (en) | 2009-01-14 |
US20090016135A1 (en) | 2009-01-15 |
CN101345081B (zh) | 2012-10-03 |
US7898890B2 (en) | 2011-03-01 |
KR20090005958A (ko) | 2009-01-14 |
KR100944178B1 (ko) | 2010-02-25 |
EP2015309B1 (en) | 2011-06-01 |
CN101345081A (zh) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009021707A (ja) | 発振装置、その調整方法及びメモリ装置 | |
US7459983B2 (en) | Temperature detecting semiconductor device | |
KR100238997B1 (ko) | 반도체장치 및 그 시험장치 | |
US8675438B2 (en) | Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes | |
US7545699B2 (en) | Semiconductor memory device with partial refresh function | |
JP2010170608A (ja) | 半導体記憶装置 | |
JP2007310983A (ja) | 半導体記憶装置及びリフレッシュ周期制御方法 | |
TW202125526A (zh) | 刷新測試電路及方法 | |
JP2007066298A (ja) | デバイス温度に基づくクロックト待機モードの無効化 | |
JP5038742B2 (ja) | セルフリフレッシュ制御回路、半導体装置 | |
US7508729B2 (en) | Oscillator circuit generating oscillating signal having stable cycle | |
JP2007052898A (ja) | 最大クロック周波数を用いたクロックト待機モード | |
JP5018292B2 (ja) | メモリ装置 | |
JP3712537B2 (ja) | 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置 | |
JP4282716B2 (ja) | 半導体記憶装置 | |
KR100808578B1 (ko) | 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치 | |
TW201351410A (zh) | 具有自我更新時序電路的半導體記憶體元件 | |
KR20150051471A (ko) | 반도체 장치 및 그의 구동방법 | |
US20070237017A1 (en) | Apparatus and method of detecting refresh cycle of semiconductor memory | |
JP5632064B2 (ja) | 電源制御回路 | |
JP2006244556A (ja) | オンチップテスト回路及び半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120918 |