KR20090005958A - 발진 장치, 그 조정 방법 및 메모리 장치 - Google Patents

발진 장치, 그 조정 방법 및 메모리 장치 Download PDF

Info

Publication number
KR20090005958A
KR20090005958A KR1020080041494A KR20080041494A KR20090005958A KR 20090005958 A KR20090005958 A KR 20090005958A KR 1020080041494 A KR1020080041494 A KR 1020080041494A KR 20080041494 A KR20080041494 A KR 20080041494A KR 20090005958 A KR20090005958 A KR 20090005958A
Authority
KR
South Korea
Prior art keywords
oscillation
signal
circuit
oscillator
frequency
Prior art date
Application number
KR1020080041494A
Other languages
English (en)
Other versions
KR100944178B1 (ko
Inventor
히로요시 도미타
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20090005958A publication Critical patent/KR20090005958A/ko
Application granted granted Critical
Publication of KR100944178B1 publication Critical patent/KR100944178B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 발진 신호의 주기 변동을 간단하게 방지할 수 있는 발진 장치, 그 조정 방법 및 메모리 장치를 제공하는 것을 과제로 한다.
인에이블 신호에 따라 발진 신호를 생성하는 발진기(105)와, 상기 발진 신호의 발진수를 카운트하고, 제1 신호에 의해 지정된 발진수로 리셋할지 여부를 선택할 수 있는 카운터(106)와, 상기 카운트된 발진수 및 기준수를 비교하는 비교기(107)를 갖는 것을 특징으로 하는 발진 장치가 제공된다.

Description

발진 장치, 그 조정 방법 및 메모리 장치{OSCILLATOR, ADJUSTING METHOD THEREOF AND MEMORY DEVICE}
본 발명은 발진 장치, 그 조정 방법 및 메모리 장치에 관한 것이다.
메모리에는 셀프 리프레시 요구 신호를 생성하기 위한 발진기가 구비된다. 그 발진기는 프로세스 변동에 의해 발진 주기에 변동이 발생하게 된다. 그 때문에, 각 반도체 칩마다 요구되는 리프레시 시간이 달라진다. 이것을 해소하기 위해서, 프로빙 테스트에 있어서, 각 반도체 칩마다 셀프 리프레시를 위한 발진기의 발진 주기를 측정하고, 그 주기에 따라 분주수를 반도체 칩마다 변경하여 리프레시 요구 신호의 발생 간격을 조정할 필요가 있다. 이와 같이 함으로써, 반도체 칩마다의 요구되는 리프레시 시간의 변동을 작게 하고 있다.
도 10은 발진 장치의 구성예를 도시한 블록도이다. 리프레시 요구 신호 생성 회로(1001)는 리프레시 요구 신호(S2)를 생성한다. 우선, 리프레시 요구 신호(S2)의 주기 조정 방법을 설명한다. 테스트 모드에 있어서, 테스트 회로(1003)는 선택 회로(1004)를 통해 정전류/정전압원 발생 회로(1007)에 정전류값 또는 정전압값을 지시한다. 정전류/정전압원 발생 회로(1007)는 지시된 값의 정전류 또는 정전압을 발진기(1005)에 출력한다. 발진기(1005)는 정전류값 또는 정전압값에 따른 주기로 신호를 발진하고, 발진 신호(S1)를 출력한다. 분주기(1006)는 발진 신호(S1)를 분주하여 리프레시 요구 신호(S2)를 T형 플립플롭(1009)에 출력한다. T형 플립플롭(1009)은 리프레시 요구 신호(S2)를 기억하고, 출력 회로(1010)를 통해 외부에 출력한다. 리프레시 요구 신호(S2)가 원하는 주기가 되도록 테스트 회로(1003)의 정전류 또는 정전압을 조정하고, 리프레시 요구 신호(S2)가 원하는 주기가 되었을 때의 정전류값 또는 정전압값을 전류/전압 모니터 회로(1008)로 관측한다. 그 정전류값 또는 정전압값을 퓨즈 회로(1002)에 기록한다. 정상 모드에서는, 퓨즈 회로(1002)는, 선택 회로(1004)를 통해 정전류값 또는 정전압값을 정전류/정전압원 발생 회로(1007)에 지시한다. 이에 따라, 리프레시 요구 신호 생성 회로(1001)는 원하는 주기의 리프레시 요구 신호(S2)를 생성할 수 있다. 그러나, 리프레시 요구 신호(S2)의 주기에 변동이 발생하는 과제가 있다.
도 11은 다른 발진 장치의 구성예를 도시한 블록도로서, 도 10에 대하여 정전류/정전압원 발생 회로(1007) 및 전류/전압 모니터 회로(1008)를 삭제한 것이다. 이하, 도 11의 발진 장치가 도 10의 발진 장치와 다른 점을 설명한다. 테스트 모드에서는, 테스트 회로(1003)는 선택 회로(1004)를 통해 분주수를 분주기(1006)에 지시한다. 발진기(1005)는 발진 신호(S1)를 출력한다. 분주기(1006)는 지시된 분주수로 발진 신호(S1)를 분주하여 리프레시 요구 신호(S2)를 T형 플립플롭(1009)에 출력한다. T형 플립플롭(1009)은 출력 회로(1010)를 통해 리프레시 요구 신호(S2)를 외부에 출력한다.
도 12는 도 11의 발진 장치의 리프레시 요구 신호(S2)의 주기 조정 방법을 설명하기 위한 도면이다. 발진기(1005)는 인에이블 신호(ST)가 하이 레벨이 되면, 발진 신호(S1)의 출력을 시작한다. 분주기(1006)는 발진 신호(S1)를 예컨대 16분주하여 리프레시 요구 신호(S2)를 출력한다. 도 12에 있어서, 리프레시 요구 신호(S2) 아래에 발진 신호(S1)의 발진수(펄스수)의 카운트값을 나타낸다. 발진 신호(S1)는, 예컨대, 발진 주기가 1 ㎲이며, ±25 %의 정밀도(프로세스 변동에 의한 변화분)였을 경우, 리프레시 요구 신호(S2)의 주기는 12 ㎲∼20 ㎲의 변동을 갖는다. 리프레시 전류는 12 ㎲ 주기의 전류로 보장하고, 리프레시 특성은 20 ㎲로 보장해야 한다. 이것을 해소하기 위해서, 각 반도체 칩마다 분주수를 변경하는 방법을 취한다.
리프레시 요구 신호(S2)가 12 ㎲ 주기로 된 반도체 칩은 분주수를 16에서 약 21(=16×16/12)로 변경하고, 리프레시 요구 신호(S2)의 주기를 약 16(=21×12/16) ㎲로 한다. 또한, 리프레시 요구 신호(S2)가 20 ㎲ 주기로 된 버린 반도체 칩은 분주수를 16에서 약 13(=16×16/20)으로 변경하고, 리프레시 요구 신호(S2)의 주기를 약 16(=13×20/16) ㎲로 한다. 상기 변경한 분주수를 퓨즈 회로(1002)에 기록한다.
출력 회로(1010)는 리프레시 요구 신호(S2)를 출력하고, 측정 개시로부터 홀딩 시간 후의 그 신호의 레벨을 측정하고, 패스/페일(pass/fail) 판정을 행한다. 이 측정을 홀딩 시간을 변경하여 복수 회 행한다. 그 때문에, 측정 시간이 길다고 하는 과제가 있다.
또한, 하기 특허 문헌 1에는 다이내믹 랜덤 액세스 메모리(DRAM)의 셀프 리 프레시시에 사용되는 발진기의 발진 주기 또는 발진 주파수를 2진 코드로 카운트하여 일시 기억한 후 외부에 출력하는 계측 수단을 구비한 것을 특징으로 하는 반도체 기억 장치가 기재되어 있다.
또한, 하기 특허 문헌 2에는 내부 발진 회로와, 상기 내부 발진 회로의 출력이 입력되는 리프레시 어드레스 카운터 회로와, 상기 리프레시 어드레스 카운터 회로에서 이용되는 발진 클록이 입력되고, 발진 클록 모니터 인에이블 신호 및 셀프 리프레시 신호에 응답하여 상기 발진 클록을 카운트하는 셀프 발진 카운터 테스트 회로와, 상기 셀프 발진 카운터 테스트 회로와 모니터용 외부 단자 사이에 설치된 인터페이스 회로를 구비한 것을 특징으로 하는 반도체 기억 장치가 기재되어 있다.
또한, 하기 특허 문헌 3에는 발진 회로와, 이 발진 회로의 발진 출력을 카운트하는 카운터를 내장하여 이루어진 동기형 반도체 기억 장치에 있어서, 상기 카운터는 소정의 동작 모드 결정 명령이 입력됨으로써, 상기 발진 회로의 발진 출력의 카운트를 시작한 경우, 카운트수가 소정의 값이 된 시점에서, 데이터 출력 회로의 출력 상태를 하이 임피던스 상태 또는 데이터 출력 상태로 제어하는 구성으로 되어 있는 것을 특징으로 하는 동기형 반도체 기억 장치가 기재되어 있다.
[특허 문헌 1] 일본 특허 공개 평성 제9-171682호 공보
[특허 문헌 2] 일본 특허 공개 제2002-74994호 공보
[특허 문헌 3] 일본 특허 공개 평성 제7-220473호 공보
도 10의 발진 장치는 리프레시 요구 신호(S2)의 주기에 변동이 발생한다고 하는 과제가 있다. 또한, 도 11의 발진 장치는 리프레시 요구 신호(S2)의 주기의 측정 시간이 길다고 하는 과제가 있다.
본 발명의 목적은 발진 신호의 주기의 변동을 간단하게 방지할 수 있는 발진 장치, 그 조정 방법 및 메모리 장치를 제공하는 것이다.
본 발명의 발진 장치는 인에이블 신호에 따라 발진 신호를 생성하는 발진기와, 상기 발진 신호의 발진수를 카운트하고, 제1 신호에 의해 지정된 발진수로 리셋할지 여부를 선택할 수 있는 카운터와, 상기 카운트된 발진수 및 기준수를 비교하는 비교기를 갖는 것을 특징으로 한다.
카운트된 발진수와 일치하는 기준수를 조사함으로써, 발진 신호의 발진수를 간단하게 측정할 수 있다. 이에 따라, 발진 신호의 주기의 변동을 방지할 수 있다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도이며, 도 2는 그 동작을 설명하기 위한 타이밍 차트이다. 발진 장치(101)는 퓨즈 회로(102), 테스트 회로(103), 선택 회로(104), 발진기(105), 분주기(106) 및 비교 회로(107)를 가지며, 리프레시 요구 신호(S2)를 생성한다. 발진 장치(101)는 테스트 모드 및 정상 모드를 갖는다. 우선, 테스트 모드에 의한 리프레시 요구 신호(S2)의 주기 조정 방법을 설명한다. 테스트 회로(103)는 테스트 모드에 있어서의 분주수를 출력한다. 예컨대, 외부에서 테스트 회로(103)가 출력하는 분주수를 제어할 수 있다. 테스트 모드에 있어서, 선택 회로(104)는 테스트 회로(103)가 출력하는 분주수를 선택하여 분주기(106)에 출력한다. 퓨즈 회로(102), 테스트 회로(103) 및 선택 회로(104)는 분주기(106)의 분주수를 설정하기 위한 설정부이다. 발진기(105)는 인에이블 신호(ST)에 따라 발진 신호(S1)를 생성한다. 구체적으로는, 발진기(105)는 발진 신호를 생성하고, 인에이블 신호(ST)가 하이 레벨로 되면 발진 신호(S1)의 출력을 시작한다. 제1 분주기(106)는, 카운터를 포함하며, 선택 회로(104)가 출력하는 분주수로 발진 신호(S1)를 분주하여 리프레시 요구 신호(제1 분주 신호)(S2)를 출력하고, 발진 신호(S1)의 발진수(펄스수)를 카운트하여 카운트값(S3)을 출력한다. 또한, 분주기(106)는 인에이블 신호(ST)가 하이 레벨로 되면 카운트값(S3)을 0으로 리셋하고, 인에이블 신호(ST)가 로우 레벨로 되면 카운트값(S3)의 카운트를 정지하여 카운트값(S3)을 유지한다. 또한, 발진기(105)는 인에이블 신호(ST)가 로우 레벨로 되면, 발진 신호(S1)의 출력을 정지하도록 하여도 좋다.
예컨대, 인에이블 신호(ST)의 하이 레벨 기간은 20 ㎲이다. 이 하이 레벨 기간은 변경 가능하다. 분주기(106)는 인에이블 신호(ST)가 하이 레벨일 동안, 발진 신호(S1)의 카운트값(S3)을 카운트한다. 예컨대, 인에이블 신호(ST)가 하이 레벨인 20 ㎲의 기간에 있어서, 카운트값(S3)은 24이다. 분주기(카운터)(106)는 테스트 회로(103)에 의해 지정된 분주수(제1 신호에 의해 지정된 발진수)로 리셋할지 여부를 선택할 수 있다. 테스트 모드에서는 리셋하지 않는 쪽이 선택되고, 정상 모드에서는 리셋하는 쪽이 선택된다. 또한, 테스트 회로(103)는 24보다 큰 분주수를 출력하도록 하여도 좋다. 발진 신호(S1)의 주기는 인에이블 신호(ST)의 하이 레벨 기간(20 ㎲)을 카운트값(S3)으로 나눈 값이다.
그러나, 카운트값(S3)은 정수이기 때문에, 발진수가 24∼25 사이일 때의 카운트값(S3)은 24가 되기 때문에 오차가 발생한다. 발진 신호(S1)의 발진수는 20 ㎲/24에서 20 ㎲/25까지의 사이이다. 이 경우, 발진 신호(S1)의 최대 오차는 20 ㎲/24-20 ㎲/25=20 ㎲/(24×25)이다.
인에이블 신호(ST)의 하이 레벨 기간을 길게 함으로써 이러한 오차를 작게 할 수 있다. 예컨대, 인에이블 신호(ST)의 하이 레벨 기간을 200 ㎲라고 하면, 카운트값(S3)은 약 240이 되고, 발진 신호(S1)의 주기의 최대 오차는 200 ㎲/240-200 ㎲/241=200 ㎲/(240×241)이며, 인에이블 신호(ST)의 하이 레벨 기간이 20 ㎲인 경우에 비하여 1자릿수 작게 할 수 있다. 이에 따라, 1회의 측정으로 발진 신호(S1)의 주기를 고정밀도로 측정할 수 있다.
비교 회로(비교기)(107)는 카운트값(S3) 및 기준수(CNT)를 비교하고, 비교 결과 신호(S4)를 출력한다. 비교 결과 신호(S4)는, 카운트값(S3) 및 기준수(CNT)가 일치하면 일치 신호로 되고, 카운트값(S3) 및 기준수(CNT)가 일치하지 않으면 불일치 신호로 된다. 예컨대, 기준수(CNT)는 외부 신호로서, 예컨대 어드레스선을 이용 하여 어드레스로서 외부에서 입력할 수 있다. 출력 회로(108)는 출력 버퍼로서, 비교 결과 신호(S4)를 외부에 출력한다. 기준수(CNT)를 변화시켜, 비교 결과 신호(S4)가 일치 신호로 되는 기준수(CNT)를 검출한다. 일치한 기준수(CNT)가 발진 신호(S1)의 발진수(카운트값)로서 검출된다.
외부 어드레스를 기준수(CNT)로 하여 카운트값(S3)을 검출하기 위해서는 분주기(106)의 카운터를 바이너리 카운터(2진 카운터)로 구성한다. 상기의 경우, 카운트값(S3)이 24=11000(2진수)이기 때문에, 이 카운트값(S3)과 어드레스(A10∼A0)(= LLL, LLLH, HLLL)를 비교하여 검출할 수 있다. 여기서, L(로우 레벨)은 0을 나타내고, H(하이 레벨)는 1을 나타낸다.
도 3은 분주기(106)의 카운트값(S3)을 기초로 퓨즈 회로(102)의 분주수를 설정하는 방법을 설명하기 위한 그래프이다. 상기 방법에 의해, 분주기(106)의 카운트값(S3)을 검출할 수 있다. 도 3의 상단의 그래프와 같이, 인에이블 신호(ST)의 하이 레벨 기간을 카운트값(S3)으로 나눔으로써, 발진 신호(S1)의 발진 주기를 얻을 수 있다. 다음에, 도 3의 하단의 그래프와 같이, 원하는 리프레시 요구 신호(S2)의 주기를 발진 신호(S1)의 발진 주기로 나눔으로써, 분주수를 얻을 수 있다. 이 분주수를 퓨즈 회로(102)에 기록한다. 퓨즈 회로(102)는 레이저 퓨즈 회로 또는 전기 퓨즈 회로로서, 분주수를 기억한다.
또한, 실제로는 분주기(106)의 카운트값(S3)과 분주수의 대응표를 준비해 두고, 대응표를 이용하여 분주기(106)의 카운트값(S3)으로부터 분주수를 구하고, 퓨즈 절단에 의해 퓨즈 회로(102)에 분주수를 설정한다.
분주수가 크다는 것은 발진 주기가 짧다는 것으로서, 상기한 분주수를 설정하기 위해서는 리프레시 시험시의 분주수보다도 크게 해 둘 필요가 있다. 즉, 퓨즈 회로(102)에 설정하는 분주수에 의한 리프레시 요구 신호(S2)의 주기는 리프레시 시험시의 분주수에 의한 리프레시 요구 신호(S2)의 주기보다도 짧게 하여 조건을 엄격하게 해 둘 필요가 있다.
다음에, 정상 모드에 의해 리프레시 요구 신호(S2)를 생성하는 방법을 설명한다. 퓨즈 회로(102)는 상기 기록된 분주수를 출력한다. 정상 모드에 있어서, 선택 회로(104)는 퓨즈 회로(102)가 출력하는 분주수를 선택하여 분주기(106)에 출력한다. 발진기(105)는 인에이블 신호(ST)에 따라 발진 신호(S1)를 생성한다. 분주기(106)는 선택 회로(104)가 출력하는 분주수로 발진 신호(S1)를 분주하여 리프레시 요구 신호(S2)(도 12 참조)를 출력한다. 이에 따라, 원하는 주기의 리프레시 요구 신호(S2)를 생성할 수 있고, 리프레시 요구 신호(S2)의 주기 변동을 방지할 수 있다.
메모리(110)는 예컨대 리프레시 동작이 필요한 DRAM 또는 의사 SRAM으로서, 데이터를 기억한다. 메모리 컨트롤 회로(메모리 컨트롤러)(109)는 리프레시 요구 신호(S2)를 기초로 메모리(110)에 대하여 리프레시 동작을 행한다. 리프레시 동작은 DRAM 등의 기억이 소실되지 않도록 전하를 보충하는 동작이다. 반도체 메모리의 일종인 DRAM은 콘덴서에 전하를 축적함으로써 정보를 유지한다. 이 전하는 시간과 함께 감소되기 때문에, 방치해 두면 일정 시간에 의해 완전히 방전되어 정보를 잃게 된다. 이것을 막기 위해서, DRAM에는 일정 시간마다 다시 전하를 주입하는 리프 레시 동작을 행할 필요가 있다.
이상과 같이, 본 실시 형태는 1회의 측정으로 발진 신호(S1)의 주기를 고정밀도로 측정할 수 있고, 리프레시 요구 신호(S2)의 주기 변동을 간단하게 방지할 수 있다.
(제2 실시 형태)
도 4는 본 발명의 제2 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도이다. 본 실시 형태(도 4)는 제1 실시 형태(도 1)에 대하여, 고온용 설정부(401), 저온용 설정부(402) 및 온도 검출기(403)를 추가한 것이다. 이하, 본 실시 형태가 제1 실시 형태와 다른 점을 설명한다. 리프레시 요구 신호(S2)의 주기는 온도에 따라 변경하는 것이 바람직하다. 메모리(110)는, 고온에서는 축적 전하의 방전 속도가 느리기 때문에 분주수를 작게 하여 리프레시 요구 신호(S2)의 주기를 짧게 하고, 저온에서는 축적 전하의 방전 속도가 느리기 때문에 분주수를 크게 하여 리프레시 요구 신호(S2)의 주기를 길게 하는 것이 바람직하다. 이에 따라, 소비전력을 작게 할 수 있다. 고온용 설정부(401)에는 고온시의 작은 분주수를 기억시키고, 저온용 설정부(402)에는 저온시의 큰 분주수를 기억시킨다. 고온용 설정부(401) 및 저온용 설정부(402)는 각각 도 1의 퓨즈 회로(102) 및 테스트 회로(103)를 갖는다. 온도 검출기(403)는 온도를 검출한다. 선택 회로(104)는 온도 검출기(403)에 의해 검출된 온도가 임계값보다도 고온일 때에는 고온용 설정부(401)가 출력하는 분주수를 선택하고, 온도 검출기(403)에 의해 검출된 온도가 임계값보다도 저온일 때에는 저온용 설정부(402)가 출력하는 분주수를 선택하여 분 주기(106)에 출력한다. 고온용 설정부(401), 저온용 설정부(402) 및 선택 회로(104)는 온도 검출기(403)에 의해 검출된 온도에 따라 분주기(106)의 분주수를 설정하기 위한 설정부이다.
우선, 고온(제1 온도)에서, 제1 실시 형태의 테스트 모드의 동작을 행하여 발진 신호(S1)의 카운트값(S3)을 검출한다. 다음에, 상기 도 3의 설명과 같이, 그 카운트값(S3)을 기초로 고온에서의 분주수를 구한다. 여기서, 고온시의 리프레시 요구 신호(S2)의 주기는 짧다. 다음에, 그 분주수를 고온용 설정부(401) 내의 퓨즈 회로(102)에 기록 설정한다.
다음에, 저온(제2 온도)에서, 제1 실시 형태의 테스트 모드의 동작을 행하여 발진 신호(S1)의 카운트값(S3)을 검출한다. 다음에, 상기 도 3의 설명과 같이, 그 카운트값(S3)을 기초로 저온에 있어서의 분주수를 구한다. 여기서, 저온시의 리프레시 요구 신호(S2)의 주기는 길다. 다음에, 그 분주수를 저온용 설정부(402) 내의 퓨즈 회로(102)에 기록 설정한다.
정상 모드에서는, 발진 장치(101)는 제1 실시 형태와 마찬가지로 리프레시 요구 신호(S2)를 생성한다. 선택 회로(104)는 온도 검출기(403)에 의해 검출된 온도가 임계값보다도 고온일 때에는 고온용 설정부(401) 내의 퓨즈 회로(102)가 출력하는 분주수를 선택하고, 온도 검출기(403)에 의해 검출된 온도가 임계값보다도 저온일 때에는 저온용 설정부(402) 내의 퓨즈 회로(102)가 출력하는 분주수를 선택하여 분주기(106)에 출력한다. 분주기(106)는 선택 회로(104)가 출력하는 분주수로 발진 신호(S1)를 분주하여 리프레시 요구 신호(S2)를 출력한다.
본 실시 형태는 제1 실시 형태와 마찬가지로 1회의 측정으로 발진 신호(S1)의 주기를 고정밀도로 측정할 수 있고, 리프레시 요구 신호(S2)의 주기 변동을 간단하게 방지할 수 있다.
또한, 상기에서는, 고온시의 분주수와 저온시의 분주수 양쪽 모두를 측정하는 경우를 예를 들어 설명하였지만, 한쪽만 측정하도록 하여도 좋다. 예컨대, 고온시의 분주수만을 측정하고, 저온시의 분주수는 고온시의 분주수에 계수를 곱한 분주수로 하여 저온용 설정부(402)에 기록하도록 하여도 좋다. 또한, 고온 및 저온의 2개의 온도 영역으로 나누어 온도 영역마다 분주수를 설정하는 경우를 설명하였지만, 3개 이상의 온도 영역마다 분주수를 설정하도록 하여도 좋다.
(제3 실시 형태)
도 5는 본 발명의 제3 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도이다. 본 실시 형태(도 5)는 제1 실시 형태(도 1)에 대하여, 퓨즈 회로(501), 테스트 회로(502), 선택 회로(503), 분주기(504) 및 온도 검출기(505)를 추가한 것이다. 이하, 본 실시 형태가 제1 실시 형태와 다른 점을 설명한다.
퓨즈 회로(102), 테스트 회로(103) 및 선택 회로(104)는 제1 분주기(106)의 분주수를 설정하기 위한 제1 설정부이다. 퓨즈 회로(501), 테스트 회로(502) 및 선택 회로(503)는 제2 분주기(504)의 분주수를 설정하기 위한 제2 설정부이다.
퓨즈 회로(102) 및 테스트 회로(103)는 고온시의 분주수를 출력한다. 테스트 모드에서는, 선택 회로(104)는 테스트 회로(103)가 출력하는 분주수를 선택하여 분주기(106)에 출력한다. 분주기(106)는 발진 신호(S1)의 발진수를 카운트하고, 카운 트값(S3)을 출력한다. 제1 실시 형태와 마찬가지로, 검출된 카운트값(S3)을 기초로 고온시의 분주수를 구하여 퓨즈 회로(102)에 기록한다.
퓨즈 회로(501) 및 테스트 회로(502)는 저온시의 분주수를 출력한다. 퓨즈 회로(501)에는 퓨즈 회로(102)에 기록한 분주수의 계수배의 분주수를 기록한다. 선택 회로(503)는 테스트 모드에서는 테스트 회로(502)가 출력하는 분주수를 선택하고, 정상 모드에서는 퓨즈 회로(501)가 출력하는 분주수를 선택하여 분주기(504)에 출력한다. 온도 검출기(505)는 온도를 검출한다. 제2 분주기(504)는 온도 검출기(505)에 의해 검출된 온도가 임계값보다 저온일 때에는 선택 회로(503)가 출력하는 분주수로 제1 분주기(106)가 출력하는 리프레시 요구 신호(제1 분주 신호)(S2)를 분주하여 리프레시 요구 신호(제2 분주 신호)(S5)를 출력하고, 온도 검출기(505)에 의해 검출된 온도가 임계값보다 고온일 때에는 리프레시 요구 신호(S2)를 리프레시 요구 신호(S5)로서 출력한다. 분주기(504)는 검출된 온도에 따라 고온시의 리프레시 요구 신호 또는 저온시의 리프레시 요구 신호를 출력한다. 고온일 때에는 분주수가 작고, 리프레시 요구 신호(S5)의 주기가 짧다. 저온일 때에는 분주수가 크고, 리프레시 요구 신호(S5)의 주기가 길다. 메모리 컨트롤 회로(109)는 리프레시 요구 신호(S5)를 기초로 메모리(110)에 대하여 리프레시 동작을 행한다.
또한, 분주기(504)는 분주기(106)와 마찬가지로 리프레시 요구 신호(S2)의 발진수를 카운트하고, 비교 회로(107)가 분주기(504)의 카운트값 및 기준수(CNT)를 비교하며, 비교 결과 신호를 출력 회로(108)에 출력하고, 제1 실시 형태와 마찬가지로 하여 분주기(504)의 카운트값을 기초로 저온시의 분주수를 구하여 퓨즈 회 로(501)에 기록하도록 하여도 좋다.
(제4 실시 형태)
도 6은 본 발명의 제4 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도이다. 본 실시 형태(도 6)는 제1 실시 형태(도 1)에 대하여 정전류/정전압원 발생 회로(601)를 추가한 것이다. 이하, 본 실시 형태가 제1 실시 형태와 다른 점을 설명한다. 제1 실시 형태에서는, 분주수를 제어함으로써, 리프레시 요구 신호(S2)의 주기를 조정하였지만, 본 실시 형태에서는, 정전류값 또는 정전압값을 제어함으로써, 리프레시 요구 신호(S2)의 주기를 조정한다.
퓨즈 회로(102) 및 테스트 회로(103)는 정전류값 또는 정전압값의 지시 신호를 선택 회로(104)를 통해 정전류/정전압원 발생 회로(601)에 출력한다. 정전류/정전압원 발생 회로(601)는 지시된 정전류값 또는 정전압값의 정전류 또는 정전압을 생성한다. 발진기(105)는 생성된 정전류 또는 정전압에 따른 주기로 발진 신호(S1)를 생성한다. 발진 신호(S1)의 주기는 정전류 또는 정전압에 따라 변화된다. 분주기(106)는 발진 신호(S1)를 분주하여 리프레시 요구 신호(S2)를 출력하고, 발진 신호(S3)를 카운트하여 카운트값(S3)을 출력한다. 그 밖의 동작은 제1 실시 형태와 동일하다.
도 7은 정전압 생성 회로(601) 및 발진기(105)의 구성예를 도시한 회로도이다. 전류원(701) 및 가변 저항(702)은 전원 전압 및 기준 전위 사이에 직렬로 접속된다. 비교기(703)는 가변 저항(702)의 전압 및 발진기(105)의 전압의 비교 결과를 출력한다. p 채널 MOS 전계 효과 트랜지스터(704)는 소스가 전원 전압에 접속되고, 게이트가 비교기(703)의 출력 단자에 접속되며, 드레인이 발진기(105)에 접속된다. 가변 저항(702)의 저항값을 변경함으로써, 발진기(105)에 공급하는 정전압값을 제어할 수 있다. 발진기(105)는 정전압값에 따른 주기로 발진 신호를 생성한다.
도 8은 정전류 생성 회로(601) 및 발진기(105)의 구성예를 도시한 회로도이다. n 채널 MOS 전계 효과 트랜지스터(802)는 소스가 기준 전위에 접속되고, 게이트 및 드레인이 전류원(801)을 통해 전원 전압에 접속된다. n 채널 MOS 전계 효과 트랜지스터(803)는 소스가 기준 전위에 접속되고, 게이트가 트랜지스터(802)의 게이트에 접속되며, 드레인이 발진기(105)를 통해 전원 전압에 접속된다. 트랜지스터(803)의 채널폭(게이트폭)은 트랜지스터(802)의 채널폭의 정수배로서, 가변이다. 구체적으로는, 트랜지스터(803)는 복수의 트랜지스터의 병렬 접속으로 구성되며, 병렬 접속수를 변경함으로써, 채널폭을 제어할 수 있다. 트랜지스터(803)의 채널폭을 변경함으로써, 발진기(105)에 공급하는 정전류값을 제어할 수 있다. 발진기(105)는 정전류값에 따른 주기로 발진 신호를 생성한다.
도 9는 다른 정전류 생성 회로(601) 및 발진기(105)의 구성예를 도시한 회로도이다. p 채널 MOS 전계 효과 트랜지스터(901)는 소스가 전원 전압에 접속되고, 게이트 및 드레인이 전류원(903)을 통해 기준 전위에 접속된다. p 채널 MOS 전계 효과 트랜지스터(902)는 소스가 전원 전압에 접속되고, 게이트가 트랜지스터(901)의 게이트에 접속되며, 드레인이 발진기(105)를 통해 기준 전위에 접속된다. 트랜지스터(902)의 채널폭은 트랜지스터(901)의 채널폭의 정수배로서, 가변이다. 구체적으로는, 트랜지스터(902)는 복수의 트랜지스터의 병렬 접속으로 구성되며, 병렬 접속수를 변경함으로써, 채널폭을 제어할 수 있다. 트랜지스터(902)의 채널폭을 변경함으로써, 발진기(105)에 공급하는 정전류값을 제어할 수 있다. 발진기(105)는 정전류값에 따른 주기로 발진 신호를 생성한다.
본 실시 형태는 제1 실시 형태와 마찬가지로 1회의 측정으로 발진 신호(S1)의 주기를 고정밀도로 측정할 수 있고, 리프레시 요구 신호(S2)의 주기 변동을 간단하게 방지할 수 있다.
또한, 상기 실시 형태는 모두 본 발명을 실시하는 데 있어서의 구체화의 예를 도시한 것에 불과하며, 이들에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안 되는 것이다. 즉, 본 발명은 그 기술 사상, 또는 그 주요한 특징에서 벗어나지 않게 여러 가지 형태로 실시할 수 있다.
본 발명의 실시 형태는 예컨대 이하와 같이 다양하게 적용할 수 있다.
(부기 1)
인에이블 신호에 따라 발진 신호를 생성하는 발진기와,
상기 발진 신호의 발진수를 카운트하고, 제1 신호에 의해 지정된 발진수로 리셋할지 여부를 선택할 수 있는 카운터와,
상기 카운트된 발진수 및 기준수를 비교하는 비교기를 포함하는 것을 특징으로 하는 발진 장치.
(부기 2)
상기 발진기는 메모리의 리프레시 요구 신호를 생성하기 위한 발진 신호를 생성하는 것을 특징으로 하는 부기 1에 기재한 발진 장치.
(부기 3)
상기 카운터는 상기 발진 신호를 분주한 제1 분주 신호를 생성하는 제1 분주기를 포함하는 것을 특징으로 하는 부기 1에 기재한 발진 장치.
(부기 4)
상기 제1 분주기의 분주수를 설정하기 위한 설정부를 더 포함하는 것을 특징으로 하는 부기 3에 기재한 발진 장치.
(부기 5)
상기 발진기의 발진 주기를 설정하기 위한 설정부를 더 포함하는 것을 특징으로 하는 부기 1에 기재한 발진 장치.
(부기 6)
상기 설정부는 온도에 따라 상기 제1 분주기의 분주수를 설정하는 것을 특징으로 하는 부기 4에 기재한 발진 장치.
(부기 7)
온도를 검출하는 온도 검출기를 더 포함하며,
상기 설정부는 상기 검출된 온도에 따라 상기 제1 분주기의 분주수를 설정하는 것을 특징으로 하는 부기 6에 기재한 발진 장치.
(부기 8)
상기 제1 분주 신호를 분주한 제2 분주 신호를 생성하고, 온도에 따라 상기 제1 분주 신호 또는 상기 제2 분주 신호를 출력하는 제2 분주기를 더 포함하는 것을 특징으로 하는 부기 3에 기재한 발진 장치.
(부기 9)
상기 제1 분주기의 분주수를 설정하기 위한 제1 설정부와,
상기 제2 분주기의 분주수를 설정하기 위한 제2 설정부를 더 포함하는 것을 특징으로 하는 부기 8에 기재한 발진 장치.
(부기 10)
상기 설정부는 상기 분주수를 기억하는 퓨즈 회로를 포함하는 것을 특징으로 하는 부기 4에 기재한 발진 장치.
(부기 11)
부기 3에 기재한 발진 장치와,
데이터를 기억하는 메모리와,
상기 제1 분주 신호를 기초로 상기 메모리에 대하여 리프레시 동작을 행하는 메모리 컨트롤러를 포함하는 것을 특징으로 하는 메모리 장치.
(부기 12)
인에이블 신호에 따라 발진기에 의해 발진 신호를 생성하는 발진 단계와,
상기 발진 신호의 발진수를 카운터에 의해 카운트하고, 제1 신호에 의해 지정된 발진수로 리셋할지 여부를 선택할 수 있는 카운트 단계와,
상기 카운트된 발진수 및 기준수를 비교기에 의해 비교하는 비교 단계를 포함하는 것을 특징으로 하는 발진 장치의 조정 방법.
(부기 13)
제1 분주기에 의해 상기 발진 신호를 분주한 제1 분주 신호를 생성하는 제1 분주 단계와,
상기 비교의 결과, 일치한 기준수에 따라 상기 제1 분주기의 분주수를 설정하는 설정 단계를 더 포함하는 것을 특징으로 하는 부기 12에 기재한 발진 장치의 조정 방법.
(부기 14)
제1 온도에 있어서, 상기 발진 단계, 상기 카운트 단계, 상기 비교 단계 및 상기 설정 단계를 행하여 상기 제1 온도에 있어서의 상기 분주수를 설정하고,
제2 온도에 있어서, 상기 발진 단계, 상기 카운트 단계, 상기 비교 단계 및 상기 설정 단계를 행하여 상기 제2 온도에 있어서의 상기 분주수를 설정하는 것을 특징으로 하는 부기 13에 기재한 발진 장치의 조정 방법.
(부기 15)
제2 분주기에 의해 상기 제1 분주 신호를 분주한 제2 분주 신호를 생성하고, 온도에 따라 상기 제1 분주 신호 또는 상기 제2 분주 신호를 출력하는 제2 분주 단계를 더 포함하는 것을 특징으로 하는 부기 13에 기재한 발진 장치의 조정 방법.
(부기 16)
상기 설정 단계는 퓨즈 회로에 상기 분주수를 기록하는 것을 특징으로 하는 부기 13에 기재한 발진 장치의 조정 방법.
(부기 17)
상기 발진 신호는 메모리의 리프레시 요구 신호를 생성하기 위한 신호인 것을 특징으로 하는 부기 12에 기재한 발진 장치의 조정 방법.
도 1은 본 발명의 제1 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도.
도 2는 메모리 장치의 동작을 설명하기 위한 타이밍 차트.
도 3은 분주기의 카운트값을 기초로 퓨즈 회로의 분주수를 설정하는 방법을 설명하기 위한 그래프.
도 4는 본 발명의 제2 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도.
도 5는 본 발명의 제3 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도.
도 6은 본 발명의 제4 실시 형태에 따른 메모리 장치의 구성예를 도시한 블록도.
도 7은 정전압 생성 회로 및 발진기의 구성예를 도시한 회로도.
도 8은 정전류 생성 회로 및 발진기의 구성예를 도시한 회로도.
도 9는 다른 정전류 생성 회로 및 발진기의 구성예를 도시한 회로도.
도 10은 발진 장치의 구성예를 도시한 블록도.
도 11은 다른 발진 장치의 구성예를 도시한 블록도.
도 12는 도 11의 발진 장치의 리프레시 요구 신호의 주기 조정 방법을 설명하기 위한 도면.
〈부호의 설명〉
101 : 발진 장치
102 : 퓨즈 회로
103 : 테스트 회로
104 : 선택 회로
105 : 발진기
106 : 분주기
107 : 비교 회로
108 : 출력 회로
109 : 메모리 컨트롤 회로
110 : 메모리

Claims (10)

  1. 인에이블 신호에 따라 발진 신호를 생성하는 발진기와,
    상기 발진 신호의 발진수를 카운트하고, 제1 신호에 의해 지정된 발진수로 리셋할지 여부를 선택할 수 있는 카운터와,
    상기 카운트된 발진수 및 기준수를 비교하는 비교기
    를 포함하는 것을 특징으로 하는 발진 장치.
  2. 제1항에 있어서, 상기 발진기는 메모리의 리프레시 요구 신호를 생성하기 위한 발진 신호를 생성하는 것을 특징으로 하는 발진 장치.
  3. 제1항에 있어서, 상기 카운터는 상기 발진 신호를 분주한 제1 분주 신호를 생성하는 제1 분주기를 포함하는 것을 특징으로 하는 발진 장치.
  4. 제3항에 있어서, 상기 제1 분주기의 분주수를 설정하기 위한 설정부를 더 포함하는 것을 특징으로 하는 발진 장치.
  5. 제4항에 있어서, 상기 설정부는 온도에 따라 상기 제1 분주기의 분주수를 설정하는 것을 특징으로 하는 발진 장치.
  6. 제3항에 있어서, 상기 제1 분주 신호를 분주한 제2 분주 신호를 생성하고, 온도에 따라 상기 제1 분주 신호 또는 상기 제2 분주 신호를 출력하는 제2 분주기를 더 포함하는 것을 특징으로 하는 발진 장치.
  7. 제4항에 있어서, 상기 설정부는 상기 분주수를 기억하는 퓨즈 회로를 포함하는 특징으로 하는 발진 장치.
  8. 제3항에 기재한 발진 장치와,
    데이터를 기억하는 메모리와,
    상기 제1 분주 신호를 기초로 상기 메모리에 대하여 리프레시 동작을 행하는 메모리 컨트롤러
    를 포함하는 것을 특징으로 하는 메모리 장치.
  9. 인에이블 신호에 따라 발진기에 의해 발진 신호를 생성하는 발진 단계와,
    상기 발진 신호의 발진수를 카운터에 의해 카운트하고, 제1 신호에 의해 지정된 발진수로 리셋할지 여부를 선택할 수 있는 카운트 단계와,
    상기 카운트된 발진수 및 기준수를 비교기에 의해 비교하는 비교 단계
    를 포함하는 것을 특징으로 하는 발진 장치의 조정 방법.
  10. 제9항에 있어서, 제1 분주기에 의해 상기 발진 신호를 분주한 제1 분주 신호 를 생성하는 제1 분주 단계와,
    상기 비교의 결과, 일치한 기준수에 따라 상기 제1 분주기의 분주수를 설정하는 설정 단계
    를 더 포함하는 것을 특징으로 하는 발진 장치의 조정 방법.
KR1020080041494A 2007-07-10 2008-05-02 발진 장치, 그 조정 방법 및 메모리 장치 KR100944178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00181367 2007-07-10
JP2007181367A JP2009021707A (ja) 2007-07-10 2007-07-10 発振装置、その調整方法及びメモリ装置

Publications (2)

Publication Number Publication Date
KR20090005958A true KR20090005958A (ko) 2009-01-14
KR100944178B1 KR100944178B1 (ko) 2010-02-25

Family

ID=39847076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080041494A KR100944178B1 (ko) 2007-07-10 2008-05-02 발진 장치, 그 조정 방법 및 메모리 장치

Country Status (5)

Country Link
US (1) US7898890B2 (ko)
EP (1) EP2015309B1 (ko)
JP (1) JP2009021707A (ko)
KR (1) KR100944178B1 (ko)
CN (1) CN101345081B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8562184B2 (en) * 2004-03-18 2013-10-22 Brasscorp Limited LED work light
JP5018292B2 (ja) * 2007-07-10 2012-09-05 富士通セミコンダクター株式会社 メモリ装置
CN102201801B (zh) * 2010-03-23 2013-12-18 三星半导体(中国)研究开发有限公司 高精度振荡器及其自校准方法
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR102031175B1 (ko) * 2012-06-13 2019-10-11 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작방법
JP2015080070A (ja) * 2013-10-16 2015-04-23 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
TWI548203B (zh) * 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
TWI584576B (zh) * 2014-01-08 2017-05-21 新唐科技股份有限公司 電壓產生器以及振盪裝置
TWI562157B (en) * 2015-05-07 2016-12-11 Winbond Electronics Corp Memory unit and testing method thereof
CN106297897B (zh) * 2015-05-27 2019-07-30 华邦电子股份有限公司 存储单元及其测试方法
US11972807B2 (en) * 2022-05-11 2024-04-30 Sandisk Technologies Llc Charge pump current regulation during voltage ramp

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661222B2 (ja) * 1988-12-19 1997-10-08 日本電気株式会社 パルス出力装置
JPH05189960A (ja) * 1992-01-10 1993-07-30 Sharp Corp 半導体記憶装置
JPH06232699A (ja) * 1993-02-03 1994-08-19 Mazda Motor Corp パルス発生装置
JP3274270B2 (ja) 1994-01-27 2002-04-15 富士通株式会社 同期型半導体記憶装置における発振回路の周期調整方法
US5594699A (en) 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
JPH08139575A (ja) * 1994-11-14 1996-05-31 Oki Electric Ind Co Ltd パルス出力回路
JP3315842B2 (ja) * 1995-09-26 2002-08-19 富士通株式会社 半導体集積回路装置
JPH09171682A (ja) 1995-12-21 1997-06-30 Nec Corp 半導体記憶装置及びその製造方法
JP2000341119A (ja) * 1999-05-31 2000-12-08 Nec Corp クロック発振回路
US6452459B1 (en) 1999-07-22 2002-09-17 Xilinx, Inc. Circuit for measuring signal delays of synchronous memory elements
JP3587144B2 (ja) 2000-08-25 2004-11-10 松下電器産業株式会社 半導体記憶装置及びその検査方法
DE10125164C1 (de) 2001-05-23 2003-01-16 Infineon Technologies Ag Halbleiter-Chip mit trimmbarem Oszillator
US6891404B2 (en) * 2002-06-11 2005-05-10 Infineon Technologies Auto-adjustment of self-refresh frequency
JP3705276B2 (ja) * 2003-04-21 2005-10-12 セイコーエプソン株式会社 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ

Also Published As

Publication number Publication date
US7898890B2 (en) 2011-03-01
US20090016135A1 (en) 2009-01-15
CN101345081B (zh) 2012-10-03
EP2015309A1 (en) 2009-01-14
JP2009021707A (ja) 2009-01-29
KR100944178B1 (ko) 2010-02-25
CN101345081A (zh) 2009-01-14
EP2015309B1 (en) 2011-06-01

Similar Documents

Publication Publication Date Title
KR100944178B1 (ko) 발진 장치, 그 조정 방법 및 메모리 장치
US6690241B2 (en) Ring oscillator having variable capacitance circuits for frequency adjustment
KR100895190B1 (ko) 반도체 기억 장치 및 리프레시 주기 제어 방법
US7764561B2 (en) Self-refresh period measurement circuit of semiconductor device
KR100945899B1 (ko) 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
US20090046531A1 (en) Circuit and method for controlling refresh periods in semiconductor memory devices
KR100856069B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US7508729B2 (en) Oscillator circuit generating oscillating signal having stable cycle
KR100954132B1 (ko) 발진 장치, 발진 방법 및 메모리 장치
JP4003843B2 (ja) 半導体メモリ装置
US7623402B2 (en) Semiconductor memory device operating a self refreshing and an auto refreshing
KR100808578B1 (ko) 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
JP5460093B2 (ja) 半導体メモリの内部電源制御回路及び半導体装置
JP5632064B2 (ja) 電源制御回路
KR100642915B1 (ko) 오실레이터의 기준 클럭주기 측정/트리밍 방법 및 그오실레이터
JP2001143465A (ja) ダイナミック・ランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 9